JP2825303B2 - 絶縁ゲート付きｇｔｏサイリスタの製造方法 - Google Patents
絶縁ゲート付きｇｔｏサイリスタの製造方法Info
- Publication number
- JP2825303B2 JP2825303B2 JP3614290A JP3614290A JP2825303B2 JP 2825303 B2 JP2825303 B2 JP 2825303B2 JP 3614290 A JP3614290 A JP 3614290A JP 3614290 A JP3614290 A JP 3614290A JP 2825303 B2 JP2825303 B2 JP 2825303B2
- Authority
- JP
- Japan
- Prior art keywords
- base layer
- gate electrode
- mask
- manufacturing
- gto thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、絶縁ゲート付きGTOサイリスタの製造方法
に関する。
に関する。
（従来の技術） 従来の一般的な絶縁ゲート付きGTOサイリスタの製造
を第２図に示す。尚、以下、第１導電型をｐ型、第２導
電型をｎ型として説明する。従来の技術ではチャネル形
成部に於てはゲート電極41をマスクとして同一の拡散窓
より不純物をドープし、ｐベース層６とｎエミッタ層９
を形成した。このような製造方法では絶縁ゲート付きGT
Oサイリスタの電流ターンオフ能力を高めるために深い
ｐベース層の内部に浅いｎエミッタ層を形成すると、チ
ャネル15の長さが大きくなりチャネル抵抗が増大してタ
ーンオン能力が低下するという欠点があった。
を第２図に示す。尚、以下、第１導電型をｐ型、第２導
電型をｎ型として説明する。従来の技術ではチャネル形
成部に於てはゲート電極41をマスクとして同一の拡散窓
より不純物をドープし、ｐベース層６とｎエミッタ層９
を形成した。このような製造方法では絶縁ゲート付きGT
Oサイリスタの電流ターンオフ能力を高めるために深い
ｐベース層の内部に浅いｎエミッタ層を形成すると、チ
ャネル15の長さが大きくなりチャネル抵抗が増大してタ
ーンオン能力が低下するという欠点があった。
絶縁ゲート付きGTOサイリスタに於いては、一般のGTO
サイリスタと同様にｐベース層の不純物量を増やして、
ｐベース層のシート抵抗を低下させると、ターンオフ時
に、より大きな電流をベース電極から引出すことが出来
るので、より大きなターンオフ能力が得られる。ただ
し、ｐベース層の拡散深さを変えずに、ｐベース層の不
純物量を増やすと、ｐベース層とｎエミッタ層の接合に
於けるｐベース層の不純物濃度が高くなり、ｐベース層
とｎエミッタ層の接合耐圧が低下し、ターンオフ時にベ
ース電極に高いターンオフ電圧を印加することが出来な
くなりターンオフ能力が低下してしまうので、ｐベース
層とｎエミッタ層の接合に於けるｐベース層の不純物濃
度が高くならないように、深いｐベース層を形成して、
接合耐圧を低下させない必要がある。
サイリスタと同様にｐベース層の不純物量を増やして、
ｐベース層のシート抵抗を低下させると、ターンオフ時
に、より大きな電流をベース電極から引出すことが出来
るので、より大きなターンオフ能力が得られる。ただ
し、ｐベース層の拡散深さを変えずに、ｐベース層の不
純物量を増やすと、ｐベース層とｎエミッタ層の接合に
於けるｐベース層の不純物濃度が高くなり、ｐベース層
とｎエミッタ層の接合耐圧が低下し、ターンオフ時にベ
ース電極に高いターンオフ電圧を印加することが出来な
くなりターンオフ能力が低下してしまうので、ｐベース
層とｎエミッタ層の接合に於けるｐベース層の不純物濃
度が高くならないように、深いｐベース層を形成して、
接合耐圧を低下させない必要がある。
（発明が解決しようとする課題） 絶縁ゲート付きGTOサイリスタに於いては、ターンオ
ン時に、チャネルを流れる電流量が小さくなると、ター
ンオン能力が低下してしまう。従って、従来の製造方法
では絶縁ゲート付きGTOサイリスタの電流ターンオフ能
力を高めるために、深いＰベース層６の内部に浅いｎエ
ミッタ層９を形成すると、チャネル15の長さが長くなり
チャネル抵抗が増大するとターンオン能力が低下すると
いう欠点があった。
ン時に、チャネルを流れる電流量が小さくなると、ター
ンオン能力が低下してしまう。従って、従来の製造方法
では絶縁ゲート付きGTOサイリスタの電流ターンオフ能
力を高めるために、深いＰベース層６の内部に浅いｎエ
ミッタ層９を形成すると、チャネル15の長さが長くなり
チャネル抵抗が増大するとターンオン能力が低下すると
いう欠点があった。
本発明は従来の欠点をなくした絶縁ゲート付きGTOサ
イリスタの製造方法を提供することを目的とする。
イリスタの製造方法を提供することを目的とする。
（課題を解決するための手段） 本発明は一回のフォトリソグラフィー工程により、そ
れぞれ異なる位置にｐベース層６とｎエミッタ層７を形
成する為の拡散窓をマスク合せのずれの影響なしに形成
し、ゲート41付近のｎエミッタ層９の拡散窓をマスクし
てｐベース層６形成の為の不純物をドープし、ゲート41
付近のｎエミッタ層９の拡散窓のマスクを除去した後
に、ｎエミッタ層７を形成する為の不純物をドープする
ことを特徴とする。
れぞれ異なる位置にｐベース層６とｎエミッタ層７を形
成する為の拡散窓をマスク合せのずれの影響なしに形成
し、ゲート41付近のｎエミッタ層９の拡散窓をマスクし
てｐベース層６形成の為の不純物をドープし、ゲート41
付近のｎエミッタ層９の拡散窓のマスクを除去した後
に、ｎエミッタ層７を形成する為の不純物をドープする
ことを特徴とする。
（作 用） 本発明の製造方法によれば、マスク合せのずれの影響
なしに、それぞれ異なる位置にｐベース層６とｎエミッ
タ層９の拡散窓を精度良く形成することが出来るので、
チャネル長を長くすることなしに、深いｐベース層を形
成してｐベース層のシート抵抗を低下させることが出来
るので、ターンオン特性を低下させることなくターンオ
フ特性を向上させた絶縁ゲート付きGTOサイリスタを実
現することが出来る。
なしに、それぞれ異なる位置にｐベース層６とｎエミッ
タ層９の拡散窓を精度良く形成することが出来るので、
チャネル長を長くすることなしに、深いｐベース層を形
成してｐベース層のシート抵抗を低下させることが出来
るので、ターンオン特性を低下させることなくターンオ
フ特性を向上させた絶縁ゲート付きGTOサイリスタを実
現することが出来る。
（実施例） 以下、図面を参照して本発明の一実施例を説明する。
第１図は本発明の実施例の絶縁ゲート付きGTOサイリ
スタの製造方法を示す図である。（ａ）はｐエミッタ層
１の上にｎベース層２を有する基板のｎベース層２の上
にゲート絶縁膜３としてシリコン酸化膜が形成されてお
り、（ｂ）ではゲート絶縁膜３を介してゲート電極材料
膜として多結晶シリコン膜４を堆積し、多結晶シリコン
膜を選択エッチングしてゲート電極41とこれに隣接した
島状に残る第１のマスク剤42を形成し、ゲート電極41と
第１のマスク材42の間を覆う第２のマスク材５としてフ
ォトレジスト膜が形成され、第１のマスク剤42、第２の
マスク剤５およびゲート電極41をマスクとして不純物を
ドープしてｎベース層２内にｐベース層６が形成され、
（ｃ）では第２のマスク材42にかからないように第３の
マスク材７でゲート電極41をマスクし、第２のマスク材
42を除去する。（ｄ）ではゲート電極41と第４のマスク
材８をマスクとして不純物をドープしてｐベース層６内
にｎエミッタ層９を形成っし、（ｅ）に於いて絶縁膜層
10とアノード電極11とカソード電極12とベース電極13を
形成して絶縁ゲート付きGTOサイリスタを製造する。
スタの製造方法を示す図である。（ａ）はｐエミッタ層
１の上にｎベース層２を有する基板のｎベース層２の上
にゲート絶縁膜３としてシリコン酸化膜が形成されてお
り、（ｂ）ではゲート絶縁膜３を介してゲート電極材料
膜として多結晶シリコン膜４を堆積し、多結晶シリコン
膜を選択エッチングしてゲート電極41とこれに隣接した
島状に残る第１のマスク剤42を形成し、ゲート電極41と
第１のマスク材42の間を覆う第２のマスク材５としてフ
ォトレジスト膜が形成され、第１のマスク剤42、第２の
マスク剤５およびゲート電極41をマスクとして不純物を
ドープしてｎベース層２内にｐベース層６が形成され、
（ｃ）では第２のマスク材42にかからないように第３の
マスク材７でゲート電極41をマスクし、第２のマスク材
42を除去する。（ｄ）ではゲート電極41と第４のマスク
材８をマスクとして不純物をドープしてｐベース層６内
にｎエミッタ層９を形成っし、（ｅ）に於いて絶縁膜層
10とアノード電極11とカソード電極12とベース電極13を
形成して絶縁ゲート付きGTOサイリスタを製造する。
なお、本発明の方法は本実施例のｐ型とｎ型を入替え
た絶縁ゲート付きGTOサイリスタや、その法の種々の絶
縁ゲート型半導体装置に応用することが可能である。
た絶縁ゲート付きGTOサイリスタや、その法の種々の絶
縁ゲート型半導体装置に応用することが可能である。
本発明の製造方法を用いれば、マスク合せのずれの影
響なしにそれぞれ異なる位置にｐベース層とｎエミッタ
層の拡散窓を精度良く形成することが出来るので、チャ
ネル長を大きくすることなく、深いｐベース層を形成す
ることができる。これによりターンオフ能力を低下させ
ることなくターンオフ能力を向上させた絶縁ゲート付き
GTOサイリスタを実現することができる。
響なしにそれぞれ異なる位置にｐベース層とｎエミッタ
層の拡散窓を精度良く形成することが出来るので、チャ
ネル長を大きくすることなく、深いｐベース層を形成す
ることができる。これによりターンオフ能力を低下させ
ることなくターンオフ能力を向上させた絶縁ゲート付き
GTOサイリスタを実現することができる。
第１図（ａ）〜（ｅ）は本発明の第１の実施例による絶
縁ゲート付きGTOサイリスタの製造工程断面図、第２図
は従来例の絶縁ゲート付きGTOサイリスタの断面図であ
る。 １……ｐ型エミッタ層、２……ｎ型ベース層、 ３……ゲート絶縁膜、41……ゲート電極、 42……第１のマスク材、５……第２のマスク材、 ６……ｐ型ベース層、７……第３のマスク材、 ８……第４のマスク材、９……ｎ型エミッタ層、 10……シリコン酸化膜、11……アノード電極、 12……カソード電極、13……短いチャネル、 15……長いチャネル。
縁ゲート付きGTOサイリスタの製造工程断面図、第２図
は従来例の絶縁ゲート付きGTOサイリスタの断面図であ
る。 １……ｐ型エミッタ層、２……ｎ型ベース層、 ３……ゲート絶縁膜、41……ゲート電極、 42……第１のマスク材、５……第２のマスク材、 ６……ｐ型ベース層、７……第３のマスク材、 ８……第４のマスク材、９……ｎ型エミッタ層、 10……シリコン酸化膜、11……アノード電極、 12……カソード電極、13……短いチャネル、 15……長いチャネル。
Claims (2)
- 【請求項１】第１導電型の第１エミッタ層上に第２導電
型の第１ベース層を有する基板の第１ベース層上にゲー
ト絶縁膜を介してゲート電極材料膜を堆積する工程と、
前記ゲート電極材料膜を選択エッチングしてゲート電極
とこれに隣接した島状に残る第１のマスク剤を形成する
工程と、前記ゲート電極と第１のマスク材の間を覆う第
２のマスク材を形成する工程と、前記第１、第２のマス
ク剤およびゲート電極をマスクとして不純物をドープし
て前記第１ベース層内に第１導電型の第２のベース層を
形成する工程と、前記ゲート電極をマスクとし前記第２
ベース層内に第２導電型の第２エミッタ層を形成する工
程とを備えたことを特徴とする絶縁ゲート付きGTOサイ
リスタの製造方法。 - 【請求項２】前記第２エミッタ層を形成する不純物ドー
ピングは、前記第１および第２のマスク材を除去した後
に行うことを特徴とする請求項１記載の絶縁ゲート付き
GTOサイリスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3614290A JP2825303B2 (ja) | 1990-02-19 | 1990-02-19 | 絶縁ゲート付きｇｔｏサイリスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3614290A JP2825303B2 (ja) | 1990-02-19 | 1990-02-19 | 絶縁ゲート付きｇｔｏサイリスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03240271A JPH03240271A (ja) | 1991-10-25 |
| JP2825303B2 true JP2825303B2 (ja) | 1998-11-18 |
Family
ID=12461544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3614290A Expired - Fee Related JP2825303B2 (ja) | 1990-02-19 | 1990-02-19 | 絶縁ゲート付きｇｔｏサイリスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2825303B2 (ja) |
-
1990
- 1990-02-19 JP JP3614290A patent/JP2825303B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03240271A (ja) | 1991-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2585331B2 (ja) | 高耐圧プレーナ素子 | |
| KR0175277B1 (ko) | 중첩된 필드플레이트구조를 갖는 전력반도체장치 및 그의 제조방법 | |
| JPH02290077A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH08264764A (ja) | 半導体装置 | |
| US5346838A (en) | Method for fabricating an insulated gate control thyristor | |
| JPH06268227A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP3400025B2 (ja) | 高耐圧半導体素子 | |
| JPH0624244B2 (ja) | 複合半導体装置 | |
| JP3113426B2 (ja) | 絶縁ゲート半導体装置及びその製造方法 | |
| JP2825303B2 (ja) | 絶縁ゲート付きｇｔｏサイリスタの製造方法 | |
| JPH1041499A (ja) | 高耐圧ｄｍｏｓ ｆｅｔ | |
| JPH0724312B2 (ja) | 半導体装置の製造方法 | |
| JP2949001B2 (ja) | ゲート絶縁型半導体装置及びその製造方法 | |
| JPS62229977A (ja) | 導電変調型ｍｏｓｆｅｔの製造方法 | |
| JP2829026B2 (ja) | 自己消弧型半導体素子 | |
| JPH0669093B2 (ja) | 半導体素子の製造方法 | |
| JPH05121746A (ja) | 絶縁ゲート形電界効果トランジスタ | |
| JPS6145395B2 (ja) | ||
| JPS62133763A (ja) | Ｍｏｓトランジスタ | |
| JPH05283674A (ja) | 半導体雷等サージ防護素子及びその製造方法 | |
| JPS5924546B2 (ja) | 電界効果型半導体スイツチング素子 | |
| JPH0136711B2 (ja) | ||
| JPH0541523A (ja) | 半導体装置 | |
| JP2686125B2 (ja) | 静電誘導型スイッチング素子及びその製造方法 | |
| JPH0691245B2 (ja) | ゲ−トタ−ンオフサイリスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |