JPH0724312B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0724312B2 JPH0724312B2 JP63144359A JP14435988A JPH0724312B2 JP H0724312 B2 JPH0724312 B2 JP H0724312B2 JP 63144359 A JP63144359 A JP 63144359A JP 14435988 A JP14435988 A JP 14435988A JP H0724312 B2 JPH0724312 B2 JP H0724312B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- base material
- semiconductor
- region
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 145
- 238000004519 manufacturing process Methods 0.000 title description 30
- 238000000034 method Methods 0.000 title description 24
- 239000000463 material Substances 0.000 claims description 37
- 239000012535 impurity Substances 0.000 claims description 12
- 239000002344 surface layer Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000005336 cracking Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の製造方法に関し、特に絶縁ゲ
ート型バイポーラトランジスタ(IGBT),ゲート・ター
ンオフ・サイリスタ(GTO)静電誘導型サイリスタ(SI
T)等の電力制御用に使用される半導体装置に製造方法
に関する。
ート型バイポーラトランジスタ(IGBT),ゲート・ター
ンオフ・サイリスタ(GTO)静電誘導型サイリスタ(SI
T)等の電力制御用に使用される半導体装置に製造方法
に関する。
近年、半導体による電力制御はますます広く行われるよ
うになってきている。電力制御に使用される半導体装置
は、かってはサイリスタがそれを代表するものであった
が、中小容量では現在ではバイポーラトランジスタが主
流となっている。これは、バイポーラトランジスタが高
電圧動作ができるように改良され、その高速動作と自己
消弧機能に優れているといった使い勝手が使用要求に適
したものであるためである。この様な傾向の要望は今後
もますます高まり、より高機能な電力用半導体装置が切
望されている。
うになってきている。電力制御に使用される半導体装置
は、かってはサイリスタがそれを代表するものであった
が、中小容量では現在ではバイポーラトランジスタが主
流となっている。これは、バイポーラトランジスタが高
電圧動作ができるように改良され、その高速動作と自己
消弧機能に優れているといった使い勝手が使用要求に適
したものであるためである。この様な傾向の要望は今後
もますます高まり、より高機能な電力用半導体装置が切
望されている。
一方、新しい電力用半導体装置として、高速動作と低駆
動電力の利点から、電界効果型トランジスタ(MOSトラ
ンジスタ)が注目を集め、電力用素子として広く使用さ
れている。しかしながら、MOSトランジスタは、使用電
圧を高くするとチップ・サイズを大きくしないとバイポ
ーラトランジスタ並のON電圧を得られないためコストが
高くなり、使用電圧が500Vあるいは1000V以上では、高
速動作が必要な場合以外ではバイポーラトランジスタ並
の広汎な使用は行われないと判断される。
動電力の利点から、電界効果型トランジスタ(MOSトラ
ンジスタ)が注目を集め、電力用素子として広く使用さ
れている。しかしながら、MOSトランジスタは、使用電
圧を高くするとチップ・サイズを大きくしないとバイポ
ーラトランジスタ並のON電圧を得られないためコストが
高くなり、使用電圧が500Vあるいは1000V以上では、高
速動作が必要な場合以外ではバイポーラトランジスタ並
の広汎な使用は行われないと判断される。
MOSトランジスタのこの様な欠点を補った半導体装置と
して絶縁ゲート形バイポーラトランジスタ(IGBT)が提
唱され、一部で使用され始めている。第6図は、IGBTの
要部断面図を示したものである。上部の主面の近傍は、
MOSトランジスタと基本的に同じ構造をしており、低濃
度ドレイン領域となる高抵抗半導体領域1,ウエル領域2,
ソース領域3,絶縁膜4,ゲート電極となる制御電極5およ
びソース電極となる上部主電極6等がある。図には示さ
れていないが、制御電極5の外部への取り出し端子も上
部主面にある。下部の主面の近傍はMOSトランジスタが
高濃度の不純物を有するドレイン領域であるのに対し、
高抵抗半導体領域1と異なる導電型の半導体領域8が形
成され、下部主電極9に接続されている。高抵抗半導体
領域1と半導体領域8の間に設けられている領域7は、
高抵抗半導体領域1と同じ導電型でより濃度の高い低抵
抗半導体領域である。この低抵抗半導体領域7はIGBTの
動作自体には本質的に不可欠なものではないが、電圧が
印加されるとソース側から延びる空乏層が、半導体領域
8に延びてパンチ・スルーしにくいように設けられてい
る。MOSトランジスタほどでないにしろIGBTも、高電圧
素子ではON抵抗が重要な問題となるので、高抵抗半導体
領域1の厚みを小さくするために低抵抗半導体領域7は
実際には必要なものである。
して絶縁ゲート形バイポーラトランジスタ(IGBT)が提
唱され、一部で使用され始めている。第6図は、IGBTの
要部断面図を示したものである。上部の主面の近傍は、
MOSトランジスタと基本的に同じ構造をしており、低濃
度ドレイン領域となる高抵抗半導体領域1,ウエル領域2,
ソース領域3,絶縁膜4,ゲート電極となる制御電極5およ
びソース電極となる上部主電極6等がある。図には示さ
れていないが、制御電極5の外部への取り出し端子も上
部主面にある。下部の主面の近傍はMOSトランジスタが
高濃度の不純物を有するドレイン領域であるのに対し、
高抵抗半導体領域1と異なる導電型の半導体領域8が形
成され、下部主電極9に接続されている。高抵抗半導体
領域1と半導体領域8の間に設けられている領域7は、
高抵抗半導体領域1と同じ導電型でより濃度の高い低抵
抗半導体領域である。この低抵抗半導体領域7はIGBTの
動作自体には本質的に不可欠なものではないが、電圧が
印加されるとソース側から延びる空乏層が、半導体領域
8に延びてパンチ・スルーしにくいように設けられてい
る。MOSトランジスタほどでないにしろIGBTも、高電圧
素子ではON抵抗が重要な問題となるので、高抵抗半導体
領域1の厚みを小さくするために低抵抗半導体領域7は
実際には必要なものである。
第7図は、従来のIGBTの製造工程の始めの部分を示して
いる。IGBTの製造工程は、縦型のMOSトランジスタとほ
とんど同じで、縦型のMOSトランジスタとそれとは、最
初に加工を始めるウエハの導電性が異なっている点と、
高濃度ドレイン領域となる低抵抗半導体領域7が設けら
れる点が異なっている。まず、第7図(a)に示すよう
に、母材となるウエハ(半導体母材)8aを準備する。こ
の半導体母材8aは、第6図の半導体領域8にあたるもの
である。次に、第7図(b),(c)に示すように、半
導体母材8aの上に低抵抗半導体領域7と高抵抗半導体領
域1を順次にエピタキシャル成長させて形成する。この
後、高抵抗半導体領域1上にウエル領域2やソース領域
3等を形成する工程は基本的にMOSトランジスタの工程
と同じである。こうして、上部主面側の加工が終れば、
次に第7図(c)に示す点線Aの位置まで、半導体母材
8aの下部主面側を削る。このように、ラップオフ工程が
必要となるのは、IGBT等の半導体装置の製造工程では、
ウエハ割れに対する防止と特に写真製版工程での加工精
度を維持するためにウエハの厚みが一定以上必要である
ため、半導体装置として最終的に適当な厚みよりも厚い
半導体母材8aを使用しなければならないためである。こ
の後、ラップオフされた下部主面側に下部主電極9が形
成される。
いる。IGBTの製造工程は、縦型のMOSトランジスタとほ
とんど同じで、縦型のMOSトランジスタとそれとは、最
初に加工を始めるウエハの導電性が異なっている点と、
高濃度ドレイン領域となる低抵抗半導体領域7が設けら
れる点が異なっている。まず、第7図(a)に示すよう
に、母材となるウエハ(半導体母材)8aを準備する。こ
の半導体母材8aは、第6図の半導体領域8にあたるもの
である。次に、第7図(b),(c)に示すように、半
導体母材8aの上に低抵抗半導体領域7と高抵抗半導体領
域1を順次にエピタキシャル成長させて形成する。この
後、高抵抗半導体領域1上にウエル領域2やソース領域
3等を形成する工程は基本的にMOSトランジスタの工程
と同じである。こうして、上部主面側の加工が終れば、
次に第7図(c)に示す点線Aの位置まで、半導体母材
8aの下部主面側を削る。このように、ラップオフ工程が
必要となるのは、IGBT等の半導体装置の製造工程では、
ウエハ割れに対する防止と特に写真製版工程での加工精
度を維持するためにウエハの厚みが一定以上必要である
ため、半導体装置として最終的に適当な厚みよりも厚い
半導体母材8aを使用しなければならないためである。こ
の後、ラップオフされた下部主面側に下部主電極9が形
成される。
ところで、半導体装置の電子的な機能として、厚みが重
要な要因となるのは、高抵抗半導体領域1のみである。
この高抵抗半導体領域1の厚みは、半導体装置に要求さ
れる耐圧特性に依存して一定値以上は必ず必要である。
また、厚くなり過ぎると良好なON特性を得ることはでき
ない。一般的に、電力用半導体装置にとって、電圧保持
部の領域の厚みは、その比抵抗の値と共に本質的な重要
性を持つものである。
要な要因となるのは、高抵抗半導体領域1のみである。
この高抵抗半導体領域1の厚みは、半導体装置に要求さ
れる耐圧特性に依存して一定値以上は必ず必要である。
また、厚くなり過ぎると良好なON特性を得ることはでき
ない。一般的に、電力用半導体装置にとって、電圧保持
部の領域の厚みは、その比抵抗の値と共に本質的な重要
性を持つものである。
なお、低抵抗半導体領域7がなければ、エピタキシャル
成長を使用しないで、バイポーラトランジスタが通常行
っているような拡散ウエハを使用することができる。こ
の場合は、高抵抗半導体領域1をウエハ母材として、両
面より反対導電型の半導体領域8を不純物拡散によって
作り、不用な上面側を研磨すればよい。しかしながら、
IGBTのサイリスタ動作を防ぐために必要となる大量のラ
イフ・タイム・キラーは、本来IGBTが持っている大電流
通電能力を大幅に損うため、それがなければ大幅なON抵
抗の増大をもたらす低抵抗半導体領域7の存在が不可欠
となっており、この様な半導体領域8と低抵抗半導体領
域7の二層構造の作成が困難な拡散ウエハは、IGBTには
使用されていない。
成長を使用しないで、バイポーラトランジスタが通常行
っているような拡散ウエハを使用することができる。こ
の場合は、高抵抗半導体領域1をウエハ母材として、両
面より反対導電型の半導体領域8を不純物拡散によって
作り、不用な上面側を研磨すればよい。しかしながら、
IGBTのサイリスタ動作を防ぐために必要となる大量のラ
イフ・タイム・キラーは、本来IGBTが持っている大電流
通電能力を大幅に損うため、それがなければ大幅なON抵
抗の増大をもたらす低抵抗半導体領域7の存在が不可欠
となっており、この様な半導体領域8と低抵抗半導体領
域7の二層構造の作成が困難な拡散ウエハは、IGBTには
使用されていない。
また、先に述べたライフ・タイム・キラーの導入は、ラ
イフ・タイム・キラー物質の拡散とか、放射線照射を行
うことによって行われている。これは、MOSトランジス
タでライフ・タイム制御を行う場合の方法と変わらな
い。
イフ・タイム・キラー物質の拡散とか、放射線照射を行
うことによって行われている。これは、MOSトランジス
タでライフ・タイム制御を行う場合の方法と変わらな
い。
IGBTは、高電圧でも電流通電能力が高く、スイッチング
速度も早く、駆動電力も少なくてすむという大きな利点
を有しているのであるが、バイポーラトランジスタを凌
ぐほどの普及は現在のところ困難な見込みである。これ
は、製造工程に微細加工が要求され、微妙なライフ・タ
イム制御と合い重なって歩留が悪いことと、ウエハにか
かる材料費がエピタキシャル成長工程を要することに起
因して高いために、チップのコストが太刀打ちできない
ためである。製造歩留は困難であるにしろ改良は期待で
きるが、ウエハ材料費は、エピタキシャル成長を行う必
要のないバイポーラトランジスタに対して、IGBTの不利
な点は免れない。これを使用電圧が500Vのクラスで比較
すれば、バイポーラトランジスタ用として通常使用され
る拡散ウエハに対して、IGBTのウエハはほぼ2倍高価で
ある。さらに1000Vクラスになれば、バイポーラトラン
ジスタ用のウエハの価格はほとんど変わらないのに対
し、IGBTでは、約2倍必要となるエピタキシャル成長層
の厚みに対応して、2倍近く高価となる。このように、
高電圧素子としての主要な要素である高抵抗半導体領域
1にエピタキシャル成長層を使用する半導体装置では、
その定格電圧が高くなるほど急速に製造コストが高くな
るという問題を有していた。
速度も早く、駆動電力も少なくてすむという大きな利点
を有しているのであるが、バイポーラトランジスタを凌
ぐほどの普及は現在のところ困難な見込みである。これ
は、製造工程に微細加工が要求され、微妙なライフ・タ
イム制御と合い重なって歩留が悪いことと、ウエハにか
かる材料費がエピタキシャル成長工程を要することに起
因して高いために、チップのコストが太刀打ちできない
ためである。製造歩留は困難であるにしろ改良は期待で
きるが、ウエハ材料費は、エピタキシャル成長を行う必
要のないバイポーラトランジスタに対して、IGBTの不利
な点は免れない。これを使用電圧が500Vのクラスで比較
すれば、バイポーラトランジスタ用として通常使用され
る拡散ウエハに対して、IGBTのウエハはほぼ2倍高価で
ある。さらに1000Vクラスになれば、バイポーラトラン
ジスタ用のウエハの価格はほとんど変わらないのに対
し、IGBTでは、約2倍必要となるエピタキシャル成長層
の厚みに対応して、2倍近く高価となる。このように、
高電圧素子としての主要な要素である高抵抗半導体領域
1にエピタキシャル成長層を使用する半導体装置では、
その定格電圧が高くなるほど急速に製造コストが高くな
るという問題を有していた。
第8図は、現在研究例が報告されているIGBTの他の製造
方法の一例である。この方法では、エピタキシャル成長
を使わない。すなわち、第8図(a)に示す高抵抗半導
体領域1をウエハ母材として、第8図(b),(c)に
示すように下面側に低抵抗半導体領域7と、高抵抗半導
体領域1とは異なる導電型の半導体領域8とを別々に拡
散して形成している。この下部主面に下面電極9が形成
されると、低抵抗半導体領域7と半導体領域8とは短絡
される形となる。この形はゲート・ターンオフ・サイリ
スタ(GTO)でアノード短絡としてよく知られている構
造である。この形にすれば、軽妙なライフ・タイム制御
ですませたり、ライフ・タイム制御を省略することも可
能であると予想されている。ライフ・タイム制御を行う
と、ON抵抗の増大を必ずもたらすので、上記製法は大き
い利点を有している。しかしながら、この方法の問題点
は、ウエハ母材が薄い(現実的な1000Vクラスの素子で
高抵抗半導体領域1の厚みは100μm程度である)こと
で、製造工程中でのウエハ割れと、プエハの反りのため
に、大量生産はむろんのこと試作するだけでも大変に困
難である。このため、低抵抗半導体領域7と半導体領域
8を形成した後で、ポリシリコンを下面に堆積させウエ
ハ厚みを大きくして所要の工程を経た後に、ポリシリコ
ンを除去するといった手段が取られており、製造工程が
複雑化するという問題を有していた。
方法の一例である。この方法では、エピタキシャル成長
を使わない。すなわち、第8図(a)に示す高抵抗半導
体領域1をウエハ母材として、第8図(b),(c)に
示すように下面側に低抵抗半導体領域7と、高抵抗半導
体領域1とは異なる導電型の半導体領域8とを別々に拡
散して形成している。この下部主面に下面電極9が形成
されると、低抵抗半導体領域7と半導体領域8とは短絡
される形となる。この形はゲート・ターンオフ・サイリ
スタ(GTO)でアノード短絡としてよく知られている構
造である。この形にすれば、軽妙なライフ・タイム制御
ですませたり、ライフ・タイム制御を省略することも可
能であると予想されている。ライフ・タイム制御を行う
と、ON抵抗の増大を必ずもたらすので、上記製法は大き
い利点を有している。しかしながら、この方法の問題点
は、ウエハ母材が薄い(現実的な1000Vクラスの素子で
高抵抗半導体領域1の厚みは100μm程度である)こと
で、製造工程中でのウエハ割れと、プエハの反りのため
に、大量生産はむろんのこと試作するだけでも大変に困
難である。このため、低抵抗半導体領域7と半導体領域
8を形成した後で、ポリシリコンを下面に堆積させウエ
ハ厚みを大きくして所要の工程を経た後に、ポリシリコ
ンを除去するといった手段が取られており、製造工程が
複雑化するという問題を有していた。
この発明は、上記従来の問題を解決するためになされた
もので、IGBTのように、耐圧保持用の高抵抗半導体領域
の一方側に主電流制御機能を有する半導体領域が設けら
れるとともに、他方側に低抵抗半導体領域と、上記高抵
抗半導体領域とは反対導電型の半導体領域とがそれぞれ
設けられる電力用半導体装置を、安価でかつ容易に製造
できる半導体装置の製造方法を提供することを目的とす
る。
もので、IGBTのように、耐圧保持用の高抵抗半導体領域
の一方側に主電流制御機能を有する半導体領域が設けら
れるとともに、他方側に低抵抗半導体領域と、上記高抵
抗半導体領域とは反対導電型の半導体領域とがそれぞれ
設けられる電力用半導体装置を、安価でかつ容易に製造
できる半導体装置の製造方法を提供することを目的とす
る。
この発明の半導体装置の製造方法は、上記目的を達成す
るために、第1導電型の高抵抗半導体母材を準備する工
程と、前記半導体母材の両主面側の表層部に第1導電型
不純物をそれぞれ拡散して、低抵抗半導体領域を形成す
る工程と、前記半導体母材の一方の主面の全部又は一部
に第2導電型の半導体領域をエピタキシャル成長により
形成する工程と、前記半導体母材の他方の主面側の前記
低抵抗半導体領域が除去されるように前記半導体母材を
ラップオフする工程と、ラップオフされた前記半導体母
材の他方の主面側に主電流制御機能を有する半導体領域
と第1主電極および制御電極を形成するとともに、一方
の主面側に第2主電極を形成する工程とを含む。
るために、第1導電型の高抵抗半導体母材を準備する工
程と、前記半導体母材の両主面側の表層部に第1導電型
不純物をそれぞれ拡散して、低抵抗半導体領域を形成す
る工程と、前記半導体母材の一方の主面の全部又は一部
に第2導電型の半導体領域をエピタキシャル成長により
形成する工程と、前記半導体母材の他方の主面側の前記
低抵抗半導体領域が除去されるように前記半導体母材を
ラップオフする工程と、ラップオフされた前記半導体母
材の他方の主面側に主電流制御機能を有する半導体領域
と第1主電極および制御電極を形成するとともに、一方
の主面側に第2主電極を形成する工程とを含む。
この発明の半導体装置の製造方法によれば、耐圧保持用
の高抵抗半導体領域が半導体母材により形成されるとと
もに、この半導体母材と同一導電型の低抵抗半導体領域
が拡散処理により形成され、半導体母材と反対導電型の
半導体領域がエピタキシャル成長により形成されるた
め、定格電圧が高くなった場合でも半導体母材の厚みを
増すだけでよく、製造コストを低く押えられる。
の高抵抗半導体領域が半導体母材により形成されるとと
もに、この半導体母材と同一導電型の低抵抗半導体領域
が拡散処理により形成され、半導体母材と反対導電型の
半導体領域がエピタキシャル成長により形成されるた
め、定格電圧が高くなった場合でも半導体母材の厚みを
増すだけでよく、製造コストを低く押えられる。
第1図はこの発明の第1の実施例である半導体装置の製
造方法を示し、ここでは高抵抗半導体領域がN型である
IGBTの場合を例に挙げて説明する。
造方法を示し、ここでは高抵抗半導体領域がN型である
IGBTの場合を例に挙げて説明する。
まず、第1図(a)に示すように、所定の比抵抗を有す
るN型の高抵抗半導体母材1aを準備する。この高抵抗半
導体母材1aは、第6図の高抵抗半導体領域1にあたるも
のである。次に、第1図(b)に示すように、高抵抗半
導体母材1aの両主面側の表層部にN型の不純物を拡散し
てそれぞれ低抵抗半導体領域7を形成する。その後、半
導体母材1aの下面側を第1図(b)の点線Bで示す位置
まで研磨し、第1図(c)に示すようにその下面側にエ
ピタキシャル成長を行いP型の半導体領域8を形成す
る。エピタキシャル層の厚みは、次に述べる研磨の後の
ウエハ厚みがウエハ割れが問題とならない程度(4イン
チ・ウエハで200μm程度)なるようにしておけばよ
い。次いで第1図(c)に示すように、高抵抗領域1が
所定の厚さになるように上面を点線Cの位置まで研磨す
る(第1図(d)参照)。その後の工程は、下面の研磨
工程がない点のみ従来の製造工程と異なるのみである。
完成した半導体装置の断面図は、第6図の従来例と同じ
ような構造となる。
るN型の高抵抗半導体母材1aを準備する。この高抵抗半
導体母材1aは、第6図の高抵抗半導体領域1にあたるも
のである。次に、第1図(b)に示すように、高抵抗半
導体母材1aの両主面側の表層部にN型の不純物を拡散し
てそれぞれ低抵抗半導体領域7を形成する。その後、半
導体母材1aの下面側を第1図(b)の点線Bで示す位置
まで研磨し、第1図(c)に示すようにその下面側にエ
ピタキシャル成長を行いP型の半導体領域8を形成す
る。エピタキシャル層の厚みは、次に述べる研磨の後の
ウエハ厚みがウエハ割れが問題とならない程度(4イン
チ・ウエハで200μm程度)なるようにしておけばよ
い。次いで第1図(c)に示すように、高抵抗領域1が
所定の厚さになるように上面を点線Cの位置まで研磨す
る(第1図(d)参照)。その後の工程は、下面の研磨
工程がない点のみ従来の製造工程と異なるのみである。
完成した半導体装置の断面図は、第6図の従来例と同じ
ような構造となる。
このようにして、形成したP型のエピタキシャル層は、
そのままP型半導体領域8として使用することができ
る。この場合、比較的電圧の低い素子の場合、高抵抗半
導体領域1が薄いのでウエハ割れを考慮すると数十μm
以上の厚みを有するエピタキシャル層が必要となるが、
エピタキシャル層の比抵抗と厚みの制御幅は、従来の方
法のエピタキシャル成長の場合に比べて桁はずれに大き
く取れ、製造コストは大幅に下がる。
そのままP型半導体領域8として使用することができ
る。この場合、比較的電圧の低い素子の場合、高抵抗半
導体領域1が薄いのでウエハ割れを考慮すると数十μm
以上の厚みを有するエピタキシャル層が必要となるが、
エピタキシャル層の比抵抗と厚みの制御幅は、従来の方
法のエピタキシャル成長の場合に比べて桁はずれに大き
く取れ、製造コストは大幅に下がる。
また、第1図(c)の下面側のN型低抵抗半導体領域7
は、点線B(第1図(b))で研磨された後の不純物濃
度が低いので、形成したP型のエピタキシャル層を不純
物拡散源として熱拡散処理を行い、P型半導体領域8を
元来N型であった低抵抗半導体領域7中にも容易に形成
させることができる。この場合、第1図(c)の低抵抗
半導体領域7の厚みを厚くしておくことができるので、
所定のウエハ厚みにするためのエピタキシャル層の厚み
を熱拡散で進む厚みだけ薄くすることができる。
は、点線B(第1図(b))で研磨された後の不純物濃
度が低いので、形成したP型のエピタキシャル層を不純
物拡散源として熱拡散処理を行い、P型半導体領域8を
元来N型であった低抵抗半導体領域7中にも容易に形成
させることができる。この場合、第1図(c)の低抵抗
半導体領域7の厚みを厚くしておくことができるので、
所定のウエハ厚みにするためのエピタキシャル層の厚み
を熱拡散で進む厚みだけ薄くすることができる。
第2図は、この発明の第2の実施例である半導体装置の
製造方法を示す。まず、第2図(a)に示すように、所
定の比抵抗を有するN型の高抵抗半導体母材1aを準備
し、第2図(b)に示すようにその両主面側の表層部に
N型の不純物を拡散してそれぞれ低抵抗半導体領域7を
形成する。その後、半導体母材1aの下面側を第2図
(b)の点線Bで示す位置まで研磨する。その後、第2
図(c)に示すように、下面側に半導体酸化物からなる
マスク10を形成し、一部に開口を開けた後、P型のエピ
タキシャル層を形成する。このとき、第2図(d)に示
すように、マスク開口部に連なるエピタキシャル部分は
P型の単結晶半導体領域8を形成し、マスク10上のエピ
タキシャル部分は多結晶状態の半導体領域11を形成す
る。この後、多結晶状態の半導体領域11を除去する。そ
の除去は、エピタキシャル層が厚い場合には、多結晶と
単結晶のエッチング率の差を利用して下主面全面をエッ
チングすることによっても可能であるが、エッチング用
のマスクを半導体領域8に対応する下主面に形成し、先
に形成したエピタキシャル用のマスク10をエッチング防
止領域としてエッチングする方法が望ましい。
製造方法を示す。まず、第2図(a)に示すように、所
定の比抵抗を有するN型の高抵抗半導体母材1aを準備
し、第2図(b)に示すようにその両主面側の表層部に
N型の不純物を拡散してそれぞれ低抵抗半導体領域7を
形成する。その後、半導体母材1aの下面側を第2図
(b)の点線Bで示す位置まで研磨する。その後、第2
図(c)に示すように、下面側に半導体酸化物からなる
マスク10を形成し、一部に開口を開けた後、P型のエピ
タキシャル層を形成する。このとき、第2図(d)に示
すように、マスク開口部に連なるエピタキシャル部分は
P型の単結晶半導体領域8を形成し、マスク10上のエピ
タキシャル部分は多結晶状態の半導体領域11を形成す
る。この後、多結晶状態の半導体領域11を除去する。そ
の除去は、エピタキシャル層が厚い場合には、多結晶と
単結晶のエッチング率の差を利用して下主面全面をエッ
チングすることによっても可能であるが、エッチング用
のマスクを半導体領域8に対応する下主面に形成し、先
に形成したエピタキシャル用のマスク10をエッチング防
止領域としてエッチングする方法が望ましい。
半導体領域11を除去した後はマスク10を除去し、第3図
に示すように半導体領域8の両側に絶縁膜12を形成して
から、下部主面側に下部主電極9を形成する。なお、上
部主面部の加工については第1図で説明した例と同様の
方法が適用できる。第3図は、このようにして作成した
IGBTの断面の一部を示している。図中の絶縁膜12は、IG
BTの動作時に電流が、半導体領域8の中で低抵抗半導体
領域7と下部主電極9との三者の境界部に集中して流
れ、破壊しやすくなることを防止するものである。この
方法において、多結晶状態の半導体領域11の除去を行う
時点は、エピタキシャル成長の直後から、下主面電極を
形成する工程までの適宜な時期が選択しうる。ウエハ厚
みが薄い場合には、この時点を後ろにするほどウエハ割
れに対して有効となる。
に示すように半導体領域8の両側に絶縁膜12を形成して
から、下部主面側に下部主電極9を形成する。なお、上
部主面部の加工については第1図で説明した例と同様の
方法が適用できる。第3図は、このようにして作成した
IGBTの断面の一部を示している。図中の絶縁膜12は、IG
BTの動作時に電流が、半導体領域8の中で低抵抗半導体
領域7と下部主電極9との三者の境界部に集中して流
れ、破壊しやすくなることを防止するものである。この
方法において、多結晶状態の半導体領域11の除去を行う
時点は、エピタキシャル成長の直後から、下主面電極を
形成する工程までの適宜な時期が選択しうる。ウエハ厚
みが薄い場合には、この時点を後ろにするほどウエハ割
れに対して有効となる。
第4図は、別の実施例を示したもので、第3図の方法
に、形成したP型のエピタキシャル層8を不純物拡散源
として熱拡散処理を行った処理を加えた場合を示してい
る。この場合は、ウエハの厚みに対して第1図で説明し
たものと同様の効果がある。また、このIGBTには、第4
図に示すようにN型の高濃度半導体領域13が設けられて
いる。このN型半導体領域13は、第2図(d)において
多結晶状態の半導体領域11とマスク10とを除去した後、
N型の不純物を例えばイオン注入法等により低抵抗半導
体領域7の表層部に導入することにより形成される。こ
のN型半導体領域13は、N型低抵抗半導体領域7が第2
図(b)の点線Bで研磨された後不純物濃度が低下する
ので、下部主電極9との接続性を改善するために設けら
れるものである。もちろん、第3図の場合にも、この半
導体領域13を設けることは可能である。
に、形成したP型のエピタキシャル層8を不純物拡散源
として熱拡散処理を行った処理を加えた場合を示してい
る。この場合は、ウエハの厚みに対して第1図で説明し
たものと同様の効果がある。また、このIGBTには、第4
図に示すようにN型の高濃度半導体領域13が設けられて
いる。このN型半導体領域13は、第2図(d)において
多結晶状態の半導体領域11とマスク10とを除去した後、
N型の不純物を例えばイオン注入法等により低抵抗半導
体領域7の表層部に導入することにより形成される。こ
のN型半導体領域13は、N型低抵抗半導体領域7が第2
図(b)の点線Bで研磨された後不純物濃度が低下する
ので、下部主電極9との接続性を改善するために設けら
れるものである。もちろん、第3図の場合にも、この半
導体領域13を設けることは可能である。
第5図は、選択的に形成したエピタキシャル層の半導体
領域8を研磨することを特徴とした実施例を示したもの
である。具体的には、第2図(d)において、多結晶状
態の半導体領域11とマスク10とを除去した後、低抵抗半
導体領域7よりも低い電気抵抗のN型半導体領域13を下
部主面の全面に形成し、その後半導体領域8の一部をN
型半導体領域13の一部とともにラップオフする。この研
磨によって、下部主電極9の被覆性を良好にすることが
できる。また、図中に示す半導体領域13は、第4図の場
合と同じ下部主電極9との接続性を良好にする働きをす
るものであるが、第5図に示す方法によると、選択的に
形成するといった手間をかけずに、下主面全面にN型不
純物を拡散することができる。
領域8を研磨することを特徴とした実施例を示したもの
である。具体的には、第2図(d)において、多結晶状
態の半導体領域11とマスク10とを除去した後、低抵抗半
導体領域7よりも低い電気抵抗のN型半導体領域13を下
部主面の全面に形成し、その後半導体領域8の一部をN
型半導体領域13の一部とともにラップオフする。この研
磨によって、下部主電極9の被覆性を良好にすることが
できる。また、図中に示す半導体領域13は、第4図の場
合と同じ下部主電極9との接続性を良好にする働きをす
るものであるが、第5図に示す方法によると、選択的に
形成するといった手間をかけずに、下主面全面にN型不
純物を拡散することができる。
なお、上記第1図ないし第5図において、P型とN型の
極性を反転してもよいことは言うまでもない。
極性を反転してもよいことは言うまでもない。
また、上記説明は、もっぱらIGBTについて行ったが、他
のGTO,SIT,サイリスタ等、下主面部に異なる導電性領域
を有する縦型の半導体装置についても同様な効果のある
ことは明らかである。
のGTO,SIT,サイリスタ等、下主面部に異なる導電性領域
を有する縦型の半導体装置についても同様な効果のある
ことは明らかである。
この発明の半導体装置の製造方法によれば、耐圧保持用
の高抵抗半導体領域が半導体母材により形成されるとと
もに、この半導体母材と同一導電型の低抵抗半導体領域
が拡散処理により形成され、半導体母材と反対導電型の
半導体領域がエピタキシャル成長により形成されるた
め、定格電圧が高くなった場合でも半導体母材の厚みを
増すだけでよく、エピタキシャル成長量を増す必要がな
いので製造コストが低く抑えられるとともに、ウエハ割
れ等を考慮して下面にポリシリコンの堆積やその除去を
行う必要もなく、製造工程が複雑化することもない。
の高抵抗半導体領域が半導体母材により形成されるとと
もに、この半導体母材と同一導電型の低抵抗半導体領域
が拡散処理により形成され、半導体母材と反対導電型の
半導体領域がエピタキシャル成長により形成されるた
め、定格電圧が高くなった場合でも半導体母材の厚みを
増すだけでよく、エピタキシャル成長量を増す必要がな
いので製造コストが低く抑えられるとともに、ウエハ割
れ等を考慮して下面にポリシリコンの堆積やその除去を
行う必要もなく、製造工程が複雑化することもない。
第1図はこの発明の第1の実施例である半導体装置の製
造方法の各工程を示す断面図、第2図はこの発明の第2
の実施例である半導体装置の製造方法の各工程を示す断
面図、第3図は第2図の方法により作成されたIGBTの要
部断面図、第4図は他の方法により作成されたIGBTの要
部断面図、第5図はさらに他の方法により作成されたIG
BTの要部断面図、第6図は従来のIGBTの要部断面図、第
7図はその製造工程を示す断面図、第8図は従来のIGBT
の他の製造工程を示す断面図である。 図において、1aは高抵抗半導体母材、5は制御電極、6
は上部主電極、7は低抵抗半導体領域、8は半導体領
域、9は下部主電極である。 なお、各図中同一符号は同一または相当部分を示す。
造方法の各工程を示す断面図、第2図はこの発明の第2
の実施例である半導体装置の製造方法の各工程を示す断
面図、第3図は第2図の方法により作成されたIGBTの要
部断面図、第4図は他の方法により作成されたIGBTの要
部断面図、第5図はさらに他の方法により作成されたIG
BTの要部断面図、第6図は従来のIGBTの要部断面図、第
7図はその製造工程を示す断面図、第8図は従来のIGBT
の他の製造工程を示す断面図である。 図において、1aは高抵抗半導体母材、5は制御電極、6
は上部主電極、7は低抵抗半導体領域、8は半導体領
域、9は下部主電極である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項1】第1導電型の高抵抗半導体母材を準備する
工程と、 前記半導体母材の両主面側の表層部に第1導電型不純物
をそれぞれ拡散して、低抵抗半導体領域を形成する工程
と、 前記半導体母材の一方の主面の全部又は一部に第2導電
型の半導体領域をエピタキシャル成長により形成する工
程と、 前記半導体母材の他方の主面側の前記低抵抗半導体領域
が除去されるように前記半導体母材をラップオフする工
程と、 ラップオフされた前記半導体母材の他方の主面側に主電
流制御機能を有する半導体領域と第1主電極および制御
電極を形成するとともに、一方の主面側に第2主電極を
形成する工程とを含む半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63144359A JPH0724312B2 (ja) | 1988-06-10 | 1988-06-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63144359A JPH0724312B2 (ja) | 1988-06-10 | 1988-06-10 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH021985A JPH021985A (ja) | 1990-01-08 |
JPH0724312B2 true JPH0724312B2 (ja) | 1995-03-15 |
Family
ID=15360270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63144359A Expired - Lifetime JPH0724312B2 (ja) | 1988-06-10 | 1988-06-10 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0724312B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04286163A (ja) * | 1991-03-14 | 1992-10-12 | Shin Etsu Handotai Co Ltd | 半導体基板の製造方法 |
JP3113156B2 (ja) * | 1994-08-31 | 2000-11-27 | 信越半導体株式会社 | 半導体基板の製造方法 |
JPH09181092A (ja) * | 1995-12-27 | 1997-07-11 | Toshiba Corp | 半導体装置およびその製造方法 |
DE19829614B4 (de) * | 1998-07-02 | 2004-09-23 | Semikron Elektronik Gmbh | Verfahren zur Herstellung eines Leistungshalbleiterbauelementes |
DE19860581A1 (de) * | 1998-12-29 | 2000-07-06 | Asea Brown Boveri | Halbleiterelement und Verfahren zur Herstellung |
JP5025071B2 (ja) * | 2001-02-01 | 2012-09-12 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
CN100416858C (zh) * | 2001-02-01 | 2008-09-03 | 三菱电机株式会社 | 半导体器件 |
DE10117483A1 (de) | 2001-04-07 | 2002-10-17 | Bosch Gmbh Robert | Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren |
JP2011166034A (ja) * | 2010-02-12 | 2011-08-25 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60138968A (ja) * | 1983-12-26 | 1985-07-23 | Meidensha Electric Mfg Co Ltd | 半導体素子の製造方法 |
-
1988
- 1988-06-10 JP JP63144359A patent/JPH0724312B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH021985A (ja) | 1990-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2995723B2 (ja) | ウェーハ・ボンディングを利用した縦型電流半導体デバイスおよびその製作方法 | |
US4746960A (en) | Vertical depletion-mode j-MOSFET | |
US6091086A (en) | Reverse blocking IGBT | |
KR100886883B1 (ko) | 순방향 및 역방향 차단 장치 및 그 제조 방법 | |
JPH04146674A (ja) | 半導体装置及びその製造方法 | |
JP3319215B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JPH09246552A (ja) | 重畳されたフィールドプレート構造を有する電力半導体装置およびその製造方法 | |
JPH1154519A (ja) | 半導体装置およびその製造方法 | |
JP2950025B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JPH0724312B2 (ja) | 半導体装置の製造方法 | |
JP2002261281A (ja) | 絶縁ゲートバイポーラトランジスタの製造方法 | |
EP0752724A2 (en) | Method of forming an alloyed drain field effect transistor and device formed | |
JPH08228001A (ja) | 半導体装置及びその製造方法 | |
JPH1154747A (ja) | 半導体装置と半導体モジュール | |
JPH0945905A (ja) | 半導体装置およびその製造方法 | |
JPH11354791A (ja) | 炭化珪素半導体装置及びその製造方法 | |
JPH08274351A (ja) | 誘電体分離半導体装置およびその製造方法 | |
KR100505562B1 (ko) | 다층 버퍼 구조를 갖는 절연게이트 바이폴라 트랜지스터 및 그제조방법 | |
JPH10335630A (ja) | 半導体装置及びその製造方法 | |
US20040061170A1 (en) | Reverse blocking IGBT | |
US6727527B1 (en) | Reverse blocking IGBT | |
JPH1051010A (ja) | 半導体装置の製造方法 | |
JP3142009B2 (ja) | 静電誘導形ゲート構造の製造方法 | |
JP2760401B2 (ja) | 誘電体分離基板及び半導体装置 | |
JPH07263669A (ja) | 半導体装置及びその製造方法 |