JPH05121746A - 絶縁ゲート形電界効果トランジスタ - Google Patents
絶縁ゲート形電界効果トランジスタInfo
- Publication number
- JPH05121746A JPH05121746A JP28311391A JP28311391A JPH05121746A JP H05121746 A JPH05121746 A JP H05121746A JP 28311391 A JP28311391 A JP 28311391A JP 28311391 A JP28311391 A JP 28311391A JP H05121746 A JPH05121746 A JP H05121746A
- Authority
- JP
- Japan
- Prior art keywords
- region
- resistor
- source region
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 パワーＭＯＳＦＥＴのアバランシェ耐量、絶
縁ゲート形バイポーラトランジスタ（ＩＧＢＴ）のラッ
チアップ耐量を増大した、絶縁ゲート形電界効果トラン
ジスタを提供する。 【構成】 ドレイン領域を構成する半導体基板（１）
に、チャネル領域（２）と、チャネル領域内のソース領
域（３）と、該ソース領域とドレイン領域の導通を制御
するゲート電極（５）と、半導体基板表面のソース領域
及びチャネル領域と接続する金属電極（９）とを具備す
る縦型の絶縁ゲート形電界効果トランジスタにおいて、
半導体基板表面のソース領域（３）及び該ソース領域と
チャネル領域の接合（１２）は、抵抗体（１１）に覆わ
れ、抵抗体（１１）を介して、前記金属電極（９）と接
続されている。
縁ゲート形バイポーラトランジスタ（ＩＧＢＴ）のラッ
チアップ耐量を増大した、絶縁ゲート形電界効果トラン
ジスタを提供する。 【構成】 ドレイン領域を構成する半導体基板（１）
に、チャネル領域（２）と、チャネル領域内のソース領
域（３）と、該ソース領域とドレイン領域の導通を制御
するゲート電極（５）と、半導体基板表面のソース領域
及びチャネル領域と接続する金属電極（９）とを具備す
る縦型の絶縁ゲート形電界効果トランジスタにおいて、
半導体基板表面のソース領域（３）及び該ソース領域と
チャネル領域の接合（１２）は、抵抗体（１１）に覆わ
れ、抵抗体（１１）を介して、前記金属電極（９）と接
続されている。
Description
【０００１】
【産業上の利用分野】本発明は絶縁ゲート形電界効果ト
ランジスタに係り、特に二重拡散型のパワーＭＯＳＦＥ
Ｔ、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）
等の縦型の絶縁ゲート形電界効果トランジスタに関す
る。
ランジスタに係り、特に二重拡散型のパワーＭＯＳＦＥ
Ｔ、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）
等の縦型の絶縁ゲート形電界効果トランジスタに関す
る。
【０００２】
【従来の技術】図３は、従来の縦型絶縁ゲート形電界効
果トランジスタ（以下、縦型ＭＯＳＦＥＴという）のセ
ル部分の断面図である。符号１は、Ｎ-型のシリコン半
導体基板であり、縦型のＭＯＳＦＥＴのドレン領域を構
成する。符号２は、Ｐ型の縦型ＭＯＳＦＥＴのチャネル
領域である。符号３は、Ｎ+ 型の拡散層であり、ソース
領域を形成する。符号４は、薄い酸化膜からなるゲート
絶縁膜であり、符号５は多結晶シリコンからなるゲート
電極であり、このゲート電極５に電圧が印加されること
によって、ソース領域３とドレイン領域１とがゲート絶
縁膜４を介して導通が制御される。符号８は、リンガラ
ス等の酸化膜からなる層間絶縁膜であり、符号９は、ア
ルミ等の金属電極であり、縦型ＭＯＳＦＥＴのソース電
極を形成する。このような縦型ＭＯＳＦＥＴのセルが例
えば、数千個、１チップに集積され、高速、大電流を取
り扱うパワーＭＯＳＦＥＴ等のチップが形成される。
果トランジスタ（以下、縦型ＭＯＳＦＥＴという）のセ
ル部分の断面図である。符号１は、Ｎ-型のシリコン半
導体基板であり、縦型のＭＯＳＦＥＴのドレン領域を構
成する。符号２は、Ｐ型の縦型ＭＯＳＦＥＴのチャネル
領域である。符号３は、Ｎ+ 型の拡散層であり、ソース
領域を形成する。符号４は、薄い酸化膜からなるゲート
絶縁膜であり、符号５は多結晶シリコンからなるゲート
電極であり、このゲート電極５に電圧が印加されること
によって、ソース領域３とドレイン領域１とがゲート絶
縁膜４を介して導通が制御される。符号８は、リンガラ
ス等の酸化膜からなる層間絶縁膜であり、符号９は、ア
ルミ等の金属電極であり、縦型ＭＯＳＦＥＴのソース電
極を形成する。このような縦型ＭＯＳＦＥＴのセルが例
えば、数千個、１チップに集積され、高速、大電流を取
り扱うパワーＭＯＳＦＥＴ等のチップが形成される。
【０００３】係る縦型ＭＯＳＦＥＴには、ソース領域３
をエミッタ領域、チャネル領域２をベース領域、ドレイ
ン領域１をコレクタ領域とする寄生バイポーラトランジ
スタが形成される。このため、パワーＭＯＳＦＥＴにお
いては、アバランシェ破壊という現象が生じる。このア
バランシェ破壊は、縦型ＭＯＳＦＥＴが誘導性負荷を切
断するときに生じる高い電圧によって、ドレイン領域と
チャネル領域のＰＮ接合がブレイクダウンを起こし、あ
る一定量以上のアバランシェ電流が流れることによって
起こる破壊現象である。この時ソース領域３の直下のチ
ャネル領域２の抵抗が問題であり、この抵抗とブレイク
ダウンによる電流との積の電圧、即ちチャネル領域の電
位が０.６Ｖ を越えると、少数キャリアが注入され、寄
生バイポーラトランジスタがＯＮ状態となる。これによ
って、ドレイン領域と金属電極９との間には大きなアバ
ランシェ電流が流れ縦型ＭＯＳＦＥＴは破壊に至る。
をエミッタ領域、チャネル領域２をベース領域、ドレイ
ン領域１をコレクタ領域とする寄生バイポーラトランジ
スタが形成される。このため、パワーＭＯＳＦＥＴにお
いては、アバランシェ破壊という現象が生じる。このア
バランシェ破壊は、縦型ＭＯＳＦＥＴが誘導性負荷を切
断するときに生じる高い電圧によって、ドレイン領域と
チャネル領域のＰＮ接合がブレイクダウンを起こし、あ
る一定量以上のアバランシェ電流が流れることによって
起こる破壊現象である。この時ソース領域３の直下のチ
ャネル領域２の抵抗が問題であり、この抵抗とブレイク
ダウンによる電流との積の電圧、即ちチャネル領域の電
位が０.６Ｖ を越えると、少数キャリアが注入され、寄
生バイポーラトランジスタがＯＮ状態となる。これによ
って、ドレイン領域と金属電極９との間には大きなアバ
ランシェ電流が流れ縦型ＭＯＳＦＥＴは破壊に至る。
【０００４】又、絶縁ゲート型バイポーラトランジスタ
（ＩＧＢＴ）においては、ラッチアップ破壊という現象
がある。これは、ＯＮ状態のＩＧＢＴに、ある一定量以
上のＯＮ電流が流れると、ラッチアップし、破壊に至る
現象である。ラッチアップの機構は、アバランシェ破壊
と同じである。つまり、ソース領域３の直下のチャネル
領域２の抵抗が問題であり、ＯＮ電流によってチャネル
領域２のソース３に対する電位が０．６Ｖを越えると小
数キャリアが注入され、寄生バイポーラトランジスタが
ＯＮ状態となる。これにより、ＰＮＰＮのサイリスタ構
造がＯＮ状態となり、ラッチアップする。
（ＩＧＢＴ）においては、ラッチアップ破壊という現象
がある。これは、ＯＮ状態のＩＧＢＴに、ある一定量以
上のＯＮ電流が流れると、ラッチアップし、破壊に至る
現象である。ラッチアップの機構は、アバランシェ破壊
と同じである。つまり、ソース領域３の直下のチャネル
領域２の抵抗が問題であり、ＯＮ電流によってチャネル
領域２のソース３に対する電位が０．６Ｖを越えると小
数キャリアが注入され、寄生バイポーラトランジスタが
ＯＮ状態となる。これにより、ＰＮＰＮのサイリスタ構
造がＯＮ状態となり、ラッチアップする。
【０００５】係るアバランシェ破壊、ラッチアップ破壊
に対する耐量を増大するためには、ソース領域３の直下
のチャネル領域の抵抗を減らし、チャネル領域の電位が
ソース領域に対して、０．６Ｖ以上にならないようにす
ることが必要である。ソース領域直下のチャネル領域の
抵抗を下げるためには、まず、微細加工技術によって、
できるだけソース幅を狭くすることが考えられる。ま
た、凸形のボディ領域６はこの対策の一つであり、高濃
度のＰ+形領域をソース領域３の直下に設けることによ
り、ソース領域３直下のチャネル領域の抵抗が減少し、
かつ電極に流れる電流を、凸形のボディ領域６の中央部
に集めることが可能となり、チャネル領域２の電位の上
昇を防止することが出来る。
に対する耐量を増大するためには、ソース領域３の直下
のチャネル領域の抵抗を減らし、チャネル領域の電位が
ソース領域に対して、０．６Ｖ以上にならないようにす
ることが必要である。ソース領域直下のチャネル領域の
抵抗を下げるためには、まず、微細加工技術によって、
できるだけソース幅を狭くすることが考えられる。ま
た、凸形のボディ領域６はこの対策の一つであり、高濃
度のＰ+形領域をソース領域３の直下に設けることによ
り、ソース領域３直下のチャネル領域の抵抗が減少し、
かつ電極に流れる電流を、凸形のボディ領域６の中央部
に集めることが可能となり、チャネル領域２の電位の上
昇を防止することが出来る。
【０００６】しかしながら、微細加工技術によってソー
ス幅を狭くすることには、製造技術上の限界がある。ま
た凸形のボディ領域６により抵抗値を下げるため、大き
な高濃度領域を設けると、縦型ＭＯＳＦＥＴの耐圧を低
下させ、耐圧を下げないためには、深いＮ-層を必要と
する。深いＮ-層を設けると、電流容量を小さくしてし
まうという問題が生じる。このため、特開昭６２−１２
３７７１号公報、特開昭６３−２１８７６号公報、特開
昭６３−１６４４７３号公報等に種々の縦型ＭＯＳＦＥ
Ｔのアバランシェ破壊、ラッチアップ破壊の耐量増大に
関する技術が公開されている。
ス幅を狭くすることには、製造技術上の限界がある。ま
た凸形のボディ領域６により抵抗値を下げるため、大き
な高濃度領域を設けると、縦型ＭＯＳＦＥＴの耐圧を低
下させ、耐圧を下げないためには、深いＮ-層を必要と
する。深いＮ-層を設けると、電流容量を小さくしてし
まうという問題が生じる。このため、特開昭６２−１２
３７７１号公報、特開昭６３−２１８７６号公報、特開
昭６３−１６４４７３号公報等に種々の縦型ＭＯＳＦＥ
Ｔのアバランシェ破壊、ラッチアップ破壊の耐量増大に
関する技術が公開されている。
【０００７】
【発明が解決しようとする課題】本発明は、係る現状技
術の問題点に鑑み、アバランシェ耐量、ラッチアップ耐
量を増大した縦型ＭＯＳＦＥＴを提供する。
術の問題点に鑑み、アバランシェ耐量、ラッチアップ耐
量を増大した縦型ＭＯＳＦＥＴを提供する。
【０００８】
【課題を解決するための手段】ドレイン領域を構成する
半導体基板に、チャネル領域と、チャネル領域内のソー
ス領域と、ソース領域とドレイン領域の導通を制御する
半導体基板上に設けられたゲート電極と、半導体基板表
面のソース領域及びチャネル領域に接続する金属電極と
を具備する縦型のＭＯＳＦＥＴにおいて、半導体基板表
面のソース領域及び該ソース領域とチャネル領域の接合
は、抵抗体に覆われ、その抵抗体を介して、金属電極に
接続される。
半導体基板に、チャネル領域と、チャネル領域内のソー
ス領域と、ソース領域とドレイン領域の導通を制御する
半導体基板上に設けられたゲート電極と、半導体基板表
面のソース領域及びチャネル領域に接続する金属電極と
を具備する縦型のＭＯＳＦＥＴにおいて、半導体基板表
面のソース領域及び該ソース領域とチャネル領域の接合
は、抵抗体に覆われ、その抵抗体を介して、金属電極に
接続される。
【０００９】
【作用】本発明によれば、半導体基板表面の各セルのソ
ース領域及びソース領域とチャネル領域の接合は、抵抗
体に覆われ、その抵抗体を介して、金属電極に接続され
ている。この抵抗体は、縦型ＭＯＳＦＥＴの各セルのソ
ースに接続されたバラスト抵抗と考えられ、縦型ＭＯＳ
ＦＥＴチップを構成する多数のセルを均一に動作させ
る。更に、抵抗体により、抵抗体を流れる電流による電
位降下が生ずることから、ソース領域の電位がチャネル
領域に対して上昇するので、寄生バイポーラトランジス
タがＯＮ動作を起こしづらくなり、アバランシェ、ラッ
チアップ耐量を増大する。
ース領域及びソース領域とチャネル領域の接合は、抵抗
体に覆われ、その抵抗体を介して、金属電極に接続され
ている。この抵抗体は、縦型ＭＯＳＦＥＴの各セルのソ
ースに接続されたバラスト抵抗と考えられ、縦型ＭＯＳ
ＦＥＴチップを構成する多数のセルを均一に動作させ
る。更に、抵抗体により、抵抗体を流れる電流による電
位降下が生ずることから、ソース領域の電位がチャネル
領域に対して上昇するので、寄生バイポーラトランジス
タがＯＮ動作を起こしづらくなり、アバランシェ、ラッ
チアップ耐量を増大する。
【００１０】
【実施例】図１は、本発明の一実施例の縦型ＭＯＳＦＥ
Ｔのセル部分の断面図である。ドレイン領域を構成する
Ｎ-型の半導体基板１に、Ｐ型のチャネル領域２と、高
濃度Ｐ型の凸形のボディ領域６が形成されている。そし
てＰ型領域２，６には、Ｎ + 型のソース領域３が、ゲー
ト電極５をマスクとした二重拡散により形成されてい
る。ゲート電極５は、ソース領域３とドレイン領域との
導通を、ゲート絶縁膜４を介して制御する。抵抗体１１
は、半導体基板１の表面のソース領域３及びチャネル領
域との接合１２を覆い、ソース領域３は抵抗体１１を通
して、電気的に金属電極９と接続されている。これに対
して、Ｐ型領域２，６は、直接、金属電極９と接続され
ている。
Ｔのセル部分の断面図である。ドレイン領域を構成する
Ｎ-型の半導体基板１に、Ｐ型のチャネル領域２と、高
濃度Ｐ型の凸形のボディ領域６が形成されている。そし
てＰ型領域２，６には、Ｎ + 型のソース領域３が、ゲー
ト電極５をマスクとした二重拡散により形成されてい
る。ゲート電極５は、ソース領域３とドレイン領域との
導通を、ゲート絶縁膜４を介して制御する。抵抗体１１
は、半導体基板１の表面のソース領域３及びチャネル領
域との接合１２を覆い、ソース領域３は抵抗体１１を通
して、電気的に金属電極９と接続されている。これに対
して、Ｐ型領域２，６は、直接、金属電極９と接続され
ている。
【００１１】図２は、本発明の一実施例の縦型ＭＯＳＦ
ＥＴのセル部分の平面図である。ゲート電極５は四角の
開口を有し、その開口の内側に、抵抗体１１が四角の形
状で、内部に四角の開口を有して配置されている。抵抗
体１１は、半導体基板１の表面のソース領域３とＰ型領
域２，６とのＰＮ接合１２を完全に覆っている。抵抗体
１１は、多結晶シリコン膜から構成されており、Ｎ形の
不純物をドープされ、その金属電極９とソース電極３の
間の抵抗値は、１０〜１００Ωに制御されている。抵抗
体１１は、内部に四角の開口を有しているので、Ｐ型領
域２，６の表面は、直接、金属電極９に接続される。
ＥＴのセル部分の平面図である。ゲート電極５は四角の
開口を有し、その開口の内側に、抵抗体１１が四角の形
状で、内部に四角の開口を有して配置されている。抵抗
体１１は、半導体基板１の表面のソース領域３とＰ型領
域２，６とのＰＮ接合１２を完全に覆っている。抵抗体
１１は、多結晶シリコン膜から構成されており、Ｎ形の
不純物をドープされ、その金属電極９とソース電極３の
間の抵抗値は、１０〜１００Ωに制御されている。抵抗
体１１は、内部に四角の開口を有しているので、Ｐ型領
域２，６の表面は、直接、金属電極９に接続される。
【００１２】この抵抗体１１を具備する縦型ＭＯＳＦＥ
Ｔは、次の工程によって製造される。従来の工程に従っ
て、半導体基板１にＰ型の凸形のボディ領域６を形成
し、次に、チャネル領域２を形成する。そしてＮ+ 型の
ソース領域を形成し、層間絶縁膜８を被着し、コンタク
トの開口を行う。抵抗体１１は、コンタクト開口後、多
結晶シリコンをＣＶＤ等により被着し、フォトリソグラ
フィにより図２に示すようなパターンに形成する。抵抗
体１１の抵抗値は、１０〜１００Ω程度に、多結晶シリ
コン成長時にリンドープされるか、多結晶シリコン膜を
成長後、リンドープされ調整される。以上により抵抗体
１１が、所定の位置に形成され、以降の工程は従来の技
術と同じである。即ちアルミ等の金属電極９が形成さ
れ、パッシベイション等の被膜が形成されることによっ
て、抵抗体１１を各セルに具備する縦型ＭＯＳＦＥＴが
完成する。
Ｔは、次の工程によって製造される。従来の工程に従っ
て、半導体基板１にＰ型の凸形のボディ領域６を形成
し、次に、チャネル領域２を形成する。そしてＮ+ 型の
ソース領域を形成し、層間絶縁膜８を被着し、コンタク
トの開口を行う。抵抗体１１は、コンタクト開口後、多
結晶シリコンをＣＶＤ等により被着し、フォトリソグラ
フィにより図２に示すようなパターンに形成する。抵抗
体１１の抵抗値は、１０〜１００Ω程度に、多結晶シリ
コン成長時にリンドープされるか、多結晶シリコン膜を
成長後、リンドープされ調整される。以上により抵抗体
１１が、所定の位置に形成され、以降の工程は従来の技
術と同じである。即ちアルミ等の金属電極９が形成さ
れ、パッシベイション等の被膜が形成されることによっ
て、抵抗体１１を各セルに具備する縦型ＭＯＳＦＥＴが
完成する。
【００１３】パワーＭＯＳＦＥＴ等のチップは、例え
ば、数千の縦型ＭＯＳＦＥＴのセルから構成されてお
り、各セルには、ソース領域と金属電極９との間に抵抗
体１１が接続されている。このため、多数のセルからな
るパワーＭＯＳＦＥＴ等のチップにおいて、この抵抗体
１１はバラスト抵抗として作用する。それ故、抵抗体１
１は各セル間の電流の分布を均一にする働きを有する。
アバランシェ、ラッチアップの破壊現象は、多数のセル
の内で、電流が何らかの原因で集中するセルにまず発生
するので、抵抗体１１が各セル間の電流分布を均一にす
ることによって、パワーＭＯＳＦＥＴにおけるアバラン
シェ耐量、ＩＧＢＴにおけるラッチアップ耐量を増大す
ることができる。
ば、数千の縦型ＭＯＳＦＥＴのセルから構成されてお
り、各セルには、ソース領域と金属電極９との間に抵抗
体１１が接続されている。このため、多数のセルからな
るパワーＭＯＳＦＥＴ等のチップにおいて、この抵抗体
１１はバラスト抵抗として作用する。それ故、抵抗体１
１は各セル間の電流の分布を均一にする働きを有する。
アバランシェ、ラッチアップの破壊現象は、多数のセル
の内で、電流が何らかの原因で集中するセルにまず発生
するので、抵抗体１１が各セル間の電流分布を均一にす
ることによって、パワーＭＯＳＦＥＴにおけるアバラン
シェ耐量、ＩＧＢＴにおけるラッチアップ耐量を増大す
ることができる。
【００１４】パワーＭＯＳＦＥＴにおいて、アバランシ
ェ降伏が生ずると、電流はＰ型領域２，６を通って、金
属電極９に流れる。この時、この電流がソース領域の直
下のチャネル領域２を流れることによって、チャネル領
域２の抵抗により、電位差が生じ、金属電極９から見
て、０．６Ｖ以上になると、寄生バイポーラトランジス
タがＯＮ状態となる。従来は、この状態で大電流が流
れ、破壊に至るが、本実施例においては、抵抗体１１で
電位差が生じ、ソース領域の電位は、その電位差分だけ
上昇する。そうすると、チャネル領域２と、ソース領域
の電位差は０．６Ｖ以下となり、寄生バイポーラトラン
ジスタはＯＦＦ状態となる。このように、ソース領域３
に流入する電流は、抵抗体１１によって、ソース領域の
電位を上昇させ、相対的にチャネル領域のソース領域に
対する電位が下がることから、寄生バイポーラトランジ
スタがＯＮ動作を起こしにくくなる。したがって、より
大きなアバランシェ降伏電流が流れないと、寄生バイポ
ーラトランジスタはＯＮ動作を起こさない。即ち、アバ
ランシェ耐量は増大する。以上の説明は、パワーＭＯＳ
ＦＥＴのアバランシェ耐量について説明したが、絶縁ゲ
ート型バイポーラトランジスタ（ＩＧＢＴ）について
も、同様の作用効果により、ラッチアップ耐量が増大す
る。しかしながら、ソース領域３に抵抗体１１が接続さ
れているため縦型ＭＯＳＦＥＴのＯＮ電圧、ＲDS(ON)は
大きくなる。数百Ｖ系のパワーＭＯＳＦＥＴにおいて
は、抵抗体１１の抵抗値を１００Ω程度を選択すると、
これによるＯＮ電圧の上昇は僅か２％程度であるが、こ
れに対してアバランシェ耐量は２〜３倍に増大する。
ェ降伏が生ずると、電流はＰ型領域２，６を通って、金
属電極９に流れる。この時、この電流がソース領域の直
下のチャネル領域２を流れることによって、チャネル領
域２の抵抗により、電位差が生じ、金属電極９から見
て、０．６Ｖ以上になると、寄生バイポーラトランジス
タがＯＮ状態となる。従来は、この状態で大電流が流
れ、破壊に至るが、本実施例においては、抵抗体１１で
電位差が生じ、ソース領域の電位は、その電位差分だけ
上昇する。そうすると、チャネル領域２と、ソース領域
の電位差は０．６Ｖ以下となり、寄生バイポーラトラン
ジスタはＯＦＦ状態となる。このように、ソース領域３
に流入する電流は、抵抗体１１によって、ソース領域の
電位を上昇させ、相対的にチャネル領域のソース領域に
対する電位が下がることから、寄生バイポーラトランジ
スタがＯＮ動作を起こしにくくなる。したがって、より
大きなアバランシェ降伏電流が流れないと、寄生バイポ
ーラトランジスタはＯＮ動作を起こさない。即ち、アバ
ランシェ耐量は増大する。以上の説明は、パワーＭＯＳ
ＦＥＴのアバランシェ耐量について説明したが、絶縁ゲ
ート型バイポーラトランジスタ（ＩＧＢＴ）について
も、同様の作用効果により、ラッチアップ耐量が増大す
る。しかしながら、ソース領域３に抵抗体１１が接続さ
れているため縦型ＭＯＳＦＥＴのＯＮ電圧、ＲDS(ON)は
大きくなる。数百Ｖ系のパワーＭＯＳＦＥＴにおいて
は、抵抗体１１の抵抗値を１００Ω程度を選択すると、
これによるＯＮ電圧の上昇は僅か２％程度であるが、こ
れに対してアバランシェ耐量は２〜３倍に増大する。
【００１５】
【発明の効果】本発明は半導体基板表面のソース領域
を、抵抗体を介して金属電極に接続したものである。し
たがって、抵抗体は多数のセルから成るＭＯＳＦＥＴチ
ップの各セルの電流分布を均一にする。破壊現象は、何
らかの原因で電流の集中したセルから発生するので、各
セルの電流分布を均一にすることによりアバランシェ、
ラッチアップの耐量が増大する。さらに、ソース領域を
流れる電流による抵抗体の電位差によって、ソース領域
のチャネル領域に対する電位が上がることから、寄生バ
イポーラトランジスタがＯＮ動作を起こしにくくなり、
アバランシェ耐量、ラッチアップ耐量が増大する。
を、抵抗体を介して金属電極に接続したものである。し
たがって、抵抗体は多数のセルから成るＭＯＳＦＥＴチ
ップの各セルの電流分布を均一にする。破壊現象は、何
らかの原因で電流の集中したセルから発生するので、各
セルの電流分布を均一にすることによりアバランシェ、
ラッチアップの耐量が増大する。さらに、ソース領域を
流れる電流による抵抗体の電位差によって、ソース領域
のチャネル領域に対する電位が上がることから、寄生バ
イポーラトランジスタがＯＮ動作を起こしにくくなり、
アバランシェ耐量、ラッチアップ耐量が増大する。
【図１】本発明の一実施例の縦型ＭＯＳＦＥＴのセル部
分の断面図。
分の断面図。
【図２】本発明の一実施例の縦型ＭＯＳＦＥＴのセル部
分の平面図。
分の平面図。
【図３】従来の縦型ＭＯＳＦＥＴのセル部分の断面図。
Claims (1)
- 【請求項１】 ドレイン領域を構成する半導体基板に、
チャネル領域と、該チャネル領域内のソース領域と、該
ソース領域とドレイン領域の導通を制御する半導体基板
上に設けられたゲート電極と、半導体基板表面のソース
領域及びチャネル領域に接続する金属電極とを具備する
縦型の絶縁ゲート形電界効果トランジスタにおいて、前
記半導体基板表面のソース領域及び該ソース領域とチャ
ネル領域の接合は、抵抗体に覆われ、該抵抗体を介し
て、前記金属電極と接続されていることを特徴とする絶
縁ゲート形電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28311391A JPH05121746A (ja) | 1991-10-29 | 1991-10-29 | 絶縁ゲート形電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28311391A JPH05121746A (ja) | 1991-10-29 | 1991-10-29 | 絶縁ゲート形電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05121746A true JPH05121746A (ja) | 1993-05-18 |
Family
ID=17661395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28311391A Pending JPH05121746A (ja) | 1991-10-29 | 1991-10-29 | 絶縁ゲート形電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05121746A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004055803A (ja) * | 2002-07-19 | 2004-02-19 | Renesas Technology Corp | 半導体装置 |
| JP2005093696A (ja) * | 2003-09-17 | 2005-04-07 | Matsushita Electric Ind Co Ltd | 横型ｍｏｓトランジスタ |
| JP2014003051A (ja) * | 2012-06-15 | 2014-01-09 | Rohm Co Ltd | スイッチングデバイス |
-
1991
- 1991-10-29 JP JP28311391A patent/JPH05121746A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004055803A (ja) * | 2002-07-19 | 2004-02-19 | Renesas Technology Corp | 半導体装置 |
| JP2005093696A (ja) * | 2003-09-17 | 2005-04-07 | Matsushita Electric Ind Co Ltd | 横型ｍｏｓトランジスタ |
| JP2014003051A (ja) * | 2012-06-15 | 2014-01-09 | Rohm Co Ltd | スイッチングデバイス |
| US9866143B2 (en) | 2012-06-15 | 2018-01-09 | Rohm Co., Ltd. | Switching device |
| US10320309B2 (en) | 2012-06-15 | 2019-06-11 | Rohm Co., Ltd. | Switching device |
| US10630199B2 (en) | 2012-06-15 | 2020-04-21 | Rohm Co., Ltd. | Switching device |
| US11005387B2 (en) | 2012-06-15 | 2021-05-11 | Rohm Co., Ltd. | Switching device |
| US11509240B2 (en) | 2012-06-15 | 2022-11-22 | Rohm Co., Ltd. | Switching device |
| US11784580B2 (en) | 2012-06-15 | 2023-10-10 | Rohm Co., Ltd. | Switching device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3004077B2 (ja) | 非常に深い濃度増加領域を備えたパワートランジスタデバイス | |
| US4831424A (en) | Insulated gate semiconductor device with back-to-back diodes | |
| DE69821105T2 (de) | Bipolar mos-leistungstransistor ohne latch-up | |
| JPH05102487A (ja) | 縦型半導体装置 | |
| JPH05160407A (ja) | 縦型絶縁ゲート型半導体装置およびその製造方法 | |
| JPH07105496B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP3338185B2 (ja) | 半導体装置 | |
| JPH01125979A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH02275675A (ja) | Ｍｏｓ型半導体装置 | |
| JP3069054B2 (ja) | 半導体デバイスのターミネーション構造およびその製法 | |
| JPH0778990A (ja) | 高耐圧型半導体装置 | |
| US20010012654A1 (en) | High density mos technology power device | |
| KR910006672B1 (ko) | 반도체 집적회로 장치 및 그의 제조 방법 | |
| US6255692B1 (en) | Trench-gate semiconductor device | |
| US5281833A (en) | Insulated gate control thyristor | |
| JPH09116134A (ja) | 増加した電流容量のための高密度レイアウトを備えたベース抵抗制御サイリスタ構造 | |
| JP3113426B2 (ja) | 絶縁ゲート半導体装置及びその製造方法 | |
| JP2000164859A (ja) | 半導体装置及びその製造方法 | |
| KR101550798B1 (ko) | 래치업 억제구조를 가지는 전력용 반도체 장치 및 그 제조방법 | |
| JP3433041B2 (ja) | 半導体装置 | |
| JPH05121746A (ja) | 絶縁ゲート形電界効果トランジスタ | |
| JPH0656890B2 (ja) | 伝導度変調型たて型ｍｏｓ―ｆｅｔ | |
| JP3311166B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP2974583B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10335630A (ja) | 半導体装置及びその製造方法 |