DE69821105T2

DE69821105T2 - Bipolar mos-leistungstransistor ohne latch-up

Info

Publication number: DE69821105T2
Application number: DE69821105T
Authority: DE
Inventors: Ranbir Singh; W. John PALMOUR
Original assignee: Cree Inc
Current assignee: Wolfspeed Inc
Priority date: 1997-06-12
Filing date: 1998-06-10
Publication date: 2004-07-22
Anticipated expiration: 2018-06-11
Also published as: EP0990268B1; AU8064698A; ATE257977T1; CN1126180C; CA2286699A1; CN1260068A; EP0990268A1; DE69821105D1; JP2002514355A; US6121633A; JP4143134B2; WO1998057378A9; CA2286699C; WO1998057378A1

Description

Verwandte Anmeldung
Die vorliegende Anmeldung ist eine Fortsetzung der am 10. Juli 1997 eingereichten US-Patentanmeldung mit der Seriennummer 08/891,221 unter Beanspruchung der Priorität der provisorischen US-Patentanmeldung mit der Seriennummer 60/049,423, die am 12. Juni 1997 unter dem Titel LATCHUP-FREE POWER UMOS-BIPOLAR TRANSISTOR (LMBT) eingereicht wurde.
Bereich der Erfindung
Die vorliegende Erfindung betrifft Halbleiterbauelemente und insbesondere Bauelemente, die aus Siliziumkarbid hergestellt sind. Die vorliegende Erfindung betrifft insbesondere in Siliziumkarbid ausgebildete Leistungstransistoren.
Hintergrund der Erfindung
Der bipolare Siliziumtransistor wird bevorzugt für Hochleistungsanwendungen in Motorantriebsschaltungen, Gerätesteuerungen, Robotern und Lampenvorschaltgliedern eingesetzt. Der Grund ist, dass bipolare Transistoren so ausgelegt werden können, dass sie relativ hohe Stromdichten im Bereich von 200 bis 50 A/cm² bewältigen und relativ hohe Sperrspannungen im Bereich von 500–2500 V aushalten können.
Trotz der mit bipolaren Transistoren erzielten attraktiven Nennleistungen gibt es mehrere fundamentale Nachteile bezüglich ihrer Eignung für alle Hochleistungsanwendungen. Bipolare Transistoren sind stromgeregelte Bauelemente, die relativ große Basensteuerströme benötigen, typischerweise ein Fünftel bis ein Zehntel des Kollektorstroms, um den Transistor in einem Durchlassmodus zu halten. Proportional stärkere Basisströme können für Anwendungen erwartet werden, die auch eine schnelle Abschaltung erfordern. Aufgrund der hohen Basisstromanforderungen ist der Schaltkomplex für den Basisstrom zum Steuern des Ein- und Ausschaltens relativ komplex und kostspielig. Bipolare Transistoren sind auch für vorzeitige Durchbrüche empfindlich, wenn ein hoher Strom und hohe Spannung gleichzeitig an dem Bauelement anliegen, wie dies gewöhnlich bei Phasenumschaltanwendungen verlangt wird. Ferner ist es relativ schwierig, bipolare Transistoren parallel zu betreiben, weil die Stromumlenkung zu einem einzelnen Transistor typischerweise bei hohen Temperaturen erfolgt, was Emittervorschaltmechanismen notwendig macht. Diese Stromumlenkung resultiert im Allgemeinen von der Abnahme des Durchlassspannungsabfalls über das bipolare Bauelement mit einem weiteren Anstieg der Betriebstemperatur.
Der Silizium-Leistungs-MOSFET wurde entwickelt, um dieses Problem mit dem steuernden Basisstrom anzugehen. Bei einem Leistungs-MOSFET bietet die Gateelektrode Einschalt- und Ausschaltsteuerung bei Anliegen einer geeigneten Gatevorspannung. So kommt es z. B. zu einem Einschalten in einem Erweiterungs-MOSFET des n-Typs, wenn eine leitende n-Typ-Inversionsschicht in der p-Typ-Kanalregion als Reaktion auf das Anliegen einer positiven Gatevorspannung gebildet wird. Die Inversionsschicht verbindet die n-leitenden Source- und Drainregionen elektrisch miteinander und lässt eine Mehrheitsträgerleitung zwischen Source und Drain zu.
Die Gateelektrode des Leistungs-MOSFET wird durch eine eingreifende Isolierschicht, gewöhnlich aus Siliziumdioxid, von der leitfähigen Kanalregion getrennt. Da das Gate von der Kanalregion isoliert ist, wird nur wenig Gatestrom benötigt, um den MOSFET in einem leitfähigen Zustand zu halten oder um den MOSFET von einem Durchlasszustand in einen Sperrzustand oder umgekehrt zu schalten. Der Gatestrom wird während des Umschaltens klein gehalten, weil das Gate einen Kondensator mit der Kanalregion des MOSFET bildet. So wird beim Umschalten nur Lade- und Entladestrom ("Verschiebungsstrom") benötigt. Aufgrund der hohen Eingangsimpedanz in Verbindung mit der Isolier-Gateelektrode werden nur minimale Stromanforderungen an das Gate gestellt, und der Schaltkomplex zum Ansteuern des Gate lässt sich leicht implementieren.
Ferner liegt, da Stromleitung im MOSFET nur durch Majoritätsträgertransport auftritt, die mit der Rekombination von überschüssigen Minoritätsträgern assoziierte Verzögerung nicht vor. Daher kann die Umschaltgeschwindigkeit von Leistungs-MOSFETs um einige Größenordnungen höher gemacht werden als die von bipolaren Transistoren. Im Gegensatz zu bipolaren Transistoren können Leistungs-MOSFETs so ausgelegt werden, dass sie gleichzeitig hohe Stromdichten und das Anliegen hoher Spannungen für relativ lange Zeit aushalten können, ohne dass der als "zweiter Durchbruch" bekannte destruktive Ausfallmechanismus auftritt. Leistungs-MOSFETs lassen sich auch einfach parallel schalten, weil der Durchlassspannungsabfall von Leistungs-MOSFETs mit zunehmender Temperatur ansteigt, so dass eine gleichmäßige Stromverteilung in parallel geschalteten Bauelementen gefördert wird.
Den oben beschriebenen günstigen Charakteristiken von Leistungs-MOSFETs steht jedoch typischerweise der relativ hohe Einschaltwiderstand der Driftregion des MOSFET für Hochspannungsbauelemente entgegen, der durch das Fehlen von Minoritätsträgerinjektion entsteht. Die Folge ist, dass die Betriebsdurchlassstromdichte eines MOSFET gewöhnlich auf relativ niedrige Werte begrenzt ist, die gewöhnlich im Bereich von 40–50 A/cm² für ein 600 V Bauelement im Vergleich zu 100–120 A/cm² für den bipolaren Transistor für einen identischen Duchlassspannungsabfall liegt.
Auf der Basis dieser Merkmale bipolarer Leistungstransistoren und MOSFET-Bauelemente würden Bauelemente entwickelt, die eine Kombination aus bipolarer Stromleitung und MOS-gesteuertem Stromfluss ausgestalten und die erhebliche Vorteile gegenüber einzelnen Technologien wie nur Bipolartechnik oder nur MOSFET-Technik haben. Ein Beispiel für ein Bauelement, das Bipolar- und MOS-Charakteristiken vereint, ist der Isolierschicht-Feldeffekttransistor (IGBT).
Der IGBT vereint das Hochimpedanzgate des Leistungs-MOSFET mit den geringen Durchlassleitungsverlusten des bipolaren Leistungstransistors. Aufgrund dieser Merkmale wurde der IGBT weithin in Phasenumschaltkreisen eingesetzt, wie z. B. solchen, die für Motorsteueranwendungen benötigt werden. Diese Anwendungen erfordern Bauelemente mit breitem sicherem Arbeitsbereich in Durchlassrichtung (FBSOA) und breitem sicherem Arbeitsbereich in Sperrrichtung (RBSOA).
Ein Nachteil eines IGBT ist seine begrenzte Gatesteuerungs-Durchlassstromdichte. Sie entsteht durch die Anwesenheit eines parasitären Thyristors in seinem Aufbau. Bei ausreichend hohen Durchlassstromdichten wird dieser Thyristor geklemmt (Latch-up) und verliert dabei die Gatesteuerung über den Einschaltstrom. Diese Charakteristik von IGBTs begrenzt auch deren Stromstoßfestigkeit. Es wurden zahlreiche Vorschläge für Mechanismen gemacht, um die Effektivität dieses parasitären Thyristors auf Kosten von Durchlassspannungsabfall und/oder Schaltgeschwindigkeit zu unterdrücken.
Kürzliche Bemühungen waren unter anderem die Untersuchung der Verwendung von Siliziumkarbid-(SiC)-Bauelementen für Leistungsbauelemente. Solche Bauelemente sind u. a. Leistungs-MOSFETs wie die, die z. B. im US-Patent Nr. 5,506,421 beschrieben sind. Ebenso wurden für Hochleistungsanwendungen Sperrschicht-FETs (JFETs) aus Siliziumkarbid und Metallhalbleiter-Feldeffekttransistoren (MESFETs) vorgeschlagen (siehe US-Patente Nr. 5,264,713 und Nr. 5,270,554). Diese Bauelemente haben jedoch als Mindestspannungsabfall einen Durchlassspannungsabfall von etwa 3 Volt. Somit sind diese Bauelemente nicht für alle Anwendungen geeignet.
IGBTs aus Siliziumkarbid können ferner eine verbesserte Leistung gegenüber anderen Leistungselementen bieten, weil der Durchlassspannungsabfall des Bauelementes nicht mit derselben Geschwindigkeit für einen IGBT wie für einen MOSFET oder JFET mit der Durchbruchspannung ansteigt. Wie in 1 illustriert, schneidet die Kurve von Durchbruchspannung (BV) gegenüber Durchlassspannungsabfall (Vf) für einen MOSFET/JFET 8 die Kurve für einen Siliziumkarbid-IGBT 9 bei etwa 2000 V. Somit können Siliziumkarbid-IGBTs für Durchbruchspannungen über 2000 V höhere Leistungen im Sinne des Durchlassspannungsabfalls für dieselbe Durchbruchspannung ergeben als MOSFETs oder JFETs aus Silizium.
Während die Charakteristiken des Siliziumkarbid-IGBT als Leistungsbauelement vielversprechend sind, sind solche Bauelemente derzeit im Hinblick auf ihre Anwendbarkeit in Siliziumkarbid begrenzt. Diese Begrenzungen sind eine Folge der derzeitigen Schwierigkeiten in Verbindung mit der Herstellung von stark dotierten p-Typ-Siliziumkarbid-Substraten hoher Qualität. Eine weitere Begrenzung ist die sehr niedrige Löchermobilität in Siliziumkarbid, die dieses sehr empfindlich für eine parasitäres Thyristor-Latch-up machen. Daher kann erwartet werden, dass Siliziumkarbid-IGBTs einen geringen Wert für eine gategesteuerte Durchlassstromdichte haben. Da der IGBT typischerweise ein vertikales Bauelement ist, kann das Substrat, auf dem das Bauelement hergestellt wird, für die Bauelementleistung kritisch sein. Die Qualität des Substratmaterials kann ein begrenzender Faktor bei der Herstellung von Bauelementen hoher Qualität sein. Daher kann die Schwierigkeit in Verbindung mit der Herstellung von stark dotierten p-Typ-Siliziumkarbidsubstraten hoher Qualität derzeit die Herstellung von IGBTs auf n-Typ-Substrate begrenzen.
Bei konventionellen Leistungsschaltungen ist es wünschenswert, ein Bauelement zu haben, dessen angelegte Steuerspannung zum Ein- und Ausschalten des Bauelementes auf Masse und nicht auf eine hohe positive Spannung referenziert ist. Um jedoch einen IGBT bereitzustellen, dessen Gate auf den Emitter des Bauelementes referenziert ist, wird im Allgemeinen ein stark dotiertes p-Typ-Substrat benötigt. Wie oben erwähnt, lassen sich stark dotierte p-Typ-Substrate derzeit schwerer herstellen als n-Typ-Substrate in Siliziumkarbid. Mit einem n-Typ-Substrat wäre die Gatespannung eines Siliziumkarbid-IGBT auf die Kollektorspannung referenziert, die in einer typischen Leistungsschaltung eine Leitungsspannung wäre. Daher können derzeitige Siliziumkarbid-IGBTs einen komplexeren Gateansteuerschaltkomplex mit Pegelumsetzungskomponenten erfordern und führen zu komplexeren Leistungsschaltungen infolge des Aufbaus von IGBTs, der elektrischen Charakteristiken von Siliziumkarbid und der Begrenzungen bei der Herstellung von stark dotierten p-Typ-Siliziumkarbid-Substraten.
Bemühungen, MOS- und Bipolarkonzepte zu vereinen, wurden beispielsweise im französischen Patent Nr. 2,524,711 von General Electric und im US-Patent Nr. 5,331,194 von Katsunori unternommen. In Parpia et al., "A Novel CMOS-Compatible High Voltage Transistor Structure", IEEE Transaction on Electron Devices, Nr. 12 (1986), wird eine Hochspannungstransistorkonstruktion mit einem isolierten Basistransistor auf der Basis eines vereinigten MOS-Bipolar-Konzepts beschrieben. Gemäß der Beschreibung kann das Bauelement mit einem standardmäßigen CMOS-Verfahren implementiert werden. In Narayanan et al., "CMOS compatible 250 V Lateral Insulated Base Transistors", Proceedings of the International Symposium on Power Semiconductor Devices and ICs, Baltimore, 22. –24. April 1991, wird die Leistung verschiedener lateraler isolierter Basistransistoren beschrieben, die mit einem 2,5 Mikron digitalen CMOSkompatiblen Hochspannungs-IC-Verfahren hergestellt wurden.
Im Hinblick auf die obige Erörterung besteht Bedarf an Verbesserungen in Hochleistungs-Siliziumkarbidbauelementen.
Im Hinblick auf das oben Gesagte ist es eine Aufgabe der vorliegenden Erfindung, ein Siliziumkarbid-Leistungsbauelement bereitzustellen.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Siliziumkarbid-Leistungsbauelement bereitzustellen, das spannungsgeregelt ist.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, einen bipolaren Transistor bereitzustellen, der mit anderen bipolaren Transistoren parallel geschaltet ist, wobei die Instabilität, die aus dem abnehmenden Duchlassspannungsabfall bipolarer Transistoren bei steigender Betriebstemperatur resultiert, reduziert ist.
Gemäß einem Aspekt liegt die vorliegende Erfindung in einem bipolaren MOS-Transistor gemäß Anspruch 1.
Ein Vorteil der vorliegenden Erfindung liegt darin, dass sie ein Siliziumkarbid-Leistungselement bereitstellt, dessen Steuerspannung in typischen Leistungsschaltungen auf Masse referenziert ist, während die Kollektorspannung eine positive hohe Spannung sperren kann.
Weitere Vorteile der vorliegenden Erfindung liegen darin, dass sie ein Siliziumkarbid-Leistungsbauelement mit erhöhter Durchbruchspannung und eine Siliziumkarbid-MOS-Steuerung mit reduzierter Empfindlichkeit gegenüber dielektrischem Gatedurchbruch bei Betrieb in Sperrrichtung bereitstellt.
Der bipolare MOS-Transistor beinhaltet einen bipolaren npn-Transistor aus Siliziumkarbid und kann aus einem massiven, stark dotierten n-Typ-Einkristall-Siliziumkarbid-Substrat hergestellt sein. Die Erfindung stellt einen Siliziumkarbid-nMOSFET bereit, der grundsätzlich neben dem bipolaren npn-Transistor ausgebildet ist, so dass eine an das Gate des nMOSFET angelegte Spannung bewirkt, dass der bipolare npn-Transistor in einen leitfähigen Zustand übergeht. Source und Drain des nMOSFET sind so ausgebildet, dass sie Basisstrom zum bipolaren npn-Transistor speisen, wenn sich der bipolare Transistor in einem leitfähigen Zustand befindet. Die Erfindung beinhaltet auch Mittel zum Umwandeln von Elektronenstrom, der zwischen Source und Drain des MOSFET fließt, in Löcherstrom für die Injektion in die p-Typ-Basisschicht des npn-Transistors. Es können auch Mittel zum Reduzieren von Feldverdichtung in Verbindung mit einer Isolierschicht des genannten nMOSFET vorgesehen werden. Der nMOSFET ist vorzugsweise ein Anreicherungsbauelement.
In besonderen Ausgestaltungen umfasst das Umwandlungsmittel eine Siliziumkarbid-Tunneldiode, die zwischen dem nMOSFET und dem bipolaren npn-Transistor gebildet ist, um durch den nMOSFET fließenden Elektronenstrom in Löcherstrom für die Injektion in die Basisschicht des bipolaren npn-Transistors umzuwandeln. In einer solchen Ausgestaltung hat der Siliziumkarbid-nMOSFET eine Sourceregion mit n-Leitfähigkeit, und die Tunneldiode wird durch Ausbilden einer Region aus Siliziumkarbid mit p-Leitfähigkeit mit einer höheren Trägerkonzentration gebildet als die der p-Typ-Basisschicht neben der Sourceregion mit n-Leitfähigkeit, um einen leitenden p-n-Tunnelübergang zwischen Sourceregion und Region mit p-Leitfähigkeit zu bilden.
In einer Ausgestaltung der vorliegenden Erfindung beinhaltet das Umwandlungsmittel eine Region aus Siliziumkarbid mit p-Leitfähigkeit in der p-Typ-Basisschicht und mit einer höheren Trägerkonzentration als die p-Typ-Basisschicht und eine elektrisch leitfähige Drahtbrücke zum elektrischen Verbinden der n-Typ-Sourceregion des nMOSFET mit der Region aus Siliziumkarbid mit p-Leitfähigkeit. Ferner kann das Mittel zum Reduzieren von Feldverdichtung eine Region aus Siliziumkarbid mit p-Leitfähigkeit beinhalten, die in der Driftschicht unterhalb der Isolierschicht ausgebildet und davon beabstandet ist und zur Basisschicht verläuft.
In einer Ausgestaltung mit einer Mesa für die Basisschicht können die Seitenwände der Mesa einen Stufenteil beinhalten. In einem solchen Fall kann eine Region aus Siliziumkarbid mit p-Leitfähigkeit in der p-Typ-Basisschicht an dem Stufenteil ausgebildet sein und eine höhere Trägerkonzentration haben als die p-Typ-Basisschicht. Eine elektrisch leitfähige Drahtbrücke verbindet die n-Typ-Sourceregion des nMOSFET elektrisch mit der Region aus Siliziumkarbid mit p-Leitfähigkeit.
In einer weiteren Ausgestaltung, in der die Mesa geneigte Seitenwände hat, bietet die Neigung der Seitenwände ein vordefiniertes Dotierungsprofil in Verbindung mit dem Mittel zum Reduzieren von Feldverdichtung.
Durch die Nutzung einer Region aus p-Typ-Siliziumkarbid, die in der Driftschicht in der Nähe des Gates des nMOSFET ausgebildet ist, kann Feldverdichtung im Bereich des Gates reduziert werden, so dass die Durchbruchspannung des MOSFET erhöht wird. Die Bildung dieser Region aus Material mit p-Leitfähigkeit kann durch die Bildung der Basisschicht als Mesa mit geneigten Seitenwänden erleichtert werden. Die Neigung der Seitenwand kann dann mit dem Implantationsprozess zusammenwirken, so dass das gewünschte Dotierungsprofil entsteht. Ferner kann durch Ausbilden der Basisschicht als Mesa die Basisschicht durch epitaktisches Wachstum und ohne die Defekte ausgebildet werden, die durch Ionenimplantation in einem erheblichen Teil der Basisschicht entstehen können. Der Schaden in der ionenimplantierten Basisschicht kann zu einem geringen npn-Transistorverstärkungsfaktor führen, der einen hohen Durchlassspannungsabfall zur Folge haben kann.
In einer weiteren Ausgestaltung beinhaltet das Umwandlungsmittel eine Region aus Siliziumkarbid mit p-Leitfähigkeit, die in der p-Typ-Basisschicht ausgebildet ist und eine höhere Trägerkonzentration hat als die p-Typ-Basisschicht und eine elektrisch leitfähige Drahtbrücke bildet, um die n-Typ-Sourceregion des nMOSFET elektrisch mit der Region aus Siliziumkarbid mit p-Leitfähigkeit zu verbinden.
In besonderen Ausgestaltungen der vorliegenden Erfindung umfasst der Siliziumkarbid-nMOSFET einen UMOSFET mit einem Gategraben, der neben dem bipolaren npn-Transistor ausgebildet ist und eine Sourceregion hat, die so gebildet ist, dass Elektronen zu dem Umwandlungsmittel geleitet werden, und wobei der bipolare npn-Transistor einen vertikalen bipolaren npn-Transistor umfasst. Ferner kann der bipolare MOS-Transistor aus einer Mehrzahl von Einheitszellen gebildet sein, so dass eine Mehrzahl von elektrisch parallelen bipolaren npn-Transistoren entsteht.
Durch Ausbilden eines bipolaren torgesteuerten MOS-Transistors, bei dem der Elektronenstromfluss im MOS-Transistor in Löcherstromfluss für die Injektion in den bipolaren Transistor als Basisstrom umgewandelt wird, entsteht ein spannungsgeregeltes bipolares Bauelement. Ferner kann, da das bipolare Bauelement ein npn-Bauelement ist, der bipolare Transistor auf einem n-Typ-Siliziumkarbid-Substrat ausgebildet werden. Somit können die Nachteile der Verwendung eines p-Typ-Substrats überwunden werden. Außerdem kann der Emitter des Bauelementes, da das Bauelement ein bipolares npn-Bauelement ist, geerdet werden, so dass die Gatesteuerung auf Masse referenziert werden kann. So können Bauelemente der vorliegenden Erfindung in Leistungsschaltungen eine auf Masse referenzierte Steuerschaltung einsetzen.
Ferner kann, da Basisstrom des bipolaren Bauelementes von einem MOS-Inversionskanal mit n-Kanalleitung injiziert wird, der Einfluss von niedriger Elektronen-Inversionsschichtmobilität von Siliziumkarbid reduziert werden. Ebenso neigen die Charakteristiken des MOS-Transistors, der Basisstrom zum bipolaren Bauelement leitet, dazu, den Betrieb von mehreren parallel geschalteten bipolaren Bauelementen zu stabilisieren. Während also der Durchlasswiderstand des bipolaren Bauelementes mit zunehmender Temperatur abnimmt, nimmt der Durchlasswiderstand des MOS-Transistors mit steuerndem Basisstrom mit der Temperatur zu. Der erhöhte Widerstand des MOS-Transistors mit steuerndem Basisstrom führt zu einem reduzierten Basisstrom im bipolaren Bauelement, der dann zu einem reduzierten Stromfluss durch den bipolaren Transistor führt. Daher kann, selbst wenn der Duchlasswiderstand des bipolaren Transistors mit der Temperatur abnimmt, der Strom durch den Transistor aufgrund des reduzierten Basisstroms, der vom MOS-Transistor geliefert wird, reduziert werden. Diese Interaktion kann zusätzliche Vorteile ergeben, wo Bauelemente gemäß der vorliegenden Erfindung aus einer Einheitszelle bestehen, die repliziert werden kann, um mehrere elektrisch parallele bipolare Transistoren in einem einzelnen Substrat zu bilden, um die Stromführungsfähigkeit zu erhöhen.
In Bauelementen gemäß der vorliegenden Erfindung gibt es auch keine Möglichkeit für einen Latch-up. Bei derzeitigen Bauelementen gibt es deshalb keinen Latch-Up, weil kein parasitärer Thyristor im Aufbau der vorliegenden Erfindung vorliegt, im Gegensatz zum Aufbau eines IGBT.
Bauelemente gemäß der vorliegenden Erfindung stellen aufgrund des Vorliegens von Stromsättigung auch einen breiten sicheren Arbeitsbereich in Durchlassrichtung bereit. Ebenso haben Bauelemente gemäß der vorliegenden Erfindung aufgrund der höheren Stoßionisierungsrate von Löchern als bei Elektronen in 4H-SiC einen größeren sicheren Arbeitsbereich in Sperrrichtung. Diese Charakteristiken sind für Phasenumschaltanwendungen besonders geeignet.
In besonderen Ausgestaltungen wird auch eine zweite p-Typ-Region aus Siliziumkarbid bereitgestellt, die in der Siliziumkarbid-Driftregion des n-Typs am Boden des Gategrabens ausgebildet ist. Die zweite p-Typ-Region hat vorzugsweise eine Trägerkonzentration, die höher ist als die Trägerkonzentration der n-Typ-Driftschicht.
In einer weiteren Ausgestaltung bildet die erste p-Typ-Region einen p-n-Übergang mit der ersten n-Typ-Region, um eine Tunneldiode zu erzeugen. Alternativ kann eine leitfähige Drahtbrücke, die zwischen der ersten n-Typ-Region und der p-Typ-Region ausgebildet ist, vorgesehen werden, um die p-Typ-Region elektrisch mit der ersten n-Typ-Region zu verbinden.
In besonderen Ausgestaltungen der vorliegenden Erfindung hat die p-Typ-Basisschicht eine Dicke von etwa 0,3 μm bis etwa 5 μm. Die n-Typ-Driftregion kann eine Dicke von etwa 3 μm bis etwa 500 μm haben. Die n-Typ-Driftregion kann auch eine Trägerkonzentration von etwa 1 × 10¹² cm^–3 bis etwa 1 × 10¹⁷ cm^–3 haben, und die p-Typ-Basisschicht kann eine Trägerkonzentration von etwa 1 × 10¹⁶ cm^–3 bis etwa 1 × 10¹⁸ cm^–3 haben.
Gemäß einem weiteren Aspekt betrifft die vorliegende Erfindung einen bipolaren MOS-Transistor gemäß Anspruch 5.
Eine leitfähige Drahtbrücke kann an der Basis der Seitenwand ausgebildet werden, um die zweiten Regionen mit n-Leitfähigkeit elektrisch mit der ersten p-Typ-Region aus Siliziumkarbid zu verbinden, und ein Emitterkontakt ist auf der ersten n-Typ-Region aus Siliziumkarbid ausgebildet.
In einer besonderen Ausgestaltung umfassen die erste und die zweite Region aus p-Typ-Siliziumkarbid eine kontinuierliche Region aus p-Typ-Siliziumkarbid, die in der Basisschicht neben einer Seitenwand der Mesa und der zweiten Region mit n-Leitfähigkeit ausgebildet ist und in und bis unter den Gatekontakt verläuft.
In einer weiteren Ausgestaltung hat die Seitenwand eine Neigung von weniger als etwa 60 Grad. Die Neigung der Seitenwand kann so gewählt werden, dass die p-Typ-Region aus Siliziumkarbid entsteht, wenn p-Typ-Ionen mit einer vorbestimmten Tiefe in der Driftschicht implantiert werden.
In einer weiteren Ausgestaltung umfasst die Seitenwand zwei Seitenwände, um eine Stufe in der Seitenwand der genannten Mesa zu bilden. In einem solchen Fall beinhaltet die erste p-Typ-Region aus Siliziumkarbid eine erste p-Typ-Region aus Siliziumkarbid, die in der epitaktischen p-Typ-Basisschicht neben der Stufe ausgebildet ist, und eine zweite p-Typ-Region aus Siliziumkarbid, die in der n-Typ-Driftschicht ausgebildet ist. Die zweite p-Typ-Region ist neben der zweiten Region mit n-Leitfähigkeit ausgebildet und verläuft von der n-Typ-Driftschicht bis unter den Gatekontakt zur p-Typ-Basisschicht. Die leitfähige Drahtbrücke verbindet die erste p-Typ-Region mit der zweiten p-Typ-Region und der zweiten Region mit n-Leitfähigkeit.
In besonderen Ausgestaltungen der vorliegenden Erfindung kann auch die zweite p-Typ-Region so ausgebildet werden, dass sie an einer Oberfläche der Driftschicht freigelegt ist. In einem solchen Fall verbindet die leitfähige Drahtbrücke die erste p-Typ-Region elektrisch mit der zweiten p-Typ-Region und der zweiten n-Typ-Region. Ferner kann eine Isolierschicht an der Seitenwand der Mesa zwischen der Driftschicht und der Stufe ausgebildet werden, die auf die Stufe verläuft. Die leitfähige Drahtbrücke kann dann auf der Isolierschicht ausgebildet werden.
In besonderen Ausgestaltungen hat die p-Typ-Basisschicht eine Dicke von etwa 0,3 μm bis etwa 5 μm. Die n-Typ-Driftregion kann auch eine Dicke von etwa 3 μm bis etwa 500 μm haben. Die n-Typ-Driftregion kann eine Trägerkonzentration von etwa 10¹² bis etwa 10¹² cm^–3 haben, und die epitaktische p-Typ-Basisschicht kann eine Trägerkonzentration von etwa 10¹⁶ bis etwa 10¹⁸ cm^–3 haben. Die p-Typ-Region kann für eine Strecke von etwa 3 μm bis etwa 12 μm unter den Gatekontakt verlaufen. Die zweite Region mit n-Leitfähigkeit kann in der n-Typ-Driftschicht bis zu einer Tiefe von etwa 0,3 μm bis etwa 5 μm ausgebildet werden.
In weiteren Ausgestaltungen umfasst die Isolierschicht eine Oxidschicht.
Die vorliegende Erfindung umfasst auch Verfahren zum Bilden der oben beschriebenen Bauelemente.
Gemäß einem weiteren Aspekt betrifft die vorliegende Erfindung die Bildung solcher Transistoren gemäß Anspruch 21 oder 27. Diese Verfahren haben den weiteren Vorteil, dass sie die Herstellung von Bauelementen gemäß der vorliegenden Erfindung auf demselben Substrat wie UMOSFET-Siliziumkarbid-Transistoren zulassen.
In einer weiteren Ausgestaltung der Verfahren gemäß der vorliegenden Erfindung folgt auf den Schritt des Implantierens durch eine Maskierungsschicht der Schritt des Temperns der resultierenden Struktur bei einer Temperatur von mehr als etwa 1500°C. Die Verfahren können auch das Bilden einer Siliziumkarbidregion des p-Typs in der n-Typ-Driftschicht unter dem Boden des Grabens beinhalten.
In einer weiteren Ausgestaltung der Verfahren der vorliegenden Erfindung wird ein Teil der n-Typ-Sourceregion und der p-Typ-Region mit höherer Trägerkonzentration, die in der Basisschicht gebildet ist, freigelegt, und eine leitfähige Drahtbrücke wird auf den freigelegten Teilen ausgebildet, um die n-Typ-Sourceregion elektrisch mit der p-Typ-Region zu verbinden.
1 zeigt eine Kurve von Durchbruchspannung gegenüber Durchlassspannungsabfall für MOSFETs und JFETs aus Silizium und Siliziumkarbid-IGBTs;
2 ist eine Querschnittsansicht einer Mehrzahl von Einheitszellen eines Leistungsbauelementes gemäß der vorliegenden Erfindung;
3 ist eine Querschnittsansicht einer alternativen Ausgestaltung einer Mehrzahl von Einheitszellen eines Leistungsbauelementes gemäß der vorliegenden Erfindung;
4A bis 4J sind Querschnittsansichten, die die Herstellung eines Leistungsbauelementes gemäß der vorliegenden Erfindung illustrieren;
5 ist eine Querschnittsansicht einer Mehrzahl von Einheitszellen eines Leistungsbauelementes gemäß einer alternativen Ausgestaltung der vorliegenden Erfindung;
6 ist eine Querschnittsdarstellung einer Mehrzahl von Einheitszellen eines Leistungsbauelementes gemäß einer zweiten alternativen Ausgestaltung der vorliegenden Erfindung;
7 ist eine Querschnittsansicht einer Mehrzahl von Einheitszellen eines Leistungsbauelementes gemäß einer dritten alternativen Ausgestaltung der vorliegenden Erfindung; und
8A bis 8H sind Querschnittsansichten, die die Herstellung eines Leistungsbauelementes gemäß einer alternativen Ausgestaltung der vorliegenden Ausgestaltung illustrieren.
Ausführliche Beschreibung der bevorzugten Ausgestaltungen
Die vorliegende Erfindung wird nachfolgend ausführlicher mit Bezug auf die Begleitzeichnungen beschrieben, in denen bevorzugte Ausgestaltungen der Erfindung dargestellt sind. Die Erfindung kann jedoch in vielen verschiedenen Formen ausgestaltet werden und darf nicht als auf die hierin dargelegten Ausgestaltungen begrenzt angesehen werden; vielmehr werden diese Ausgestaltungen beschrieben, damit die vorliegende Offenbarung ausführlich und komplett ist und der Fachperson den Umfang der Erfindung völlig vermittelt. Gleichartige Elemente erhielten überall gleiche Bezugsziffern. Ferner sind die verschiedenen in den Figuren illustrierten Schichten und Regionen schematisch dargestellt. Die Fachperson wird ebenso verstehen, dass hierin enthaltene Bezugnahmen auf eine Schicht, die "auf" einem Substrat oder einer anderen Schicht gebildet ist, auch für die Schicht gelten, die direkt auf dem Substrat oder einer anderen Schicht oder auf einer oder mehreren Zwischenschicht (en) ausgebildet ist, die auf dem Substrat oder der anderen Schicht ausgebildet ist/sind. Die Fachperson wird auch verstehen, dass die vorliegende Erfindung zwar in Bezug auf Schichten beschrieben wurde, dass solche Schichten aber epitaktisch oder durch Implantation ausgebildet sein können. Demgemäß ist die vorliegende Erfindung nicht auf die relative Größe und den relativen Abstand begrenzt, die in den Begleitzeichnungen illustriert sind.
2 illustriert eine Ausgestaltung der vorliegenden Erfindung. 2 illustriert eine Kombination aus Einheitszellen eines Latch-up-freien bipolaren Leistungs-UMOS-Transistors (LMBT). Eine Einheitszelle der ersten Ausgestaltung der vorliegenden Erfindung ist zwischen den Linien A-A' und B-B' von 2 dargestellt. Durch Spiegeln dieser Einheitszelle um die Linie A-A' und die Linie B-B' können Bauelemente mit mehreren Einheitszellen erzeugt werden. 2 illustriert einen Teil eines Bauelementes mit mehreren Einheitszellen. Wie die Fachperson verstehen wird, kann die Einheitszelle der vorliegenden Erfindung auch zum Erzeugen eines Bauelementes mit nur einer Einheitszelle verwendet werden. In einem solchen Fall brauchen die Regionen 18 und 22 nur auf der Emitterseite des Grabens 16 hergestellt zu werden.
Der LMBT der vorliegenden Erfindung beinhaltet ein massives Einkristall-Siliziumkarbid-Substrat 10 aus Siliziumkarbid mit n-Leitfähigkeit. Das Substrat 10 hat eine Oberseite und eine dieser gegenüberliegende Unterseite. Eine erste Schicht 12 aus Siliziumkarbid mit n-Leitfähigkeit kann auf der Oberseite des Substrats 10 zu einer n^– Driftregion ausgebildet werden. Alternativ könnte ein n^– Substrat eine n⁺ Region haben, die in die Unterseite des Substrats implantiert wurde, um darin eine n⁺ und eine n^– Region zu erzeugen. Somit gelten die hierin gegebenen Bezugnahmen auf das Substrat und die erste Schicht auch für Schichten, die sowohl auf dem Substrat als auch in dem Substrat ausgebildet sind. Die Trägerkonzentration des Substrats 10 ist höher als die Trägerkonzentration der ersten Schicht 12. Somit kann das Substrat als n⁺ Substrat bezeichnet werden. Spezifische Schichtwiderstände von weniger als 1 Ω-cm können für das Substrat 10 geeignet sein. Trägerkonzentrationen von etwa 10¹² cm^–3 bis etwa 10¹⁷ cm^–3 können für die erste Schicht 12 geeignet sein. Das Substrat kann eine Dicke von etwa 100 μm bis etwa 500 μm haben. Die erste Schicht 12 kann eine Dicke von etwa 3 μm bis etwa 500 μm haben.
Auf der ersten Schicht 12 ist eine zweite Schicht 14 ausgebildet, um eine p-Typ-Basisschicht zu bilden. Die zweite Schicht 14 kann epitaktisch aufwachsen gelassen oder in der ersten Schicht 12 implantiert werden und besteht aus Siliziumkarbid mit p-Leitfähigkeit, so dass eine p-Typ-Basisschicht für das Bauelement entsteht. In der zweiten Schicht 14 ist die Region 20 aus Siliziumkarbid mit n⁺ Leitfähigkeit ausgebildet, die den Emitter des Bauelementes bildet. In der zweiten Schicht 14 sind auch die n⁺ Region 18 und die p⁺ Region 22 ausgebildet. Die p⁺ Siliziumkarbid-Regionen 22 sind vorzugsweise neben n⁺ Regionen 18 gebildet, so dass ein leitender p-n-Tunnelübergang zwischen den n⁺ Regionen 18 und den p⁺ Regionen 22 entsteht. Die n⁺ Regionen 18 werden so gebildet, dass sie einen Teil der Seitenwand des Gategrabens 16 bilden. Die n⁺ Regionen 18 bilden die Drainregion eines MOS-Transistors, der in das vorliegende Bauelement integriert ist.
Die p-Typ-Basisschicht 14 hat vorzugsweise eine Trägerkonzentration von etwa 10¹⁶ cm^–3 bis etwa 10¹⁸ cm^–3 und eine Dicke von etwa 0,3 μm bis etwa 5 μm. Die n⁺ Regionen 18 verlaufen vorzugsweise zwischen etwa 0,5 μm und etwa 2 μm vom Gategraben 16 weg und erstrecken sich bis auf eine Tiefe von etwa 0,1 μm bis etwa 2 μm. Trägerkonzentrationen von mehr als etwa 10¹⁸ cm^–3 können für die n⁺ Regionen 18 geeignet sein. Ebenso werden die p⁺ Regionen 22 vorzugsweise bis auf eine Tiefe von etwa 0,1 μm bis etwa 2 μm ausgebildet und haben eine Breite von etwa 0,1 μm bis etwa 2 μm. Trägerkonzentrationen von mehr als etwa 10¹⁶ cm^–3 sind für die p⁺ Regionen 22 geeignet. Die p-Typ-Regionen 22 sind auch vorzugsweise von der Emitterregion 20 μm etwa 0,5 μm bis etwa 4 μm getrennt. Größe und Gestalt der Emitterregion können von den gewünschten Eigenschaften des bipolaren Teils des vorliegenden Bauelementes abhängig sein.
Das in 2 illustrierte Bauelement beinhaltet auch einen Gategraben 16. Der Gategraben 16 wird durch Ausbilden eines Grabens gebildet, der durch die n⁺ Regionen 18 und die zweite Schicht 14 in die erste Schicht 12 verläuft. Somit hat der Gategraben 16 Seitenwände und einen Boden. Eine Isolierschicht 24, vorzugsweise eine Oxidschicht, wird an den Seitenwänden und am Boden des Gategrabens ausgebildet und verläuft zur Oberseite der n⁺ Regionen 18. Diese Isolatorschicht 24 ist vorzugsweise eine Oxidschicht wie z. B. aus Siliziumdioxid, kann aber auch aus anderen, in der Fachwelt bekannten Materialien wie Siliziumnitrid, Aluminiumnitrid oder anderen Isolatormaterialien bestehen. Breite und Tiefe des Gategrabens 16 sind von den gewünschten elektrischen Eigenschaften des Bauelementes abhängig. Für die vorliegende Erfindung können Breiten von etwa 1 μm bis etwa 10 μm verwendet werden. Die Tiefe des Gategrabens sollte ausreichen, damit die Oberseite der Isolator/Oxid-Schicht 24, die auf dem Boden des Gategrabens 16 ausgebildet ist, unterhalb der Grenzfläche zwischen der zweiten Schicht 14 und der ersten Schicht 12 liegt. Ferner beträgt die Dicke des Gateisolators 24 vorzugsweise etwa 100 Å bis etwa 1 μm, kann aber je nach den gewünschten elektrischen Eigenschaften des Transistors variieren.
Das Bauelement von 2 beinhaltet auch eine optionale Region aus Siliziumkarbid mit p-Leitfähigkeit 32, die in der ersten Schicht 12 unter dem Gategraben 16 ausgebildet ist. Diese Region aus Siliziumkarbid mit p-Leitfähigkeit 32 hat eine höhere Trägerkonzentration als die zweite Schicht 12. Es können Trägerkonzentrationen von etwa 10¹⁶ cm^–3 bis etwa 10¹⁹ cm^–3 verwendet werden.
Ein ohmscher Kontakt wird auf der Unterseite des Substrats 10 gebildet, um einen Kollektorkontakt 30 zu schaffen. Ein Kontakt wird auch an den Seitenwänden und am Boden des Gategrabens 16 gebildet und verläuft zur Oberseite der n⁺ Regionen 18. Dieser Kontakt bildet einen Gatekontakt für das Bauelement von 2. Schließlich wird ein ohmscher Kontakt 28 auf der n⁺ Siliziumkarbid-Region 20 ausgebildet, so dass ein Emitterkontakt für das Bauelement entsteht.
Der Gategraben 16 ist in 2 als zwei Gräben illustriert. Wie die Fachperson jedoch verstehen wird, kann der Gategraben in der dritten Dimension (der Dimension, die in 2 in die und aus der Seite verläuft), viele verschiedene Formen haben. So kann das in 2 illustrierte Bauelement beispielsweise ein im Wesentlichen kreisförmiges Bauelement sein, bei dem die Gategräben 16 ein einzelner Gategraben sind, der die Emitterregion 20 im Wesentlichen umgibt, wie beispielsweise in einem hexagonal geformten Bauelement. Ebenso können die Gategräben 16 zwei im Wesentlichen parallele Gategräben sein, wobei die in den Gategräben 16 ausgebildeten Gatekontakte 26 in der dritten Dimension elektrisch angeschlossen sind. Somit kann die dreidimensionale Konfiguration der Bauelemente gemäß der vorliegenden Erfindung viele verschiedene Formen haben und trotzdem von den Lehren der vorliegenden Erfindung profitieren.
3 illustriert eine alternative Ausgestaltung der vorliegenden Erfindung. Wie in 3 ersichtlich, gehört zum Aufbau des Bauelements von 2 auch eine leitfähige Drahtbrücke 34, die die n⁺ Region 18 mit der p⁺ Region 22 verbindet. In dem in 3 illustrierten Bauelement sollte zwischen der n⁺ Region 18 und der p⁺ Region 22 kein gleichrichtender p-n-Übergang gebildet werden. Wie die Fachperson verstehen wird, ist die in 2 illustrierte Einheitszelle auch in 3 vorhanden. Somit kann gemäß den Lehren der vorliegenden Erfindung ein Bauelement hergestellt werden, das eine beliebige Anzahl von Einheitszellen umfasst.
Die Fachperson wird verstehen, dass die vorliegende Erfindung die Einheitszelle für ein Leistungsbauelement so bilden kann, dass eine Mehrzahl der Zellen des Bauelementes ausgebildet und parallel geschaltet werden kann, um die Stromführungsfähigkeiten des Bauelementes zu erhöhen. In einem solchen Fall kann die Einheitszelle des in 2 oder 3 illustrierten Bauelementes auf symmetrische Weise zur Erzeugung mehrerer Bauelemente repliziert werden. Bei einem solchen Bauelement brauchen die äußeren Gategräben, die sich an der Peripherie des Bauelementes befinden, nur die n-Typ- und p-Typ-Regionen auf der Emitterseite des Gategrabens zu haben.
Die Herstellung der oben mit Bezug auf 2 und 3 beschriebenen Bauelemente wird nachfolgend mit Bezug auf 4A bis 4J beschrieben. Bei der Herstellung des Bauelementes von 2, wie in 4A illustriert, wird eine dicke n-Typ-Schicht 12 auf dem n⁺ Substrat 10 unter Anwendung eines epitaktischen Wachstumsprozesses wie dem aufwachsen gelassen, der im US-Patent Nr. 4,912,064 beschrieben ist, dessen Offenbarung hier in ihrer Gesamtheit durch Bezugnahme eingeschlossen ist. Wie oben erörtert, kann alternativ ein n^– Substrat verwendet und eine n⁺ Implantation zur Herstellung der n⁺ Schicht 10 und der n^– Schicht 12 durchgeführt werden. Wie in 4B illustriert, wird eine zweite p-Typ-Schicht 14 epitaktisch auf der ersten epitaktischen n-Typ-Schicht 12 aufwachsen gelassen. Dann werden die n⁺ Regionen 18 und 20 auf der P-Typ-Schicht 14 ausgebildet. Diese n⁺ Regionen 18 und 20 können durch Ionenimplantation mit einer Maske 40 wie in 4C illustriert ausgebildet werden.
Wie in 4D illustriert, können die p-Typ-Regionen 22 durch Ionenimplantation unter Verwendung einer Maske 42 ausgebildet werden. Die Maske 42 wird vorzugsweise so gebildet, dass sich die p-Typ-Regionen 22 neben den n-Typ-Regionen 18 befinden, so dass ein leitfähiger p-n-Tunnelübergang zwischen diesen Regionen entsteht. Nach der Bildung der p-Typ-Regionen 22 und der n-Typ-Regionen 18 und 20 wird die Konstruktion mit einer Temperatur von mehr als etwa 1500°C getempert, um die implantierten Ionen zu aktivieren.
Nach dem Tempern kann das Bauelement durch Ätzen einer Mesa um das Bauelement herum am Rand abgeschlossen werden. Die Mesa (nicht dargestellt) kann durch die zweite Schicht 14 und die erste Schicht 12 in das Substrat 10 verlaufen. Alternativ kann die Mesa durch die zweite Schicht 14 und in die erste Schicht 12 verlaufen. In einem solchen Fall können Ionen in die freigelegte n^– Schicht 12 bis auf eine Tiefe von etwa 100 Å bis etwa 5 μm und bis zu einer Distanz von etwa 5 μm bis etwa 500 μm vom Rand der Mesa implantiert werden. Trägerkonzentrationen von etwa 5 × 10¹⁵ cm^–3 bis etwa 1 × 10¹⁷ cm^–3 können verwendet werden, um eine schwach dotierte p-Typ-Region um die Mesa zu bilden. In beiden Fällen kann dann eine Passivierungsschicht auf den freiliegenden Flächen der Mesa (nicht dargestellt) gebildet werden. Eine solche Passivierungsschicht kann aus SiO₂ oder einem anderen solchen geeigneten Materialien hergestellt werden, die der Fachperson bekannt sein werden.
Nach der Herstellung der epitaktischen Struktur wird eine Maske 44 auf der Konstruktion ausgebildet, um den Gategraben des Bauelementes zu bilden. Eine solche Maske ist in 4E dargestellt. Der Gategraben 16 wird durch reaktives Ionenätzen durch die p-Typ-Basisschicht 14 in die n-Typ-Driftschicht 12 ausgebildet. Der Gategraben 16 kann mit Hilfe von reaktiven Ionenätztechniken geätzt werden, wie sie im US-Patent Nr. 4,981,551 beschrieben sind, dessen Offenbarung hier in ihrer Gesamtheit durch Bezugnahme eingeschlossen ist.
Wie in 4F sichtbar ist, kann eine p-Typ-Region 32 optional am Boden des Gategrabens 16 ionenimplantiert werden. Diese p-Typ-Region 32 am Boden des Grabens 16 kann Feldverdichtung an der Ecke des Gategrabens reduzieren und somit die Durchbruchspannung des MOS-Teils des Bauelementes erhöhen. Diese p⁺ implantierte Region 32 kann mit einem Verfahren wie dem gebildet werden, das im US-Patent Nr. 5,087,576 beschrieben ist, dessen Offenbarung hier in seiner Gesamtheit durch Bezugnahme eingeschlossen ist.
Nach der Bildung des Gategrabens 16 wird eine Isolator/Oxid-Schicht 26 wie in 4G illustriert auf der epitaktischen Struktur ausgebildet. Die Isolatorschicht 24 wird so gebildet, dass sie Boden und Seitenwände des Grabens 16 bedeckt und bis zur Oberseite der n⁺ Regionen 18 verläuft. Die Isolator/Oxid-Schicht 24 wird vorzugsweise entweder durch einen thermischen Oxidationsprozess wie den beschrieben, der in der gemeinsam übertragenen US-Patentanmeldung mit der Seriennummer 08/554,319 mit dem Titel "Process for Reducing Defects in Oxide Layers in Silicon Carbide" beschrieben ist, deren Offenbarung hier in ihrer Gesamtheit durch Bezugnahme eingeschlossen ist, oder mit einem Auftragsoxidprozess wie dem, der im US-Patent Nr. 5,459,107 und in der US-Patentanmeldung mit der Seriennummer 08/554,319 beschrieben ist, deren Offenbarungen hier in ihrer Gesamtheit durch Bezugnahme eingeschlossen sind. Wenn der thermische Oxidationsprozess angewendet wird, dann besteht die bevorzugte Ausgestaltung darin, Wafer mit Kohlenstoffoberfläche zu verwenden, wie z. B. die, die im US-Patent Nr. 5,506,421 beschrieben sind, dessen Offenbarung hier in seiner Gesamtheit durch Bezugnahme eingeschlossen ist.
Die Bildung von Kontakten für das vorliegende Bauelement ist in den 4H bis 4J illustriert. Der Gatekontakt kann durch Auftragen einer leitfähigen Schicht in den Gategraben 16 wie in 4H beschrieben gebildet werden. Wie in 4H illustriert, kann das Gatematerial 26, vorzugsweise Molybdän, auf die Isolierschicht 24 aufgebracht und so strukturiert werden, dass sie bis über einen Teil der n-Typ-Region 18 hinaus verläuft. Wie in 4I zu sehen, können der Emitterkontakt 28 und die optionale leitfähige Drahtbrücke 34 gleichzeitig durch Bilden von Öffnungen in der Isolierschicht 24 und anschließendes Ruftragen von Nickel oder anderer geeigneter Kontaktmaterialien auf den freiliegenden Teil der Schicht 14 gebildet werden. Schließlich wird, wie in 4J illustriert, ein Kollektorkontakt 30 auf der freiliegenden Seite des Substrats durch Auftragen von Nickel oder einem anderen geeigneten Kontaktmaterial ausgebildet.
In jeder der oben beschriebenen Ausgestaltungen können Substrat und Schichten aus Siliziumkarbid gebildet werden, ausgewählt aus der Siliziumkarbidgruppe 6H, 4H, 15R oder 3C, wobei jedoch Siliziumkarbid 4H für jedes der oben beschriebenen Bauelemente bevorzugt wird. Die bevorzugten Metalle für ohmsche Kontakte sind unter anderem Nickel, Tantalsilizid und Platin. Darüber hinaus können auch Aluminium/Titan-Kontakte zur Bildung der ohmschen Kontakte der vorliegenden Erfindung verwendet werden. In der Beschreibung wurden zwar diese besonderen Metalle erwähnt, aber es können auch beliebige andere, der Fachperson bekannte Metalle verwendet werden, die ohmsche Kontakte mit Siliziumkarbid bilden.
Was die Trägerkonzentrationen oder Dotierungsniveaus der epitaktischen Schichten und implantierten Regionen der oben beschriebenen Bauelemente betrifft, so sollten die Regionen mit Leitfähigkeit p⁺ oder n⁺ und epitaktischen Schichten so stark wie möglich dotiert werden, ohne dass zu starke Herstellungsdefekte entstehen. Geeignete Dotierungsmittel zur Herstellung der p-Typ-Regionen sind u. a. Aluminium, Bor und Gallium. Geeignete Dotierungsmittel zur Herstellung der n-Typ-Regionen sind u. a. Stickstoff und Phosphor. Aluminium ist das bevorzugte Dotierungsmittel für die p⁺ Regionen und es wird bevorzugt, dass das Aluminium mit Hochtemperatur-Ionenimplantation wie oben beschrieben und unter Anwendung von Temperaturen zwischen etwa 1000°C und etwa 1500°C in die p⁺ Regionen implantiert wird. Trägerkonzentrationen von etwa 3 × 10¹⁷ cm^–3 sind zwar für die epitaktischen n-Schichten geeignet, aber Trägerkonzentrationen von etwa 3 × 10¹⁶ cm^–3 oder weniger werden bevorzugt.
Wie die Fachperson verstehen wird, ist die Dicke der epitaktischen Schichten 12 und 14 von den gewünschten Betriebscharakteristiken des Bauelementes abhängig. Ferner werden diese Betriebscharakteristiken durch die Zahl der verwendeten Einheitszellen und die Geometrie der Einheitszellen in einem Bauelement mit mehreren Zellen beeinflusst. Die Breite des Gategrabens ist ebenso von den gewünschten Betriebscharakteristiken des Bauelementes, der Anzahl der zur Erzielung dieser Betriebscharakteristiken verwendeten Einheitszellen und der für die Einheitszelle selbst verwendeten Geometrie abhängig.
Beim Betrieb stellt das Bauelement der vorliegenden Erfindung ein Siliziumkarbidbauelement dar, das bipolare Leitung mit MOS-Torsteuerung kombiniert. Ferner verwendet die vorliegende Erfindung ein n-Typ-Siliziumkarbid-Substrat, mit dem die Gatespannung auf den Emitter des Bauelementes referenziert werden kann. Diese Beziehung erlaubt ein Referenzieren der Gatespannung auf Masse in einer Leistungsschaltung. Ein weiterer Vorteil der vorliegenden Erfindung ist der, dass n-Kanalleitung durch den MOS-Transistor für eine Basisstrominjektion verwendet werden kann, die den Einfluss geringerer Elektronenkanalmobilität in Siliziumkarbid reduziert.
Das Einschalten von Bauelementen gemäß der vorliegenden Erfindung erfolgt durch Anlegen einer positiven Vorspannung an den Kollektor 30 (etwa 3–10 V) und einer positiven Vorspannung an das Gate 26 (etwa 15–40 V), während der Emitter 28 auf Massepotential gehalten wird. Die Source des NMOSFET 18 floatet im Sperrzustand und liegt bei etwa 3 V (der Durchlassvorspannungsabfall von Siliziumkarbid für einen p-n-Übergang) über der Emitterspannung beim Betrieb. Eine positive Vorspannung am Gate 26 ermöglicht das Einschalten des nMOSFET. Die Gatespannung (Vg) zum Einschalten des Bauelementes beträgt dann 15 V + V_t + 3 V, wobei V_t die Schwellenspannung für das MOS-Bauelement ist. Ein positives Vorspannen des Gate mit Bezug auf die Source ergibt einen Pfad für den Fluss von Elektronen vom Kollektor zur Basis des npn-Transistors, so dass sein Emitter-Basis-Übergang in Durchlassrichtung vorgespannt wird. Das Bauelement erzielt einen Betrieb mit hoher Stromdichte durch die Injektion von Minoritätsträgern in die schwach dotierte Driftregion durch das Einschalten des npn-Transistors. Somit erzielt dieses Bauelement eine hohe Stromdichte mit relativ niedrigem Durchlassspannungsabfall. Der Basisstrom zum npn-Transistor wird durch den Sättigungsstrom des MOS-Transistors begrenzt, der wiederum in Stromsättigungscharakteristiken des LMBT resultiert. Eine höhere Gatespannung ermöglicht einen höheren Basisstrom in den npn-Transistor und somit einen höheren Sättigungsstrom des LMBT.
Das Bauelement wird in Vorwärtsrichtung sperrend, wenn das Gatepotential gleich dem Emitterpotential gemacht wird. Dadurch wird der nMOSFET abgeschaltet, so dass der Basisstrom des npn-Transistors auf null reduziert wird. Nachdem die Minoritätsträger des npn-Transistors im Verlauf ihrer charakteristischen Lebenszeit zerfallen sind, führt das Bauelement keinen Strom mehr und kann eine erhebliche Kollektorspannung aushalten. Diese Spannung wird durch den Übergang von p-Basis 14 zu n^– Driftregion 12 und durch den Übergang p⁺ Puffer/Gateoxid-n^– Driftregion unterstützt. Die p⁺ Pufferregion 32 kann optional in der dritten Dimension auf die p-Basis kurzgeschlossen werden. Zweck dieses Puffers ist es, im vorwärts sperrenden Betriebsmodus des Bauelementes hohe elektrische Felder im Gatedielektrikum zu verhindern.
5 illustriert eine alternative Ausgestaltung der vorliegenden Erfindung, die eine epitaktisch gebildete Basisregion mit p-Leitfähigkeit des bipolaren Transistors und eine vergrabene p-Typ-Siliziumkarbidregion zum Steuern des an Gateisolator/Oxid vorliegenden elektrischen Feldes verwendet. Wie in 5 ersichtlich, wird eine Kombination aus Einheitszellen eines Latch-up-freien bipolaren Leistungs-MOS-Transistors 60 illustriert. Eine Einheitszelle der alternativen Ausgestaltung der vorliegenden Erfindung ist zwischen den Linien C-C' und D-D' von 5 illustriert. Durch Spiegeln dieser Einheitszelle um die Linie C-C' und die Linie D-D' können Bauelemente mit mehreren Einheitszellen hergestellt werden. 5 illustriert einen Teil eines Bauelementes mit mehreren Einheitszellen. Wie die Fachperson verstehen wird, kann die Einheitszelle der vorliegenden Erfindung auch zur Herstellung eines Bauelementes mit einer einzigen Einheitszelle verwendet werden.
Gemäß 5 beinhaltet der bipolare MOS-Transistor 60 der alternativen Ausgestaltung der vorliegenden Erfindung ein massives Einkristall-Siliziumkarbid-Substrat 10 aus Siliziumkarbid mit n-Leitfähigkeit. Das Substrat 10 hat eine Oberseite und eine dieser gegenüberliegende Unterseite. Eine erste Schicht 12 aus Siliziumkarbid mit n-Leitfähigkeit kann auf der Oberseite des Substrats 10 zu einer n^– Driftregion ausgebildet werden. Alternativ könnte ein n^– Substrat eine n⁺ Region haben, die in die Unterseite des Substrats implantiert ist, um n⁺ und n^– Regionen im Substrat zu bilden. Somit gelten Bezugnahmen auf das Substrat und die erste Schicht auch für Schichten, die sowohl auf dem Substrat als auch in dem Substrat ausgebildet sind. Die Trägerkonzentration des Substrats 10 ist höher als die Trägerkonzentration der ersten Schicht 12. Somit kann das Substrat als n⁺ Substrat bezeichnet werden. Spezifische Schichtwiderstände von weniger als 1 Ω-cm können für das Substrat 10 geeignet sein. Trägerkonzentrationen von etwa 10¹² cm^–3 bis etwa 10¹⁷ cm^–3 können für die erste Schicht 12 geeignet sein. Das Substrat kann eine Dicke von etwa 100 μm bis etwa 500 μm haben. Die erste Schicht 12 kann eine Dicke von etwa 3 μm bis etwa 500 μm haben.
Auf der ersten Schicht 12 ist eine zweite Schicht 14 zur Bildung einer p-Typ-Basisschicht ausgebildet. Die zweite Schicht 14 wird vorzugsweise epitaktisch aufwachsen gelassen und wird aus Siliziumkarbid mit p-Leitfähigkeit gebildet, der eine p-Typ-Basisschicht für das Bauelement bildet. Wie in 5 illustriert, ist die epitaktische Schicht 14 so strukturiert, dass eine Mesa mit einer Seitenwand 62 entsteht, die in die n^– Schicht 12 verläuft. Die Seitenwand 62 verläuft vorzugsweise so wenig wie möglich in die Schicht 12, aber es sind Tiefen von etwa 0,5 μm akzeptabel. Die Seitenwand der Mesa ist vorzugsweise so geneigt, dass die Basis der Mesa breiter ist ihr Gipfel. Diese Neigung beträgt vorzugsweise weniger als 60 Grad, gemessen anhand des Winkels, den die Seitenwand mit der Driftschicht 12 bildet. Die Differenz zwischen der Breite des Gipfels der Mesa 62 und der Breite der Basis der Mesa 62 beträgt vorzugsweise weniger als etwa 10 μm. Diese Distanz kann jedoch von der Dicke der p-Typ-Basisschicht 14 und der ersten Region aus n-Typ-Siliziumkarbid 64 abhängig sein, um die gewünschte Neigung der Seitenwand der Mesa 62 zu erzielen. Die Neigung der Seitenwand wird vorzugsweise so gewählt, dass sie mit der Implantation von Atomen zusammenwirkt, so dass das Profil der p-Typ-Region 68 entsteht. Die Neigung erleichtert die Implantation der p-Typ-Regionen 68 dadurch, dass eine Implantation der p-Typ-Atome zugelassen wird, so dass die p-Typ-Region 68 bis zu einem Kontakt mit der p-Basisschicht 14 verläuft. Somit sollte die Neigung der Mesa so gewählt werden, dass eine kontinuierliche Region von implantierten Atomen entsteht, die von der Driftschicht 12 zur Basisschicht 14 verläuft.
Der bipolare MOS-Transistor der in 5 illustrierten Ausgestaltung der vorliegenden Erfindung beinhaltet auch eine erste Region aus n-Typ-Siliziumkarbid 64, die auf der p-Typ-Basisschicht 14 neben einer Fläche gegenüber der n-Typ-Siliziumkarbid-Driftschicht 12 ausgebildet ist, so dass eine Emitterregion für den bipolaren Transistor des bipolaren MOS-Transistors 60 entsteht. Die erste Region aus n-Typ-Siliziumkarbid 64 ist vorzugsweise so dotiert, dass sie eine höhere Trägerkonzentration hat als die Schicht 12 mit n-Leitfähigkeit, so dass eine erste Region 64 aus n⁺ Siliziumkarbid entsteht. Auch ein ohmscher Kontakt wird auf der ersten Region aus n-Typ-Siliziumkarbid 64 ausgebildet, so dass ein Emitterkontakt 28 entsteht.
Eine Isolierschicht 70 wird auf der ersten Schicht 12 neben und beabstandet von der Seitenwand der Mesa 62 gebildet. Ein ohmscher Kontakt wird auf der Isolierschicht 70 gebildet, so dass ein Gatekontakt 72 für den MOS-Transistor entsteht. Diese Isolierschicht 70 ist vorzugsweise eine Oxidschicht wie Siliziumdioxid, kann aber auch aus anderen Materialien wie Siliziumnitrid, Aluminiumnitrid oder anderen, in der Fachwelt bekannten Isolatormaterialien hergestellt werden.
Der bipolare MOS-Transistor 60 beinhaltet auch eine zweite Region aus n⁺ Siliziumkarbid 66, die in der n-Driftschicht 12 an der Basis der Seitenwand der Mesa 62 ausgebildet ist. Die n⁺ Region 66 verläuft von der Seitenwand der Mesa 62 bis unter einen Gatekontakt 72 des Bauelementes. Die zweite Region aus n⁺ Siliziumkarbid 66 ist vorzugsweise so dotiert, dass eine Trägerkonzentration entsteht, die höher ist als die der n^– Driftschicht 12. Die zweite Region aus n⁺ Siliziumkarbid 66 wird vorzugsweise neben der Oberfläche der Driftschicht 12 ausgebildet, um einen Kontakt zwischen der zweiten Region aus n⁺ Siliziumkarbid 66 und der leitfähigen Drahtbrücke 74 zuzulassen.
Eine p-Typ-Region aus Siliziumkarbid 68 wird auch in der p-Typ-Basisschicht 14 neben einer Seitenwand der Mesa 62 und der zweiten Region aus n⁺ Siliziumkarbid 66 gebildet. Die p-Typ-Region aus Siliziumkarbid 68 verläuft auch in die n-Typ-Driftschicht 12 unter der zweiten Region aus n⁺ Siliziumkarbid 66 und verläuft unter dem Gatekontakt 72. Die p-Typ-Region aus Siliziumkarbid 68 wird vorzugsweise so dotiert, dass eine Trägerkonzentration entsteht, die höher ist als die Trägerkonzentration der p-Typ-Basisschicht 14. Ferner wird die p-Typ-Region aus Siliziumkarbid so gebildet, dass durch die zweite Region aus n⁺ Siliziumkarbid 66 fließende Elektronen in Löcher für die Injektion in die p-Typ-Basisschicht umgewandelt werden. Die p-Typ-Region aus Siliziumkarbid 68 wird auch so erzeugt, dass Feldverdichtung in Verbindung mit dem Gateisolator 70 reduziert wird, um dadurch die Sperrspannung des MOS-Transistorteils des bipolaren MOS-Transistors 60 zu erhöhen.
Der bipolare MOS-Transistor 60 beinhaltet auch eine leitfähige Drahtbrücke 74, die die zweite Region aus n⁺ Siliziumkarbid 66 elektrisch mit der p-Typ-Region aus Siliziumkarbid 68 verbindet. Alternativ kann auf eine leitfähige Drahtbrücke 74 verzichtet werden, wenn der p-n-Übergang zwischen der zweiten Region aus n⁺ Siliziumkarbid 66 und der p-Typ-Region aus Siliziumkarbid eine Tunneldiode bildet, um so Elektronenfluss in Löcherfluss in der Basisschicht 14 umzuwandeln.
Die p-Typ-Basisschicht 14 hat vorzugsweise eine Trägerkonzentration von etwa 10¹⁶ cm^–3 bis etwa 10¹⁸ cm^–3 und eine Dicke von etwa 0,3 μm bis etwa 5 μm. Die zweiten n⁺ Regionen 66 haben vorzugsweise eine Breite von etwa 1 μm bis etwa 5 μm und verlaufen so wenig wie möglich unter dem Gate, aber diese Distanz kann zwischen etwa 0,5 μm und etwa 3 μm liegen. Die zweiten n⁺ Regionen 66 verlaufen auch vorzugsweise bis auf eine Tiefe von etwa 0,1 μm bis etwa 0,5 μm. Trägerkonzentrationen von mehr als etwa 10¹⁸ cm^–3 können für die n⁺ Regionen 66 geeignet sein.
Die p⁺ Regionen 68 haben vorzugsweise eine Dicke von etwa 0,3 μm bis etwa 2 μm und verlaufen etwa 3 μm bis etwa 12 μm unter dem Gatekontakt 72. Die Distanz, um die die p⁺ Regionen 68 unter dem Gatekontakt verlaufen, kann jedoch je nach der jeweiligen Anwendung variieren. Insbesondere kann der Raum zwischen p⁺ Regionen 68 unter einem Gatekontakt so eingestellt werden, dass das elektrische Feld in der Nähe der Isolierschicht 70 justiert wird. Wenn der Raum zwischen p⁺ Regionen 68 abnimmt, kann das elektrische Feld in der Nähe der Isolierschicht 70 reduziert werden. Abstände von etwa 1 μm bis etwa 5 μm können geeignet sein. Trägerkonzentrationen von mehr als etwa 10¹⁶ cm^–3 sind für die p⁺ Region 68 geeignet. Die Dotierung der Driftschicht 12 und der p⁺ Region 68 wird vorzugsweise so gewählt, dass die Driftschicht 12 durch die eingebauten Potentiale des p⁺/n-Übergangs und des MOS-Gates bei einer Gatevorspannung von null völlig verarmt ist.
6 illustriert eine zweite alternative Ausgestaltung der vorliegenden Erfindung, die eine epitaktisch gebildete Basisregion mit p-Leitfähigkeit des bipolaren Transistors verwendet, wobei die Basisregion als Mesa mit einer Stufe in der Seitenwand der Mesa ausgebildet ist. Wie in 6 zu sehen ist, wird eine Kombination aus Einheitszellen eines Latch-up-freien bipolaren Leistungs-MOS-Transistors 80 illustriert. Eine Einheitszelle der alternativen Ausgestaltung der vorliegenden Erfindung ist zwischen den Linien E-E' und F-F' von 6 illustriert. Durch Spiegeln dieser Einheitszelle um die Linie E-E' und die Linie F-F' können Bauelemente mit mehreren Einheitszellen produziert werden. 6 illustriert einen Teil eines Bauelementes aus mehreren Einheitszellen. Die Fachperson wird verstehen, dass die Einheitszelle der vorliegenden Erfindung auch zur Herstellung eines Bauelementes mit einer einzigen Einheitszelle verwendet werden kann.
Wie in 6 zu sehen ist, beinhaltet der bipolare MOS-Transistor 80 der alternativen Ausgestaltung der vorliegenden Erfindung ein massives Einkristall- Siliziumkarbid-Substrat 10 aus Siliziumkarbid mit n-Leitfähigkeit und eine erste Schicht 12 aus Siliziumkarbid mit n-Leitfähigkeit gemäß Beschreibung in Bezug auf 5.
Auf der ersten Schicht 12 ist eine zweite Schicht 14 zur Erzielung einer p-Typ-Basisschicht gebildet. Die zweite Schicht 14 wird vorzugsweise epitaktisch aufwachsen gelassen und besteht aus Siliziumkarbid mit p-Leitfähigkeit und bildet eine p-Typ-Basisschicht für das Bauelement. Wie in 6 illustriert, wird die epitaktische Schicht 14 so strukturiert, dass eine Mesa 82 mit einer Seitenwand entsteht, die eine Stufe 84 bildet und die zur n^– Schicht 12 verläuft. Die Seitenwand 82 verläuft vorzugsweise so wenig wie möglich in die Schicht 12, aber Tiefen von etwa 0,5 μm können akzeptabel sein. Die Seitenwand der Mesa 82, die von der Stufe 84 zur Driftschicht 12 verläuft, ist vorzugsweise so geneigt, dass die Mesa an ihrer Basis breiter ist als an der Stufe 84. Diese Neigung ist vorzugsweise geringer als 60 Grad, gemessen anhand des Winkels, den die Seitenwand mit der Driftschicht 12 bildet. Die Differenz zwischen der Breite des Gipfels der Mesa 82 und der Breite der Basis der Mesa 82 ist vorzugsweise geringer als etwa 10 μm. Diese Distanz kann jedoch je nach der Dicke der p-Typ-Basisschicht 14 und der ersten Region aus n-Typ-Siliziumkarbid 64 variieren, um die gewünschte Neigung der Seitenwand der Mesa 82 zu erzielen. Ferner wird die Neigung der Seitenwand vom Stufenteil 84 zur Driftschicht 12 vorzugsweise so gewählt, dass sie mit der Implantation von Atomen zusammenwirkt, so dass das Profil der p-Typ-Region 88 entsteht. Die Neigung erleichtert die Implantation der p-Typ-Regionen 88, indem eine Implantation der p-Typ-Atome zugelassen wird, so dass die p-Typ-Region 88 zum Kontaktieren der p-Basisschicht 14 verläuft. Somit sollte die Neigung der Mesa so gewählt werden, dass eine kontinuierliche Region aus implantierten Atomen entsteht, die von der Driftschicht 12 zur Basisschicht 14 verläuft.
Der bipolare MOS-Transistor der in 6 illustrierten Ausgestaltung der vorliegenden Erfindung beinhaltet ebenso eine erste Region aus n-Typ-Siliziumkarbid 64, die auf der p-Typ-Basisschicht 14 neben einer Oberfläche gegenüber der n-Typ-Siliziumkarbid-Driftschicht 12 ausgebildet ist, damit eine Emitterregion für den bipolaren Transistor des bipolaren MOS-Transistors 80 entsteht. Diese erste Region aus n-Typ-Siliziumkarbid 64 wird vorzugsweise so dotiert, dass sie eine höhere Trägerkonzentration hat als die Schicht 12 mit n-Leitfähigkeit, so dass eine erste Region 64 aus n⁺ Siliziumkarbid entsteht. Auf der ersten Region des n-Typ-Siliziumkarbids 64 ist auch ein ohmscher Kontakt ausgebildet, so dass ein Emitterkontakt 28 entsteht.
Eine Isolierschicht 70 ist auf der ersten Schicht 12 neben und beabstandet von der Seitenwand der Mesa 82 ausgebildet. Ein ohmscher Kontakt ist auf der Isolierschicht 70 gebildet, damit ein Gatekontakt 72 für den MOS-Transistor entsteht. Diese Isolatorschicht 70 ist vorzugsweise eine Oxidschicht wie z. B. aus Siliziumdioxid, kann aber auch aus anderen Materialien wie Siliziumnitrid, Aluminiumnitrid oder anderen in der Fachwelt bekannten Isolatormaterialien hergestellt werden.
Der bipolare MOS-Transistor 80 beinhaltet auch eine zweite Region aus n⁺ Siliziumkarbid 86, die in der n-Driftschicht 12 an der Basis der Seitenwand der Mesa 82 ausgebildet ist und von der Seitenwand bis unter einen Gatekontakt 72 des Bauelementes verläuft. Die zweite Region aus n⁺ Siliziumkarbid 86 ist vorzugsweise so dotiert, dass eine Trägerkonzentration entsteht, die höher ist als die der n⁺ Driftschicht 12. Die zweite Region aus n+ Siliziumkarbid 86 ist auch vorzugsweise neben der Oberfläche der Driftschicht 12 ausgebildet, damit ein Kontakt zwischen der zweiten Region aus n⁺ Siliziumkarbid 86 und der leitfähigen Drahtbrücke 92 zugelassen wird.
Es werden auch Regionen aus p-Typ-Siliziumkarbid 88 und 90 in der p-Typ-Basisschicht 14 neben der zweiten Region aus n⁺ Siliziumkarbid 86 und in der p-Typ-Basisschicht 14 an der Stufe 84 in der Mesa 82 ausgebildet.
Die p-Typ-Region aus Siliziumkarbid 88 verläuft in die n-Driftschicht 12 unter der zweiten Region aus n⁺ Siliziumkarbid 86 unter dem Gatekontakt 72. Die p-Typ-Regionen aus Siliziumkarbid 88 und 90 sind vorzugsweise so dotiert, dass eine Trägerkonzentration entsteht, die höher ist als die Trägerkonzentration der p-Typ-Basisschicht 14. Ferner wird die p-Typ-Region aus Siliziumkarbid 90 so gebildet, dass durch die zweite Region aus n⁺ Siliziumkarbid 86 fließende Elektronen in Löcher für die Injektion in die p-Typ-Basisschicht umgewandelt werden. Die p-Typ-Region aus Siliziumkarbid 88 wird so gebildet, dass Feldverdichtung in Verbindung mit dem Gateisolator 70 reduziert wird, um die Sperrspannung des MOS-Transistorteils des bipolaren MOS-Transistors 80 zu erhöhen. Der bipolare MOS-Transistor 80 beinhaltet auch eine leitfähige Drahtbrücke 74, die die zweite Region aus n⁺ Siliziumkarbid 86 elektrisch mit der p-Typ-Region aus Siliziumkarbid 90 verbindet. Die leitfähige Drahtbrücke 74 kann auch die zweite Region aus n⁺ Siliziumkarbid 86 mit der p-Typ-Basisschicht 14 verbinden, um die p-Typ-Region 88 an dasselbe Potential zu legen wie die zweite Region aus n⁺ Siliziumkarbid 86.
Die p-Typ-Basisschicht 14 hat vorzugsweise eine Trägerkonzentration von etwa 10¹⁶ cm^–3 bis etwa 10¹⁸ cm^–3 und eine Dicke von etwa 0,3 μm bis etwa 5 μm. Die zweiten n⁺ Regionen 86 haben vorzugsweise eine Breite von etwa 1 μm bis etwa 5 μm und verlaufen so wenig wie möglich unter dem Gate, aber diese Distanz kann zwischen etwa 0,5 μm und etwa 3 μm liegen. Die zweiten n⁺ Regionen 86 verlaufen auch vorzugsweise bis auf eine Tiefe von etwa 0,1 μm bis etwa 0,5 μm. Trägerkonzentrationen von mehr als etwa 10¹⁸ cm^–3 können für die n⁺ Regionen 86 geeignet sein.
Die p⁺ Regionen 88 und 90 haben vorzugsweise eine Dicke von etwa 0,3 μm bis etwa 2 μm, wobei die Region 88 etwa 3 μm bis etwa 12 μm unter dem Gatekontakt 72 verläuft. Die Distanz, die die p⁺ Region 88 unter dem Gatekontakt verläuft, kann jedoch je nach der jeweiligen Anwendung variieren. Insbesondere kann der Raum zwischen p⁺ Regionen 88 unter dem Gatekontakt so verwendet werden, dass das elektrische Feld in der Nähe der Isolierschicht 70 justiert wird. Wenn der Raum zwischen p⁺ Regionen 88 abnimmt, kann das elektrische Feld in der Nähe der Isolierschicht 70 reduziert werden. Abstände von etwa 1 μm bis etwa 5 μm können geeignet sein. Trägerkonzentrationen von mehr als 10¹⁶ cm^–3 sind für die p⁺ Region 88 und 90 geeignet. Die Dotierung der Driftschicht 12 und der p⁺ Region 88 wird vorzugsweise so gewählt, dass die Driftschicht 12 durch die eingebauten Potentiale des p⁺/n-Übergangs und des MOS-Gate an einer Gatevorspannung von null völlig verarmt ist.
7 illustriert eine dritte alternative Ausgestaltung der vorliegenden Erfindung, die eine epitaktisch gebildete Basisregion mit p-Leitfähigkeit des bipolaren Transistors verwendet, bei dem die Basisregion als Mesa mit einer Stufe in der Seitenwand der Mesa ähnlich wie in 6 ausgebildet ist. Wie in 7 zu sehen, ist eine Kombination aus Einheitszellen eines Latch-up-freien bipolaren Leistungs-MOS-Transistors 200 illustriert. Eine Einheitszelle der alternativen Ausgestaltung der vorliegenden Erfindung ist zwischen den Linien G-G' und H-H' von 7 illustriert. Durch Spiegeln dieser Einheitszelle um die Linie G-G' und die Linie H-H' können Bauelemente mit mehreren Einheitszellen hergestellt werden. 7 illustriert einen Teil eines Bauelementes mit mehreren Einheitszellen. Wie die Fachperson verstehen wird, kann die Einheitszelle der vorliegenden Erfindung auch zur Herstellung eines Bauelementes mit einer einzelnen Einheitszelle verwendet werden.
Gemäß 7 beinhaltet der bipolare MOS-Transistor 200 der alternativen Ausgestaltung der vorliegenden Erfindung ein massives Einkristall-Siliziumkarbid-Substrat 10 aus Siliziumkarbid mit n-Leitfähigkeit und eine erste Schicht 12 aus Siliziumkarbid mit n-Leitfähigkeit, wie mit Bezug auf die 5 und 6 beschrieben wurde.
Auf der ersten Schicht 12 ist eine zweite Schicht 14 zur Bildung einer p-Typ-Basisschicht ausgebildet. Die zweite Schicht 14 wird vorzugsweise epitaktisch aufwachsen gelassen, besteht aus Siliziumkarbid mit p-Leitfähigkeit und bildet eine p-Typ-Basisschicht für das Bauelement. Wie in 7 illustriert, ist eine epitaktische Schicht 14 so strukturiert, dass eine Mesa 282 mit einer Seitenwand entsteht, die eine Stufe 284 bildet und zu einer n^– Schicht 12 verläuft. Die Seitenwand der Mesa 282 verläuft vorzugsweise so wenig wie möglich in die Schicht 12, aber Tiefen von etwa 0,5 μm können akzeptabel sein. Während die Seitenwand der Mesa 282, die von der Stufe 284 zur Driftschicht 12 verläuft, geneigt dargestellt ist, so dass die Mesa an ihrer Basis breiter ist als an der Stufe 284, ist eine solche Neigung in der in 7 illustrierten Ausgestaltung der vorliegenden Erfindung jedoch nicht erforderlich.
Der bipolare MOS-Transistor der in 7 illustrierten Ausgestaltung der vorliegenden Erfindung beinhaltet auch eine erste Region aus n-Typ-Siliziumkarbid 64, die auf der p-Typ-Basisschicht 14 neben einer Fläche gegenüber der n-Typ-Siliziumkarbid-Driftschicht 12 ausgebildet ist, um eine Emitterregion für den bipolaren Transistor des bipolaren MOS-Transistors 200 zu bilden. Diese erste Region aus n-Typ-Siliziumkarbid 64 ist vorzugsweise so dotiert, dass sie eine höhere Trägerkonzentration hat als die Schicht 12 mit n-Leitfähigkeit, so dass eine erste Region 64 aus n⁺ Siliziumkarbid entsteht. Ein ohmscher Kontakt wird auch auf der ersten Region aus n-Typ-Siliziumkarbid 64 ausgebildet, um einen Emitterkontakt 28 zu bilden.
Eine Isolierschicht 70 ist auf der ersten Schicht 12 neben und beabstandet von der Seitenwand der Mesa 82 ausgebildet. Ein ohmscher Kontakt wird auf der Isolierschicht 70 gebildet, so dass ein Gatekontakt 72 für den MOS-Transistor entsteht. Diese Isolierschicht 70 ist vorzugsweise eine Oxidschicht wie z. B. aus Siliziumdioxid, kann aber auch aus anderen Materialien wie z. B. Siliziumnitrid, Aluminiumnitrid oder aus anderen, in der Fachwelt bekannten Isolatormaterialien hergestellt sein.
Der bipolare MOS-Transistor 200 beinhaltet auch eine zweite Region aus n⁺ Siliziumkarbid 206, die in der n⁺ Driftschicht 12 an der Basis der Seitenwand der Mesa 282 ausgebildet ist und von der Seitenwand bis unter einen Gatekontakt 72 des Bauelementes verläuft. Die zweite Region aus n⁺ Siliziumkarbid 206 ist vorzugsweise so dotiert, dass eine Trägerkonzentration entsteht, die höher ist als die der n^– Driftschicht 12. Die zweite Region aus n⁺ Siliziumkarbid 206 wird ebenfalls neben der Oberfläche der Driftschicht 12 ausgebildet, so dass ein Kontakt zwischen der zweiten Region aus n⁺ Siliziumkarbid 206 und der leitfähigen Drahtbrücke 92 entstehen kann.
Regionen aus p-Typ-Siliziumkarbid 208 und 90 sind ebenfalls in der p-Typ-Basisschicht 14 neben der zweiten Region aus n⁺ Siliziumkarbid 206 und in der p-Typ-Basisschicht 14 an der Stufe 284 in der Mesa 282 ausgebildet. Die p-Typ-Region aus Siliziumkarbid 208 verläuft in die n-Typ-Driftschicht 12 unter der zweiten Region aus n⁺ Siliziumkarbid 206 und unter dem Gatekontakt 72. Die p-Typ-Regionen aus Siliziumkarbid 208 und 90 sind vorzugsweise so dotiert, dass eine Trägerkonzentration entsteht, die höher ist als die Trägerkonzentration der p-Typ-Basisschicht 14. Ferner wird die p-Typ-Region aus Siliziumkarbid 90 so gebildet, dass durch die zweite Region aus n⁺ Siliziumkarbid 206 fließende Elektronen in Löcher für die Injektion in die P-Typ-Basisschicht umgewandelt werden. Die p-Typ-Region aus Siliziumkarbid 208 wird so gebildet, dass Feldverdichtung in Verbindung mit dem Gateisolator 70 reduziert wird, um dadurch die Sperrspannung des MOS-Transistorteils des bipolaren MOS-Transistors 200 zu erhöhen.
Der bipolare MOS-Transistor 200 beinhaltet auch eine leitfähige Drahtbrücke 92, die die zweite Region aus n⁺ Siliziumkarbid 206 elektrisch mit der p-Typ-Region aus Siliziumkarbid 90 verbindet. Die leitfähige Drahtbrücke 92 wird vorzugsweise auf einer Isolierschicht 210 gebildet, die an der Seitenwand der Mesa 282 ausgebildet wird und bis zum Stufenteil 284 der Mesa 282 verläuft. Diese Isolierschicht 210 kann eine Oxidschicht sein. Die leitfähige Drahtbrücke 74 kann auch die zweite Region aus n⁺ Siliziumkarbid 206 mit der p-Typ-Region 208 verbinden, so dass die p-Typ-Region 208 auf demselben Potential ist wie die zweite Region aus n⁺ Siliziumkarbid 206. Wie in 7 illustriert, verläuft die p-Typ-Region 208 vorzugsweise zur freigelegten Oberfläche der Driftschicht 12, so dass ein Kontakt zwischen der p-Typ-Region 208, der n-Typ-Region 206 und der p-Typ-Region 90 erzeugt werden kann. Somit kann die p-Typ-Region 208 so ausgebildet werden, dass sie in einer Region in der Nähe der Basis der Mesa 282 frei liegt und sich nicht unter die Mesa 282 zu erstrecken braucht. Um die Menge an von dem Bauelement benötigter Fläche zu reduzieren, wird die Distanz, um die die p-Typ-Region 208 an der Basis der Mesa 282 vorbei verläuft, vorzugsweise minimal gehalten, damit die oben beschriebenen Verbindungen möglich sind.
Die p-Typ-Basisschicht 14 hat vorzugsweise eine Trägerkonzentration von etwa 10¹⁶ cm^–3 bis etwa 10¹⁸ cm^–3 und eine Dicke von etwa 0,3 μm bis etwa 5 μm. Die zweiten n⁺ Regionen 206 haben vorzugsweise eine Breite von etwa 1 μm bie etwa 5 μm und verlaufen so wenig wie möglich unter dem Gate, aber diese Distanz kann zwischen etwa 0,5 μm und etwa 3 μm liegen. Die zweiten n⁺ Regionen 206 verlaufen ebenso vorzugsweise bis auf eine Tiefe von etwa 0,1 μm bis etwa 0,5 μm. Trägerkonzentrationen von mehr als etwa 10¹⁸ cm^–3 können für die n⁺ Regionen 206 geeignet sein.
Die p⁺ Regionen 208 und 90 haben vorzugsweise eine Dicke von etwa 0,3 μm bis etwa 2 μm, wobei sich die Region 208 μm etwa 3 μm bis etwa 12 μm unter dem Gatekontakt 72 erstreckt. Die Distanz, um die die p⁺ Region 208 unter dem Gatekontakt verläuft, kann jedoch je nach der jeweiligen Anwendung variieren. Insbesondere kann der Raum zwischen p⁺ Regionen 208 unter einem Gatekontakt so verwendet werden, dass das elektrische Feld in der Nähe der Isolierschicht 70 eingestellt wird. Mit abnehmendem Raum zwischen den p⁺ Regionen 208 kann das elektrische Feld in der Nähe der Isolierschicht 70 reduziert werden. Abstände von etwa 1 μm bis etwa 5 μm können geeignet sein. Trägerkonzentrationen von mehr als 10¹⁶ cm^–3 sind für die p⁺ Region 208 und 90 geeignet. Vorzugsweise wird die Dotierung der Driftschicht 12 und der p⁺ Region 208 so gewählt, dass die Driftschicht 12 durch die eingebauten Potentiale des p⁺/n-Übergangs und des MOS-Gate bei einer Gatevorspannung von null völlig verarmt ist.
Der Betrieb der Ausgestaltungen von 5, 6 oder 7 ist dem der mit Bezug auf die 2 und 3 beschriebenen Bauelemente ähnlich. Beide Bauelemente bilden ein Siliziumkarbidbauelement, das bipolare Leitung mit MOS-Torsteuerung kombiniert. Ferner verwenden diese alternativen Ausgestaltungen auch ein n-Typ-Siliziumkarbid-Substrat, das eine Referenzierung der Gatespannung auf den Emitter des Bauelementes zulässt. Diese Bauelemente haben auch erhöhte Durchbruchspannungen, da die implantierten p-Typ-Regionen in der Driftschicht zum Reduzieren des elektrischen Feldes am Gateisolator des MOS-Bauelementes dienen. Ferner kann, da die MOS-Bauelemente der alternativen Ausgestaltungen Anreicherungsbauelemente sind, die Elektronenanreicherungsschichtmobilität von Siliziumkarbid ausgenutzt werden. Somit können Elektronenanreicherungsschichtmobilitäten von etwa dem 20fachen der Inversionsschichtträgermobilitäten erzielt werden. Dies kann einen niedrigeren Durchlassspannungsabfall im MOS-Bauelement ergeben.
Das Einschalten der Bauelemente gemäß der vorliegenden Erfindung erfolgt durch Anlegen einer positiven Vorspannung an den Kollektor 30 (etwa 3–10 V) und einer positiven Vorspannung an das Gate 72 (etwa 15–40 V), während der Emitter 28 auf Massepotential gehalten wird. Die Source des nMOSFET 66, 86 und 206 floatet im Sperrzustand und liegt beim Betrieb bei etwa 3 V (de Durchlassvorspannungsabfall von Siliziumkarbid für einen p-n-Übergang) über der Emitterspannung. Eine positive Vorspannung am Gate 72 ermöglicht das Einschalten des nMOSFET. Die Gatespannung (V_g) für ein Einschalten des Bauelementes beträgt 15V + V_t + 3V, wobei V_t die Schwellenspannung für das MOS-Bauelement ist. Eine positive Vorspannung des Gate in Bezug auf die Source ergibt einen Pfad für den Fluss von Elektronen vom Kollektor zur Basis des npn-Transistors, wodurch der Emitter-Basis-Übergang in Durchlassrichtung vorgespannt wird. Das Bauelement erzielt einen Betrieb mit hoher Stromdichte durch die Injektion von Minoritätsträgern in die schwach dotierte Driftregion durch das Einschalten des npn-Transistors. Somit erzielt dieses Bauelement eine hohe Stromdichte mit relativ niedrigem Durchlassspannungsabfall. Der Basisstrom zum npn-Transistor ist durch den Sättigungsstrom des MOS-Transistors begrenzt, der wiederum in Sättigungsstromcharakteristiken des LMBT resultiert. Eine höhere Gatespannung ermöglicht einen höheren Basisstrom in den npn-Transistor und somit einen höheren Sättigungsstrom des LMBT.
Das Bauelement wird dann in Vorwärtsrichtung sperrend, wenn das Gatepotential gleich dem Emitterpotential gemacht wird. Dadurch wird der nMOSFET abgeschaltet, wodurch der Basisstrom des npn-Transistors auf null reduziert wird. Nachdem die Minoritätsträger des npn-Transistors mit ihrer charakteristischen Lebensdauer abgebaut werden, führt das Bauelement keinen Strom mehr und kann eine erhebliche Kollektorspannung aushalten. Diese Spannung wird durch den Übergang von p-Basis 14 zur n^– Driftregion 12 und den Übergang p⁺ Puffer/Gateoxid-n^– Driftregion unterstützt. Die p⁺ Regionen 68, 88 und 208 verhindern hohe elektrische Felder im Gatedielektrikum im Vorwärts-Sperrbetrieb des Bauelementes.
Der Herstellungsprozess des Bauelementes von 6 ist in den 7A bis 7H illustriert. Wie die Fachperson angesichts der obigen Erörterung verstehen wird, ist der Herstellungsprozess für das Bauelement von 5 ähnlich dem Herstellungsprozess für das Bauelement von 6, wobei der Hauptunterschied in der Bildung von Mesa und entsprechenden Implantationen liegt. Ferner ist auch der Herstellungsprozess für das Bauelement von 7 ähnlich, wobei der Hauptunterschied der Maskierungsort für die n-Typ- und die p-Typ-Regionen ist.
Bei der Herstellung der Bauelemente der 5, 6 und 7, wie in 8A illustriert, wird eine dicke n-Typ-Schicht 12 unter Anwendung eines epitaktischen Wachstumsprozesses auf dem n⁺ Substrat 10 aufwachsen gelassen, wie z. B. der, der im US-Patent Nr. 4,912,064 beschrieben wird, dessen Offenbarung hier in seiner Gesamtheit durch Bezugnahme eingeschlossen ist. Wie oben erörtert, kann alternativ ein n^– Substrat und eine n⁺ Implantation zur Herstellung der n⁺ Schicht 10 und der n^– Schicht 12 durchgeführt werden. Wie in 8B illustriert, wird eine zweite p-Typ-Schicht 14 epitaktisch auf der ersten epitaktischen n-Typ-Schicht 12 aufwachsen gelassen. Die n⁺ Region 64 wird dann auf der p-Typ-Schicht 14 ausgebildet. Die n⁺ Region 64 wird durch Ionenimplantation oder durch epitaktisches Wachstum ausgebildet.
8C illustriert den ersten Schritt bei der Bildung einer Mesa, bei dem eine Maske 100 auf der n-Typ-Region 64 ausgebildet wird. Die Maske 100 erhält eine Breite, die dem breitesten Maß des Gipfelteils der Mesa entspricht. Die n-Typ-Region 64, die p-Typ-Schicht 14 und die Maske 100 werden dann zur Bildung des Gipfelteils der Mesa 82 geätzt. Die Maske 100 wird vorzugsweise aus einem Material gebildet, das sich mit einer Rate ätzen lässt, die der Ätzrate der Siliziumkarbidregionen ähnlich ist. So entsteht eine geneigte Seitenwand, wenn die Maske 100 zurückgeätzt wird, um Teile des Siliziumkarbids freizulegen. Wie die Fachperson verstehen wird, kann die Maske 100 aus einem Fotoresist gebildet werden, das dann selektiv erhitzt wird, um den gewünschten Ätzwiderstand zu erzielen. Wenn die Maske 100 beispielsweise mit derselben Rate geätzt wird wie das Siliziumkarbid, dann entsteht eine geneigte Seitenwand von etwa 45 Grad. Die geneigten Seitenwände können unter Anwendung reaktiver Ionenätztechniken geätzt werden, die im US-Patent Nr. 4,981,551 beschrieben sind, dessen Offenbarung hier in ihrer Gesamtheit durch Bezugnahme eingeschlossen ist.
8D illustriert die Bildung einer zweiten Maske 102 auf der ersten Mesa, die vom Ätzen der maskierten Region von 8C resultiert. Wie bei der Maske 100 von 8C, so ist auch die Maske 102 von 8D so bemessen, dass die maximale Breite der Basis der Mesa 82 definiert wird und der Stufenteil 84 entsteht. Die Konstruktion von 8D wird dann so geätzt, dass die Mesa 82 vervollständigt wird, wenn die Maske 102 weggeätzt und durch die p-Typ-Schicht 14 zur Driftschicht 12 geätzt wird. Wie bei der Maske 100, so kann auch die Maske 102 ein Fotoresist sein, wobei die Rate, mit der das Fotoresist in Bezug auf die Rate geätzt wird, mit der Siliziumkarbid gesteuert wird, so dass eine geneigte Seitenwand zur Mesa 82 entsteht.
Wie in 8E illustriert, können die p-Typ-Regionen 88 und 90 durch Ionenimplantation unter Verwendung einer dritten Maske 104 gebildet werden. Die Maske 104 wird dann vorzugsweise so gebildet, dass die p-Typ-Region 88 unter dem Gate des Bauelementes positioniert wird, und so, dass die p-Typ-Region 88 zur p-Typ-Schicht 14 verläuft. Die Maske 104 wird auch vorzugsweise so gebildet, dass sich die p-Typ-Region 90 am Stufenteil 84 der Mesa 82 befindet. Die implantierten p⁺ Regionen 88 und 90 können mit einer Methode gebildet werden, wie sie im US-Patent Nr. 5,087,576 beschrieben wird, dessen Offenbarung hier in ihrer Gesamtheit durch Bezugnahme eingeschlossen ist.
Nach der Bildung der p-Typ-Regionen 88 und 90, wie in 8F gezeigt, wird die Maske 104 entfernt und eine vierte Maske 106 zur Bildung der n-Typ-Regionen 86 ausgebildet. Die Maske 106 wird vorzugsweise so gebildet, dass die n-Typ-Regionen 86 so positioniert werden, dass sie von der p-Typ-Region zum Gate des Bauelementes verlaufen.
Die n-Typ-Regionen 86 werden dann durch Ionenimplantation mit der Maske 106 gebildet. Nach dem Bilden der n-Typ-Regionen 86 und der p-Typ-Regionen 88 und 90 wird die Konstruktion getempert, vorzugsweise bei einer Temperatur von über etwa 1500°C, um die implantierten Ionen zu aktivieren.
Nach dem Tempern kann das Bauelement durch Ätzen einer Isolationsmesa um das Bauelement am Rand abgeschlossen werden. Die Isolationsmesa (nicht dargestellt) kann durch die zweite Schicht 14 und die erste Schicht 12 in das Substrat 10 verlaufen. Alternativ kann die Isolationsmesa durch die zweite Schicht 14 in die erste Schicht 12 verlaufen. In einem solchen Fall können Ionen in der freigelegten n^– Schicht 12 bis auf eine Tiefe von etwa 100 P. bis etwa 5 μm und bis auf eine Distanz von etwa 5 μm bis etwa 500 μm vom Rand der Isolationsmesa implantiert werden. Trägerkonzentrationen von etwa 5 × 10¹⁵ cm^–3 bis etwa 1 × 10¹⁷ cm^–3 können zur Bildung einer schwach dotierten p-Typ-Region um die Isolationsmesa gebildet werden.
Nach dem Bilden der Mesa 82 und den n-Typ- und p-Typ-Regionen 86, 88 und 90 wird eine Isolator/Oxid-Schicht 70 auf der epitaktischen Struktur wie in 8G illustriert gebildet. Für die Isolator/Oxid-Schicht 70 wird vorzugsweise entweder ein thermischer Oxidationsprozess wie der verwendet, der in der gemeinsam übertragenen US-Patentanmeldung mit der Seriennummer 08/554,319 mit dem Titel "Process For Reducing Defects in Oxide Layers in Silicon Carbide" beschrieben ist, deren Offenbarung hier in ihrer Gesamtheit durch Bezugnahme eingeschlossen ist, oder ein Oxidauftragsprozess wie der, der im US-Patent Nr. 5,459,107 und in der US-Patentanmeldung mit der Seriennummer 08/554,319 beschrieben ist, deren Offenbarungen hier in ihrer Gesamtheit durch Bezugnahme eingeschlossen sind. Wenn der thermische Oxidationsprozess angewendet wird, dann besteht die bevorzugte Ausgestaltung darin, Wafer mit Kohlenstoffoberfläche wie die zu verwenden, die im US-Patent Nr. 5,506,421 beschrieben sind, dessen Offenbarung hier in ihrer Gesamtheit durch Bezugnahme eingeschlossen ist.
Nach der Bildung der Isolator/Oxid-Schicht 70 wird dann die Schicht zur Herstellung von Öffnungen zur Bildung der leitfähigen Drahtbrücke 92, des Gatekontakts 72 und des Emitterkontakts 28 geätzt. Die Bildung von Kontakten für das vorliegende Bauelement ist in 8H illustriert. Der Gatekontakt kann durch Auftragen einer leitfähigen Schicht auf die Isolator/Oxid-Schicht 70 und anschließendes Strukturieren dieser leitfähigen Schicht gebildet werden. Wie in 8H illustriert, kann das Gatematerial 72, vorzugsweise Molybdän, auf die Isolierschicht 70 aufgetragen und so strukturiert werden, dass sie über einen Teil der n-Typ-Region 86 verläuft. Der Emitterkontakt 28 und die optionale leitfähige Drahtbrücke 34 können gleichzeitig durch Ausbilden von Öffnungen in der Isolierschicht 70 und anschließendes Auftragen von Nickel oder anderer geeigneter Kontaktmaterialien auf die freigelegten Teile der Schichten 14 und 12 gebildet werden. Schließlich wird ein Kollektorkontakt 30 auf der freigelegten Seite des Substrats durch Auftragen von Nickel oder eines anderen geeigneten Kontaktmaterials gebildet.
In jeder der oben mit Bezug auf die 5 bis 8H beschriebenen Ausgestaltungen können das Substrat und die Schichten aus Siliziumkarbid gebildet werden, das aus der Siliziumkarbidgruppe 6H, 4H, 15R oder 3C ausgewählt wurde, aber Siliziumkarbid 4H wird für jedes der oben beschriebenen Bauelemente bevorzugt. Zu bevorzugten Metallen für ohmsche Kontakte gehören Nickel, Tantalsilizid und Platin. Ferner können Aluminium/Titan-Kontakte zur Bildung der ohmschen Kontakte der vorliegenden Erfindung verwendet werden. Während diese besonderen Metalle beschrieben wurden, können beliebige andere, der Fachperson bekannte Metalle verwendet werden, die ohmsche Kontakte mit Siliziumkarbid bilden.
Mit Bezug auf die Trägerkonzentrationen oder Dotierungsniveaus der epitaktischen Schichten und implantierten Regionen der oben beschriebenen Bauelemente, sollten die Regionen mit Leitfähigkeit p⁺ oder n⁺ und die epitaktischen Schichten so stark wie möglich dotiert werden, ohne dass zu starke Herstellungsdefekte entstehen. Geeignete Dotierungsmittel für die Herstellung der p-Typ-Regionen sind u. a. Aluminium, Bor und Gallium. Geeignete Dotierungsmittel für die Herstellung der n-Typ-Regionen sind u. a. Stickstoff und Phosphor. Aluminium ist das bevorzugte Dotierungsmittel für die p⁺ Regionen und es wird bevorzugt, dass Aluminium mit Hochtemperatur-Ionenimplantation wie oben beschrieben und unter Anwendung von Temperaturen zwischen etwa 1000°C und etwa 1500°C und vorzugsweise von über etwa 1500°C in die p⁺ Regionen implantiert wird. Trägerkonzentrationen von bis zu etwa 3 × 10¹⁷ cm^–3 sind für epitaktische n-Schichten geeignet, aber Trägerkonzentrationen von etwa 3 × 10¹⁶ cm^–3 oder weniger werden bevorzugt.
Die Fachperson wird verstehen, dass die Dicke der epitaktischen Schichten 12 und 14 von den gewünschten Betriebscharakteristiken des Bauelementes abhängen. Ferner werden diese Betriebscharakteristiken durch die Anzahl der verwendeten Einheitszellen sowie durch die Geometrie der Einheitszellen in einem Bauelement mit mehreren Zellen beeinflusst. Die Breite des Gate ist ebenfalls von den gewünschten Betriebscharakteristiken des Bauelementes, der Anzahl der zum Erzielen dieser Betriebscharakteristiken verwendeten Einheitszellen sowie von der für die Einheitszelle selbst verwendeten Geometrie abhängig.
In den Zeichnungen und in der Spezifikation wurden typische bevorzugte Ausgestaltungen der Erfindung offenbart, und obwohl spezifische Begriffe verwendet wurden, sind diese nur in einem allgemeinen und beschreibenden Sinne und nicht als Begrenzung zu verstehen, und der Umfang der Erfindung ist in den folgenden Ansprüchen dargelegt.

Claims

Bipolarer MOS-Transistor, der aufweist: ein n-Typ Halbleitersubstrat (1), eine n-Typ Halbleiterdriftschicht (12), die dem besagten n-Typ Leiffähigkeitssubstrat benachbart ist und eine geringere Trägerkonzentration hat als diejenige des Substrats, eine p-Typ Halbleiterbasisschicht (14) auf der n-Typ Driftschicht, zumindest eine erste n-Typ Region (18) in der p-Typ Basisschicht, wobei die zumindest eine n-Typ Region (18) einen Gategraben (16) hat, der sich durch die erste n-Typ Region (18) und die Basisschicht (14) bis zu der Driftschicht (12) erstreckt, so daß die n-Typ Region (18) einen Teil bzw. einen Abschnitt der Seitenwand des Gategrabens (16) bildet, eine isolierende Schicht (24) an dem Boden und den Seitenwänden des Gategrabens (16), einen Gatekontakt (26) auf der isolierenden Schicht, zumindest eine zweite Leiffähigkeitsregion (20) vom n-Typ in der Basisschicht und beabstandet zu und benachbart von dem (den) Gategraben (16) angeordnet, einen Emitterkontakt (28) auf der zweiten Region (20) vom n-Typ und einen Kollektorkontakt (30) auf einer Oberfläche des Substrats entgegengesetzt zu der Driftschicht (12) und dadurch gekennzeichnet, daß die Basisschicht (14), die Driftschicht (12) und die Regionen (18, 20) aus Siliziumkarbid gebildet sind und das Substrat (10) aus einem massiven Einkristall aus Siliziumkarbid gebildet ist und die Basisschicht (14) zumindest eine Region (22) vom p-Typ in sich aufweist, die zwischen der oder jeder ersten Region (18) vom n-Typ und der benachbarten zweiten Region (20) vom n-Typ angeordnet ist, wobei die Region (22) vom p-Typ eine Trägerkonzentration größer als die Trägerkonzentration der p-Typ Basisschicht (14) hat und derart ausgebildet ist, so daß sie Elektronen, die durch die erste(n) n-Typ Region(en) fließen, in Löcher umwandelt für die Injektion in die p-Typ Basisschicht.
Transistor nach Anspruch 1, der in der n-Typ Driftregion aus Siliziumkarbid an dem Boden des Gategrabens (16) eine Region (32) vom p-Typ enthält mit einer Trägerkonzentration größer als die Trägerkonzentration der p-Typ Basisschicht (14).
Transistor nach Anspruch 1 oder 2, wobei die p-Typ Region (22) mit der ersten n-Typ Region (18) einen p-n-Übergang bildet, um eine Tunneldiode zur Verfügung zu stellen.
Transistor nach Anspruch 1, 2 oder 3, die eine leitfähige Drahtbrücke (34) zwischen der ersten Region (18) vom n-Typ und der Region (32) vom p-Typ aufweist, um eine elektrische Verbindung zwischen der Region vom p-Typ und der ersten Region vom n-Typ zur Verfügung zu stellen.
Bipolarer MOS-Transistor, der aufweist: ein Halbleitersubstrat (10) vom n-Typ, eine Halbleiterdriftschicht (12) vom n-Typ, die neben dem Substrat vom n-Typ angeordnet ist und eine Trägerkonzentration hat, die geringer als diejenige des Substrats (10) vom n-Typ ist, eine isolierende Schicht (70), die auf der Driftschicht (12) vom n-Typ gebildet ist, einen Kollektorkontakt (30) auf einer Oberfläche des Substrats entgegengesetzt zu der Driftschicht, zumindest einen Gatekontakt (72), eine halbleitende Basisschicht (14) vom p-Typ, die auf der Driftschicht (12) vom n-Typ gebildet ist, eine erste Region (64) vom n-Typ, die in der Basisschicht (14) vom p-Typ gebildet ist, benachbart einer Oberfläche entgegengesetzt zu der Driftschicht (12) vom n-Typ, ein Emitterkontakt (28) auf der ersten Region vom n-Typ, zumindest eine erste Region (90) vom p-Typ in der Basisschicht (14), dadurch gekennzeichnet, daß die Basisschicht (14), die Driftschicht (12) und die Bereiche bzw. Regionen (64, 90) aus Siliziumkarbid gebildet sind und das Substrat (10) aus massivem Einkristall aus Siliziumkarbid gebildet ist, wobei die erste Region vom p-Typ oder alle ersten Regionen vom p-Typ eine Trägerkonzentration haben, die größer als die Trägerkonzentration der Basisschicht (14) ist und derart ausgebildet ist, daß sie Elektronen, die durch die erste Region (64) vom n-Typ fließen, in Löcher umwandelt für die Injektion in die Basisschicht (12) vom p-Typ, die Basisschicht (14) vom p-Typ in Form eines Mesa bzw. Tafelbergs gebildet ist mit zumindest einer Seitenwand, die sich durch die Basisschicht (14) vom p-Typ und bis zu der Driftschicht (12) vom n-Typ erstreckt, zumindest eine zweite Leitfähigkeitsregion (66, 86, 206) vom n-Typ aus Siliziumkarbid in der Driftschicht (12) vom p-Typ gebildet ist, benachbart zu der Seitenwand (zu den Seitenwänden) des Mesa bzw. Tafelbergs, wobei die zweite Leitfähigkeitsregion vom n-Typ eine höhere Trägerkonzentration hat, als diejenige der Driftschicht (14), und die isolierende Schicht (70) benachbart zu und beabstandet von der Seitenwand (zu den Seitenwänden) und dem Gatekontakt (den Gatekontakten) (72) auf der isolierenden Schicht sich über einen Abschnitt der zweiten Regionen) vom n-Typ (66, 86, 206) erstreckt.
Transistor nach Anspruch 5, der zumindest unterhalb der zweiten Leitfähigkeitsregion(en) (86) vom n-Typ und unter dem Kontakt (den Kontakten) einen zweiten Bereich (88) vom p-Typ beinhaltet aus Siliziumkarbid, der benachbart zu der zweiten Leittähigkeitsregion (der zweiten Leiffähigkeitsregionen) (66, 86, 206) ausgebildet ist und sich in die Driftschicht (12) vom n-Typ erstreckt, wobei der erste und zweite Bereich (90, 88) vom p-Typ elektrisch verbunden sind und der zweite Bereich (die zweiten Bereiche) (88) vom p-Typ eine Trägerkonzentration haben, die größer als die Trägerkonzentration der Basisschicht (14) vom p-Typ ist.
Transistor nach Anspruch 6, wobei die ersten und zweiten Bereiche oder jeder erste oder zweite Bereich (90, 88) aus p-Typ-Siliziumkarbid eine kontinuierliche Region aus p-Typ-Siliziumkarbid aufweist, die in der Basisschicht (14) ausgebildet ist, benachbart zu der Seitenwand oder zu jeder Seitenwand des Mesa und zu der oder jeder zweiten Leiffähigkeitsregion (86) vom n-Typ und die sich in und unter den oder jeden Gatekontakt (72) erstrecken.
Transistor nach Anspruch 5, 6 oder 7, der zumindest eine leitfähige Drahtbrücke (74, 92) aufweist, die an der Basis der Seitenwand (der Seitenwände) gebildet ist, so daß die zweite Leitfähigkeitsregion(en) (66, 86, 206) vom n-Typ mit der ersten Region (den ersten Regionen) vom p-Typ verbunden werden.
Transistor nach einem der Ansprüche 4 bis 8, wobei die Seitenwand oder jede Seitenwand eine Steigung von weniger als etwa 60° hat.
Transistor nach einem der Ansprüche 5 bis 9, wobei die Steigung der Seitenwand oder jeder Seitenwand ausgewählt wird, so daß die zweite Region (die zweiten Regionen) vom p-Typ (66, 86, 206) aus Siliziumkarbid erzeugt werden, wenn Ionen vom p-Typ bei einer vorbestimmten Tiefe in der Driftschicht implantiert sind.
Transistor nach einem der Ansprüche 5 bis 9, wobei zwei Seitenwände vorgesehen sind, um eine Stufe (84, 284) in der Seitenwand (den Seitenwänden) von dem Mesa bzw. Tafelbergzur Verfügung zu stellen, wobei die oder jede erste Region (90) vom p-Typ in der Basisschicht vom p-Typ benachbart zu der Stufe gebildet wird.
Transistor nach Anspruch 11 und abhängig von Anspruch 6 und 8, wobei die oder jede zweite Region (86, 206) vom p-Typ derart gebildet wird, daß sie an einer Oberfläche der Driftschicht (12) frei liegt und wobei der leitfähige Drahtbügel (die leitfähigen Drahtbügel) (74, 92) die erste Region (die ersten Regionen) (90) vom p-Typ mit der zweiten Region (den zweiten Regionen) (88) vom p-Typ und der zweiten Region (den zweiten Regionen) (66, 86, 206) vom n-Typ elektrisch verbinden.
Transistor nach Anspruch 12, der weiterhin zumindest eine isolierende Schicht (210) aufweist, die an der Seitenwand (an den Seitenwänden) des Mesa bzw. Tafelbergs zwischen der Driftschicht (12) und der Stufe gebildet werden und sich auf die Stufe erstrecken und wobei der leitfähige Drahtbügel oder jeder leitfähige Drahtbügel (74. 92) auf der oder jeder isolierenden Schicht gebildet wird.
Transistor nach Anspruch 6 oder irgendeinem hiervon abhängigen Anspruch, wobei sich die zweite Region vom p-Typ von etwa 3 μm bis etwa 12 μm unter dem Gatekontakt (den Gatekontakten) erstreckt (erstrecken).
Transistor nach einem der Ansprüche 5 bis 14, wobei sich die zweite(n) Leitfähigkeitsregion(en) vom n-Typ in eine Tiefe von etwa 0,3 μm bis etwa 5 μm in die Schicht vom n-Typ erstreckt.
Transistor nach einem der Ansprüche 1 bis 15, wobei die Basisschicht (14) vom p-Typ eine Dicke von etwa 0,3 μm bis etwa 5 μm hat.
Transistor nach einem der Ansprüche 1 bis 16, wobei die Driftschicht (12) vom n-Typ eine Dicke von etwa 3 μm bis etwa 500 μm hat.
Transistor nach einem der Ansprüche 1 bis 17, wobei die Driftschicht (12) vom n-Typ eine Trägerkonzentration von etwa 10¹² bis etwa 10¹⁷ cm^–3 hat.
Transistor nach einem der Ansprüche 1 bis 18, wobei die Basisschicht (14) vom p-Typ eine Trägerkonzentration von etwa 10¹⁶ bis etwa 10¹⁸ cm^–3 hat.
Transistor nach einem der vorherigen Ansprüche, wobei die Basisschicht (14) vom p-Typ aus epitaktischem Siliziumkarbid gebildet wird.
Verfahren zum Bilden eines bipolaren MOS-Transistors, das aufweist: Bilden einer Driftschicht (12) vom n-Typ auf einem leitfähigen Substrat (10) vom n-Typ, wobei die Driftschicht vom n-Typ eine Trägerkonzentration hat, die geringer ist als die Trägerkonzentration des Substrats (10), Bilden einer Basisschicht (14) vom p-Typ auf der Driftschicht (12) vom n-Typ, Bilden zumindest eines ersten Bereichs (18) vom n-Typ in der Basisschicht (14) vom p-Typ, Bilden eines Gategrabens (16), der sich durch den zumindest einen ersten Bereich (18) und durch die Basisschicht (14) bis hin zu der Driftschicht (12) erstreckt, so daß ein Teil des Bereichs vom n-Typ einen Abschnitt der Seitenwand des Gategrabens (16) bildet, Ausbilden einer isolierenden Schicht (24), die an dem Boden und den Seitenwänden des Gategrabens (16) gebildet wird, Ausbilden zumindest eines zweiten Leitfähigkeitsbereichs (20) vom n-Typ, der in der Basisschicht (14) benachbart zu dem Gategraben (16) angeordnet ist, Ausbilden eines Emitterkontakts (28), der auf dem zweiten Bereich (20) vom n-Typ gebildet wird, Ausbilden eines Gatekontakts (26), der auf der isolierenden Schicht gebildet wird, Ausbilden eines Kollektorkontakts (30), der auf einer Oberfläche des Substrats (10) entgegengesetzt zu der Driftschicht (12) gebildet wird, dadurch gekennzeichnet, daß die Basisschicht (14), die Driftschicht (12) und die Bereiche (18, 20) aus Siliziumkarbid gebildet werden und das Substrat (10) aus einem Siliziumkarbideinkristall gebildet wird und Ausbilden zumindest eines Bereichs (22) vom p-Typ, der in der Basisschicht (14) gebildet wird und zwischen dem oder jedem ersten Bereich (18) vom n-Typ und dem oder jedem zweiten Bereich (20) vom n-Typ angeordnet wird, wobei der p-Typ Bereich eine Trägerkonzentration hat, die größer ist als die Trägerkonzentration der Basisschicht (14) vom p-Typ und derart ausgebildet ist, daß sie Elektronen, die durch den ersten Bereich (18) vom n-Typ fließen, in Löcher umwandelt für die Injektion in die Basisschicht (14) vom p-Typ.
Verfahren nach Anspruch 21, das den Schritt aufweist: Ausbilden eines Bereichs (32) vom p-Typ aus Siliziumkarbid, der in der Siliziumkarbiddriftschicht (12) vom n-Typ an dem Boden des Gategrabens (16) ausgebildet ist und eine Trägerkonzentration hat, die größer ist als die Trägerkonzentration der Basisschicht (14) vom p-Typ.
Verfahren nach Anspruch 21 oder 22, wobei der Schritt des Bildens einer Region (22) vom p-Typ in der Basisschicht (14) den Schritt des Bildens eines Bereichs (22) vom p-Typ beinhaltet, der einen p-n-Übergang mit dem Bereich (18) vom n-Typ bildet, um eine Tunneldiode zur Verfügung zu stellen.
Verfahren nach Anspruch 21, das den Schritt aufweist: Ausbilden einer leitfähigen Drahtbrücke (34) zwischen dem ersten Bereich (18) vom n-Typ und dem Bereich (22) vom p-Typ, um eine elektrische Verbindung zwischen dem Bereich vom p-Typ und dem ersten Bereich vom n-Typ zur Verfügung zu stellen.
Verfahren nach Anspruch 21, das den Schritt aufweist des Bildens einer Mehrzahl von Transistoren nach den Ansprüchen 1 oder 5, um eine Mehrzahl von elektrisch parallelen MOS-Bipolartransistoren mit Gate zur Verfügung zu stellen.
Verfahren nach Anspruch 21, wobei der Schritt des Ausbildens einer Siliziumkarbiddriftschicht (12) vom n-Typ auf einem leitfähigen Sbstrat aus einem massiven Siliziumeinkristall (10) vom n-Typ den Schritt des Implantierens von Ionen in ein Siliziumkarbidsubstrat (10) aufweist, so daß ein Bereich mit höherer Trägerkonzentration in dem Substrat (10) und eine Driftschicht (12) in dem Substrat zur Verfügung gestellt wird.
Verfahren zur Herstellung eines bipolaren MOS-Transistors mit Gate, das die Schritte aufweist: Ausbilden einer Siliziumkarbiddriftschicht (12) vom n-Typ auf einem Substrat aus massivem einkristallinen Siliziumkarbid (10), Ausbilden einer Siliziumkarbidbasisschicht (14) vom p-Typ auf der Siliziumkarbiddriftschicht (12) vom n-Typ, Implantieren von Ionen durch eine erste Maske, so daß Bereiche (18, 20) vom n-Typ aus Siliziumkarbid in der Basisschicht (14) gebildet werden, um eine Emitterregion (20) und eine Drainregion (18) zur Verfügung zu stellen, Implantieren von Ionen durch eine zweite Maske, um einen Bereich (22) vom p-Typ aus Siliziumkarbid benachbart zu der Source-Region zu bilden, Ätzen eines Grabens (16) durch einen Bereich bzw. einen Abschnitt des n-Typ Source-Bereichs (18) und durch die Basisschicht (14) und in die Driftschicht (12), um einen Gategraben (16) zur Verfügung zu stellen, Ausbilden einer isolierenden Schicht (24) auf freiliegenden Oberflächen der Basisschicht (14) und des Grabens (16), Ausbilden und Ausformen eines Ohm'schen Kontakts (26) in dem Graben (16) und auf der Basisschicht (14), um einen Gatekontakt (26) zur Verfügung zu stellen, Entfernen eines Abschnitts bzw. Teils der isolierenden Schicht, um die Emitterregion (20), die in der Basisschicht (14) gebildet wird, frei zu legen, Ausbilden eines Emitterkontakts (28) auf der freigelegten Emitterregion (20) und Ausbilden eines Source-/Emitterkontakts (30) auf einer Oberfläche des Siliziumkarbidsubstrats (10) entgegengesetzt zu der Driftschicht (12).
Verfahren nach Anspruch 27, wobei auf den Schritt des Implantierens durch eine Maskenschicht der Schritt des Temperns der resultierenden Struktur bei einer Temperatur von größer als etwa 1500°C folgt.
Verfahren nach Anspruch 27, das weiterhin den Schritt des Ausbildens einer Siliziumkarbidregion (32) vom p-Typ in der Driftschicht (12) vom n-Typ unterhalb des Bodens des Grabens (16) aufweist.
Verfahren nach Anspruch 27, das weiterhin die Schritte aufweist: Freilegen eines Abschnitts bzw. Teils der Source-Region (18) von n-Typ und der Region (22) vom p-Typ von höherer Trägerkonzentration, die in der Basisschicht (14) gebildet ist. Ausbilden eines leitfähigen Drahtbügels (34) auf dem freigelegten Abschnitt der Source-Region (18) vom n-Typ und der Region (20) vom p-Typ, um die Source-Region vom n-Typ mit der Region vom p-Typ elektrisch zu verbinden.
Verfahren nach Anspruch 27, wobei der Schritt des Implantierens von Ionen, um Source- und Emitterregionen (18, 20) von n-Typ zu bilden, den Schritt des Implantierens von Ionen aus der Gruppe, die aus Stickstoff und Phosphor besteht, aufweist.
Verfahren nach Anspruch 27, wobei der Schritt des Implantierens von Ionen, um einen Bereich (22) vom p-Typ mit höherer Trägerkonzentration zu bilden, das Implantieren von Ionen aufweist, die aus der Gruppe ausgewählt werden, die aus Aluminium, Bor oder Gallium besteht.
Verfahren nach Anspruch 27, wobei der Schritt des Bildens einer Siliziumkarbiddriftschicht (12) vom n-Typ auf einem Substrat aus massivem einkristallinen Siliziumkarbid vom n-Typ den Schritt aufweist: Ausbilden eines Siliziumkarbidsubstrats (10) vom n-Typ und das Implantieren von Ionen in das Siliziumkarbidsubstrat, um einen Bereich mit höherer Trägerkonzentration in dem Substrat (10) und eine Driftschicht (12) in dem Substrat zur Verfügung zu stellen.