AT404525B

AT404525B - Leistungstransistorvorrichtung und verfahren zu deren herstellung

Info

Publication number: AT404525B
Application number: AT0095691A
Authority: AT
Original assignee: Int Rectifier Corp
Priority date: 1990-05-09
Filing date: 1991-05-08
Publication date: 1998-12-28
Also published as: KR910020923A; CA2042069A1; ITMI911121A1; ATA95691A; FR2662025A1; JP3004077B2; JPH04229660A; GB2243952B; GB9110071D0; GB2243952A; KR950011019B1; IT1247293B; DE4114174A1; US5904510A; ITMI911121A0; US5661314A

Description

AT 404 525 B

Die Erfindung bezieht sich auf eine Leistungstransistorvorrichtung mit einer DurchlaSstromcharakteristik einer bipolaren Vorrichtung und MOS-Gate-Steuerungscharakteristika, welche Vorrichtung einen dünnen Chip aus Halbleitermaterial mit einem Substrat eines ersten Leitfähigkeitstyps, eine leicht dotierte Schicht aus Halbleitermaterial eines zweiten, zum ersten entgegengesetzten Leitfähigkeitstyps auf einer Oberfläche des Substrats, eine Mehrzahl von im Abstand voneinander befindlichen Basiszonen des ersten Leitfähigkeitstyps, die sich in die vom Substrat abgekehrt liegende Oberfläche dieser Schicht aus Halbleitermaterial bis zu einer vorgegebenen Tiefe erstrecken, eine Mehrzahl von Source-Zonen des zweiten Leitfähigkeitstyps, die in im Abstand voneinander befindlichen entsprechenden Basiszonen gebildet sind und entsprechende dazwischenliegende Oberflächen-Kanalzonen festlegen, eine über diesen Oberflächen-Kanalzonen befindliche Gate-Isolierschicht, eine sich über der Gate-Isolierschicht befindende leitende Gate-Schicht, eine erste Hauptelektrode, die mit der Mehrzahl von Source-Zonen verbunden ist und eine zweite Hauptelektrode, die mit dem Substrat verbunden ist, umfaßt. Weiter bezieht sich die Erfindung auf ein Verfahren zur Herstellung einer solchen Leistungstransistorvorrichtung und auf eine Variante einer derartigen Leistungstransistorvorrichtung mit einer Durchlaßstrom-Charakteristik einer bipolaren Vorrichtung und MOS-Gate-Steuerungscharakteristika, welche Vorrichtung einen dünnen Chip aus Halbleitermaterial mit einem Substrat eines ersten Leitfähigkeitstyps, eine leicht dotierte Schicht aus Halbleitermaterial eines zweiten, zum ersten entgegengesetzten Leitfähigkeitstyps auf einer Oberfläche des Substrats, eine Mehrzahl von im Abstand voneinander befindlichen Basiszonen des ersten Leitfähigkeitstyps, die sich in die vom Substrat abgekehrt liegende Oberfläche dieser Schicht aus Halbleitermaterial bis zu einer vorgegebenen Tiefe erstrecken, eine Mehrzahl von Source-Zonen des zweiten Leitfähigkeitstyps, die in im Abstand voneinander befindlichen entsprechenden Basiszonen gebildet sind und entsprechende dazwischenliegende Oberflächenkanalzonen festlegen, eine über diesen Oberflächen-Kanalzonen befindliche Gate-Isolierschicht, eine leitende Gate-Schicht, die sich über der Gate-Isolierschicht befindet, und eine erste Hauptelektrode, die mit der Mehrzahl von Source-Zonen verbunden ist, und eine zweite Hauptelektrode umfaßt.

Leistungstransistorvorrichtungen vorgenannter Art werden häufig "IGBT"-Vorrichtungen (insulated gate bigolar transistor) genannt. Leistungs-IGBT-Vorrichtungen arbeiten mit einer Niedrigstrom-Gatesteuerung, wie sie bei Leistungs-MOS-FET-Vorrichtungen, vorliegt, wobei zusätzlich eine sehr hohe Schaltgeschwindigkeit, wie bei einer bipolaren Vorrichtung, die mit einer hohen Stromdichte arbeitet, möglich ist. "Leistungsvorrichtung" bedeutet eine Vorrichtung mit der Fähigkeit, mehr als etwa 1 Watt zu steuern, zum Unterschied von einer Vorrichtung vom Signaiverarbeitungstyp, die mit viel geringeren Leistungsniveaus arbeitet. IGBT-Vorrichtungen sind, obwohl sie langsamer als Standard-Leistungs-MOS-FETs sind, viel schneller als vergleichbare bipolare Leistungstransistoren, sind spannungsgesteuert und haben wesentlich höhere Stromdichten als vergleichbare Leistungs-MOS-FETs. IGBT-Vorrichtungen sind beispielsweise im U.S. Patent 4,672,407 (veröffentlicht 9. Juni 1987) und im U.S. Patent 4,364,073 (veröffentlicht 14. Dezember 1982) beschrieben.

Bei einem richtig konzipierten IGBT werden Ausbildungsrichtlinien zugrundegeiegt, wie sie sonst gewöhnlich für einen für niedrige Spannung ausgelegten Leistungs-MOS-FET vorgesehen werden, insbesondere sehr geringe Zeilenbreiten für die Vielfach-Gate-Struktur. Ein IGBT wird jedoch hauptsächlich bei 500 Volt und mehr verwendet, so daß der Konstrukteur die Niedrigspannungs-Ausbildung bei einem Ausgangsmaterial für Hochspannung verwenden muß, welches ein relativ dickes epitaxiales Material mit hohem spezifischen Widerstand ist. Ein epitaxiales Material mit hohem spezifischem Widerstand muß zur Aufnahme der Zonenübergangsmuster verwendet werden, da die Spannungsblockierfähigkeit der Vorrichtung umso höher ist, je höher der spezifische Widerstand des Materials ist. Dieses Material mit höherem spezifischem Widerstand erhöht üblicherweise den Durchlaß-Widerstand.

Bekannte IGBT-Vorrichtungen haben Schaltfrequenzen von weniger als etwa 25 kHz, was hauptsächlich auf eine lange Abfallzeit des Kollektorstroms während des Ausschaltens zurückzuführen ist. Diese langen Abfallzeiten erzeugen hohe Durchlaßleitungs-Schaltverluste, was eine vergrößerte Silizium-Chip-Fläche erforderlich macht, um einem bestimmten Betriebsnennstrom zu entsprechen. Ein Weg zur Reduktion solcher Durcklaßleitungs-Schaltverluste ist, den Raum zwischen den das Zonenübergangsmuster bildenden Basis- oder Körperzonen zu vergrößern. Eine Vergrößerung des Raumes zwischen den Basen führt aber zu einer geringen Packungsdichte und zu einer uneffizienten Ausnützung der Siliziumoberfläche und macht die Vorrichtung weniger immun gegen ein Einrasten des inhärenten parasitären Thyristors, der in den Zonenübergangsmustern vorhanden ist. Ein solches "Einrasten" bedeutet, daß der über diesen parasitären Thyristor fließende Strom von der Steuerseite her nicht mehr unterbrochen werden kann. Es wäre wünschenswert, die Verluste unter Beibehaltung eines geringen Abstandes zwischen den Zellen der Vorrichtung zu verringern.

Die folgende Terminologie wird nachfolgend zur Identifikation der Elektroden und der Funktionen eines N-Kanal-IGBTs verwendet: 2

AT 404 525 B

Der Emitteranschluß der umschlossenen Einheit ist mit der vorderseitigen Hauptelektrode des Halbleiterplättchens verbunden. Er wird manchmal Kathodenanschluß genannt und ist bei einem Leistungs-MOS-FET der Source-Anschluß.

Der Kollektorenanschluß der umschlossenen Einheit wird mit der rückseitigen Hauptelektrode des Halbleiterplättchens verbunden. Er wird manchmal Anodenanschluß genannt und ist bei einem Leistungs-MOS-FET der Drain-Anschluß. Er ist auch der Emitter des inneren PNP-Transistors.

Die P-dotierte Basiszone des MOS-FET im IGBT heißt manchmal auch Körperzone. Sie ist die Basis des inneren NPN-Transistors und ist auch der innere Kollektor des PNP-Transistors.

Im allgemeinen ist bei einem IGBT der Einraststrom, d.h. der Wert des Stromes, oberhalb dessen ein Einrasten auftritt, umso größer, je kleiner der Abstand zwischen den Basen ist. Insbesondere werden, wenn ein N-Kanal-IGBT in seinem Durchlaßleitungsmodus arbeitet, Ladungsträger über die hintere Emitter-Basis-Verbindungsstelle zur vorderen Emitter-Elektrode injiziert. Wenn zwischen den Basen viel Abstand vorhanden ist, fließt ein größerer Prozentteii des vollen Kollektorstroms in die Seitenwände der Oberflächen-Basiszonen und unter den vorderen Emitter und durch den Widerstand Rb' unter dem vorderen Emitter. Dies kann dann den parasitären Thyristor bei einem niedrigeren Strom zum Einrasten bringen. Ein kleinerer Abstand zwischen den Basen verringert diesen Effekt. Wenn jedoch zwischen den Basen ein geringer Abstand vorliegt, gibt es in diesem Bereich fast keine Leitfähigkeitsmodulation, da Löcher durch Sammlung am Boden des tiefen Basisüberganges verschwinden, bevor sie die aktive Zone modulieren können. Außerdem verstärkt eine Verringerung des Abstands zwischen den Basen und eine Vergrößerung der Länge des vertikalen Leitungsweges zwischen eng beisammen liegenden Basen auch den Klemmeffekt des zwischen den Basen gebildeten parasitären JFET. Bei einem Leistungs-MOS-FET bewirkt dies eine wesentliche Erhöhung des Durchlaßwiderstandes in der Vorrichtung, und bei einem IGBT bewirkt es eine wesentliche Erhöhung des Durchlaß-Spannungsabfalls. Es wäre wünschenswert, einen kleinen Abstand zwischen den Basen vorsehen zu können, um einen hohen Wert des Einraststromes zu erhalten und gleichzeitig eine niedrigen Durchlaß-Spannungsabfall zu erzielen.

Es ist bekannt, daß die Wirksamkeit des parasitären JFET durch Erhöhung der Leitfähigkeit im Raum zwischen den Basen des MOS-FET-Teils der Vorrichtung verringert werden kann. Eine solche Zone mit erhöhter Leitfähigkeit nennt man manchmal Anreicherungsdiffusionszone. Leistungs-MOS-FETs mit solchen Zonen mit erhöhter Leitfähigkeit sind in den U.S. Patentschriften 4,376,286 und 4,593,302 des Anmelders der vorliegenden Erfindung beschrieben, und es sind solche Zonen erhöhter Leitfähigkeit in den Leistungs-MOS-FET-Vorrichtungen, die vom Anmelder unter der registrierten Marke "HEXFET" verkauft werden, vorgesehen. In der Praxis beträgt die Implantierdosis, die zur Ausschaltung des parasitären JFET eines Leistungs-MOS-FETs verwendet wird, etwa 1 x 1012 Atome/cm2. Höhere Dosen beginnen die Sperr-Durchbruchspannung des MOS-FETs abzubauen. Dieselbe Art von Zonen mit erhöhter Ladungsträgerkonzentration wurde auch bei IGBT-Vorrichtungen des Standes der Technik verwendet, die vom Anmelder verkauft werden, z.B. den Vorrichtungen mit den Bezeichnungen IRGBC20, IRGBC30, IRGBC40, IRGPC40 und IRGPC50. Bei diesen IGBTs ist eine Implantierdosis von 3,5 x 1012 Atomen pro cm2 verwendet, die bis zu einer Tiefe, die tiefer als die Souce liegt, aber geringer als die tiefe Basis ist. diffundiert wird. Durch diese Anreicherungsdiffusion kann der Wert des Einraststromes erhöht werden, da sie eine höhere Dichte der Zellen und damit eine geringere Zeilenbreite der Vielfachstruktur ermöglicht. Diese Anreicherungsdiffusion gleicht jedoch aufgrund ihrer Tiefe den parasitären JFET über die ganze Länge nicht aus.

Typischerweise beträgt die Tiefe des Bereiches mit erhöhter Leitfähigkeit bei IGBTs des Standes der Technik etwa 3 um. während die Tiefe der Basis etwa 6 um war. Außerdem wurde bei diesen IGBT-Vorrichtungen des Standes der Technik bei Verbesserung der Produktionstoleranzen die Source-Zone breitenmäßig kleiner und die tiefe Basis größer, und die Form der Basis oder des Körpers wurde im Querschnitt einem Quadrat ähnlicher. Somit nahm die Wirkungslänge des JFET zwischen den Basen an Länge zu. Die Zonen mit erhöhter Konzentration blieben jedoch etwa 3 um tief und erstreckten sich nur über etwa die halbe Länge des wirksamen parasitären JFET, der zwischen im Abstand befindlichen Basen entstand. Es wäre wünschenswert, den parasitären JFET über seine gesamte Wirkungslänge auszuschalten.

In einigen Fällen mag es erwünscht sein, bei einem IGBT keine Maßnahmen zur Verringerung der Lebensdauer der Ladungsträger vorzusehen. Durch Reduktion der Lebensdauer der Ladungsträger im Silizium kann jedoch die Schaltgeschwindigkeit eines IGBT erhöht werden. Bei IGBTs des Standes der Technik, die vom Anmelder der vorliegenden Erfindung verkauft werden, wurde die Lebensdauer durch Bestrahlung des fertigen Chips mit Elektronenstrahlen mit einer Dosis von etwa 8 Megarad verringert. Dies führte bei einer speziellen Vorrichtung zu einer Abfallzeit von etwa 300 Nanosekunden und zu einem Abschalt-Schaltverlust von etwa 600 Mikrojoule. Die Reduktion der Lebensdauer der Ladungsträger erhöht jedoch bei einem IGBT den Durchlaß-Spannungsabfall, da sie die Verstärkung des bipolaren Transistorteiles 3

AT 404 525 B der Vorrichtung reduziert. Das heißt, es ergibt sich für dieselbe Gate-Spannung beim Vorliegen einer reduzierten Verstärkung eine geringere Leitfähigkeitsmodulation. Es erscheint aber wünschenswert, die Schaltverluste durch eine höhere Strahlendosis senken zu könenn, ohne daß damit eine Erhöhung des Durchlaß-Spannungsabfalls einhergeht.

Elektronenbestrahlung wird bei den zum Stand der Technik gehörenden IGBTs des Anmelders anstelle einer Dotierung mit Schwermetall, z.B. Gold oder Platin, verwendet, weil eine Dotierung mit Schwermetall den spezifischen Widerstand in der aktiven Zone zwischen Basen erhöht und somit die JFET-Klemmung zwischen Basen weiter verstärkt. Die Wirkung der Bestrahlung kann jedoch bei Plättchen-Bondierungs-Temperaturen ausglühen, was den Vorgang des Zusammenbaus der Vorrichtungen verkompliziert. Deshalb wird in vielen Fällen eine Schwermetalldotierung zur Verkürzung der Lebensdauer der Ladungsträger einer Bestrahlung vorgezogen. Es wäre wünschenswert, bei einem IGBT eine Schwermetalldotierung verwenden zu können, ohne den Durchlaß-Spannungsabfall über den eines vergleichbaren elektronenbestrahlten IGBTs zu erhöhen.

Ein wichtiges Charakteristikum von Leistungs-MOS-FETs und IGBTs ist ihre Avalanche-Energie. Im allgemeinen tritt eine Avalanche an relativ wenigen Stellen an der Peripherie der Vorrichtung auf. So ist beim IGBT der Emitter-Basis-Übergang des aktiven bipolaren Transistors ungleichmäßig vorgespannt und injiziert ungleichmäßig in kleinen Zonen mit hoher Stromdichte, was zu einem lokalen Ausfall führt. Es wäre wünschenswert, die Avalanche-Energie der hier in Rede stehenden Halbleitervorrichtungen zu verbessern.

Aus obigem geht hervor, daß die Verwendung einer engeren Zeilenbreite der Vielfachstruktur, d.h. nah beieinander befindlicher Basen, den Vorteil hat, den Wert des Einraststromes und die Stromdichte der Vorrichtung zu erhöhen, aber den Nachteil hat, einen höheren Durchlaß-Spannungsabfall zu bewirken. Eine Verkürzung der Lebensdauer der Ladungsträger kann zur Steigerung der Schaltgeschwindigkeit auf Kosten eines höheren Durchlaß-Spannungsabfalls verwendet werden.

Es ist ein Ziel der Erfindung Vorrichtungen eingangs erwähr :·· Art und auch ein Verfahren zu deren Herstellung zu schaffen, wobei gegenüber dem Stand der Technik verbesserte Eigenschaften im Sinn der vorstehend genannten Wünsche erreicht werden sollen.

Die erfindungsgemäße Ausbildung der eingangs an erster Stelle genannten Vorrichtung ist dadurch gekennzeichnet, daß die Zonen zwischen den im Abstand voneinander befindlichen Basiszonen eine erhöhte Konzentration von Ladungsträgern des zweiten Leitfähigkeitstyps aufweisen, und sich diese Konzentration von der vom Substrat abgekehrt liegenden Oberfläche der genannten Schicht aus Halbleitermaterial bis zu einer Tiefe erstreckt, die größer als die Tiefe der Basiszonen ist, und diese erhöhte Konzentration von Ladungsträgern höher ist als die Ladungsträgerkonzentration des übrigen Teiles dieser Schicht aus Halbleitermaterial über ihre gesamte Tiefe. Es kann durch diese Ausbildung der vorgenannten Zielsetzung gut entsprochen werden. Es kann eine wesentliche Erhöhung des Einraststromes der Vorrichtung und eine wesentliche Verringerung des Schaltverlustes, ohne eine Erhöhung des Durchlaß-Spannungsabfalls und ohne die Durchbruchspannung wesentlich zu verringern, erzielt werden und auch ein einheitlicher Avalanche-Durchbruch von den Böden der Zonen erhöhter Ladungsträgerkonzentration zur Erhöhung der PL-Fähigkeit.

Das erfindungsgemäße Verfahren zur Herstellung einer wie vorgenannt ausgebildeten erfindungsgemäßen Vorrichtung ist gekennzeichnet durch die folgenden Schritte:

Bildung einer ersten Fenstermaskenanordnung auf der Oberfläche eines dünnen Halbleiter-Chips eines ersten Leitfähigkeitstyps und Aufbringung von Ladungsträgern vom ersten Leitfähigkeitstyp auf die freigelegte Oberfläche des Chips und Diffusion dieser Ladungsträger bis zu einer ersten Tiefe in dieses Chipsubstrat zur Bildung von Zonen erhöhter Leitfähigkeit, wobei die Seitengrenzen dieser Zonen erhöhter Leitfähigkeit zueinander zu Grenzpositionen, die zumindest nahe beieinander liegen, seitendiffundieren,

Bildung einer zweiten Fenstermaskenanordnung, welche die Grenzen zwischen den Zonen erhöhter Leitfähigkeit überlagert und an diesen zentriert ist, und die Aufbringung einer ersten vorgegebenen Ladungsträgerkonzentration des zweiten Leitfähigkeitstyps auf die Chipoberfläche durch die zweite Fenstermaskenanordnung ,

Bildung eines dünnen Gate-Dielektrikums und einer leitenden Gate-Elektrode zumindest über Teile der Oberfläche der Zonen erhöhter Leitfähigkeit,

Bildung einer ringförmigen dritten Fenstermaskenanordnung, welche entsprechende Stellen der zweiten Fenstermaskenanordnung umgibt und zumindest an diese angrenzt und durch Flächen des dünnen Gate-Dielektrikums begrenzt ist, und Aufbringen einer zweiten vorgegebenen Konzentration von Ladungsträgern des zweiten Leitfähigkeitstyps, die niedriger als die erste vorgegebene Ladungsträgerkonzentration ist, auf den Chip durch die ringförmige Fenstermaskenanordnung,

Diffusion der Ladungsträger der ersten und der zweiten vorgegebenen Konzentration des zweiten Leitfähigkeitstyps bis zu ihrer endgültigen Tiefe, die geringer als die endgültige Tiefe der eine erhöhte 4

AT 404 525 B

Leitfähigkeit aufweisenden Zonen des ersten Leitfähigkeitstyps ist, wobei diese Ladungsträger der ersten vorgegebenen Konzentration ein Volumen mit relativ hoher Ladungsträgerkonzentration bilden und die Ladungsträger der zweiten vorgegebenen Konzentration eine Kanalzone mit relativ geringer Ladungsträgerkonzentration bilden, die das Volumen mit relativ hoher Ladungsträgerkonzentration umgibt und unter dem dünnen Gate-Dielektrikum liegt.

Aufbringen einer relativ hohen Konzentration von Ladungsträgern des ersten Leitfähigkeitstyps durch die dritte Fenstermaskenanordnung und Diffusion dieser Ladungsträger zur Bildung seichter Source-Zonen, die seitlich diffundieren, um unter dem Gate-Dielektrikum zu liegen und den Innenrand der Kanalzone mit niedriger Ladungsträgerkonzentration zu begrenzen, und danach die Bildung einer Source-Elektrode auf den Source-Zonen und einer Drain-Elektrode, die elektrisch mit dem Chip verbunden ist.

Die erfindungsgemäße Ausbildung der eingangs an zweiter Stelle genannten Variante der hier in Rede stehenden Vorrichtung ist dadurch gekennzeichnet, daß die Zonen zwischen den im Abstand voneinander befindlichen Basiszonen eine erhöhte Konzentration von Ladungsträgern des zweiten Leitfähigkeitstyps aufweisen, und sich diese Konzentration von der vom Substrat abgekehrt liegenden Oberfläche der genannten Schicht aus Halbleitermaterial bis zu einer Tiefe erstreckt, die größer als die Tiefe der Basiszonen ist, und wobei diese erhöhte Konzentration von Ladungsträgern höher ist als die Ladungsträgerkonzentration des übrigen Teiles dieser Schicht aus Halbleitermaterial über ihre gesamte Tiefe, daß die Vorrichtung weiter eine Zone des ersten Leitfähigkeitstyps aufweist, welche im Abstand von den im Abstand voneinander befindlichen Basiszonen placiert ist und sich in die vom Substrat abgekehrt liegende Oberfläche der genannten Schicht aus Halbleitermaterial des zweiten Leitfähigkeitstyps erstreckt, wobei die zweite Hauptelektrode mit dieser weiteren Zone des ersten Leitfähigkeitstyps verbunden ist, und daß eine dritte Hauptelektrode vorgesehen ist, welche, wie an sich bekannt, mit dem Substrat verbunden ist. Diese laterale Ausbildung läßt gleichfalls die vorgenannten Vorteile erzielen und kann in epitaxialer Technik gefertigt werden.

Beim erfindungsgemäßen Verfahren erfolgt die Bildung der tiefreichenden Zonen mit erhöhter Ladungsträgerkonzentration als erster Diffusionsschritt.

Bei einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens werden die Zonen erhöhter Leitfähigkeit durch eine Implantierdosis von mehr als 3 x 1012 Atomen pro cm2 eines Dotiermitteis des zweiten Leitfähigkeitstyps, gefolgt von einer etwa 10-stündigen Diffusion bei etwa 1175*C gebildet. Als Dotiermittel für eine N-Kanal-Vorrichtung eignet sich dabei Phosphor gut- Bei der Diffusion wird dabei eine Tiefe von etwa 7,0 um erreicht, was tiefer als die Basiszonen ist. Eine erhöhte Diffunsionstemperatur kann zur Verkürzung der Diffusionszeit verwendet werden.

Vergleichsweise sei erwähnt, daß bei zum Stand der Technik gehörenden IGBT der International Rectifier Corporation die Diffusion in der Zone erhöhter Konzentration nach der Bildung der tiefen P + Bsiszonen erfolgte und nur 2 Stunden lang bei 1175 · C eindiffundiert wurde, um eine Tiefe von etwa 3 um zu erreichen, was viel geringer ist als die Tiefe der Basiszonen, welche dort etwa 6 um beträgt.

Es wird bei der erfindungsgemäßen Vorrichtung vorzugsweise vorgesehen, daß die Zonen erhöhter Leitfähigkeit eine Tiefe von mehr als etwa 6 um haben.

Weiter ist es günstig, wenn man vorsieht, daß der Abstand zwischen benachbarten Basiszonen kleiner als etwa 12 um ist, wodurch der Einraststrom der Vorrichtung erhöht und der Durchlaß-Spannungsabfall verringert ist.

Sieht man eine Bestrahlung zur Verkürzung der Lebensdauer der Ladungsträger vor, kann man vorteilhaft vorsehen, daß der Chip mit einer Dosis von mehr als 12 Megarad bestrahlt ist. 16 Megarad ist ein in der Praxis vorteilhafter Wert. Dies wird durch die vorgesehene Tiefenerstreckung der Zonen mit erhöhter Ladungsträgerkonzentration ermöglicht. Die Abfallzeit wurde dann bei einer bestimmten Vorrichtung von 300 Nanosekunden auf 100 Nanosekunden verringert, und der Abschalt-Schaltverlust wurde von 600 Mikrojoule auf 200 Mikrojoule reduziert. Zum Vergleich kann erwähnt werden, daß beim zum Stand der Technik gehörenden IGBT von International Rectifier eine Dosis von 8 Megarad pro Scheibe angewendet worden ist.

Dementsprechend kann durch die erfindungsgemäße Ausbildung einer IGBT-Vorrichtung eine minimale Zeilenbreite zur Maximierung von Einraststrom und Stromdichte verwendet werden, und eine größere Strahlungsdosis kann zur Verringerung des Schaltverlustes verwendet werden, ohne daß der Durchlaß-Spannungsabfall über ein Niveau ansteigt, das bisher bei einer geringeren Strahlungsdosis und einer seichten Ausbildung der Zonen mit erhöhter Ladungsträgerkonzentration als annehmbar angesehen wurde. Die sehr tiefen Zonen mit erhöhter Ladungsträgerkonzentration dienen auch als bevorzugte Durchbruchstelle für Avalanche-Strom unter induktiven Belastungen- Da diese Zonen mit erhöhter Ladungsträgerkonzentration über die aktive Räche des Chips gleichmäßig verteilt sind, fließt der Avalanche-Strom gleichmäßig 5

AT 404 525 B und wird die FL-Fähigkeit des Chips wesentlich verbessert. Die tiefen Zonen mit erhöhter Ladungsträgerkonzentration erlauben auch die Verwendung der Schwermetalldiffusion zur Verminderung der Lebensdauer der Ladungsträger und zur Verringerung des Schaltverlustes, ohne eine übermäßige Erhöhung des Durchlaß-Spannungsabfalls zu verursachen.

Die tiefe Ausbildung solcher Zonen mit erhöhter Ladungsträgerkonzentration ist auch auf Leistungs-MOS-FETs mit Vorteil anwendbar und verbessert deren Stromdichte, Durchlaß-Widerstand und Avalanche-Energie-Fähigkeit auf ähnliche Weise und ermöglicht die Verwendung von höheren Strahlungsdosen und/oder Schwermetalldiffusion zur Verkürzung der Ladungsträgerlebensdauer, um t,r (Sperrverzögerungszeit) und Q„ (Rückstromladung) ihrer inhärenten Diode zu verringern.

Es kann erwähnt werden, daß in der EP 335 750 A2 eine Leistungs-MOS-FET-Vorrichtung beschrieben ist (Fig.8 dieser EP-A2), bei der in der N-Drainzone zwischen P+ Basen N Zonen angeordnet sind, welche tiefer als die Basen reichen, jedoch eine etwas geringere Verunreinigungskonzentration als die Drainzone aufweisen. Diese N Zonen liegen unterhalb weiterer N Zonen, die gleichfalls zwischen den Basen angeordnet sind und an die Oberseite des Chips reichen. Es gehen also in diesem Fall die unter die Basen reichenden N Zonen nicht von der Oberseitenoberfläche des Chips aus und haben keine höhere Ladungsträgerkonzentration als die Drainzone.

Die Erfindung wird nun anhand von Beispielen unter Bezugnahme auf die schematisch gehaltene Zeichnung weiter erläutert. In der Zeichnung zeigen: Fig.1 eine Draufsicht auf die Siliziumoberfläche einer IGBT-Vorrichtung des Standes der Technik, Fig.2 einen Querschnitt durch Fig.1 entlang der Schnittlinie 2-2 der Fig.1 und das Zellenmuster eines IGBTs des Standes der Technik, Fig.3 ein Diagramm, das den Durchlaßleitungs-Spannungsverlust als Funktion des gesamten Schaltenergieverlustes für zwei IGBT-Vor-richtungen darstellt und die Verringerung des gesamten Schaltverlustes für die gleiche Durchlaß-Spannung bei Einsatz der besonders tiefen Anreicherungsdrffusion gemäß der Erfindung zeigt, Fig.3a den Vorwärts-Spannungsabfall in Bezug auf die Bestrahlungsdosis für zwei Vorrichtungen, die höhere Sperrspannungen haben als die Vorrichtungen nach Fig.3, Fig.4 eine Querschnittsansicht der Ausgangsscheibe zur Herstellung eines IGBTs gemäß der vorliegenden Erfindung, Fig.5 den Teil der Scheibe der Fig.4 nach der Aufbringung eines Anfangsüberzugs aus schützendem Oxid und einem Photolack, Fig.6 die Topologie der Oberfläche der Struktur nach Fig.5 nach dem Ätzen des ersten Fenstermusters zur Vorbereitung der Struktur für das Implantieren der zukünftigen, besonders tiefen Zone erhöhter Konzentration von Ladungsträgern, Fig.7 einen Querschnitt durch Fig.6 entlang der Schnittlinie 7-7 der Fig.6, Fig.8 das Implantieren von Phosphoratomen durch die Fenster der Fig.7 in das freigelegte Silizium, Fig.9 die Struktur nach Fig.8 nach der Entfernung des Photolacks und der tiefen Diffusion der Phosphoratome der Fig.8 bis zu einer Tiefe von etwa 6 um. Fig.10 die Struktur nach Fig.9 nach der Bildung einer Oxidschicht über der Oberfläche der Vorrichtung, der Aufbringung eines Photolacks über der Oxidschicht und der Musterformung des Photolacks im zweiten Maskierschritt,

Fig. 11 die Struktur nach Fig. 10 nach Ätzen eines zweiten Fenstermusters in das Oxid der Fig. 10, Entfernen des Photolacks und Implantieren des P + Bor,

Fig. 12 die Struktur nach Fig. 11 nach einem kurzen Diffusions-Eintreiben zum Eintreiben des im Schritt der Fig. 11 implantierten Bors über eine kurze Distanz und danach das Wachstum von Oxid über die seichten P+ Zonen,

Fig. 13 die Struktur nach Fig. 12 nach den Schritten, in welchen ein Photolack auf die Oberfläche der Fig. 12 aufgebracht wird und in geeigneter Weise durch einen dritten Maskierungsschritt mit einem Muster versehen wird, um das in Fig. 13 gezeigte Fenstermuster zu erzeugen, nachdem das durch das Fenstermuster freigelegte Oxid weggeätzt ist,

Fig. 14 die Struktur nach Fig. 13 nach der Entfernung des Photolacks, der Bildung einer dünnen Oxidschicht, die das Gateoxid der Vorrichtung begrenzt und nachfolgender Ablagerung von Polysilizium hierauf und danach die Bildung einer Photolackschicht, die photolithographisch in einem vierten Markierungsschritt, wie gezeigt, mit einem Muster versehen wird,

Fig. 15 die Struktur nach Fig. 14 nach dem Wegätzen von Polysilizium und Gateoxid, das durch das Fenstermuster gemäß Fig. 14 freigelegt worden ist, das Abziehen des Photolacks und das Implantieren einer relativ geringen Bor-Dosis in die Oberflächen bereiche des durch das Fenstermuster freigelegten Siliziums,

Fig. 16 die Struktur nach Fig. 15 nach einem Körperdiffusionsschritt, bei welchem die Hochkonzentra-tions-P+ Zonen der Fig. 15 tief eingetrieben werden und gleichzeitig die geringer dotierten Bor-Zonen weniger tief eingetrieben werden, um eine Körperstruktur zu bilden, die nicht so tief wie die N + Zonen reicht,

Fig. 17 die Struktur nach Fig. 16 nach dem Entglasen und zeigt eine Arsen-Implantierung durch die selben Fenster, durch welche die P(-) Kanalzonen gebildet wurden, mit einem kurzen Eintreiben, welches 6

AT 404 525 B zur Bildung der N + + Source-Zonen der Vorrichtung verwendet wird,

Fig. 18 die Struktur nach Fig. 17 nach der Ablagerung eines Zwischenlagenoxids auf die gesamte Scheibenoberfläche und der Bildung einer Photolackschicht auf der Oberfläche, welche in einem fünften photolitographischen Musterbildungsschritt zur Bildung der Kontaktmaske mit einem Muster versehen wird, Fig. 19 die komplette Scheibe der Fig. 18 nach dem Wegätzen des gesamten, durch die Fenster der in Fig. 18 gezeigten Maske freigelegten Oxids, dem Abziehen des Photoiacks und der Aufbringung einer Aluminiumschicht, einer amorphen Siliziumschicht und einer Photopolyimidschicht,

Fig. 20 einen Querschnitt durch eine zweite Ausführungsform der Erfindung, bei welcher sich die tiefen N + Zonen bis zu einer gemeinsamen Ebene erstrecken,

Fig. 21 ein Diagramm, welches das Verfahren zeigt, mittels welchem die Tiefe einer N( + ) Zone in einem N(-) epitaxialen Hintergrund gemessen wird, und

Fig. 22 ist eine Querschnittsansicht einer weiteren Ausführungsform der Erfindung, bei der sich sowohl die Emitter- als auch die Kollektor-Elektroden auf derselben Oberfläche befinden.

DETAILLIERTE BESCHREIBUNG DER ZEICHNUNGEN

Die Fig. 1 und 2 zeigen schematisch eine zum Stand der Technik gehörende IGBT-Vorrichtung eines Typs, der vom Anmelder der vorliegenden Erfindung unter den zuvor angeführten Typennummern verkauft wird. Der in den Fig. 1 und 2 verwendete Maßstab ist stark vergrößert und in Fig. 2 verzerrt, um die Beschreibung der vorliegenden Erfindung zu verdeutlichen. Nur einige der großen Anzahl hexagonaler Zellen sind in Fig. 1 gezeigt. Außerdem ist die Abschlußstruktur oder andere Oberflächencharakteristika des Chips nicht geoffenbart, da sie in keinem Bezug zur vorliegenden Erfindung stehen.

Die IGBT-Vorrichtung hat ein P + Substrat 20 aus Silizium. Eine N + epitaxiale Zone 21A ist auf dem Substrat 20 gewachsen. Der Zonenübergang zwischen P + Zone 20 und N + Zone 21A ist als Zonenübergang J2 bezeichnet. Auf der epitaxialen N + Zone 21A ist eine epitaxiale N(-) Zone 21 gewachsen. Zellenförmige Basen (manchmal "Körperzonen" genannt) werden dann in die obere Oberfläche der epitaxialen Schicht 21 durch Bearbeitungstechniken, wie die im U.S. Patent 4,593,302, (vom 3. Juni 1986), des Anmelders der vorliegenden Erfindung geoffenbarten, gebildet. Die drei in Fig. 2 gezeigten Basen haben vertiefte zentrale P + Zonen 22, 23, 24, die eine relativ hohe Konzentration haben und von weniger tiefen etagenartigen P(-) Zonen 25, 26 bzw. 27, die manchmal "Kanal"-Zonen genannt werden, umgeben sind. Die Kanalzonen 25, 26 und 27 haben eine Konzentration, die niedrig genug ist, daß sie durch Anlegen einer niedrigen Gate-Schwellen-Spannung an das Gate der Vorrichtung in der auf dem Gebiet der MOS-FET-Technik wohlbekannten weise invertiert werden können. Die Zonenübergänge zwischen den Basen und der epitaxialen Zone 21 sind als Zonenübergänge J1 bezeichnet. Jede der polygonalen, zellenförmigen Basiszonen hat dann eine ringförmige Source 28, 29 bzw. 30, die eine N+ Source-Zone mit hoher Leitfähigkeit ist.

Ein Netz oder Gitter aus Gateoxid erstreckt sich über jede der P(-) Kanalzonen jeder Basis. So reichen Segmente eines Netzes aus Siliziumdioxid, die als Segmente 34, 35 und 36 gezeigt sind, über mindestens die P(-) Kanalzonen 25, 26 und 27 jeder in Fig. 2 gezeigten Zelle. Ein leitendes Polysiliziumgate wird dann oben auf dem Gateoxidnetz vorgesehen. So sind die Polysilizium-Gatesegmente 31, 32 und 33 in Fig. 2 als die Oxidsegmente 34, 35 bzw. 36 überlagernd zu sehen und überspannen den Abstand zwischen benachbarten Bosiszonen und erstrecken sich über die P(-) Kanalzonen jeder der Basen.

Die Polysilizium-Gatesegmente werden dann von einer geeigneten Siliziumdioxidschicht bedeckt, wobei die Segmente 37, 38 und 39 dieser Schicht in Fig. 2 gezeigt sind, die die Gatesegmente 31, 32 und 33 einkapseln. Die Gatesegmente 31, 32 und 33 werden mit einem geeigneten gemeinsamen (nicht dargestellten) Gate-Anschlußbelag verbunden. Zu Illustrationszwecken ist die Gateelektrode ”G” mit dem Segment 31 verbunden gezeigt, wobei diese Gateelektrode selbstverständlich mit allen Gatesegmenten des gesamten Gatenetzes verbunden ist.

Eine Haupt-Emitterelektrode 40 ist auf dem Hauptteil der oberen Oberfläche der Vorrichtung ausgebildet und berührt jede der N + Source-Zonen und die P + Basiszonen 22, 23 und 24 auf herkömmliche Weise. Eine Kollektorelektrode 41, die in Fig. 2 gezeigt ist, ist an den Boden der P+ Zone 20 angelegt. Die Dotierungsstoffkonzentration in der aktiven Zone zwischen den Basiszellen ist über die der epitaxialen N(-) Schicht 21 zu einer größeren N + Konzentration über eine Tiefe von etwa 3 um, die größer als die Tiefe der Source-Zonen ist, aber weniger tief als die Tiefe der Basiszonen 22, 23 und 24 ist, erhöht. Die Tiefe der Zonen mit erhöhter Konzentration ist durch die strichlierten Linien 42, 43 und 44 in Fig. 2 gezeigt. Die Zonen 42, 43 und 44 werden mittels des im U.S. Patent 4,593,302 beschriebenen Verfahrens gebildet. So wurden die Diffusionen durch Implantieren von Phosphor bei einer Spannung von etwa 120 KEV und einer Dosis von etwa 3,5 x 1012 Atomen/cm2 und etwa zweistündiges Eintreiben dieses Implantats bei 1175°C 7

AT 404 525 B gebildet. Diese Zonen erhöhter Konzentration wurden zum Ausgleichen der negativen Wirkung des parasitären JFET, der zwischen den im Abstand befindlichen Basen besteht, wenn sie nahe zueinander gebracht werden, verwendet.

Mit Tiefe der N + Zonen 42, 43 und 44 in die N(-) Zone 21 ist die Tiefe, an welcher die Leitfähigkeit meßbar größer als die des Hintergrund Epitaxial materials ist, gemeint. Diese Tiefe befindet sich im Bereich des experimentellen Fehlers etwa an der Wendestelle der Kurve der Konzentration gegen die Tiefe (vgl. Fig. 21), die für jegliche N+ Diffusion in einen N(-) Hintergrund besteht. Die genaue Tiefe, die durch diese Messung erreicht wird, ist nicht kritisch und es kann gezeigt werden, daß die große Menge der hinzugefügten Ladung (mindestens 97%) zwischen der Siiiziumoberfiäche und der definierten Tiefe der tiefen diffundierten Implantierung vorliegt. Es sei bemerkt, daß der erhöhte Konzentrationswert zur Oberseite der epitaxialen Schicht 21 hin größer sein wird und mit der Tiefe in der Schicht 21 abnehmen wird, bis die Hintergrundkonzentration der Schicht 21 erreicht ist. Diese Definition der Tiefe einer N + Diffusion in einen Hintergrund vom N Typ wird in dieser ganzen Beschreibung verwendet.

Der Chip der Fig. 1 und 2 wurde einem Elektronenfluß oder einer Bestrahlungsdosis von etwa 8 Megarad ausgesetzt, um die Lebensdauer der Ladungsträger zu verringern und die Schaltgeschwindigkeit zu erhöhen und somit den Schaltverlust zu verringern. Die bestrahlte Vorrichtung hatte eine Abfallzeit von etwa 300 Nanosekunden und einen Abschalt-Schaltverlust von etwa 600 Mikrojoule.

Die Funktion der in den Fig. 1 und 2 gezeigten IGBT-Vorrichtung ist folgendermaßen:

Wenn eine negative Vorspannung an die Kollektor-Elektrode 41 in bezug auf die Emitter-Elektrode 40 angelegt wird, wird der Stromfluß blockiert, weil der Emitter-Basis-Zonenübergang J2 des von der P + Zone 20, den N Zonen 21, 21A und den P Zonen 22, 25, 23, 26 und 24, 27 gebildeten PNP Transistors in Sperrichtung vorgespannt wird. Dies verleiht der Vorrichtung ihre Haupt-Rückwärtssperrfähigkeit.

Wenn eine positive Spannung an den Kollektor 41 in bezug auf den Emitter 40 angelegt wird und die Gateelektrodensegmente 31, 32, 33 zur Source 40 Kurzgeschlossen werden, werden die Kollektor-Basis-Zonenübergänge J1 des oben beschriebenen PNP Transistors in Sperrichtung vorgespannt, so daß die Vorrichtung im Durchlaß-Sperrmodus arbeitet. Wenn nun eine positive Gatespannung von genügender Größe an die Gatesegmente 31, 32 und 33 angelegt wird und die Kanalzonen 25, 26 und 27 invertieren, können Elektronen von den N + Source-Zonen 28, 29 und 30 zur N(-) Basiszone 21 fließen. Die Vorrichtung schaltet dann in ihren Durchlaß-Leitungszustand weiter. Der Emitter-Basis-Zonenübergang J2 wird - während sich die Vorrichtung in diesem Durchlaß-Leitungszustand befindet - in Durchlaßrichtung vorgespannt und die Zone 20 injiziert Löcher in die N(-) Basiszone 21 mit der niedrigen Ladungsträger Konzentration. Die Vorrichtung schaltet dann ein, um Strom in der Art eines bipolaren Leistungstransistors mit extrem hoher Stromdichte im Vergleich zur niedrigeren Stromdichte, die bei einem vergleichbaren Leistungs-MOS-FET verfügbar ist, zu führen.

Um die Vorrichtung abzuschalten, ist es nur notwendig, die Gate-Vorspannung von den Gatesegmenten 31, 32 und 33 zu entfernen. Dies entfernt die Inversionszonen an den P(-) Kanalzonen 25, 26 und 27 und sperrt die Eiektronenzufuhr zur N(-) Basis 21 und initiiert den Abschaltvorgang.

Wie zuvor bemerkt, wird die Elektronenbestrahlung zur Erhöhung der Schaltgeschwindigkeit verwendet. Während eine Dosis von mehr als 8 Megarad wünschenswert ist, erhöht eine zusätzliche Bestrahlung den Durchlaß-Spannungsabfall auf unannehmbare Werte. Außerdem kann eine Schwermetalldotierung, die der Bestrahlung vorzuziehen ist, nicht verwendet werden, weil sie den aufscheinenden spezifischen Widerstand der Zonen zwischen Basen erhöht, was die Wirkung des parasitären JFET erhöht und den Durchlaß-Spannungsabfall noch mehr verstärkt als es von der Auswirkung der erhöhten Bestrahlung erwartet wird.

Die oben in den Fig. 1 und 2 beschriebene Vorrichtung enthält einen parasitären NPNP-Thyristor, der -wenn man eine Zelle als Beispiel nimmt, aus der N + Source 29, dem P Körper 23, 26, er N Basis 21, 21A und der P + Anodenzone 20 besteht. Wenn dieser parasitäre Thyristor während des Betriebes der Vorrichtung einrastet, so bewirkt eine Entfernung der Gate-Vorspannung kein Abschalten der Vorrichtung. Dieses Phänomen ist als "Einrasten" bei Leistungs-IGBTs bekannt. Das Einrast-Phänomen ist natürlich besonders unerwünscht, und eine erfolgreiche Ausbildung eines IGBTs ist eine solche, bei welcher der Einraststrom höher als jeder Strom ist, dessen Fließen während des Betriebes der Vorrichtung erwartet wird.

Um den Wert des Stromes, bei welchem ein Einrasten auftritt, zu erhöhen, ist es bekannt, daß die der Vielfachstruktur Zeilenbreite, oder mehr im speziellen der Abstand zwischen benachbarten zellenförmigen Basen verringert werden sollte. Eine Verringerung der Zeilenbreite der Vielfachstruktur erhöht jedoch die Wirkung des parasitären JFET zwischen den im Abstand befindlichen Zellen der Vorrichtung, was den Durchlaß-Spannungsabfall erhöht und somit die Strom-Nennbelastung der Vorrichtung reduziert.

Die Zeilenbreite der Vielfachstruktur kann verringert werden, wenn zusätzliche Ladung zu den aktiven N + Zonen 42, 43 und 44 zwischen den zellenförmiger Basisstrukturen hinzugefügt wird. Bei den zum 8

AT 404 525 B

Stand der Technik gehörenden Vorrichtungen der Fig. 1 und 2 wurden jedoch für die Zonen 42, 43 und 44 dieselbe Tiefe von etwa 3 um, die bei HEXFET Leistungs-MOS-FETs vom Anmelder verwendet wurde, angewendet. Dies geschah mit Absicht, um zu verhindern, daß die Zonen 42, 43 und 44 tiefer als die Basis gemacht werden. Es zeigte sich jedoch nun, daß diese Tiefe für einen optimalen IGBT-Betrieb zu gering ist, und weiters, daß bei größerer Tiefe als der der tiefen Basis eine große Anzahl von unerwarteten Vorteilen entstehen; die Basen können nämlich näher beisammen sein, der Einraststrom wird erhöht, eine Lebensdauerverminderung der Ladungsträger durch eine höhere Strahlendosis oder durch Schwermetall datierung kann verwendet werden, die Schaltgeschwindigkeit kann erhöht werden, ohne den Durchlaß-Spannungsabfall über frühere Niveaus zu erhöhen und die Avalanche-Energie wird erhöht.

Fig. 3 zeigt die gesamten Schaltenergieverluste gegen den Durchlaß-Spannungsabfall des IGBTs der Fig. 1 und 2 mit einer Rückwärtssperrspannung von 600 Volt mit den seichten Implantaten 42, 43 und 44 im Vergleich zu einem gleichwertigen IGBT, bei welchem die hier geoffenbarte Erfindung angewendet wird. Es ist ersichtlich, daß für Bestrahlungsniveaus von wesentlich mehr als Null eine über 50%ige Verbesserung bei Schaltverlusten beim gleichen Durchlaß-Spannungsabfall erreicht wird, wenn man die sehr tiefe Diffusion einer erhöhten Ladungsträger anwendet. Wie später beschrieben, bietet die vorliegende Erfindung eine wesentliche Verbesserung bei der Reduktion des Schaltenergieverlustes als Funktion des Durchlaß-Spannungsabfalls als Ergebnis der Fähigkeit, eine erhöhte Herabsetzung der Lebensdauer der Ladungsträger vorzusehen.

Die Fig. 3a zeigt den Durchlaß-Spannungsabfall von gegen die Strahlungsdosis für zwei 1200-Volt-Vorrichtungen, eine mit der seichten Implantierung des Standes der Technik und die andere mit der tiefer eingetriebenen Implantierung der Erfindung. Die Daten auf der Kurve der Fig. 3a wurden für einen Durchlaß-Strom von 10 Ampere bei 25°C an einer Vorrichtung gemessen, bei welcher die N(-) Zone 21 85 Ohm cm aufwies und 95 um dick war und bei welcher die N+ Zone 21A 0,04 Ohm cm aufwies und 7,5 um dick war. Die mit "tiefe Anreicherung" bezeichnete Vorrichtung hatte tiefe N+ Zonen, wie die Zonen 60, 61 und 62, die in Fig. 19 gezeigt sind. Die Fig. 3a zeigt deutlich, daß die tiefere Implantierung eine höhere Bestrahlungsdosis (zur Verringerung des Schaltverlustes) ermöglicht, ohne den Durchlaß-Spannungsabfall über die Maßen zu erhöhen. Es sei auch bemerkt, daß die Vorteile der Erfindung bei zunehmender Sperrspannung wichtiger werden.

Die Fig. 4 bis 19 zeigen die Herstellung einer bevorzugten Ausführungsform der vorliegenden Erfindung, wobei Fig. 19 das letzlich fertige Zonenübergangsmuster zeigt. Die Figuren sind nicht maßstäblich, sondern sind der Deutlichkeit wegen stark übertrieben dargestellt. Weiters zeigen die Figuren nur einige der tausenden identischen Zellen auf einem einzigen Chip. Außerdem ist die wichtige periphere Struktur des Chips nicht dargestellt, da sie zur vorliegenden Erfindung in keinem Bezug steht. Wie weiters beschrieben, nimmt die neue Erfindung etwas von der Verantwortlichkeit der peripheren Strukturen für die Verbesserung der Avalanche-Energie-Fähigkeit der Vorrichtung weg.

Es wird nun zuerst auf Fig. 4 Bezug genommen, worin ein kleiner Teil der Ausgangsscheibe aus Silizium gezeigt ist. Die Scheibe hat flache, parallele obere und untere Oberflächen und hat ein Substrat 50 aus Bor-dotiertem P+ Material mit einer Dicke von beispielsweise 0.38 mm. Das P + Material ist auf einen spezifischen Widerstand von weniger als etwa 0,02 Ohm cm dotiert. Eine dünne, epitaxial gewachsene N + Schicht 51 wird auf dem P + Substrat 50 bis zu einer Dicke von etwa 7 um wachsen gelassen und hat bei einer 600 Volt-IGBT-Vorrichtung einen spezifischen Widerstand von etwa 0,05 Ohm cm. Die N+ Zone 51 wäre dicker und stärker dotiert für Vorrichtungen mit einer höheren Nennspannungs. Beispielsweise könnte die Zone 51 für eine 1200-Volt-Vorrichtung eine Dicke von 8 bis 9 um und einen spezifischen Widerstand von 0,035 Ohm cm haben. Bei einer Vorrichtung für viel niedrigere Spannung, beispielsweise 300 Volt, kann die Zone 51 weggelassen werden. Die Zone 51 könnte auch eine Zone sein, die ins Substrat 50 diffundiert ist, oder sie könnte durch direktes Scheiben-Bonden gebildet werden.

Eine zweite epitaxiale Schicht, die die Haupt-Spannungssperrzone der Vorrichtung festlegt, ist die N(-> Schicht 52. Alle diffundierten Zonenübergänge sind in dieser epitaxial gebildeten Zone 52 gebildet. Ihre Dicke liegt bei einer typischen 600-Volt-IGBT-Vorrichtung bei etwa 60 um mit einem spezifischen Widerstand von etwa 30 Ohm cm. Typischerweise ist die Schicht 52 mit Phosphor dotiert. Ein dickeres Material mit höherem spezifischen Widerstand würde für höhere Spannungen verwendet. Beispielsweise hätte bei einer 1200-Volt-Vorrichtung die Zone 52 eine Dicke von etwa 100 um und einen spezifischen Widerstand von etwa 85 Ohm cm. Bei einer 300-Volt-Vorrichtung hat die Zone 52 eine Dicke von etwa 35 um und einen spezifischen Widerstand von etwa 7 Ohm cm. Der Fachmann wird verstehen, daß die Dicken und die spezifischen Widerstände der Zonen 51 und 52 in bezug zu einander für verschiedene Nennspannungen entsprechend eingestellt werden können.

Der erste Bearbeitungsschritt an der Scheibe der Fig. 4 ist in Fig. 5 als Bildung einer Oxidschicht 53 bis zu einer Dicke von etwa 0.04 um gezeigt. Ein herkömmlicher Photolack 54 wird oben auf die Oberfläche 9

AT 404 525 B der Oxidschicht 53 aufgetragen und wird gemäß dem maschenartigen Muster, das in Fig. 7 gezeigt ist, mit einem Muster versehen. Die Oxidschicht 53 wird innerhalb des Fenstermusters weggeätzt. Dies führt zur Bildung einer Vielzahl rechteckiger Oxidinseln 54 bis 58, die in Fig. 6 und teilweise in Fig. 7 gezeigt sind.

Bei der bevorzugten Ausführungsform der Erfindung wird eine hexagonale Zelltopologie verwendet. Es ist jedoch klar, daß die Erfindung auf jede beliebige Zelltopologie, inklusive quadratische Zellen, versetzte quadratische Zellen, interdigital angeordnete Finger u. dgl. gleichermaßen anwendbar ist. Es sei weiters bemerkt, daß die bei dieser bevorzugten Ausführungsform verwendete hexagonale Zellkonfiguration kein symmetrisches Hexagon ist, bei welchem alle Seiten gleiche Abmessung haben, sondern daß statt dessen die Zellen in seitlicher Richtung leicht verlängert sind, so daß der seitliche Abstand von Spitze zu Spitze jeder der Zellen etwa 20 um beträgt, während der Abstand zwischen flachen Stellen in vertikaler Richtung etwa 16 um beträgt. Ein symmetrisches hexagonales Muster könnte ebenso verwendet werden. Bei der in den Fig. 6 und 7 gezeigten bevorzugten Ausführungsform ist der Abstand von Zentrum zu Zentrum in vertikaler Richtung zwischen den Oxidinseln 54 und 55 25 um. Der Abstand von Zentrum zu Zentrum zwischen Spalten von Oxidinseln beträgt etwa 22 um.

Wie als nächstes in Fig. 8 gezeigt, wird Phosphor in das Silizium durch das im ersten Ätzschritt des photolithographischen Oxids gebildete Fenstermuster implantiert. Der Photolack selbst wirkt als Maske für die implantierten Atome. Die N + Phosphorzonen 60, 61 und 62 sind Segmente eines in Fig. 6 gezeigten Maschenmusters. Bei der bevorzugten Ausführungsform der Erfindung erfolgt die Phosphor-Implantation bei einer Beschleunigungsenergie von beispielsweise 120 kev, und mit einer bevorzugten Dosis von etwa 3,5 x 1012 Atomen pro cm2. Die Dosis kann im Bereich zwischen etwa 2 x 1012 und 7 x 1012 Atomen pro cm2 liegen. Die Beschränkungen der Dosis sind, daß sie nicht so hoch sein sollte, daß sie den Sperrspannungsdurchbruch über akzeptable Grenzen hinaus reduziert, aber hoch genug sein sollte, um eine bedeutende Auswirkung auf den parasitären JFET entlang seiner gesamten Länge zu haben.

Die Implantierung nach Fig. 8 wird dann nach dem Abziehen des Photolacks tief unter die Oberfläche der Zone 52 eingetrieben. Bei der bevorzugten Ausführungsform der Erfindung werden die Implantierungen 60, 61 und 62 anfänglich bei einer Temperatur von etwa 1175°C 8 Stunden lang eingetrieben. Eine höhere Temperatur kann zur Verringerung der Eintreibzeit verwendet werden. Beispielsweise kann bei 1200°C das Eintreiben auf etwa 4 Stunden reduziert werden. Dieses wichtige Eintreiben erfolgt in Stickstoff, um das Aufwachsen von Siliziumdioxid während des Eintreibens zu verhindern. Während dieses anfänglichen Eintreibens der Träger zur Bildung der Zonen 60, 61 und 62 wandern die Zonen bis zu einer Tiefe von etwa 6 um, was fast ihrer endgültigen Gesamttiefe entspricht. Wie später ersehen werden wird, folgen etwa 2 weitere Stunden nachfolgenden Bearbeitungseintreibens, was die Tiefe dieser Zonen um etwa 1 um vergrößert.

Um die Tiefe zusätzlicher Träger vom N-Typ in einem Untergrund vom N-Typ zu messen, ist es praktisch, die Form der Kurve des log der gesamten Donatorkonzentration in der Zone 52 der Fig. 9 als Funktion der Tiefe unter der Siliziumoberfläche, wie in Fig. 21 gezeigt, zu betrachten. Diese Kurve kann entweder durch direkte Versuchstechniken unter Verwendung einer Ausweitungswiderstandssonde auf Großflächen-Diffusionen erzeugt werden, oder sie kann mit einem Computer simuliert werden. Der Wendepunkt tritt bei der Kurve der Fig. 21 bei einer Tiefe auf, bei welcher die Konzentration sich an etwa die des ursprünglichen Hintergrunds des epitaxialen Materials 52 angleicht und ist ein Maß für die Tiefe der Zone erhöhter Konzentration. Beim Beispiel der Kurve der Fig. 21 tritt der Wendepunkt bei etwa 7,0 um auf. Es kann gezeigt werden, daß über 97% der gesamten, durch die Implantierungen 60, 61 und 62 hinzugefügten Ladung zur linken Seite (über) der Tiefe von 7,0 um enthalten ist. Wie nachfolgend beschrieben und gemäß der Erfindung ist diese Tiefe der Zonen erhöhter Ladungsträger Konzentration größer als die genau festgelegte Basistiefe, die ein PN Zonenübergang ist und daher im Silizium genau lokalisiert werden kann.

Wie auch in Fig. 9 gezeigt, diffundieren die Zonen 61, 62 und 63 seitlich, während sie tiefer eindringen. Diese Zonen diffundieren seitlich, bis die Zonen 60, 61 und 62 sich am Zentrum der Oxidzonen 54 bis 56 fast treffen. Offensichtlich werden sie sich nicht treffen und werden bei ihrer vollen vertikalen Tiefe, wie in Fig. 9 gezeigt, etwas im Abstand voneinander sein. Ob diese Zonen am Zentrum aufeinandertreffen oder sich im Abstand voneinander befinden oder einander überlappen ist für die Erfindung von geringer Bedeutung.

Es sei weiters bemerkt, daß die N + Zonen, wie die Zonen 60, 61 und 62, sich nicht an den Rand des Chips erstrecken, sondern nur innerhalb des Aktivzellbereichs des Chips existieren. Die Zonen erhöhter Konzentration können sich nicht über den Aktivbereich des Chips hinaus und in die (nicht dargestellte) Zonenübergangsendfläche hinein erstrecken, da sie die Durchbruchspannung der Vorrichtung verringern.

Fig. 10 zeigt den nächsten Schritt im Verfahren, bei welchem eine Oxidschicht 70 oben auf der Oberfläche der Scheibe der Fig. 9 bis zu einer Dicke von etwa 0.8 um wachsen lassen wird. Eine Photolackschicht 71 wird auf der Oxidschicht 70 aufgetragen und dann mit einem geeigneten Muster 10

AT 404 525 B versehen, wie in Fig. 10 gezeigt, um die Fenster festzulegen, die tatsächlich hexagonale Öffnungen sind, die die Zonen über den Oxidinseln 54, 55 und 56 freilegen. Das Oxid 70 und die darunterliegenden Oxidpunkte 54, 55 und 56 werden dann durch die im Abstand befindlichen Fenster im Photolack 71 zur Freilegung der Siliziumoberfläche geätzt, wie in Fig. 11 gezeigt. Danach wird der Photolack entfernt, und eine große Dosis Bor wird in die freiliegenden Siliziumoberflächen-Flächen implantiert, wie an den Zonen 80, 81 und 82 in Fig. 11 gezeigt. Die Borimplantation in Fig. 11 erfolgt bei einer Beschleunigungsspannung von etwa 50 kev bei einer Dosis von etwa 3 x 1015 Atomen pro cm2. Eine hohe Dosis wird bevorzugt, weil die Implantationszonen 80, 81 und 82 letztendlich vertieft werden, um zu P+ Basiszonen zu werden, die eine hohe Leitfähigkeit aufweisen, um einen relativ niedrigen Rb' unter dem Source des MOS-FET Teils der Vorrichtung zu erzeugen. Ein niedriger Rb' ergibt einen großen Wert des Einraststromes. Die für die Borimplantierung in Fig. 11 verwendete Dosis sollte so hoch wie möglich sein. Die Dosis sollte jedoch unter dem Wert liegen, bei welchem eine Siliziumbeschädigung beginnt oder die Gesamtleistung der Vorrichtung verringert wird.

Nach dem Implantierungsschritt der Fig. 11 kommt ein kurzes anfängliches Eintreiben der Implantierung in trockenem Stickstoff plus 1% Sauerstoff zum Erspielen einer Anfangstiefe von 1-2 um. Dieses anfängliche Eintreiben der P+ Zonen 80, 81 und 82 ist in Fig. 12 gezeigt. Danach werden die Oxidsegmente 83, 84 und 85 über den P + Zonen 80, 81 und 82 wachsen lassen. Es sei bemerkt, daß die Borzonen 80, 81 und 82 anfänglich zu einer geringen Tiefe eingetrieben werden, um eine wesentliche Verarmung des Oberflächenbors während des Wachstums der Oxidsegmente 83, 84 und 85 zu vermeiden.

Danach wird, wie in Fig. 13 gezeigt, eine Photolackschicht 90 auf die Oberfläche der Fig. 12 aufgebracht und mit einem Muster zur Festlegung eines dritten Fenstermusters versehen, durch welches das gesamte Oxid, außer jenem, das über den P + Zonen 80, 81 und 82 liegt, weggeätzt wird.

Danach wird, wie in Fig. 14 gezeigt, die Photolackschicht 90 entfernt, und eine dünne Gateoxidschicht 95 wird über der vollständig freigelegten Aktivfläche der Scheibe wachsen gelassen. Das Gateoxid 95 hat eine Dicke von etwa 0.105 um. Eine Polysiliziumschicht 96 wird dann oben auf der Scheibe bis zu einer Dicke von 0.4 - 0.5 um abgelagert. Obwohl nicht gezeigt, wird eine dünne (0.05 um) Oxidschicht auf der Polysiliziumschicht 96 wachsen gelassen, um die Haftung der Photolackschicht 97, die auf dem Polysilizium 96 abgelagert wird, zu verbessern. Der Photolack 97 wird dann gemäß einem vierten Maskierungsschritt zur Bildung hexagonaler Öffnungen 98, 99 und 100, die Zonen 80, 81 bzw. 82 vom P-Typ umschließen, mit einem Muster versehen.

Danach wird die dünne Oxidschicht über dem Polysilizium zum Muster der Fenster 98, 99 und 100 geätzt, der Photolack wird abgezogen, und die so geätzte dünne Oxidschicht wird als Maske verwendet, um das Polysilizium zu ätzen, wobei hexagonale Fenster über der Gateoxidschicht 95 gebildet werden. Danach wird die Gateoxidschicht geätzt, wodurch auch die (nicht dargestellte) dünne Oxidschicht auf der Polysiliziumschicht entfernt wird. Wie in Fig. 15 gezeigt, wird so das restliche Polysiliziumnetz und die Oberfläche des Siliziumsubstrats 52 innerhalb der Fenster 98, 99 und 100 freigelegt. Es sei bemerkt, daß dieser Photolithographie-Ätzschritt die Oxidinseln (etwas dickenreduziert) 83, 84 und 85, sowie das hexagonal geformte Gitter, das vom Gateoxid bzw. den Polysiliziumsegmenten 110, 111, 112 und 113, 114, 115 dargestellt ist, an Ort und Stelle läßt.

Danach wird, wie weiters in Fig. 15 gezeigt, Bor in die Oberfläche der Scheibe und insbesondere durch die hexagonalen Diffusionsfenster 98, 99 und 100 implantiert. Die Bordosis beträgt bei diesem Vorgang 1 x 1014 Atome pro cm2 bei 50 kev, viel niedriger als bei der Bordosis gemäß Fig. 11 (3 x 1015 Atome pro cm2). Diese Bordosis von 1 x 1014 Atome pro cm2 geht nach der Diffusion über in die höher dosierte Borzone und bildet eine Kanalzone vom Niedrigkonzentrations- (P-) Typ, die den aus den Zonen 80, 81 und 82 höherer Konzentration erzeugten P+ Körperteil umgibt und weniger tief als dieser ist. Somit werden in Fig. 15 leichter dotierte Borzonen 120, 121 und 122 gebildet. Diese Zonen werden dann etwa 2 Stunden lang bei 1175°C eingetrieben, wodurch sie eine Tiefe von etwa 4,5 um erreichen. Die Zonen 120, 121 und 122, die ringförmige Zonen sind, sind teilweise in Fig. 16 in strichlierten Linien gezeigt, obwohl es offensichtlich ist, daß sich diese Zonen dort, wo sie die P + Zonen 80, 81 und 82 überlappen, ineinander übergehen.

Die wenig tiefen P(-) "Etagenzonen" 120, 121 und 122, die die tiefen P+ Zonen 80, 81 und 82 umgeben, sind leicht dotierte Kanalzonen, die unter dem Gateoxid verlaufen. Diese leicht dotierten Zonen legen zusammen mit den tiefen P + Körperzonen nach der Diffusion einen etwa quadratischen Querschnitt für jede Zelle fest, im Vergleich zu dem umgekehrten Kopf- und Schulter-Querschnitt, der beim Stand der Technik verwendet und im U.S. Patent 4,593,302 gezeigt ist. Das eher quadratische Muster wird erzeugt, weil sich die Erzeugungstoleranzen bis zu jenem Punkt verbessert haben, an dem die seichten P(-) Zonen sehr genau festgelegt werden können und die P + Zonen relativ breiter gemacht werden können, wodurch Rb' so weit wie möglich verringert wird, ohne negative Auswirkung auf die Kanalzone. 11

AT 404 525 B

Man sieht, daß bei jedem Eintreiben - inklusive des P(-) Eintreibens in Fig. 16 - alle ZonenUbergänge tiefer werden. Die N+ Zonen 60, 61 und 62 bewegen sich weniger und die P+ Zonen 80, 81 und 82 bewegen sich etwas mehr. Für den Fachmann ist es auch klar, daß bei Tieferwerden der Diffusionen sich diese auch in seitlicher Richtung bewegen, wodurch die wenig tiefen Diffusionen 130, 131 und 132 letztlich unter das Gateoxid diffundieren.

Die Oberfläche der Struktur der Fig. 16 wird dann entsprechend entglast, und ein Source-Implantations-schritt wird durchgeführt, wie in Fig. 17 gezeigt. So werden Arsenatome mit 50 kev durch die Fenster 98, 99 und 100 mit einer Dosis von 3 x 10,s Atome pro cm2 implantiert. Das Source-Implantat wird dann geglüht und bei einer Temperatur von 975°C etwa 120 Minuten lang zur Bildung der ringförmigen N + + Source-Zonen 130, 131 und 132 eingetrieben. Der Raum zwischen der N++ Source und dem Teil des Zonenüberganges J1, der von der seichten P(-) Zone gebildet wird, bildet invertierbare Kanalzonen unter dem zuvor gebildeten Gateoxid.

Die Source-Zonen könnten auch durch Verwendung von Phosphor gebildet worden sein, doch wird das Arsenimpiantat bevorzugt, da Phosphor tiefer eingetrieben würde und daher Rb' erhöhen würde.

Danach - und wie in Fig. 18 gezeigt - wird über der Chip-Oberfläche eine Zwischenschicht-Siliziumdio-xid-Beschichtung 140 mit einer Dicke von etwa 1 um gebildet, und die Oberfläche wird dann mit einer Photolackschicht 150 überzogen, die photolithographisch mit einem Muster versehen wird, um die Kontaktmaskenöffnung festzulegen, wie in Fig. 18 gezeigt. Diese Fensteröffnungen sind lokale, im allgemeinen hexagonale Öffnungen im Photolack 150. Die durch die Öffnungen im Photolack freigelegte Oberfläche wird dann zur Freilegung der darunterliegenden inneren Umfangteile der N++ Sourcen und des zentralen Körpers der P+ Zonen 80, 81 und 82 entsprechend geätzt. Nach Entfernen des Photolacks bleibt ein hexagonales Gitter aus Zwischenschicht-Oxid über den Polysiliziumsegmenten 113,114 und 115, um diese Segmente gegen eine nachfolgend abgelagerte Aluminiumschicht, wie in Fig. 19 gezeigt, zu isolieren. Die Aluminiumschicht wird dann photolithographisch mit einem Muster versehen und zur Bildung von (nicht dargestellten) Source- und Gate-Elektroden geätz.

Die Aluminium-Emitter-Elektrode 160, welche die eine Haupteiektrode darstellt, ist eine kontinuierliche Elektrode, die jede Zelle elektrisch parallel anschließt und jede der P + Körperzonen und den inneren Umfang ihrer entsprechenden ringförmigen N + + Source-Zonen kurzschließt. Eine amorphe Siliziumschicht 161 wird über der Oberfläche der Scheibe abgelagert und wird wiederum von einer dünnen Photopolyimidschicht 162 bedeckt.

Die Photopolyimidschicht 162 wird dann entsprechend photolithographisch mit einem Muster versehen, und die (nicht dargestellte) amorphe Siliziumschicht wird zur Freilegung geeigneter Emitter- und Gate-Anschlußflächen geätzt. Während dieses Vorgangs kann das amorphe Slilizium mit einer geeigneten Plasmaätzung geätzt werden. Die Polyimidschicht 162 wird dann imidisiert, beispielsweise durch Erhitzen auf 400-500°C.

Danach wird von der unteren Oberfläche der Vorrichtung der Fig. 19 Material entfernt, beispielsweise durch Abschleifen von 0.05 - 0.076 um Silizium vom Boden der P + Schicht 50. Der Schleifvorgang könnte durch ein entsprechendes Ätzen oder Sandstrahlen ersetzt werden. Eine passende Kollektor-Elektrode 170, welche die zweite Hauptelektrode darstellt, wird dann an der unteren Oberfläche, wie in Fig. 19 gezeigt, befestigt und kann aus herkömmlichem Chrom-Nickel-Silber-Trimetall sein.

Dies vervollständigt die Herstellung der die einzelne IGBT-Plättchen enthaltenden Scheibe. Die Scheibe kann dann in eine geeignete Elektronenbestrahlungsvorrichtung gegeben werden und erfindungsgemäß bis zu einer Gesamtdosis von 16 Megarad bestrahlt werden. Dies ist etwa das Doppelte der Dosis, die bei den IGBTs des Standes der Technik verwendet wurde. Nach der Bestrahlung wird die Scheibe bei 300°C 30 Minuten lang geglüht. Die erhöhte Dosis wird durch die extrem tiefen N+ Drain-Anreicherungsdiffusionen 60, 61 und 62 ermöglicht, die ein übermäßiges Ansteigen des Durchlaß-Spannungsabfalls der Vorrichtung infolge verringerter Lebensdauer der Ladungsträger verhindern. Das heißt, die N + Zonen 60, 61 und 62 haben örtlich die Notwendigkeit für eine Leitfähigkeitsmodulation zur Verringerung des Widerstandes in den JFET-Zonen von in engen Abständen befindlichen Basen vermindert. Durch Steigerung der Dosis auf 16 Megarad zeigte es sich, daß die Abfallzeit der letztlich gebildeten IGBT-Vorrichtung von etwa 300 Nanosekunden auf etwa 100 Nanosekunden verringert wird, wobei der Abschalt-Schaltverlust von etwa 600 Mikrojoule auf etwa 200 Mikrojoule reduziert wird. Als Ergebnis - und wie in Fig. 3 gezeigt - hat der IGBT der Fig. 19 die Charakteristika, die in der unteren Kurve mit der Bezeichnung IGBT mit tiefer Anreicherung gezeigt ist. Es ist ersichtlich, daß bei einer vermehrten Reduktion der Lebensdauer der Ladungsträger der Schaltenergieverlust für jeden gegebenen Durchlaß-Spannungsabfall wesentlich verringert wird. So können Vorrichtungen, bei welchen die Grundzüge der vorliegenden Erfindung zur Anwendung kommen, entweder mit höheren Frequenzen oder mit derselben Frequenz wie die Vorrichtung des Standes der Technik mit einem wesentlich verringerten Durchlaß-Spannungsabfall betrieben werden. Offensichtlich kann auch jede 12

AT 404 525 B

Kombination dieser beiden Verbesserungen angepeilt werden.

Bestrahlungsdosen von über 16 Megarad wären wünschenswert, es zeigte sich jedoch, daß bei Bestrahlungsdosen, die sich 20 Megarad nahem, ein Rückschaltcharakteristikum im Durchlaß-Leitungscharakteristikum der Vorrichtung erzeugt wird. Man nimmt an, daß das Rückschaltcharakteristikum unerwünscht sein kann. Wenn es tatsächlich unerwünscht ist, sollte die verwendete Dosis unter etwa 20 Megarad liegen.

Die vorliegende Erfindung macht auch die Verwendung einer Schwermetalldotierung anstelle der Bestrahlung zur Verkürzung der Lebensdauer der Ladungsträger möglich. Eine Schwermetalldotierung, zB mit Gold oder Platin, wird der Bestrahlung vorgezogen, da der Ladungsträger-Lebensdauer-VerminderungenEffekt der Bestrahlung bei Plättchen-Bond-Temperaturen ausglühen kann. Dies trifft auf die Schwermetalldotierung, die während der gesamten Plättchen-Bondierung gleich bleibt, nicht zu. Eine Lebensdauerreduktion durch Schwermetall erhöht jedoch den aufscheinenden spezifischen Widerstand des Siliziums und vermehrt dadurch den spezifischen Widerstand zwischen den Basen, welcher wiederum die Wirksamkeit des parasitären JFET erhöhen würde und somit unannehmbare Erhöhungen des Durchlaß Spannungsabfalls bewirken würde. Im Fall der vorliegenden Erfindung wird dieser Nachteil der Schwermetalldotierung durch die Verwendung extrem tiefer Diffusionen 60, 61 und 62, die tiefer sind als der tiefste Teil der Basis, überwunden. Somit kann gemäß einem weiteren Charakteristikum der Erfindung eine Schwermetalldotierung vor der Ablagerung der Aluminium-Source-Elektrode 160 in Fig. 19 in die Scheibe diffundiert werden.

Die IGBT-Vorrichtung der Fig. 19 ist so ausgestaltet, daß die N(-) Schicht 52 während des Abschaltens völlig verarmt, wobei sich die Verarmungszone bis in die N-)- Zone 51, aber nicht durch diese hindurch, erstreckt. Dies ist wünschenswert, weil Löcher innerhalb der N(-) Zone 52 in den Kollektorbereich kommen, während die Verarmungszone nach unten gelangt. Die restlichen Löcher in der N + Zone haben die niedrigste Lebensdauer der N Zone und rekombinieren daher viel schneller und schalten daher die Vorrichtung schneller ab. Der Konstrukteur kann die vollständige Verarmung der Zone 52 durch richtige Einstellung der Dicke und des spezifischen Widerstandes der epitaxialen Zone 52 sicherstellen.

Ein anderes Merkmal der vorliegenden Erfindung ist, daß die tiefen N + Zonen 60, 61 und 62, die tatsächlich Segmente eines tief diffundierten Gitters erhöhter Ladungsträger Konzentration sind, in der ganzen aktiven Zone der Vorrichtung gleichmäßig verteilt sind und als bevorzugte Punkte für einen Avalanche-Durchbruch fungieren. Diese tiefen Zonen neigen dazu, die gesamte Durchbruch-Spannung der Vorrichtung (die sie ohne diese tiefen Zonen hätte) um etwa 50 Volt zu verringern, dafür verteilen sie aber im Gegenzug den Avalanche-Durchbruchstrom über die ganze Fläche des Chips. Durch die Verteilung des Avalanche-Durchbruchstroms über die gesamte Chip-Fläche und die Entfernung desselben von nur einigen wenigen lokalisierten Punkten an der Peripherie des Chips wird die Fähigkeit der Vorrichtung zur Bewältigung induktiver Lasten (ihre l2L Fähigkeit) wesentlich erhöht. Während diese tiefen Zonen 60, 61 und 62 in Fig. 19 in Verbindung mit einem IGBT gezeigt sind, ist es für den Fachmann klar, daß dieselben tiefen Zonen in einem Leistungs-MOS-FET derselben Konstruktion wie Fig. 19, doch ohne die P + Zone 50 verwendet werden könnte und dieselben wichtigen Vorteile in der Steigerung der Avalanche-Energie der Vorrichtung erbringen würde. Es wird auch bemerkt, daß die mit der 16 Megarad-Dosis erreichte vermehrte Reduktion der Lebensdauer der Ladungsträger auch die Verstärkung des PNP Transistors in Fig. 19 (des von der P Zone 50, den N Zonen 51, 52 und den P Zonen 80, 81 und 82 gebildeten Transistors) herabsetzt, was ebenso die PL-Fähigkeit der IGBT-Vorrichtung verbessert.

Ein weiterer wichtiger Aspekt der Erfindung ist, daß die Kurzschluß-Widerstandszeit bei Verwendung der sehr tiefen N + Diffusionen 60, 61 und 62 etwa verdoppelt wurde. Die Kurzschluß-Widerstandszeit ist jene Zeit, für welche die Vorrichtung einen Kurzschluß aushält, ohne zu versagen. Man nimmt an, daß die Kurzschluß-Widerstandszeit zugenommen hat, weil die Verstärkung des bipolaren PNP Transistors wesentlich verringert wurde durch die erhöhte Bestrahlungsdosis, die durch die tiefe Anreicherungsdiffusion möglich gemacht wird, wodurch der Sättigungsstrom des IGBT für eine gegebene Gatteransteuerung gesenkt wird. Dies wiederum senkt den Leistungsverlust während Kurzschlußbedingungen.

Wie zuvor festgestellt, verringern die tiefen Anreicherungsdiffusionen 60, 61 und 62 in Fig. 19 die Verstärkung des aus der P Zone 50, den N Zonen 51, 52 und den P Zonen 80, 120, 81, 121 und 82, 122 gebildeten PNP Transistors. Diese Verringerung der Verstärkung ist auf die Zonen zwischen den im Abstand befindlichen Basen lokalisiert. So werden Löcher aus dem Emitter-Basis-Zonenübergang des PNP-Transistors zum Zentrum der P Senken 80, 81 und 82 mit höhererVerstärkung und weg von den gewöhnlichen Leitungszonen, die mit den Zonen 60, 61 und 62 erhöhter Konzentration gefüllt sind, abgelenkt. Die Zonen 60, 61 und 62 haben auch eine geringere Lebensdauer der Ladungsträger und daher höhere Rekombinationsraten infolge der höheren Konzentration von Verunreinigungen. Außerdem wirkt der Konzentrationsgeradient in der N + Diffusion infolge des eingebauten elektrischen Feldes, das er hervorruft, im Sinne einer Ablenkung der Löcher von der N + Zone weg. Alle diese Effekte bewirken einen höheren 13

AT 404 525 B

Wert des Einraststromes. Das heißt, es ist unerwünscht, Löcher an den vertikalen Seitenwänden der P-leitenden Basen 80, 120, 81, 121 und 82, 122 angesammelt zu haben, weil dies einen Stromfluß unter den Source-Bereichen und durch den Widerstand IV erzeugt. Wenn die Anreicherungszonen 60, 61 und 62 seicht wären, würden die Löcher leicht die unteren Teile der vertikalen Wände der P Senken 80, 120, 81, 121 und 82, 122 erreichen, so wie bei der Ausbildung nach dem Stand der Technik. Bei der extrem tiefen Anreicherungsdiffusion werden jedoch viel weniger Löcher die Seitenwände der Vorrichtung erreichen.

Eine zweite Ausführungsform der Erfindung ist in Fig. 20 gezeigt. In Fig. 20 haben Bestandteile, die den in Fig. 18 beschriebenen ähnlich sind, ähnliche Bezugszeichen. Die Ausführungsform der Fig. 20 unterscheidet sich von der der Fig. 19 nur insoferne, als die N+ Zone 180 eine Kompakte Senkendiffusion mit einer relativ konstanten Tiefe von etwa 7,0 um ist. Somit ersetzt eine N+ Zone 180 mit konstanter Tiefe das Gitter der vertieften N + Zonen, die durch die Segmente 60, 61 und 62 in Fig. 19 dargestellt sind. Es sei bemerkt, daß die Zone 180 ein planer Zonenübergang ist und an der oberen Oberfläche des Chips in in den Zeichnungen nicht gezeigten Bereichen endet.

Bei der Herstellung der Vorrichtung der Fig. 20 wurde zuerst eine einheitliche flächendeckende Implantierung über die aktiven Zonen der Matrize aus 3,5 x 1012 Phosphoratomen auf die freiliegende Siliziumoberfläche (exklusive der Abschlußfläche) aufgetragen. Diese flächendeckende Implantierung wurde dann bis zu einer Tiefe von etwa 6 um eingetrieben. Danach würden die in den Fig. 9 bis 19 gezeigten Bearbeitungsschritte zur Herstellung der Vorrichtung der Fig. 20 folgen.

In der vorstehenden Beschreibung wurde die Erfindung für eine N Kanal-Vorrichtung beschrieben. Für den Fachmann ist es klar, daß die Vorrichtung genauso gut eine P Kanal-Vorrichtung sein kann mit entsprechenden Verfahrensmodifikationen, wobei alle Leitungszonen umgekehrt wären.

Wie zuvor festgehalten, ist die Erfindung auf jede Topologie anwendbar. So ist mit im Abstand befindlichen Basiszonen jede räumliche Anordnung gemeint, bei der entweder vollkommen isolierte Basiszellen, vollständig isolierte Streifen von mit interdigitalen Muster ausgebildeten Basen oder eine einzelne, längliche Basis, die über einen gewundenen Weg verläuft, so daß ein Querschnitt im Abstand befindliche Basissegmente der einzigen Basis zeigt, vorhanden sind (ist).

Die Fig. 22 zeigt eine laterale IGBT-Ausführungsform der Erfindung, bei welcher die eine erste Hauptelektrode darstellende Emitter-Elektrode 160, die eine zweite Hauptelektrode darstellende Kollektor-Elektrode 170 und die Gate-Elektrode 113 sich alle an der oberen Oberfläche des Chips befinden. Zusätzlich ist an der Rückseite des P+ Substrats 300 eine dritte Hauptelektrode in Form einer Trimetall-Elektrode 302 ausgebildet und beispielsweise durch eine Drahtverbindung mit der Emitter-Elektrode 160 an der Oberseite des Chips verbunden. Die Vorrichtung ist auf einem Ausgangsmaterial konstruiert, das aus einem P+ Substrat 300 besteht. Eine epitaxiale P(-) Schicht 301 und eine epitaxiale N(-) Schicht 303 werden der Reihe nach oben auf dem P + Substrat 300 wachsen gelassen.

Die in der epitaxialen Schicht 303 gebildeten Zonenübergänge können jede gewünschte Topologie haben und sind hier als interdigitales Muster ausgebildet gezeigt. Fig. 22 zeigt einen Querschnitt durch die Zentren zweier Finger einer länglichen Topologie, wobei jeder Finger um die strichlierten Linien 304 bzw. 305 zentriert ist.

Zuerst wird auf die Emitterkonstruktion Bezug genommen, in der zwei im Abstand voneinander angeordnete Basiszonen 310 und 311 vorgesehen sind, welche die Source-Zonen 312 bzw. 313 aufnehmen. Die besonders tiefe Zone erhöhter Konzentration ist die Zone 314, die sich zwischen den im Abstand befindlichen Basiszonen 310 und 311 befindet und tiefer als diese reicht. Die Kanäle, die von den sich von den P+ Basen weg erstreckenden P(-) Zonen festgelegt sind, sind durch Gateoxid und die Gateelektrode 113 überlagert. Eine Oxid-(Silox-)-Schicht 315 bedeckt das Gate 113 und isoliert es von der Aluminium-Emitter-Elektrode 160.

Die Fig. 22 zeigt auch, daß die Abschlußkonstruktion der rechten Seite der an der Linie 304 zentrierten Streifen eine P(-) Resurf-Zone 320 beinhaltet, die von der Feldoxidschicht 321 bedeckt ist. Abgestufte Polysilizium-Feldplatten 322 und 323 sind, wie gezeigt, angeordnet. Die Feldplatte 322 berührt die Elektrode 160 und steuert das Oberflächenfeld am Rand der P + Zone 311. Die Feldplatte 323 berührt die Kollektor-Elektrode 170 und schließt die rechte Seite der Resurf-Zone 320 und eine Seite der schwebenden N + Zone 330 ab.

Auf der Kollektorseite der Fig. 22 ist die P+ Zone 331 vorgesehen, um den PNP-Haupttransistor zu vervollständigen, und sie entspricht in ihrer Funktion der Zone 50 der Fig. 19. Die Kollektor-Elektrode 170 ist mit der Zone 331 verbunden.

Es sei bemerkt, daß in der lateralen IGBT-Vorrichtung der Fig. 22 der FET-Teil im Betrieb lateral ist, während der bipolare Transistor sowohl eine laterale Stromleitung zum Emitter 160 als auch eine vertikale Stromleitung zur Elektrode 302 hat. 14

Claims

AT 404 525 B Obwohl die vorliegende Erfindung in bezug auf besondere Ausführungsformen derselben beschrieben worden ist, kann der Fachmann im Rahmen der Erfindung viele andere Variationen und Modifikationen und andere Verwendungen vorsehen. Patentansprüche 1. Leistungstransistorvorrichtung mit einer Durchlaßstromcharakteristik einer bipolaren Vorrichtung und MOS-Gate-Steuerungscharakteristika, welche Vorrichtung einen dünnen Chip aus Halbleitermaterial mit einem Substrat (50) eines ersten Leitfähigkeitstyps, eine leicht dotierte Schicht (52) aus Halbleitermaterial eines zweiten, zum ersten entgegengesetzten Leitfähigkeitstyps auf einer Oberfläche des Substrats, eine Mehrzahl von im Abstand voneinander befindlichen Basiszonen (80, 81, 82) des ersten Leitfähigkeitstyps, die sich in die vom Substrat abgekehrt liegende Oberfläche dieser Schicht (52) aus Halbleitermaterial bis zu einer vorgegebenen Tiefe erstrecken, eine Mehrzahl von Source-Zonen (130, 131, 132) des zweiten Leitfähigkeitstyps, die in im Abstand voneinander befindlichen entsprechenden Basiszonen gebildet sind und entsprechende dazwischenliegende Oberflächen-Kanalzonen festlegen, eine über diesen Oberflächen-Kanalzonen befindliche Gate-Isolierschicht (110, 111, 112), eine sich über der Gate-Isolierschicht befindende leitende Gate-Schicht (113, 114, 115), eine erste Hauptelektrode (160), die mit der Mehrzahl von Source-Zonen (130, 131, 132) verbunden ist und eine zweite Hauptelektrode (170), die mit dem Substrat (50) verbunden ist, umfaßt, dadurch gekennzeichnet, daß die Zonen (60, 61, 62) zwischen den im Abstand voneinander befindlichen Basiszonen (80, 81, 82) eine erhöhte Konzentration von Ladungsträgern des zweiten Leitfähigkeitstyps aufweisen, und sich diese Konzentration von der vom Substrat abgekehrt liegenden Oberfläche der genannten Schicht (52) aus Halbleitermaterial bis zu einer Tiefe erstreckt, die größer als die Tiefe der Basiszonen ist, und diese erhöhte Konzentration von Ladungsträgern höher ist als die Ladungsträgerkonzentration des übrigen Teiles dieser Schicht (52) aus Halbleitermaterial über ihre gesamte Tiefe (Fig.19, 20).
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Zonen (60, 61, 62) erhöhter Leitfähigkeit eine Tiefe von mehr als etwa 6 um haben.
3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Basiszonen (80, 81, 82) in an sich bekannter Weise eine zellenförmige Topologie haben.
4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die zellenfömigen Basiszonen in an sich bekannter Weise eine hexagonale Geometrie haben.
5. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Basiszonen (80, 81, 82) in an sich bekannter Weise eine längliche Geometrie haben.
6. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß eine weitere Schicht (51) des zweiten, dem ersten entgegengesetzten Leitfähigkeitstyps, die höher dotiert ist als die leicht dotierte Schicht (52) aus Halbleitermaterial und die dünner ist als diese leicht dotierte Schicht (52), zwischen dieser Schicht und dem Substrat (50) angeordnet ist (Fig.19).
7. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Abstand zwischen benachbarten Basiszonen (80, 81, 82) kleiner als etwa 12 um ist, wodurch der Einraststrom der Vorrichtung erhöht und der Durchlaß-Spannungsabfall verringert ist.
8. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die leicht dotierte Schicht (52) vom zweiten Leitfähigkeitstyp unter bei blockierendem Abschalten der Vorrichtung vollständig verarmt.
9. Vorrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Boden der Zonen (60, 61, 62) erhöhter Ladungsträgerkonzentration ein symmetrisches Muster festlegt, das tiefer als die tiefen Basiszonen (80, 81, 82) ist und der zweiten Hauptelektrode (170) zugewandt ist, welches Muster die Topologie der in gegenseitigem Abstand über dem Oberflächenbereich des dünnen Chips befindlichen Zonen zur Festlegung einer vergrößerten Fläche mit hevorzugtem Avalanche-Durchbruch in dieser vergrößerten Fläche und zur Erhöhung der PL-Fähigkeit der Vorrichtung hat (Fig.19). 15 ΑΤ 404 525 Β
10. Vorrichtung nach einem der Ansprüche 1 bis 6. dadurch gekennzeichnet, daß die Lebensdauer der Ladungsträger des Chips dadurch, daß der Chip zur Lebensdauerreduktion der Ladungsträger mit einer Dosis von mehr als 12 Megarad bestrahlt ist, oder dadurch, daß der Chip in an sich bekannter Weise Schwermetallatome, z.B. Goldatome oder Platinatome, zur Reduktion der Lebensdauer der Ladungsträger enthält, verringert ist.
11. Verfahren zur Herstellung einer Leistungstransistorvorrichtung nach einem der Ansprüche 1 bis 10, gekennzeichnet durch die folgenden Schritte: Bildung einer ersten Fenstermaskenanordnung auf der Oberfläche eines dünnen Halbleiter-Chips eines ersten Leitfähigkeitstyps und Aufbringung von Ladungsträgern vom ersten Leitfähigkeitstyp auf die freigelegte Oberfläche des Chips und Diffusion dieser Ladungsträger bis zu einer ersten Tiefe in dieses Chipsubstrat zur Bildung von Zonen erhöhter Leitfähigkeit, wobei die Seitengrenzen dieser Zonen erhöhter Leitfähigkeit zueinander zu Grenzpositionen, die zumindest nahe beieinander liegen, seitendiffundieren, Bildung einer zweiten Fenstermaskenanordnung, welche die Grenzen zwischen den Zonen erhöhter Leitfähigkeit überlagert und an diesen zentriert ist, und die Aufbringung einer ersten vorgegebenen Ladungsträgerkonzentration des zweiten Leitfähigkeitstyps auf die Chipoberfläche durch die zweite Fenstermaskenanordnung, Bildung eines dünnen Gate-Dielektrikums und einer leitenden Gate-Elektrode zumindest über Teile der Oberfläche der Zonen erhöhter Leitfähigkeit, Bildung einer ringförmigen dritten Fenstermaskenanordnung, welche entsprechende Stellen der zweiten Fenstermaskenanordnung umgibt und zumindest an diese angrenzt und durch Flächen des dünnen Gate-Dielektrikums begrenzt ist, und Aufbringen einer zweiten vorgegebenen Konzentration von Ladungsträgern des zweiten Leitfähigkeitstyps, die niedriger als die erste vorgegebene Ladungsträgerkonzentration ist, auf den Chip durch die ringförmige Fenstermaskenanordnung, Diffusion der Ladungsträger der ersten und der zweiten vorgegebenen Konzentration des zweiten Leitfähigkeitstyps bis zu ihrer endgültigen Tiefe, die geringer als die endgültige Tiefe der eine erhöhte Leitfähigkeit aufweisenden Zonen des ersten Leitfähigkeitstyps ist, wobei diese Ladungsträger der ersten vorgegebenen Konzentration ein Volumen mit relativ hoher Ladungsträgerkonzentration bilden und die Ladungsträger der zweiten vorgegebenen Konzentration eine Kanalzone mit relativ geringer Ladungsträgerkonzentration bilden, die das Volumen mit relativ hoher Ladungsträgerkonzentration umgibt und unter dem dünnen Gate-Dielektrikum liegt, Aufbringen einer relativ hohen Konzentration von Ladungsträgern des ersten Leitfähigkeitstyps durch die dritte Fenstermaskenanordnung und Diffusion dieser Ladungsträger zur Bildung seichter Source-Zonen, die seitlich diffundieren, um unter dem Gate-Dielektrikum zu liegen und den Innenrand der Kanalzone mit niedriger Ladungsträgerkonzentration zu begrenzen, und danach die Bildung einer Source-Elektrode auf den Source-Zonen und einer Drain-Elektrode, die elektrisch mit dem Chip verbunden ist.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Ladungsträger des ersten Leitfähigkeitstyps, die durch die erste Fenstermaskenanordnung aufgetragen werden, bis zu einer endgültigen Tiefe diffundiert werden, die durch eine etwa 10-stündige Diffusion jener Konzentration von Ladungsträgern bei etwa 1175 · C erreicht wird.
13. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Zonen erhöhter Leitfähigkeit durch eine Implantierdosis von mehr als 3 x 1012 Atomen pro cm2 eines Dotiermittels des zweiten Leitfähigkeitstyps, gefolgt von einer etwa 10-stündigen Diffusion bei etwa 1175*C gebildet werden.
14. Verfahren nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß als weiterer Verfahrensschritt zur Verminderung der Lebensdauer der Ladungsträger des Halbleiterchips der fertige Chip einem Elektronenfiuß von mehr als 12 Megarad ausgesetzt wird, oder der fertige Chip einer Bestrahlung ausgesetzt wird, oder in an sich bekannter Weise Schwermetallatome, z.B. Goldatome oder Platinatome, in den Chip eindiffundiert werden.
15. Leistungstransistorvorrichtung mit einer Durchlaßstrom-Charakteristik einer bipolaren Vorrichtung und MOS-Gate-Steuerungscharakteristika, welche Vorrichtung einen dünnen Chip aus Haibleitermaterial mit einem Substrat (300) eines ersten Leitfähigkeitstyps, eine leicht dotierte Schicht (303) aus Halbleitermaterial eines zweiten, zum ersten entgegengesetzten Leitfähigkeitstyps auf einer Oberfläche des Sub- 16 AT 404 525 B strats, eine Mehrzahl von im Abstand voneinander befindlichen Basiszonen (310, 311) des ersten Leitfähigkeitstyps, die sich in die vom Substrat abgekehrt liegende Oberfläche dieser Schicht (303) aus Halbleitermaterial bis zu einer vorgegebenen Tiefe erstrecken, eine Mehrzahl von Source-Zonen (312, 313) des zweiten Leitfähigkeitstyps, die in im Abstand voneinander befindlichen entsprechenden Basiszonen (310, 311) gebildet sind und entsprechende dazwischenliegende Oberflächenkanalzonen festlegen, eine über diesen Oberflächen-Kanalzonen befindliche Gate-Isolierschicht (315), eine leitende Gate-Schicht (113), die sich über der Gate-Isolierschicht (315) befindet, und eine erste Hauptelektrode (160), die mit der Mehrzahl von Source-Zonen (312, 313) verbunden ist, und eine zweite Hauptelektrode umfaßt, dadurch gekennzeichnet daß die Zonen (314) zwischen den im Abstand voneinander befindlichen Basiszonen eine erhöhte Konzentration von Ladungsträgern des zweiten Leitfähigkeitstyps aufweisen, und sich diese Konzentration von der vom Substrat abgekehrt liegenden Oberfläche der genannten Schicht (303) aus Halbleitermaterial bis zu einer Tiefe erstreckt, die größer als die Tiefe der Basiszonen ist, und wobei diese erhöhte Konzentration von Ladungsträgern höher ist als die Ladungsträgerkonzentration des übrigen Teiles dieser Schicht aus Halbleitermaterial über ihre gesamte Tiefe, daß die Vorrichtung weiter eine Zone (331) des ersten Leitfähigkeitstyps aufweist, welche im Abstand von den im Abstand voneinander befindlichen Basiszonen (310, 311) placiert ist und sich in die vom Substrat abgekehrt liegende Oberfläche der genannten Schicht (303) aus Halbleitermaterial des zweiten Leitfähigkeitstyps erstreckt, wobei die zweite Hauptelektrode (170) mit dieser weiteren Zone (331) des ersten Leitfähigkeitstyps verbunden ist, und daß eine dritte Hauptelektrode (302) vorgesehen ist, welche, wie an sich bekannt, mit dem Substrat verbunden ist (Fig.22).
16. Vorrichtung nach Anspruch 15, dadurch gekennzeichnet, daß der Boden der Zonen (314) erhöhter Ladungsträgerkonzentration ein symmetrisches Muster festlegt, das tiefer ist als die tiefen Basiszonen (310, 311) und der Drain-Elektrode (302) zugewandt ist, welches Muster die Topologie der im gegenseitigen Abstand über dem Oberflächenbereich des dünnen Chips befindlichen Zonen aufweist, um eine vergrößerte Fläche eines bevorzugten Avalanche-Durchbruchs in dieser vergrößerten Fläche zu bilden und um die I2L-Fähigkeit der Vorrichtung zu erhöhen.
17. Vorrichtung nach Anspruch 15 oder 16, dadurch gekennzeichnet, daß die Lebensdauer der Ladungsträger des Chips dadurch, daß der Chip zur Lebensdauerreduktion der Ladungsträger mit einer Dosis von mehr als 12 Megarad bestrahlt ist, oder dadurch, daß der Chip in an sich bekannter Weise Schwermetallatome, z.B. Goldatome oder Platinatome, zur Reduktion der Lebensdauer der Ladungsträger enthält, verringert ist. Hiezu 10 Blatt Zeichnungen 17