DE19813509A1

DE19813509A1 - Thyristor mit isoliertem Gate

Info

Publication number: DE19813509A1
Application number: DE19813509A
Authority: DE
Inventors: Yuichi Harada; Noriyuki Iwamuro; Tadayoshi Iwaana
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1997-04-08
Filing date: 1998-03-26
Publication date: 1998-10-15
Also published as: US6278140B1; US6054728A; JPH10284718A

Description

Die vorliegende Erfindung bezieht sich allgemein auf einen Thyristor mit isoliertem Gate und genauer auf einen als Leistungsschaltvorrichtung benutzten Thyristor mit isoliertem Gate.

Thyristoren sind wegen ihrer geringen Durchlaßspannung als unverzichtbare Bauelemente zum Schalten großer Leistungen eingesetzt worden. Beispielsweise werden derzeit GTO-Thyristoren (gate-abschaltbare Thyristoren) für Anwendungen im Bereich hoher Spannungen und großer Ströme eingesetzt. GTO-Thyristoren besitzen allerdings auch Nachteile, nämlich zum einen erfordern sie zum Abschalten einen großen Gatestrom, gleichbedeutend mit einer geringen Abschaltverstärkung, und zum anderen sind zum sicheren Abschalten der GTO-Thyristoren große Überspannungs-Schutzschaltungen, sogenannte Snubber-Schaltungen, erforderlich. Da GTO- Thyristoren in ihrer Strom-Spannungs-Kennlinie keine Stromsättigung zeigen, muß ein passives Element, etwa eine Sicherung, als Schutz vor Lastkurzschlüssen mit einem GTO-Thyristor verbunden werden. Dies läuft einer Verminderung der Größe und der Kosten des gesamten Systems zuwider.

Ein MOS-gesteuerter Thyristor (als "MCT" bekannt und nachfolgend so bezeichnet) als ein spannungsgesteuerter Thyristor ist in der Druckschrift IEEE IEDM Tech. Dig. 1984, Seite 282 beschrieben worden. Seitdem sind die Eigenschaften dieser Thyristorart in verschiedenen Instituten weltweit analysiert und verbessert worden. Der Grund dafür ist, daß ein MCT, weil es sich bei ihm um ein spannungsgesteuertes Bauelement handelt, eine sehr viel einfachere Gateschaltung erfordert als ein GTO-Thyristor, zugleich aber die Eigenschaft einer relativ geringen Durchlaßspannung besitzt. Wie ein GTO-Thyristor zeigt aber auch der MCT keine Stromsättigung und erfordert daher bei seinem praktischen Einsatz ein passives Element, etwa eine Sicherung.

Aus der US 4,847,671 ist ein sogenannter EST (emitter switched thyristor = emitter-geschalte ter Thyristor) bekannt, der eine Stromsättigungscharakteristik aufweist. Aus der Druckschrift IEEE Electron Device Letters, Band 12 (1991), Seite 387 geht hervor, daß man aufgrund von Messungen herausgefunden hat, daß solch ein emitter-geschalteter Thyristor mit Doppelkanal (EST-1) eine Stromsättigungscharakteristik selbst in einem hohen Spannungsbereich zeigt. In den Druckschriften IEEE ISPSD '93, Seite 71 und IEEE ISPSD '94, Seite 195 sind die Ergebnisse von Analysen hinsichtlich des FBSO-Bereichs (FBSO area = Forward Bias Safe Operation area bzw. sicherer Betriebsbereich im Durchlaßbetrieb) und des RBSO-Bereichs (RBSO area = Reverse Bias Safe Operation area bzw. sicherer Betriebsbereich im Sperrbetrieb) dieses EST offenbart, womit der Weg geebnet wurde für die Entwicklung eines spannungsgesteuerten Thyristors mit einem sicheren Betriebsbereich, innerhalb dessen das Bauelement sicher arbeitet, wenn ein Lastkurz schluß auftritt. Fig. 39 zeigt den Aufbau dieses EST-Bauelements.

In dem in Fig. 39 gezeigten Bauelement sind in einer Oberflächenschicht einer n Basisschicht 3 eine erste p Basiszone 4, eine p⁺ Wannenzone 5 und eine zweite p Basiszone 6 ausgebildet. Die Basisschicht 3 ist unter Zwischenlage einer n⁺ Pufferschicht 2 auf einer p Emitterschicht 1 abgeschieden. Die Wannenzone 5 bildet einen Teil der ersten Basiszone 4 und weist eine relativ große Diffusionstiefe auf. Eine n Sourcezone 7 ist in einer Oberflächenschicht der ersten Basiszone 4 ausgebildet, und eine n Emitterzone 8 ist in einer Oberflächenschicht der zweiten Basiszone 6 ausgebildet. Eine Gateelektrode 10 ist unter Zwischenlage eines Gateoxidfilms 9 über einem Abschnitt der ersten Basiszone 4 angeordnet, der zwischen der Sourcezone 7 und einem frei liegenden Abschnitt der Basisschicht 3 liegt, sowie einem Abschnitt der zweiten Basiszone 6, der zwischen der Emitterzone 8 und einem freiliegenden Abschnitt der Basisschicht 3 liegt. Die Länge jeweils der Sourcezone 7, der Emitterzone 8 und der Gateelektrode 10 ist bei der in Fig. 39 gezeigten Anordnung in Z-Richtung beschränkt, und die erste Basiszone 4 und die zweite Basiszone 6 sind außerhalb dieser Zonen 7, 8 und der Elektrode 10 gekoppelt. Ferner ist die Wannenzone 5 mit einer L-Form außerhalb des Kopplungsabschnitts der ersten Basiszone 4 mit der zweiten Basiszone 6 ausgebildet. Eine Kathodenelektrode 11 ist in Kontakt mit einer Oberfläche der Wannenzone 5 und einer Oberfläche der Sourcezone 7 ausgebildet. Andererseits ist eine Anodenelektrode 12 über der gesamten Fläche der Rückseite der Emitterschicht 1 ausgebildet.

Wenn die Kathodenelektrode 11 dieses Bauelements an Masse gelegt und eine positive Span nung an die Gateelektrode 10 angelegt wird, während eine positive Spannung an der Anoden elektrode 12 anliegt, wird unter dem Gateoxidfilm 9 eine Inversionsschicht (Teilakkumulations schicht) ausgebildet, und ein lateraler MOSFET wird dadurch eingeschaltet. Als Folge werden Elektronen von der Kathodenelektrode 11 über die Sourcezone 7 und die in der Oberflächen schicht der ersten Basiszone 4 gebildete Inversionsschicht (Kanal) zur Basisschicht 3 geliefert. Diese Elektronen wirken als Basisstrom eines pnp Transistors, der sich aus der p Emitterschicht 1, der n⁺ Pufferschicht 2 und der n Basisschicht 3 sowie der ersten und der zweiten p Basiszone 4, 6 und der p⁺ Wannenzone 5 zusammensetzt. Dieser pnp Transistor arbeitet mit diesem Basis strom. Dadurch werden Löcher von der Emitterschicht 1 injiziert und fließen über die Puffer schicht 2 und die Basisschicht 3 in die erste Basiszone 4. Ein Teil dieser Löcher fließt in die zweite Basiszone 6 und dann unter der Emitterzone 8 in Z-Richtung zur Kathodenelektrode 11. Damit arbeitet das Bauelement in einer IGBT-Betriebsart (IGBT = Insulated Gate Bipolar Transistor bzw. bipolarer Transistor mit isoliertem Gate). Bei weiterer Zunahme des Stroms wird der pn-Übergang zwischen der Emitterzone 8 und der zweiten Basiszone 6 in Durchlaßrichtung vorgespannt, und ein Thyristorabschnitt umfassend die p Emitterschicht 1, die n⁺ Pufferschicht 2, die n Basisschicht 3, die zweite p Basiszone 6 und die n Emitterzone 8 gerät in den soge nannten Latch-up-Zustand. In diesem Fall arbeitet das Bauelement in einer Thyristor-Betriebsart. Zum Abschalten des EST wird der MOSFET durch Absenken des Potentials der Gateelektrode 10 unter den Schwellenwert des lateralen MOSFET in den Sperrzustand versetzt. Als Folge wird die Emitterzone 8 potentialmäßig von der Kathodenelektrode 11 getrennt und das Bauelement hört auf, in der Thyristor-Betriebsart zu arbeiten.

Die Fig. 40 und 41 zeigen Querschnittsansichten verbesserter ESTs, wie sie in den US Patenten 5,317,171 und 5,319,222 offenbart sind. Insbesondere der verbesserte EST von Fig. 41 unterscheidet sich von demjenigen nach Fig. 39 und ist zur Erzielung einer verbesserten Durchlaßspannungscharakteristik ausgelegt.

Fig. 42 zeigt eine Querschnittsansicht eines FET-gesteuerten Thyristors, wie er in der US 4,502,070 offenbart ist. Dieser Thyristor zeichnet sich dadurch aus, daß die Elektrode 11 nicht die zweite Basiszone 6 kontaktiert.

Wie sich aus dem Voranstehenden ergibt, nutzt der in Fig. 39 gezeigte EST den Löcherstrom in der zweiten Basiszone 6 in Z-Richtung, um den pn-Übergang zwischen der zweiten Basiszone 6 und der Emitterzone 8 in Durchlaßrichtung vorzuspannen, weshalb der Grad der Vorspannung in Durchlaßrichtung in Z-Richtung zur Kontaktfläche der zweiten Basiszone 6 mit der Kathodenelek trode 11 hin abnimmt. Das heißt, die Menge der von der Emitterzone 8 injizierten Elektronen ist über die Länge des pn-Übergangs in Z-Richtung nicht gleichförmig. Wenn dieser EST vom Leitzustand in den Sperrzustand geschaltet wird, gerät zunächst ein schwach vorgespannter Abschnitt des pn-Übergangs nahe der Kontaktzone mit der Kathodenelektrode 11 in den Sperrzustand, während ein tiefer vorgespannter Abschnitt des pn-Übergangs weiter entfernt von der Kontaktzone mit der Kathodenelektrode 11 diesen Sperrzustand nur langsam annimmt. Daraus ergibt sich eine Tendenz zu einer lokalen Stromkonzentration beim Abschalten verbunden mit einer verringerten Durchbruchsfestigkeit des EST während des Abschaltens.

Obwohl der in Fig. 40 gezeigte EST ähnlich arbeitet wie derjenige in Fig. 39, kann der EST von Fig. 40 schneller abgeschaltet werden, da sich die Kathodenelektrode 11 in Y-Richtung erstreckt und mit der Oberfläche der zweiten Basiszone 6 direkt im Kontakt steht. Weiterhin zeigt der EST von Fig. 40 eine gleichförmige Einschaltcharakteristik infolge des Fehlens eines Löcherstroms in der Z-Richtung. Beim Betrieb dieses Thyristors werden jedoch Minoritätsladungsträger nicht gleichförmig in der Horizontalrichtung (Y-Richtung) injiziert, wenn der pn-Übergang zwischen der Emitterzone 8 und der zweiten Basiszone 6 eingeschaltet wird, weshalb die Durchlaßspannung nicht in erwartetem Maß abgesenkt werden kann. Wenn zur Lösung dieses Problems beispiels weise die Störstellenkonzentration der zweiten Basiszone 6 zur Erhöhung ihres Widerstands verringert wird, durchbricht eine Verarmungsschicht die Emitterzone 8 bei in Durchlaßrichtung angelegter Spannung. Dieser herkömmliche EST erreicht daher keine zufriedenstellend hohe Durchbruchs- bzw. Stehspannung.

Bei dem in Fig. 41 gezeigten Bauelement erstreckt sich die Emitterzone 8 über die zweite Basiszone 6 hinaus, damit die Durchlaßspannung weiter gesenkt wird. Dieser Aufbau bereitet jedoch Probleme hinsichtlich der Stehspannung in Durchlaßrichtung.

Bei dem in Fig. 42 gezeigten Bauelement sind die Emitterzone 8 und die zweite Basiszone 6 von der Kathodenelektrode 11 völlig getrennt, womit der ungleichförmige Betrieb des Thyristors verhindert wird. Dieser Aufbau hat jedoch folgende Nachteile. Zum einen ist die Durchbruchs spannung des Bauelements verringert, da der Löcherstrom so durch das Bauelement fließt, daß er sich an der Seite der ersten Basiszone 4 konzentriert. Zum anderen ist der Leitwert beim Betrieb des Thyristors in der IGBT-Betriebsart infolge des Kontakt-FET-Effekts verringert.

Zusätzlich leiden sowohl der EST als auch der FET-gesteuerte Thyristor daran, daß der maximale Strom (Grenzstrom), der durch das Bauelement fließen kann, groß ist und die Bauelemente eine geringe Durchbruchsfestigkeit im Fall von Lastkurzschlüssen aufweisen.

Ziel der Erfindung war es, nicht nur die oben genannten Probleme zu beseitigen, sondern auch eine ausreichend niedrige Durchlaßspannung zu gewährleisten, die ein Hauptmerkmal von Thyristoren mit isoliertem Gate ist. Es ist daher eine Aufgabe der vorliegenden Erfindung, einen Thyristor mit isoliertem Gate zu schaffen, bei dem der pn-Übergang beim Abschalten des Thyristors gleichförmig die Sperrfähigkeit annimmt, um dadurch beim Abschalten eine hohe Durchbruchsspannung zu bieten, und der eine hohe Durchbruchsfestigkeit bei Lastkurzschluß aufweist, wobei zugleich eine ausreichend niedrige Durchlaßspannung gewährleistet ist.

Diese Aufgabe wird erfindungsgemäß mit einem Thyristor mit isoliertem Gate gelöst, wie er in den Patentansprüchen 1 bis 4, 9, 11 bzw. 19 beansprucht wird sowie mit einem Halbleiter- Bauelement, wie es in den Patentansprüchen 5 bis 8 beansprucht wird. Vorteilhafte Weiterbil dungen der Erfindung sind Gegenstand der Unteransprüche.

Wenn bei einem solchen Thyristor eine Spannung an die isolierte Gateelektrode angelegt wird, so daß eine Inversionsschicht gerade unterhalb der Gateelektrode auftritt, wird das Potential der Emitterzone des ersten Leitungstyps über einen Kanal eines MOSFETs gleich dem der ersten Hauptelektrode, wodurch ein Thyristor eingeschaltet wird, der von der Emitterzone des ersten Leitungstyps, der zweiten Basiszone des zweiten Leitungstyps, der Basisschicht des ersten Leitungstyps und der Emitterschicht des zweiten Leitungstyps gebildet wird. Da beim Einschalten des Thyristors Elektronen gleichförmig von der gesamten Emitterzone des ersten Leitungstyps injiziert werden, schaltet das Bauelement rasch in eine Thyristor-Betriebsart, und die Durchlaß spannung wird verringert. Der Einschaltbetrieb dieses Bauelements erfordert keinen Löcherstrom in Z-Richtung durch die zweite Basiszone des zweiten Leitungstyps, wie dies bei dem herkömm lichen EST der Fall ist. Beim Abschalten andererseits kann der pn-Übergang gleichförmig seine Sperrfähigkeit annehmen, ohne daß eine Stromkonzentration auftritt, mit dem Ergebnis einer erhöhten Durchbruchsfestigkeit. Da außerdem die Breite der Kanalzone der ersten Basiszone des zweiten Leitungstyps verringert ist, wird der Kanalwiderstand verringert und die Durchlaßspan nung gesenkt.

Vorzugsweise ist die Störstellenkonzentration der ersten Basiszone des zweiten Leitungstyps geringer als diejenige der zweiten Basiszone des zweiten Leitungstyps. Dadurch wird die Leitfähigkeit der Inversionsschicht verbessert, die in der Oberfläche der ersten Basiszone des zweiten Leitungstyps auftritt, wenn eine Spannung an die Gateelektrode angelegt wird.

Bei einer bevorzugten Ausführungsform der Erfindung weist der auf der ersten Basiszone des zweiten Leitungstyps und der Basisschicht des ersten Leitungstyps ausgebildete Gateisolierfilm eine geringere Dicke als der Isolierfilm auf, der auf der zweiten Basiszone des zweiten Leitungs typs ausgebildet ist. In diesem Fall werden die Leitfähigkeit der Inversionsschicht, die in der Oberflächenschicht der ersten Basiszone des zweiten Leitungstyps auftritt, sowie diejenige der Akkumulationsschicht, die in der Oberflächenschicht der Basisschicht des ersten Leitungstyps auftritt, wenn eine Spannung an die Gateelektrode angelegt wird, verbessert.

Bei einer anderen bevorzugten Ausführungsform der Erfindung weist die zweite Basiszone des zweiten Leitungstyps eine Fläche oder Breite auf, die größer als die der ersten Basiszone des zweiten Leitungstyps ist. In diesem Fall wird eine größere Anzahl von Ladungsträgern von der Emitterschicht des zweiten Leitungstyps in die zweite Basiszone des zweiten Leitungstyps injiziert, wodurch das Schalten des Bauelements in die Thyristorbetriebsart beschleunigt wird.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Halbleiter-Bauelement geschaffen, das aufweist: einen aktiven Bereich zum Schalten eines Stroms, einen peripheren Bereich, der an der Peripherie des aktiven Bereichs vorgesehen ist, und mehrere Einheitszellen. Dabei enthält der aktive Bereich die erste und die zweite Basiszone des zweiten Leitungstyps, die in einem solchen Muster angeordnet sind, daß sie einander zugewandt sind, während der periphere Bereich ein Feld bzw. eine Anordnung von ersten Basiszonen des zweiten Leitungstyps mit darin jeweils ausgebildeter Sourcezone des ersten Leitungstyps aufweist, welche die zweiten Basiszonen des zweiten Leitungstyps des aktiven Bereichs umgeben. Die erste Hauptelektrode ist mit den Oberflächen der ersten Basiszonen des zweiten Leitungstyps des peripheren Bereichs verbunden. Bei dieser Anordnung werden Ladungsträger im peripheren Bereich, der den aktiven Bereich umgibt, durch eine große Anzahl von ersten Basiszonen des zweiten Leitungstyps beim Abschalten absorbiert, wodurch eine Stromkonzentration vermieden werden kann.

Bei einer anderen bevorzugten Ausführungsform der Erfindung kann der dem aktiven Bereich benachbarte periphere Bereich mit einem Feld bzw. einer Anordnung von Ableitzonen (diverters) des zweiten Leitungstyps versehen sein, welche die zweiten Basiszonen des zweiten Leitungs typs des aktiven Bereichs umgeben derart, daß die erste Hauptelektrode mit Oberflächen der Ableitzonen des zweiten Leitungstyps verbunden ist. Bei dieser Anordnung werden Ladungsträ ger im peripheren Bereich des aktiven Bereichs durch die Ableitzonen des zweiten Leitungstyps, die mit der ersten Hauptelektrode verbunden sind, beim Abschalten absorbiert, womit eine Stromkonzentration vermieden werden kann.

Bei einer weiteren Ausführungsform der Erfindung kann der dem aktiven Bereich benachbarte periphere Bereich mit einer Bypasszone des zweiten Leitungstyps versehen sein, welche die zweiten Basiszonen des zweiten Leitungstyps des aktiven Bereichs umgibt und mit den ersten Basiszonen des zweiten Leitungstyps des aktiven Bereichs verbunden ist. Bei dieser Anordnung werden Ladungsträger im peripheren Bereich, benachbart dem aktiven Bereich, durch die Bypasszone des zweiten Leitungstyps, die mit den ersten Basiszonen des zweiten Leitungstyps des aktiven Bereichs verbunden ist, absorbiert, wodurch eine Stromkonzentration vermieden werden kann.

Bei noch einer anderen Ausführungsform der Erfindung ist eine Bypasszone, die mit den ersten Basiszonen des zweiten Leitungstyps des aktiven Bereichs verbunden ist, in einer Oberflächen schicht eines Halbleitersubstrats, die unterhalb eines großen Gateelektroden-Anschlußstücks zum Anschluß einer Gateelektrode an die Gateelektrodenschicht liegt, ausgebildet. Bei dieser Anordnung werden Ladungsträger in dem den aktiven Bereich umgebenden peripheren Bereich durch die Bypasszone des zweiten Leitungstyps absorbiert, die mit den ersten Basiszonen des zweiten Leitungstyps des aktiven Bereichs verbunden ist, wodurch eine Stromkonzentration verhindert wird.

Vorzugsweise besitzt die Sourcezone des ersten Leitungstyps des Thyristors mit isoliertem Gate eine Breite im Bereich von 0,5 µm bis 2 µm. In diesem Fall wird die Potentialdifferenz geringer, die von Ladungsträgern herrührt, welche unter der Sourcezone des ersten Leitungstyps fließen, was eine Verriegelung eines parasitären Thyristors weniger wahrscheinlich macht.

Die Basisschicht des ersten Leitungstyps kann einen Trench (Graben) aufweisen, der an einem Endabschnitt der Sourcezone des ersten Leitungstyps ausgebildet ist. Der Trench hat eine größere Diffusionstiefe als die Sourcezone des ersten Leitungstyps, und die erste Hauptelektrode steht mit der Sourcezone des ersten Leitungstyps an der Seitenwand des Trenchs in Kontakt und berührt die erste Basiszone des zweiten Leitungstyps am Boden des Trenchs. Bei dieser Anord nung kann die Breite der Sourcezone des ersten Leitungstyps verringert werden, aber gleichzeitig eine ausreichend große Kontaktfläche mit der ersten Hauptelektrode sichergestellt werden.

Bei dem Thyristor mit isoliertem Gate gemäß einem anderen Aspekt der Erfindung kann eine Bypasszone des ersten Leitungstyps in der Emitterschicht des zweiten Leitungstyps vorgesehen werden. In diesem Fall dient die Bypasszone des ersten Leitungstyps dazu, Ladungsträger beim Abschalten zu entladen bzw. abzuführen.

Die Diffusionstiefe der Bypasszone des ersten Leitungstyps kann kleiner als die Dicke der Emitterschicht des zweiten Leitungstyps sein. In diesem Fall kann der pn-Übergang zwischen der p Emitterschicht 1 und der n Basisschicht 3 beibehalten werden, was ermöglicht, daß Ladungs träger normal injiziert werden.

Vorzugsweise weist von der ersten und der zweiten Basiszone des zweiten Leitungstyps, der Emitterzone des ersten Leitungstyps und der Sourcezone des ersten Leitungstyps wenigstens eine eine polygonale, kreisförmige oder elliptische Form auf. In diesem Fall kann das Halbleiter substrat besser ausgenutzt werden, und der das Bauelement durchfließende Strom kann gleichförmig verteilt werden, wodurch ein verbessertes thermisches Gleichgewicht sichergestellt wird.

Insbesondere können die erste Basiszone des zweiten Leitungstyps und die in ihrer Oberflächen schicht ausgebildete Sourcezone des ersten Leitungstyps so ausgebildet werden, daß sie die zweite Basiszone des zweiten Leitungstyps umgibt, oder mehrere erste Basiszonen des zweiten Leitungstyps können um die zweiten Basiszone des zweiten Leitungstyps herum angeordnet werden. Bei diesen Ausbildungen wird der Strom von der Emitterzone des ersten Leitungstyps zur Sourcezone des ersten Leitungstyps durch die Kanalzone weit verteilt, was eine Stromkon zentration oder Lokalisierung vermeidet.

Bei einer anderen bevorzugten Ausführungsform der Erfindung sind mehrere erste Basiszonen des zweiten Leitungstyps und in deren Oberflächenschichten jeweils ausgebildete Sourcezonen des ersten Leitungstyps um die zweite Basiszone des zweiten Leitungstyps herum ausgebildet, und die Gateelektrodenschicht mit im wesentlichen ringartiger Form ist so ausgebildet, daß sie den Isolierfilm an der Oberfläche der zweiten Basiszone des zweiten Leitungstyps umgibt, wobei die erste Hauptelektrode auf der Seite der Gateelektrodenschicht liegt, die der zweiten Basiszone des zweiten Leitungstyps entgegengesetzt ist und zwischen die Gateelektrodenschicht und die erste Hauptelektrode ein Isolierfilm zwischengesetzt ist. Bei dieser Ausbildung wird eine Akkumulationsschicht in einer Oberflächenschicht der Halbleiterschicht des ersten Leitungstyps, die unterhalb der Gateelektrode liegt, ausgebildet, und die Durchlaßspannung wird verringert.

Vorzugsweise weist ein Kontaktabschnitt zwischen der ersten Hauptelektrode und der ersten Basiszone des zweiten Leitungstyps sowie der Sourcezone des ersten Leitungstyps eine polygonale, kreisförmige oder elliptische Form auf. In diesem Fall kann das Halbleitersubstrat besser ausgenutzt werden, und der das Bauelement durchfließende Strom kann gleichförmig verteilt werden, was ein verbessertes thermisches Gleichgewicht sicherstellt.

Bei einer weiteren bevorzugten Ausführungsform der Erfindung ist ein erster Abschnitt einer Oberfläche der Sourcezone des ersten Leitungstyps, welcher nahe bei der zweiten Basiszone des zweiten Leitungstyps liegt, mit einem Isolierfilm bedeckt, und ein zweiter Abschnitt der Oberflä che, der der zweiten Basiszone des zweiten Leitungstyps abgewandt ist, steht mit der ersten Hauptelektrode in Kontakt. Bei dieser Ausbildung fließt Strom, der von der Emitterzone des ersten Leitungstyps zur Sourcezone des ersten Leitungstyps über den Inversionskanal gerade unterhalb der Gateelektrode fließt, nicht durch einen Abschnitt nahe der Emitterzone des ersten Leitungstyps, wodurch die Möglichkeit einer Verriegelung eines parasitären Thyristors verringert wird. Ferner wird die Durchbruchsspannung des Bauelements mit einer Abnahme des Grenz stroms infolge der Wirkung eines Ballastwiderstands erhöht.

Der Thyristor mir isoliertem Gate kann einen ersten Abschnitt enthalten, in welchem die erste Basiszone und die zweite Basiszone des zweiten Leitungstyps einander zugewandt sind, sowie einen zweiten Abschnitt, in welchem zwei erste Basiszonen des zweiten Leitungstyps einander zugewandt sind. In diesem Fall wird die Menge an Ladungsträgern, die von der Sourcezone des ersten Leitungstyps injiziert werden, erhöht, und das Bauelement kann schnell in die Thyristorbe triebsart geschaltet werden, was eine Verringerung der Durchlaßspannung zu Folge hat.

Ferner können Lebensdauerkiller in lokalen Teilen des Thyristors mit isoliertem Gate vorhanden sein. In diesem Fall kann die Lebensdauerverteilung der Ladungsträger optimal gesteuert werden derart, daß keine Lebensdauerkiller in unnötigen Teilen vorhanden sind, wodurch eine Zunahme der Durchlaßspannung und andere nachteilige Einflüsse vermieden werden.

Der Thyristor mit isoliertem Gate kann ferner eine Pufferschicht des ersten Leitungstyps aufweisen, die zwischen der Basisschicht des ersten Leitungstyps und der Emitterschicht des zweiten Leitungstyps ausgebildet ist, wobei die Pufferschicht des ersten Leitungstyps eine höhere Störstellenkonzentration als die Basisschicht des ersten Leitungstyps aufweist. In diesem Fall dient die Pufferschicht des ersten Leitungstyps mit hoher Störstellenkonzentration dazu zu verhindern, daß eine Verarmungsschicht sich ausbreitet, was es ermöglicht, die Dicke der Basisschicht des ersten Leitungstyps zu verringern. Dieser Aufbau wird günstigerweise bei einem Hochspannungsthyristor eingesetzt.

Die Sourcezone des ersten Leitungstyps kann aus zwei Bereichen unterschiedlicher Störstellen konzentration bestehen, wobei die erste Hauptelektrode mit der Oberfläche des Bereichs in Kontakt steht, der die höhere Störstellenkonzentration aufweist. Insbesondere weist ein erster Abschnitt der Sourcezone des ersten Leitungstyps, welcher der Emitterzone des ersten Leitungs typs zugewandt ist, eine relativ hohe Störstellenkonzentration auf, und eine zweiter Abschnitt der Sourcezone des ersten Leitungstyps, der einer benachbarten Sourcezone des ersten Leitungstyps zugewandt ist, weist eine relativ niedrige Störstellenkonzentration auf. In diesem Fall kann während des Betriebs des Thyristors die Durchlaßspannung verringert werden.

Ausführungsbeispiele der Erfindung werden nachfolgend im einzelnen unter Bezugnahme auf die Zeichnungen beschrieben. Es zeigen:

Fig. 1 eine Querschnittsansicht eines Teiles eines Thyristors mit isoliertem Gate gemäß einem ersten Ausführungsbeispiel der Erfindung,

Fig. 2(a) eine Querschnittsansicht, die eine horizontale Ebene zeigt, die durch die Mitte der Gateelektrodenschicht des Thyristors gemäß dem ersten Ausführungsbeispiel geht,

Fig. 2(b) eine Draufsicht auf die Oberfläche eines Siliciumsubstrats des Thyristors,

Fig. 3 in einer grafischen Darstellung Kompromißkennlinien zwischen der Durchlaßspannung und der Abschaltzeit von Bauelementen der 600 V-Klasse gemäß dem ersten Ausfüh rungsbeispiel und Vergleichsbeispielen,

Fig. 4 eine Querschnittsansicht eines Teiles eines Thyristors mit isoliertem Gate gemäß einem zweiten Ausführungsbeispiel der Erfindung,

Fig. 5 eine Querschnittsansicht eines Teiles eines Thyristors mit isoliertem Gate gemäß einem dritten Ausführungsbeispiel der Erfindung,

Fig. 6 eine Draufsicht auf die Oberfläche eines Siliciumsubstrats des Thyristors des zweiten Ausführungsbeispiels,

Fig. 7 eine Querschnittsansicht eines Teiles eines Thyristors mit isoliertem Gate gemäß einem vierten Ausführungsbeispiel der Erfindung,

Fig. 8(a) eine Querschnittsansicht, die eine durch die Mitte der Gateelektrodenschicht des Thyristors des vierten Ausführungsbeispiels gehende horizontale Ebene zeigt,

Fig. 8(b) eine Draufsicht, die die Oberfläche eines Siliciumsubstrats des Thyristors zeigt,

Fig. 9 eine Draufsicht, die ein anderes hexagonales Muster zeigt,

Fig. 10 eine Draufsicht auf die Oberfläche eines Siliciumsubstrats eines Thyristors gemäß einem fünften Ausführungsbeispiel der Erfindung,

Fig. 11 eine Draufsicht auf die Oberfläche eines Siliciumsubstrats eines Thyristors gemäß einem sechsten Ausführungsbeispiel der Erfindung,

Fig. 12(a) eine Querschnittsansicht längs der Linie B-B in Fig. 11,

Fig. 12(b) eine Querschnittsansicht längs der Linie C-C in Fig. 11,

Fig. 13 eine Querschnittsansicht eines Thyristors mit isoliertem Gate gemäß einem siebten Ausführungsbeispiel der Erfindung,

Fig. 14 in einer grafischen Darstellung Kompromißkennlinien zwischen der Durchlaßspannung und der Abschaltzeit von Bauelementen der 600 V-Klasse gemäß dem siebten Ausfüh rungsbeispiel und Vergleichsbeispielen,

Fig. 15 eine Querschnittsansicht eines Teiles eines Thyristors mit isoliertem Gate gemäß einem achten Ausführungsbeispiel der Erfindung,

Fig. 16 eine Querschnittsansicht eines Teiles eines Thyristors mit isoliertem Gate gemäß einem neunten Ausführungsbeispiel der Erfindung,

Fig. 17 eine Querschnittsansicht eines Teiles eines Thyristors mit isoliertem Gate gemäß einem zehnten Ausführungsbeispiel der Erfindung,

Fig. 18(a) und (b) Querschnittsansichten von Teilen eines Thyristors mit isoliertem Gate gemäß einem elften Ausführungsbeispiel der Erfindung,

Fig. 19(a) eine Draufsicht auf die Oberfläche eines Siliciumsubstrats eines Thyristors gemäß einem dreizehnten Ausführungsbeispiel der Erfindung,

Fig. 19(b) eine Querschnittsansicht längs der Linie D-D in Fig. 19(a),

Fig. 20 eine Grafik, die den RBSO-Bereich von Bauelementen der 600 V-Klasse gemäß dem dreizehnten Ausführungsbeispiel und Vergleichsbeispielen zeigt,

Fig. 21 eine Schaltungsanordnung zur Messung des RBSO-Bereichs,

Fig. 22 in einer grafischen Darstellung Kompromißkennlinien zwischen der Durchlaßspannung und der Abschaltzeit von Bauelementen der 600 V-Klasse des dreizehnten Ausfüh rungsbeispiels sowie von Vergleichsbeispielen,

Fig. 23(a) eine Draufsicht auf die Oberfläche eines Siliciumsubstrats eines Thyristors gemäß einem vierzehnten Ausführungsbeispiel der Erfindung,

Fig. 23(b) eine Querschnittsansicht längs der Linie E-E in Fig. 23(a),

Fig. 24(a) eine Draufsicht auf die Oberfläche eines Siliciumsubstrats eines Thyristors gemäß einem fünfzehnten Ausführungsbeispiel der Erfindung,

Fig. 24(b) eine Querschnittsansicht längs der Linie F-F in Fig. 24 (a),

Fig. 25 eine Grafik, die den RBSO-Bereich von Bauelementen der 600 V-Klasse gemäß einem sechzehnten Ausführungsbeispiel sowie Vergleichsbeispielen zeigt,

Fig. 26 in einer grafischen Darstellung Kompromißkennlinien zwischen der Durchlaßspannung und der Abschaltzeit von Bauelementen der 2500 V-Klasse gemäß dem sechzehnten Ausführungsbeispiel sowie Vergleichsbeispielen,

Fig. 27 eine Querschnittsansicht eines Teiles eines Thyristors mit isoliertem Gate gemäß einem neunzehnten Ausführungsbeispiel,

Fig. 28 eine Querschnittsansicht eines Teiles eines Thyristors mit isoliertem Gate gemäß einem zwanzigsten Ausführungsbeispiel,

Fig. 29 eine Grafik, die den RBSO-Bereich von Bauelementmustern unterschiedlicher Breiten der n Sourcezone zeigt,

Fig. 30 eine Grafik, die den RBSO-Bereich von Bauelementen der 1200 V-Klasse des zwanzig sten Ausführungsbeispiels sowie von Vergleichsbeispielen zeigt,

Fig. 31 eine Grafik, die den RBSO-Bereich von Bauelementen der 600 V-Klasse eines einund zwanzigsten Ausführungsbeispiels sowie von Vergleichsbeispielen zeigt,

Fig. 32 eine Grafik, die den RBSO-Bereich von Bauelementen der 2500 V-Klasse eines zweiundzwanzigsten Ausführungsbeispiels sowie von Vergleichsbeispielen zeigt,

Fig. 33 ist ein eine Querschnittsansicht, die den Thyristor mit isoliertem Gate gemäß dem zweiundzwanzigsten Ausführungsbeispiel der Erfindung zeigt,

Fig. 34 ist eine Draufsicht, die die Oberfläche eines Siliciumsubstrats eines Thyristors mit isoliertem Gate gemäß einem dreiundzwanzigsten Ausführungsbeispiel der Erfindung zeigt,

Fig. 35(a) und (b) Querschnittsansichten, die Teile des Thyristors des dreiundzwanzigsten Ausführungsbeispiels zeigt,

Fig. 36 eine Grafik, die den RBSO-Bereich von Bauelementen der 1200 V-Klasse des dreiund zwanzigsten Ausführungsbeispiels sowie von Vergleichsbeispielen zeigt,

Fig. 37 eine Querschnittsansicht, die eine durch die Mitte der Gateelektrodenschicht eines Thyristors mit isoliertem Gate gemäß einem vierundzwanzigsten Ausführungsbeispiel der Erfindung gehende horizontale Ebene zeigt,

Fig. 38(a) und (b) Querschnittsansichten, die Teile eines Thyristors mit isoliertem Gate gemäß einem vierundzwanzigsten Ausführungsbeispiel zeigt,

Fig. 39 eine perspektivische Ansicht, die eine herausgeschnittene Einheitszelle eines EST zeigt,

Fig. 40 eine Querschnittsansicht, die einen verbesserten EST zeigt,

Fig. 41 eine Querschnittsansicht, die einen weiter verbesserten EST zeigt, und

Fig. 42 eine Querschnittsansicht, die einen FET-gesteuerten Thyristor zeigt.

Im Verlauf der Entwicklung des EST zur Erzeugung von Prototypen verschiedener Thyristoren mit isoliertem Gate mit der Absicht, die oben beschriebenen Probleme zu lösen, haben die Erfinder herausgefunden, daß keine Notwendigkeit besteht, die erste Hauptelektrode mit der zweiten Basiszone des zweiten Leitungstyps zu kontaktieren. Selbst wenn die Oberfläche dieser zweiten Basiszone mit einem Isolierfilm bedeckt ist, kann das resultierende Bauelement in die Thyristor- Betriebsart geschaltet werden, die zu einem guten Kompromiß zwischen der Durchlaßspannung und der Abschaltzeit führt. Die Erfinder stellten ferner Analysen hinsichtlich der in der Ebene der Bauelemente betrachteten Muster sowie der Störstellenkonzentrationen an.

Als Ergebnis der Analysen wurde gefunden, daß die Stehspannungseigenschaft und die Durch laßspannung durch Verändern der Diffusionstiefen und Störstellenkonzentrationen der ersten und der zweiten Basiszone des zweiten Leitungstyps verbessert werden. Es wurde außerdem gefunden, daß sich beispielsweise durch jede der folgenden Maßnahmen eine gute Wirkung oder ein guter Einfluß auf das Bauelement einstellt: Variieren der Dicke des Gateisolierfilms, Variieren der Breite der Sourcezone des ersten Leitungstyps und Vorsehen eines Trenchs.

Die erste und die zweite Basiszone des zweiten Leitungstyps können in der Form von parallel zueinander verlaufenden Streifen ausgebildet werden, sie können aber auch eine polygonale, kreisförmige oder elliptische Form aufweisen. Wenn die erste Basiszone des zweiten Leitungs typs so angeordnet wird, daß sie die zweite Basiszone des zweiten Leitungstyps umgibt, kann die Stromkonzentration verringert oder vermieden werden, was zu verbesserten Kompromiß kennlinien des Bauelements führt. Eine Vielzahl der ersten Basiszonen des zweiten Leitungstyps kann vorteilhafterweise um die zweite Basiszone des zweiten Leitungstyps herum ausgebildet werden. Es ist auch vorteilhaft, die Diffusionsdicke der Emitterzone des ersten Leitungstyps zu variieren und Lebensdauerkiller in lokalen Bereichen des Thyristors vorzusehen.

Einige Ausführungsbeispiele der vorliegenden Erfindung werden nun unter Bezugnahme auf die Zeichnungen beschrieben, bei denen die gleichen Bezugszahlen wie in Fig. 39 zur Bezeichnung von strukturell und/oder funktional entsprechenden Elementen verwendet werden. In der folgenden Beschreibung verweisen "n" oder "p" in Verbindung mit einer Zone oder Schicht darauf, daß die jeweilige Zone oder Schicht Elektronen bzw. Löcher als Majoritätsladungsträger besitzt. Während bei den nachfolgenden Ausführungsbeispielen der erste Leitungstyp der n Typ und der zweite Leitungstyp der p Typ ist, können diese beiden Leitungstypen genauso gut vertauscht werden.

Erstes Ausführungsbeispiel

Fig. 1 ist eine Querschnittsansicht, die eine Einheitszelle des Thyristors gemäß einem ersten Ausführungsbeispiel der Erfindung zeigt. Mehrere Einheitszellen, je mit dem in Fig. 1 gezeigten Aufbau sind unter wiederholter Umkehrung angeordnet und bilden ein Halbleiter-Bauelement. Der in Fig. 1 gezeigte Thyristor weist einen Halbleitersubstratabschnitt auf, dessen Aufbau ähnlich dem des EST von Fig. 39 ist. Genauer gesagt sind die erste Basiszone 4 und die zweite Basis zone 6 in einer Oberflächenschicht einer der gegenüberliegenden Hauptflächen der n Basis schicht 3 mit hohem spezifischen Widerstand derart ausgebildet, daß diese Basiszone 4 und 6 voneinander beabstandet sind. Eine erste p⁺ Wannenzone 5 mit einer größeren Diffusionstiefe als die erste Basiszone 4 und zweite p⁺ Wannenzone 15 mit einer größeren Diffusionstiefe als die zweite Basiszone 6 sind in einem Teil der ersten Basiszone 4, bzw. einem Teil der zweiten Basiszone 6 ausgebildet, um ein Verriegeln (Latch-up) eines parasitären Thyristors zu vermeiden. Eine p Emitterschicht 1 ist auf einer n⁺ Pufferschicht 2 ausgebildet, die ihrerseits auf der anderen Hauptfläche der Basisschicht 3 ausgebildet. Die Sourcezone 7 ist in einem ausgewähl ten Abschnitt einer Oberflächenschicht der ersten Basiszone 4 ausgebildet, und die Emitterzone 8 ist in einem ausgewählten Abschnitt einer Oberflächenschicht der zweiten Basiszone 6 ausgebildet. Wie bei dem Thyristor von Fig. 39 ist eine Gateelektrodenschicht 10 aus polykri stallinem Silicium auf einem Gateoxidfilm 9 über den Oberflächen der ersten Basiszone 4, der Basisschicht 3 und der zweiten Basiszone 6, die zwischen der Sourcezone 7 und der Emitterzone 8 liegen, ausgebildet, so daß ein lateraler n-Kanal MOSFET gebildet wird. Eine Oberfläche der Gateelektrodenschicht 10, die den Basiszonen 4, 6 und der Basisschicht abgewandt ist, ist mit einem Isolierfilm 14 aus Phosphorsilikatglas (PSG) bedeckt, und Kontaktlöcher sind in dem Isolierfilm 14 ausgebildet, so daß eine Kathodenelektrode 11 mit den Oberflächen sowohl der ersten Basiszone 4 als auch der Sourcezone 7 im Kontakt steht. Die Oberfläche der Emitterzone 8 ist ebenfalls mit einem Isolierfilm 19 bedeckt. Eine Anodenelektrode 12 ist auf eine der entgegengesetzten Oberflächen der Emitterschicht 1, die der Pufferschicht 2 abgewandt ist, ausgebildet. Die Gateelektrode 13 steht in der Querschnittsansicht von Fig. 1 nicht unbedingt mit dem Teil der Gateelektrodenschicht zwischen der zweiten Basiszone 6 und der ersten Basiszone 4 in Kontakt, kann aber mit irgend welchen anderen Teilen der Gateelektrodenschicht 10 in Kontakt stehen.

Fig. 2(a) ist eine Querschnittsansicht in einer horizontalen Ebene, die die Mitte der Gateelektro denschicht des Thyristors des ersten Ausführungsbeispiels durchsetzt. Gleiche Bezugszahlen wie in Fig. 1 bezeichnen entsprechende Elemente. Fig. 2 zeigt ein Muster, bei welchem ein hexago naler Isolierfilm 19 innerhalb einer maschen- oder gitterartigen Gateelektrodenschicht 10 angeordnet ist und von Isolierfilmen 14 umgebene hexagonale Kathodenelektroden 11 um den Isolierfilm 19 herum angeordnet sind. Dieses Muster wiederholt sich, so daß jeder einer Mehrzahl von Isolierfilmen 19 von sechs Kathodenelektroden 11 umgeben ist. Jede der Kathodenelektro den 11 weist im Querschnitt von Fig. 2(a) eine hexagonale Form auf. Bei einem praktischen Bauelement erstreckt sich die Kathodenelektrode 11 jedoch oft unter Zwischenlage des Isolier films 14 über die Gateelektrodenschicht 10.

Fig. 2(b) ist eine Draufsicht, die die jeweiligen Diffusionszonen zeigt, die in der Oberfläche eines Siliciumsubstrats des Thyristors von Fig. 1 ausgebildet sind, wobei Isolierfilme und Elektroden entfernt sind. Gemäß Darstellung in Fig. 2(b) liegen Emitterzonen 8 in Teilen des Silicium substrats gerade unterhalb der in Fig. 2(a) gezeigten hexagonalen Isolierfilme 19, und jede der Emitterzonen 8 wird von einer zweiten Basiszone 6 umgeben. Durch eine gestrichelte Linie umgrenzte Flächen stellen Abschnitte des Siliciumsubstrats dar, die mit den Kathodenelektroden 11 in Kontakt stehen. Jeder Substratabschnitt, der mit der Kathodenelektrode 11 in Kontakt steht, umfaßt eine allgemein ringförmige Sourcezone 7 mit hexagonaler Kontur, und eine innerhalb der Sourcezone 7 ausgebildet Wannenzone 5, und diese Zonen 5 und 7 sind von der ersten Basiszone 4 umgeben. Die Basisschicht 3 liegt an ihren Abschnitten frei, die sich zwischen ersten Basiszonen 4 und zweiten Basiszonen 6 befinden, sowie solchen zwischen zwei benachbarten ersten Basiszonen 4. Die ersten Basiszonen 4, die zweiten Basiszonen 6 und die freiliegenden Oberflächenabschnitte der Basisschicht 3 liegen unterhalb der Gateelektroden schicht 10 von Fig. 2(a).

Der Thyristor des ersten Ausführungsbeispiels kann im wesentlichen mit demselben Verfahren wie der herkömmliche IGBT unter Verwendung unterschiedlicher Masken zur Ausbildung der jeweiligen Diffusionszonen hergestellt werden. Zur Herstellung eines Bauelements der 600 V-Klasse werden beispielsweise eine n Schicht mit einem spezifischen Widerstand von 0,1 Ω.cm und 10 µm Dicke zur Schaffung der n⁺ Pufferschicht 2 sowie eine n Schicht mit einem spezifi schen Widerstand von 40 Ω.cm und 60 µm Dicke zur Schaffung der n Basisschicht 3 epitaxial auf einem p Siliciumsubstrat einer Dicke von 450 µm und eines spezifischen Widerstands von 0,02 Ω.cm zur Schaffung eines Epitaxial-Wafers aufgewachsen. Die p⁺ Wannenzone 5, die zweite p⁺ Wannenzone 15, die erste p Basiszone 4 und die zweite p Basiszone 6 sowie die p Emitterschicht 1 werden durch Implantieren von Borionen und thermische Diffusion ausgebildet, und die n Emitterzone 8 und die n Sourcezone 7 werden durch Implantation von Arsenionen und Phosphorionen und thermische Diffusion ausgebildet. Die erste Basiszone 4, die zweite Basiszone 6, die Sourcezone 7 und die Emitterzone 8 werden unter Verwendung der aus polykristallinem Silicium gebildeten Gateelektrode 10 und anderer als Masken auf dem Halbleitersubstrat ausgebildet, und die Abstände zwischen diesen Zonen 4, 6, 7 und 8 werden durch die Diffusion der jeweiligen Zonen in seitlichen Richtungen bestimmt. Die Kathodenelektrode 11 und Gateelek trode 13 werden durch Sputtern einer Al-Legierung und nachfolgende Fotolithografie ausgebil det, und die Anodenelektrode 12, die mit einem Metallsubstrat verlötet werden soll, besteht aus drei Schichten aus Ti, Ni und Au, die schichtweise durch Sputtern ausgebildet sind. Das Bauelement wird mit Heliumionen bestrahlt, um die Ladungsträgerlebensdauer zu steuern und dadurch die Schaltzeit zu verringern. Durch Bestrahlen des Bauelements mit Heliumionen können Kristallfehler, die Lebensdauerkiller erzeugen, lokal begrenzt werden. Die Bedingungen der Bestrahlung mit Heliumionen waren: Beschleunigungsspannung 24 MeV, Dosismenge 1×10¹¹ bis 1×10¹² cm⁻³. Nach der Bestrahlung wurde das Bauelement bei 350 bis 375°C angelassen.

Die Diffusionstiefe der Wannenzonen 5 und 15 betrug bei einem praktischen Beispiel 6 µm und jene der ersten und der zweiten Basiszone 4, 6 betrug 3 µm. Die Diffusionstiefen der Emitterzone 8 und der Sourcezone 7 betrugen 2 µm bzw. 0,4 µm. Wurden die Diffusionstiefen der jeweiligen Zonen in dieser Weise eingestellt, wies der npn Transistor des Thyristorabschnitts einen erhöhten Stromverstärkungsfaktor auf und die Durchlaßspannung war reduziert. Der Abschnitt der Emitterzone 8, der nahe bei der ersten Basiszone 4 liegt, wies unter Berücksichtigung der Stehspannung im wesentlichen dieselbe Diffusionstiefe wie die Sourcezone 7 auf. Die Breite der Gateelektrodenschicht 10 betrug 15 µm, und die Breite der Sourcezone 7 und die der Emitter zone 8 betrugen etwa 4 µm bzw. 6 µm. Das Zellenrastermaß betrug etwa 30 µm.

Die Betriebsweise des gemäß obiger Beschreibung aufgebauten Thyristors soll nun beschrieben werden. Wenn die Kathodenelektrode 11 an Masse liegt und eine positive Spannung gleich oder größer als ein bestimmter (Schwellen-)Wert an die Gateelektrode 13 angelegt wird, während eine positive Spannung an der Anodenelektrode 12 anliegt, wird eine Inversionsschicht (Teilakkumulationsschicht) unter der Gateelektrodenschicht 10 gebildet und der laterale MOSFET wird eingeschaltet. Als Folge davon werden Elektronen anfänglich von der Kathodenelektrode 11 über die Sourcezone 7 und den in der Oberflächenschicht der ersten Basiszone 4 gebildeten Kanal des MOSFETs zur Basisschicht 3 geliefert. Diese Elektronen wirken als Basisstrom für einen pnp Transistor, der aus der p Emitterschicht 1, der n⁺ Pufferschicht 2, der n Basisschicht 3 und der p Basiszone 4 (p⁺ Wannenzone 5) besteht, und dieser pnp Transistor arbeitet in der IGBT-Betriebsart. Zugleich werden Löcher von der Emitterschicht 1 injiziert und fließen über die Pufferschicht 2 und die Basisschicht 3 in die erste Basiszone 4. Da sich die zweite Basiszone 6 in diesem Modus in einem schwimmenden Zustand befindet, steigt ihr Potential aufgrund des Löcherstroms durch die Basisschicht 3 langsam an. Wie sich aus der Querschnittsansicht von Fig. 1 ergibt, wird, wenn der Transistor eingeschaltet ist, das Potential der Emitterzone 8 über den Kanal des MOSFET im wesentlichen gleich demjenigen der Sourcezone 7 gehalten, weshalb Elektronen nach einer Weile beginnen, von der Emitterzone 8 in die zweite Basiszone 6 injiziert zu werden. Damit arbeitet ein Thyristorabschnitt, der aus der Emitterschicht 1, der Pufferschicht 2, der Basisschicht 3, der zweiten Basiszone 6 und der Emitterzone 8 besteht, in einer Thyristor- Betriebsart. Im Gegensatz zu dem Thyristorabschnitt, kann der Vierschichtaufbau aus p Emitter schicht 1, n⁺ Pufferschicht 2 und n Basisschicht 3, erster p Basiszone 4 und n Sourcezone 7 als IGBT-Abschnitt bezeichnet werden.

Zum Abschalten wird das Potential der Gateelektrodenschicht 10 unter den Schwellenwert des lateralen MOSFETs abgesenkt, um den lateralen MOSFET zu sperren, so daß die Emitterzone 8 elektrisch von der Kathodenelektrode 11 getrennt wird und der Betrieb des Thyristorabschnitts stoppt.

Beim Thyristor von Fig. 1 sind die Oberflächen sowohl der zweiten Basiszone 6 als auch der Emitterzone 8 mit dem Isolierfilm 19 bedeckt, und die zweite Basiszone 6 steht nicht im Kontakt mit der Kathodenelektrode 11. Wenn der Transistor eingeschaltet wird, wird daher das Potential der Emitterzone 8 über den gerade unterhalb der Gateelektrodenschicht 10 gebildeten Kanal im wesentlichen gleich dem der Kathodenelektrode 11 gehalten. Als Folge nimmt das Potential der zweiten Basiszone 6 infolge des Löcherstroms durch die Basisschicht 3 allmählich zu, bis Elektronen von der Emitterzone 8 injiziert werden. Auf diese Weise wird der Thyristor bestehend aus der Emitterzone 8, der zweiten Basiszone 6, der Basisschicht 3 und der Emitterschicht 1 eingeschaltet. Somit kann die IGBT-Betriebsart rasch zu der Thyristor-Betriebsart umgeschaltet werden, ohne daß ein Löcherstrom in Z-Richtung in der zweiten Basiszone fließt, wie dies beim herkömmlichen in Fig. 39 gezeigten EST der Fall ist. Ferner wird die Durchlaßspannung gesenkt, da die Elektronen gleichförmig von der gesamten Emitterzone 8 injiziert werden.

Beim Abschalten andererseits kann der pn-Übergang zwischen der Emitterzone 8 und der zweiten Basiszone 6 gleichförmig seine Sperrfähigkeit wieder annehmen, wodurch eine Stromlo kalisierung oder -konzentration vermieden werden kann, was eine deutliche Erhöhung des RBSO- Bereichs garantiert. Da ferner eine Vielzahl erster Basiszonen 4 mit in ihren Oberflächenschichten vorhandenen Sourcezonen 7 um eine zweite Basiszone 6 herum angeordnet sind, und zwar in dem in Fig. 2(b) gezeigten Muster, ist das Bauelement dieses Ausführungsbeispiels frei von Stromkonzentrationen oder -lokalisierung und besitzt eine ausreichend hohe Durchbruchsfestig keit.

Bei dem Thyristor von Fig. 1 umfaßt die gerade unterhalb der Gateelektrodenschicht 10 ausgebildete Kanalzone eine erste Kanalzone 20, die aus einer Oberflächenschicht der ersten Basiszone 4 zwischen der Sourcezone 7 und der Basisschicht 3 besteht, sowie eine zweiten Kanalzone 30, die aus einer Oberflächenschicht der zweiten Basiszone 6 zwischen der Emitter zone 8 und der Basisschicht 3 besteht. Bei dem vorliegenden Ausführungsbeispiel wird die Breite der ersten Kanalzone 20 kleiner als die der zweiten Kanalzone 30 eingestellt. Beispielsweise hat die erste Kanalzone 20 eine Breite von 1,2 µm und die zweite Kanalzone 30 eine Breite von 2 µm. Durch Verringern der Breite der ersten Kanalzone 20 in der beschriebenen Weise wird der Kanalwiderstand dieser Zone 20 verringert, womit die Durchlaßspannung des Thyristors verringert werden kann. Die von der Sourcezone 7 gelieferte Elektronenmenge nimmt in der Anfangsphase nach dem Einschalten zu, weshalb auch die von der Emitterschicht 1 injizierte Löchermenge zunimmt, wodurch das Bauelement mit der Folge einer Verringerung der Durchlaß spannung schnell in die Thyristorbetriebsart geschaltet werden kann.

Unter Verwendung desselben Epitaxialwafers, wie es bei dem ersten Ausführungsbeispiel verwendet wird, wurden Bauelemente der 2500 V-Klasse hergestellt, die einen EST-1 gemäß Darstellung in Fig. 39, einen EST-2 gemäß Darstellung in Fig. 40, einen EST-3 gemäß Darstel lung in Fig. 41 und einen IGBT umfaßten. Die Emitterzone 8 sowohl des EST-2 als auch des EST- 3 hatte eine Breite von 20 µm. Alle Bauelement besaßen eine Chipgröße von 1 cm². Wenn die Ladungsträgerlebensdauer bei dem ersten Ausführungsbeispiel und den genannten vier Bauele mentarten in gleicher Weise gesteuert wurde, betrug die Durchlaßspannung, definiert als Spannungsabfall bei einer Stromdichte von 100 A.cm⁻², 0,8 V für den Thyristor des ersten Ausführungsbeispiels, 1,6 V für den EST-1, 1,7 V für den EST-2, 1,0 V für den EST-3 und 2,3 V für den IGBT.

Die Grafik in Fig. 3 zeigt Kompromißkennlinien zwischen der Durchlaßspannung und der Abschaltzeit des in Fig. 1 gezeigten ersten Ausführungsbeispiels sowie des EST-1, des EST-2, des EST-3 und des IGBT als Vergleichsbeispiele. Die Abszisse in Fig. 3 stellt die Durchlaßspan nung dar und die Ordinate die Abschaltzeit. Die Durchlaßspannung war als Spannungsabfall bei 25°C bei einer Stromdichte von 100 A.cm⁻² definiert. Die Abschaltzeit wurde bei 125°C gemessen. Es ergibt sich aus Fig. 3, daß der Thyristor gemäß dem ersten Ausführungsbeispiel eine bessere Kompromißkennlinie aufweist als die Bauelemente der Vergleichsbeispiele.

Die Verbesserung der Kompromißkennlinie ist eine Folge der Verringerung des Kanalwiderstands, was durch Verringerung der Breite der ersten Kanalzone 20 erreicht wird und zur Verringerung der Durchlaßspannung des Thyristors führt. Wenn die Ladungsträgerlebensdauer durch Injektion von Heliumionen gesteuert wird, so daß Kristallfehler, die Lebensdauerkiller erzeugen, lokal begrenzt bleiben und die Verteilung der Lebensdauerkiller optimiert wird, so daß keine Lebens dauerkiller in unnötigen Abschnitten vorhanden sind, ergibt sich eine weitere Verbesserung der Kompromißkennlinie zwischen der Durchlaßspannung und der Abschaltzeit.

Während der gemäß Darstellung in Fig. 1 aufgebaute Thyristor mit dem in den Fig. 2(a) und 2(b) gezeigten hexagonalen Muster ausgebildet ist, kann ein Thyristor mit demselben Aufbau auch in einem achteckigen oder anderen polygonalen Muster, einem kreisförmigen oder ovalen Muster oder verschiedenen anderen Mustern ausgebildet werden. Außerdem kann die erste Basiszone so angeordnet werden, daß sie die zweite Basiszone umgibt.

Zweites Ausführungsbeispiel

Fig. 4 ist eine Querschnittsansicht eines Teiles eines Thyristors mit isoliertem Gate gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung. Der grundlegende Aufbau des zweiten Ausführungsbeispiels ist der gleiche wie der des ersten Ausführungsbeispiels von Fig. 1. Bei dem zweiten Ausführungsbeispiel ist jedoch die Breite der ersten Kanalzone 20, die zwischen der Sourcezone 7 und der Basisschicht 3 gerade unterhalb der Gateelektrodenschicht 10 liegt, im wesentlichen gleich der Breite der zweiten Kanalzone 30, die zwischen der Emitterzone 8 und der Basisschicht 3 liegt. Fig. 6 ist eine Draufsicht, die jeweilige Diffusionszonen zeigt, die in der Oberfläche des Siliciumsubstrats ausgebildet sind, wobei Isolierfilme und Elektroden entfernt sind. Obwohl in den Figuren nicht dargestellt, besitzen die erste Kanalzone 20 und die zweite Kanalzone 30 unterschiedliche Störstellenkonzentrationen. Beispielsweise betragen die Mengen implantierter Borionen zur Ausbildung der ersten Basiszone 4 und der Basiszone 6 5×10¹³ cm⁻² bzw. 1×10¹⁴ cm⁻². Somit ist die zur Ausbildung der ersten Basiszone 4 implantierte Ionenmenge etwa nur halb so groß wie die zur Ausbildung der zweiten Basiszone 6. Die Wärmebehandlung nach der Ionenimplantation wird sowohl für die erste als auch für die zweite Basiszone bei 1500°C für 90 Minuten ausgeführt. Es besteht kein signifikanter Unterschied zwischen den Diffusionstiefen der ersten Basiszone 4 und der zweiten Basiszone 6.

Durch Verringerung der Störstellenkonzentration der ersten Kanalzone 20 in oben beschriebener Weise wird der Kanalwiderstand der ersten Kanalzone 20 verringert, wenn eine Spannung an die Gateelektrodenschicht 10 angelegt wird, wodurch die Durchlaßspannung des resultierenden Thyristors verringert werden kann. Die Anzahl von Elektronen, die von der Sourcezone geliefert werden, nimmt in der Anfangsphase nach dem Einschalten zu, weshalb auch die Anzahl von Löchern, die von der Emitterschicht 1 injiziert werden, zunimmt, wodurch das Bauelement mit der Folge einer Verringerung der Durchlaßspannung rasch in die Thyristorbetriebsart geschaltet werden kann. Es zeigten sich keine Einflüsse der unterschiedlichen Störstellenkonzentrationen auf die Fähigkeit, einer hohen Spannung zu widerstehen, auf die Durchbruchsspannung und andere Eigenschaften.

Die Kompromißkennlinie zwischen der Durchlaßspannung und der Abschaltzeit, die für das zweite Ausführungsbeispiel gemessen wurde, war im wesentlichen die gleiche wie diejenige des ersten Ausführungsbeispiels und besser als jene der ESTs und des IGBT.

Drittes Ausführungsbeispiel

Fig. 5 ist eine Querschnittsansicht eines Teiles eines Thyristors mit isoliertem Gate gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung. Ein hexagonales Muster ähnlich dem von Fig. 6 ist als planares Muster bei diesem Ausführungsbeispiel eingesetzt. Das dritte Ausfüh rungsbeispiel unterscheidet sich von dem ersten Ausführungsbeispiel darin, daß die Dicke des Gateoxidfilms 9 von Abschnitt zu Abschnitt variiert. In Fig. 5 besitzt ein Abschnitt des Gate oxidfilms 9, der über der zweiten Basiszone 6 und einem Teil der Basisschicht 3 liegt, dieselbe Dicke (0,07 µm) wie der Gateoxidfilm 9 des ersten Ausführungsbeispiels auf. Ein anderer Abschnitt des Gateoxidfilms 9, der über der ersten Basiszone 4 und einem anderen Teil der Basisschicht 3 liegt, besitzt eine verringerte Dicke (0,05 µm).

Bei dem Thyristor dieses dritten Ausführungsbeispiels sind der Widerstand der Inversionsschicht, die in der ersten Kanalzone 20 auftritt, sowie der Widerstand der Akkumulationsschicht, die in der Oberflächenschicht der Basisschicht 3 auftritt, verringert, weshalb eine größere Menge Elektronen von der Sourcezone 7 zur Emitterzone 8 geliefert wird. Als Folge davon nimmt die Anzahl Elektronen, die von der Emitterzone 8 in die zweite Basiszone 6 injiziert werden, zu, was die Durchlaßspannung verringert.

Die Kompromißkennlinie zwischen der Durchlaßspannung und der Abschaltzeit, die für das dritte Ausführungsbeispiel gemessen wurde, war im wesentlichen die gleiche wie diejenige des ersten Ausführungsbeispiels und besser als jene der ESTs und des IGBT.

Viertes Ausführungsbeispiel

Fig. 7 ist eine Querschnittsansicht eines Teiles eines Thyristors mit isoliertem Gate gemäß einem vierten Ausführungsbeispiel der Erfindung. In ähnlicher Weise wie bei dem ersten Ausführungs beispiel von Fig. 1 ist die Breite der ersten Kanalzone 20, die von der Oberflächenschicht der ersten Basiszone 4 zwischen der Sourcezone 7 und der Basisschicht 3 gebildet wird, kleiner als die Breite der zweiten Kanalzone 30, die von der Oberflächenschicht der zweiten Basiszone 6 zwischen der Emitterzone 8 und der Basisschicht 3 gebildet wird. Das vierte Ausführungsbeispiel unterscheidet sich von dem ersten Ausführungsbeispiel darin, daß die zweite Basiszone 6 über eine größere Fläche des Siliciumsubstrats ausgebildet ist als die erste Basiszone 4. Fig. 8(a) ist ein horizontaler Querschnitt längs einer horizontalen Ebene durch die Mitte der Gateelektroden schicht des Thyristors des vierten Ausführungsbeispiels. Fig. 8(b) ist eine Draufsicht, die für den Thyristor von Fig. 7 die verschiedenen Diffusionszonen in der Oberfläche des Siliciumsubstrats zeigt, wobei Isolierfilme und Elektroden entfernt sind.

In Fig. 8(a) wiederholt sich ein Muster, bei dem ein hexagonaler Isolierfilm 19 innerhalb einer maschen- oder netzartigen Gateelektrodenschicht 10 angeordnet ist, und hexagonale Kathoden elektroden 11, die von Isolierfilmen 14 umgeben sind, sind um den Isolierfilm 19 herum angeord net, wie dies beim ersten Ausführungsbeispiel von Fig. 2(a) der Fall ist. Wie in Fig. 8(b) gezeigt, ist jedoch die zweite Basiszone 6 über eine größere Fläche des Siliciumsubstrats ausgebildet als die erste Basiszone 4. Beispielsweise beträgt der Abstand zwischen parallelen Linien einer hexagonalen Maske, die die Breite der zweiten Basiszone 6 definiert, 40 µm, während der Abstand zwischen parallelen Linien einer hexagonalen Maske, die die Breite der ersten Basiszone 4 definiert, 16 µm beträgt. Die Sourcezone 7 besitzt eine Breite von etwa 4 µm, während die Emitterzone 8 eine Breite von etwa 18 µm besitzt. Bei diesem Muster unterscheidet sich die Breite der Gateelektrodenschicht 10 zwischen der zweiten Basiszone 6 und der entsprechenden ersten Basiszone 4 von derjenigen zwischen benachbarten ersten Basiszonen 4. Beispielsweise beträgt die Breite der Gateelektrodenschicht 10 zwischen einer ersten und einer zweiten Basiszone 4, 6 15 µm, während die Breite der Gateelektrodenschicht 10 zwischen benachbarten ersten Basiszonen 4 30 µm beträgt.

Fig. 3 zeigt auch die Kompromißkennlinie zwischen der Durchlaßspannung und der Abschaltzeit des Thyristors des vierten Ausführungsbeispiels. Man entnimmt Fig. 3, daß die Kompromißkenn linie des vierten Ausführungsbeispiels besser als diejenige des ersten Ausführungsbeispiels sowie besser als jene der ESTs und des IGBT ist.

Die Verbesserung der Kompromißkennlinie beruht auf der Zunahme der Flächen der zweiten Basiszone 6 und der Emitterzone 8 zusätzlich zur Verringerung des Kanalwiderstands wie bei dem ersten Ausführungsbeispiel. Mit den so vergrößerten Flächen der zweiten Basiszone 6 und der Emitterzone 8 wird eine größere Menge der von der Emitterschicht 1 zur Drift- oder Basis schicht 3 injizierten Löcher zum Thyristorabschnitt geleitet, wodurch das Bauelement schneller in die Thyristorbetriebsart schaltet und die Durchlaßspannung des Thyristors entsprechend verringert werden kann.

Ein modifiziertes Ausführungsbeispiel kann geschaffen werden, indem die Störstellenkonzentra tion der ersten Basiszone 4 niedriger als die der zweiten Basiszone 6 gemacht wird, während die Fläche der zweiten Basiszone 6 größer als die ersten Basiszone 4 ist und die Breite der ersten Kanalzone 20 als Oberflächenschicht der ersten Basiszone 4 zwischen der Sourcezone 7 und der Basisschicht 3 gleich der Breite der zweiten Kanalzone 30 als der Oberflächenschicht der zweiten Basiszone 6 zwischen der Emitterzone 8 und der Basisschicht 3 ist. Fig. 9 ist eine Draufsicht, die jeweilige Störstellendiffusionszonen zeigt, die in der Oberfläche des Siliciumsubstrats diese modifizierten Ausführungsbeispiels ausgebildet sind.

Fünftes Ausführungsbeispiel

Fig. 10 ist eine Draufsicht, die jeweilige Diffusionszonen zeigt, die in der Oberfläche eines Siliciumsubstrats eines Thyristors mit isoliertem Gate gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung ausgebildet sind, wobei Isolierfilme und Elektroden von der Oberflä che des Siliciumsubstrats entfernt sind.

Bei diesem Ausführungsbeispiel sind erste Basiszonen 4, Sourcezonen 7 innerhalb der ersten Basiszonen 4, zweite Basiszonen 6 und Emitterzonen 8 innerhalb der zweiten Basiszonen 6 alle in der Form paralleler Streifen ausgebildet. Die entsprechenden ersten Basiszonen 4 und zweiten Basiszonen 6 sind durch frei liegende Oberflächenabschnitte der Basisschicht 3 getrennt. Die Kathodenelektrode 11 steht im Kontakt mit Bereichen, die durch gestrichelte Linien begrenzt sind, die sich oberhalb der Sourcezonen 7 und der Wannenzonen 5 erstrecken.

Wie in Fig. 10 gezeigt, ist die Breite der ersten Kanalzone 20, d. h. der Oberflächenschicht der ersten Basiszone 4, die zwischen der Sourcezone 7 und der Basisschicht 3 liegt, kleiner als die Breite der zweiten Kanalzone 30, d. h. der Oberflächenschicht der zweiten Basiszone 6, die zwischen der Emitterzone 8 und der Basisschicht 3 liegt. Wie beim vierten Ausführungsbeispiel ist die Breite der zweiten Basiszone 6 größer als die der ersten Basiszone 4. Somit ist die Querschnittsansicht längs der Linie A-A in Fig. 10 im wesentlichen identisch mit der von Fig. 7.

Die Kompromißkennlinie zwischen der Durchlaßspannung und der Abschaltzeit, die für den Thyristor des fünften Ausführungsbeispiels gemessen wurde, ist besser als diejenige des ersten Ausführungsbeispiels sowie jene der ESTs und des IGBT. Dies ist darauf zurückzuführen, daß eine größere Löchermenge, die von der Emitterschicht 1 zur Basisschicht 3 injiziert werden, zum Thyristorabschnitt gelenkt wird, und zwar aufgrund der Vergrößerung der Fläche der zweiten Basiszone 6 und derjenigen der Emitterzone 8, wodurch, wie beim vierten Ausführungsbeispiel, das Schalten des Bauelements in die Thyristorbetriebsart schneller wird.

Sechstes Ausführungsbeispiel

Fig. 11 ist eine Draufsicht, die jeweilige Diffusionszonen zeigt, die in der Oberfläche eines Siliciumsubstrats eines Thyristors mit isoliertem Gate gemäß einem sechsten Ausführungsbeispiel der vorliegenden Erfindung ausgebildet sind, wobei Isolierfilme und Elektroden von der Oberflä che des Siliciumsubstrats entfernt sind.

Bei diesem Ausführungsbeispiel sind die ersten Basiszonen 4, die Sourcezonen 7 innerhalb der ersten Basiszonen 4, die zweiten Basiszonen 6 und die Emitterzonen 8 innerhalb der zweiten Basiszonen 6 alle in der Form paralleler Streifen ausgebildet, wie bei dem fünften Ausführungs beispiel, wobei sich jedoch die Anordnung dieser Zonen von der beim fünften Ausführungsbei spiel unterscheidet. Beim fünften Ausführungsbeispiel sind die ersten Basiszonen 4 und die zweiten Basiszonen 6 abwechselnd zueinander parallel angeordnet. Beim sechsten Ausführungs beispiel sind dagegen zwei erste Basiszonen 4 aufeinanderfolgend zwischen zwei zweiten Basiszonen 6 ausgebildet, wodurch ein Muster gebildet wird, bei dem eine zweite Basiszone 6, eine erste Basiszone 4, eine erste Basiszone 4 und eine zweite Basiszone 6 in dieser Reihenfolge angeordnet sind. Die ersten Basiszonen 4 und die zweiten Basiszonen 6 sind durch freiliegende Oberflächenabschnitte der Basisschicht 3 voneinander getrennt. Die Kathodenelektrode 11 steht im Kontakt mit Bereichen, die durch gestrichelte Linien begrenzt sind und sich über den Source zonen 7 und den Wannenzonen 5 erstrecken.

Fig. 12(a) ist eine Querschnittsansicht längs der Linie B-B in Fig. 11, die eine Emitterzone 8 und eine Sourcezone 7 verbindet. Wie bei dem vierten Ausführungsbeispiel von Fig. 7 ist die Breite der ersten Kanalzone 20 kleiner als die der zweiten Kanalzone 30, und die Fläche der zweiten Basiszone 6 ist größer als die der ersten Basiszone 4. Fig. 12(b) ist eine Querschnittsansicht längs der Linie C-C in Fig. 11, die zwei Sourcezonen 7 verbindet. In diesem Querschnitt sind die ersten Kanalzonen 20 in den jeweiligen ersten Basiszonen 4 einander zugewandt. Im Fall eines Streifenmusters, kann die Gateelektrodenschicht 10 leicht mit derselben Breite ausgebildet werden.

Durch Vergrößerung der IGBT-Abschnitte in oben beschriebener Weise wird in der Anfangsphase nach dem Einschalten eine erhöhte Elektronenmenge von den Sourcezonen 7 geliefert, weshalb eine erhöhte Löchermenge von der Emitterschicht 1 injiziert wird und das Bauelement schneller in die Thyristorbetriebsart geschaltet werden kann.

Die Kompromißkennlinie zwischen der Durchlaßspannung und der Abschaltzeit, die für das sechste Ausführungsbeispiel gemessen wurde, ist im wesentlichen gleich derjenigen des fünften Ausführungsbeispiels und besser als jene der ESTs, des IGBT und des ersten Ausführungsbei spiels.

Siebtes Ausführungsbeispiel

Obwohl bei allen dargestellten Ausführungsbeispielen die Pufferschicht 2 zwischen der Emitter schicht 1 und der Basisschicht 3 vorgesehen ist, ist die vorliegende Erfindung gleichermaßen anwendbar auf ein Bauelement ohne diese n⁺ Pufferschicht. Fig. 13 ist eine Querschnittsansicht eines Teiles eines Thyristors mit isoliertem Gate gemäß einem siebten Ausführungsbeispiel der Erfindung, das von einem massiven Siliciumwafer anstelle eines Epitaxialwafers Gebrauch macht.

Bei diesem Ausführungsbeispiel ist die Basisschicht 3 aus einem massiven Siliciumwafer mit einem spezifischen Widerstand von 200 Ω.cm und einer Dicke von 40 µm gebildet. Während der Aufbau an einer der Hauptflächen (der oberen Seite in Fig. 13) dieser Basisschicht 3 identisch mit dem des ersten Ausführungsbeispiels von Fig. 1 ist, unterscheidet sich dieses Ausführungs beispiel vom ersten Ausführungsbeispiel darin, daß die Emitterschicht 1 direkt auf der anderen Hauptfläche der Basisschicht 3 ausgebildet ist. Wie bei dem Thyristor des ersten Ausführungs beispiels ist dafür gesorgt, daß die erste Kanalzone 20, die zwischen der Sourcezone 7 und der Basisschicht 3 gerade unterhalb der Gateelektrodenschicht 10 liegt, kleiner als die zweite Kanalzone 30 ist, die zwischen der Emitterzone 8 und der Basisschicht 3 liegt. Beispielsweise bet 59915 00070 552 001000280000000200012000285915980400040 0002019813509 00004 59796rägt die Breite der ersten Kanalzone 1,2 µm und die Breite der zweiten Kanalzone 2 µm. Das in Fig. 2 gezeigte hexagonale Muster ist als planares Muster bei diesem Ausführungsbeispiel eingesetzt. Die anderen Abmessungen und ähnliches dieses Ausführungsbeispiels sind im wesentlichen die gleichen wie die bei dem Thyristor des ersten Ausführungsbeispiels. Die Gateelektrode 13 kontaktiert nicht notwendigerweise den Abschnitt der Gateelektrodenschicht 10 zwischen der zweiten Basiszone 6 und der ersten Basiszone 4.

Unter Einsatz desselben massiven Wafers wurden als Vergleichsbeispiele Bauelemente der 2500 V-Klasse in Form des EST-1, EST-2, EST-3 und des IGBT hergestellt. Die Chipgröße aller dieser Bauelemente betrug 1 cm². Wenn die Ladungsträgerlebensdauer in gleicher Weise gesteuert wurde, betrugen die Durchlaßspannungen dieser fünf Bauelemente, d. h. desjenigen des vorliegenden Ausführungsbeispiels, des EST-1, des EST-2, des EST-3 und des IGBT 1,0 V, 2,0 V, 2,2 V, 1,4 V bzw. 3,3 V.

Fig. 14 zeigt die Kompromißkennlinie zwischen der Durchlaßspannung und der Abschaltzeit eines Thyristors gemäß dem siebten Ausführungsbeispiel sowie des EST-1, des EST-2, des EST-3 und des IGBT als Vergleichsbeispielen. Die Abszisse zeigt die Durchlaßspannung und die Ordinate die Abschaltzeit. Die Durchlaßspannung ist in diesem Fall der Spannungsabfall, gemessen bei 25°C bei einer Stromdichte von 50 A.cm⁻². Die Abschaltzeit wurde bei 125°C gemessen.

Wie aus der Darstellung in Fig. 14 ersichtlich, weist das siebte Ausführungsbeispiel der Erfindung eine bessere Kompromißkennlinie als die ESTs und der IGBT auf. Im Fall von Bauelementen der 2500 V-Klasse, für die Massivwafer verwendet werden, ist die Durchlaßspannung beim siebten Ausführungsbeispiel kleiner als jene der ESTs und des IGBT wie im Fall von Bauelementen der 600 V-Klasse, die Epitaxialwafer verwenden.

Bei dem vorliegenden Ausführungsbeispiel wird der Kanalwiderstand durch Verringern der Breite der ersten Kanalzone 20 reduziert, und die Durchlaßspannung des resultierenden Thyristors kann verringert werden. In der Anfangsphase nach dem Einschalten wird eine vergrößerte Anzahl von Elektronen von der Sourcezone 7 geliefert, weshalb eine vergrößerte Anzahl von Löchern von der Emitterschicht 1 injiziert wird, und das Bauelement mit der Folge einer Verringerung der Durch laßspannung schnell in die Thyristorbetriebsart geschaltet werden kann.

Somit kann bei dem vorliegenden Ausführungsbeispiel die Durchlaßspannung ohne Beeinträchti gung anderer Eigenschaften verringert werden, und zwar unabhängig vom spezifischen Wider stand der Basisschicht 3 und dem Stromverstärkungsfaktor des pnp Transistors mit weiter Basis.

Anders ausgedrückt, die Durchlaßspannung kann gemäß der vorliegenden Erfindung wirksam verringert werden, und zwar unabhängig von der Nennspannung der Bauelemente und dem Verfahren der Herstellung des Halbleitersubstrats.

Achtes Ausführungsbeispiel

Fig. 15 ist eine Querschnittsansicht, die einen Thyristor mit isoliertem Gate gemäß einem achten Ausführungsbeispiel der vorliegenden Erfindung zeigt. Ähnlich dem siebten Ausführungsbeispiel ist der Thyristor des achten Ausführungsbeispiels unter Verwendung eines Massivwafers anstelle eines Epitaxialwafers hergestellt, und die Emitterschicht 1 ist direkt auf der Rückseite der Basisschicht 3 ausgebildet. Ein hexagonales Muster ähnlich dem von Fig. 6 ist als planares Muster bei diesem Ausführungsbeispiel eingesetzt. Wie bei dem zweiten Ausführungsbeispiel von

Fig. 4 ist die Breite der ersten Kanalzone 20 zwischen der Sourcezone 7 und der Basisschicht 3 gerade unterhalb der Gateelektrodenschicht 10 im wesentlichen gleich der Breite der zweiten Kanalzone 30 zwischen der Emitterzone B und der Basisschicht 3. Die erste Kanalzone 20 hat eine geringere Störstellenkonzentration als die zweite Kanalzone 30. Die Borionen-Dosismenge in der ersten Kanalzone 20 beträgt 5×10¹³ cm⁻² und diejenige der zweiten Kanalzone 30 beträgt 1×10¹⁴ cm⁻².

Die Kompromißkennlinie zwischen der Durchlaßspannung und der Abschaltzeit, die für das achte Ausführungsbeispiel gemessen wurde, ist im wesentlichen die gleiche wie diejenige des siebten Ausführungsbeispiels und besser als jene der ESTs und des IGBT.

Dies ist darauf zurückzuführen, daß der Kanalwiderstand verringert ist und in der Anfangsphase nach dem Einschalten eine erhöhte Menge von Elektronen von der Sourcezone 7 geliefert wird, weshalb auch eine erhöhte Menge von Löchern von der Emitterschicht 1 injiziert wird, was das Schalten des Transistors in die Thyristorbetriebsart schneller macht, wie oben unter Bezugnahme auf das zweite Ausführungsbeispiel erläutert.

Neuntes Ausführungsbeispiel

Fig. 16 ist eine Querschnittsansicht, die einen Teil eines Thyristors mit isoliertem Gate gemäß einem neunten Ausführungsbeispiel der vorliegenden Erfindung zeigt. Ähnlich dem siebten Ausführungsbeispiel ist der Thyristor dieses Ausführungsbeispiels unter Verwendung eines Massivwafers anstelle eines Epitaxialwafers hergestellt, und die Emitterschicht 1 ist direkt auf der Rückseite der Basisschicht 3 ausgebildet. Ein hexagonales Muster ähnlich dem von Fig. 6 ist als planares Muster bei diesem Ausführungsbeispiel eingesetzt. Wie bei dem dritten Ausfüh rungsbeispiel von Fig. 5 weist ein Abschnitt des Gateoxidfilms 9, der über der zweiten Basiszone 6 liegt, dieselbe Dicke (0,07 µm) auf wie der Gateoxidfilm 9 des ersten Ausführungsbeispiels, während ein anderer Abschnitt der Gateelektrode 9a, der über ersten Basiszone 4 und der Basisschicht 3 liegt, eine verringerte Dicke (0,05 µm) besitzt.

Die Kompromißkennlinie zwischen der Durchlaßspannung und der Abschaltzeit, die für das neunte Ausführungsbeispiel gemessen wurde, ist im wesentlichen die gleiche wie diejenige des siebten Ausführungsbeispiels und besser als jene der ESTs und des IGBT.

Wie oben in Verbindung mit dem dritten Ausführungsbeispiel erläutert, werden der Widerstand der Inversionsschicht, die in der ersten Kanalzone 20 auftritt, und der Widerstand der Akkumula tionsschicht, die in der Oberflächenschicht der Basisschicht 3 auftritt, verringert und daher eine erhöhte Elektronenmenge von der Sourcezone 7 geliefert. Dies hat zur Folge, daß eine erhöhte Löchermenge von der Sourcezone 7 und der Emitterzone 8 injiziert wird, wodurch die Durchlaß spannung verringert wird.

Zehntes Ausführungsbeispiel

Fig. 17 ist eine Querschnittsansicht, die einen Teil eines Thyristors mit isoliertem Gate gemäß einem zehnten Ausführungsbeispiel der vorliegenden Erfindung zeigt. Ähnlich dem siebten Ausführungsbeispiel ist der Thyristor dieses zehnten Ausführungsbeispiels unter Verwendung eines Massivwafers anstelle eines Epitaxialwafers hergestellt, und die Emitterschicht 1 ist direkt auf der Rückseite der Basisschicht 3 ausgebildet. Wie bei dem vierten Ausführungsbeispiel von Fig. 7 ist die Breite der ersten Kanalzone 20 als Oberflächenschicht der ersten Basiszone 4 zwischen der Sourcezone 7 und der Basisschicht 3 kleiner eingestellt als diejenige der zweiten Kanalzone 30 als Oberflächenschicht der zweiten Basiszone 6 zwischen der Emitterzone 8 und der Basisschicht 3. Die zweite Basiszone 6 ist über eine größere Fläche des Siliciumsubstrats ausgebildet als die erste Basiszone 4. Fig. 8(a) stellt auch eine Querschnittsansicht des Thyri stors dieses Ausführungsbeispiels dar, die eine horizontale Ebene durch die Mitte der Gateelek trodenschicht 10 zeigt. Fig. 8(b) ist zugleich eine Draufsicht, die jeweilige Diffusionszonen zeigt, welche in der Oberfläche des Siliciumsubstrats dieses Thyristors ausgebildet sind, wobei Isolierfilme und Elektroden entfernt sind.

Die grafische Darstellung in Fig. 14 zeigt zugleich die Kompromißkennlinie zwischen der Durchlaßspannung und der Abschaltzeit des Thyristors des zehnten Ausführungsbeispiels. Die Kompromißkennlinie des zehnten Ausführungsbeispiels ist besser nicht nur als jene der als Vergleichsbeispielen, d. h. der ESTs und des IGBT, sondern auch als diejenige des sechsten Ausführungsbeispiels.

Durch Vergrößern der Flächen der zweiten Basiszone 6 und der Emitterzone 8 wird eine größere Menge der von der Emitterschicht 1 in die Basisschicht 3 injizierten Löcher zum Thyristorab schnitt geleitet, so daß, wie in Verbindung mit dem vierten Ausführungsbeispiel erläutert, das Schalten des Bauelements in die Thyristorbetriebsart schnell wird.

Elftes Ausführungsbeispiel

Der Thyristor mit isoliertem Gate gemäß einem elften Ausführungsbeispiel der vorliegenden Erfindung wird wie der des siebten Ausführungsbeispiels unter Verwendung eines Massivwafers anstelle eines Epitaxialwafers hergestellt, und die Emitterschicht 1 ist direkt auf der Rückseite der Basisschicht 3 ausgebildet. Wie beim fünften Ausführungsbeispiel von Fig. 10 sind die ersten Basiszonen 4, die Sourcezonen 7 innerhalb der ersten Basiszonen 4, die zweiten Basiszonen 6 und die Emitterzonen 8 innerhalb der zweiten Basiszonen 6 alle in Form paralleler Streifen ausgebildet. Die Kathodenelektrode 11 steht im Kontakt mit Bereichen, die mit gestrichelten Linien eingegrenzt sind und sich über die Sourcezonen 7 und die Wannenzonen 5 erstrecken. Die Breite der zweiten Basiszonen 6 ist, wie beim fünften Ausführungsbeispiel, größer als die der ersten Basiszonen 4. Die Querschnittsansicht dieses Ausführungsbeispiels ist praktisch mit Fig. 17 identisch.

Die Kompromißkennlinie zwischen der Durchlaßspannung und der Abschaltzeit des elften Ausführungsbeispiels ist im wesentlichen die gleiche wie diejenige des siebten Ausführungsbei spiels und besser als jene der ESTs und des IGBT sowie diejenigen des siebten, des achten und des neunten Ausführungsbeispiels. Durch Vergrößern der Flächen der zweiten Basiszonen 6 und der Emitterzonen 8 wird ein größerer Teil der von der Emitterschicht 1 zur Basisschicht 3 injizierten Löcher zum Thyristorabschnitt geleitet, weshalb das Bauelement schnell in die Thyristorbetriebsart geschaltet werden kann, wie oben unter Bezugnahme auf das zehnte Ausführungsbeispiel erläutert.

Zwölftes Ausführungsbeispiel

Ein Thyristor mit isoliertem Gate gemäß einem zwölften Ausführungsbeispiel der vorliegenden Erfindung wird unter Verwendung eines Massivwafers anstelle eines Epitaxialwafers in ähnlicher Weise wie beim siebten Ausführungsbeispiel hergestellt, und die Emitterschicht 1 ist direkt auf der Rückseite der Basisschicht 3 angeordnet. Die Draufsicht auf das zwölfte Ausführungsbei spiel, die jeweilige Diffusionszonen zeigt, die in der Oberfläche des Siliciumsubstrats ausgebildet sind, von welchem Isolierfilme und Elektroden entfernt wurden, ist ähnlich der in Fig. 11 gezeigten des sechsten Ausführungsbeispiels. Bei dem vorliegenden zwölften Ausführungsbei spiel sind die ersten Basiszonen, die Sourcezonen innerhalb der ersten Basiszonen, die zweiten Basiszonen und die Emitterzonen innerhalb der zweiten Basiszonen alle in der Form paralleler Streifen ausgebildet. Während bei dem elften Ausführungsbeispiel die ersten Basiszonen 4 und die zweiten Basiszonen 6 abwechselnd ausgebildet sind, sind bei dem zwölften Ausführungsbei spiel zwei erste Basiszonen aufeinanderfolgend zwischen zwei zweiten Basiszonen angeordnet, d. h. der Thyristor dieses Ausführungsbeispiels enthält einen Abschnitt, wo eine zweiten Basiszone, eine erste Basiszone, eine erste Basiszone und eine zweite Basiszone in dieser Reihenfolge angeordnet sind. Die ersten Basiszonen und die zweiten Basiszonen sind durch freiliegende Oberflächenabschnitte der Basisschicht 3 voneinander getrennt. Die Kathodenelek trode 11 steht in Kontakt mit Bereichen, die mit gestrichelten Linien eingegrenzt sind und sich über den Sourcezonen 7 und den Wannenzonen 5 erstrecken.

Fig. 18(a) ist eine Querschnittsansicht eines Thyristors gemäß dem zwölften Ausführungsbeispiel längs einer Linie, die die Emitterzone 8 und die Sourcezone 7 verbindet, und Fig. 18(b) ist eine Querschnittsansicht desselben Thyristors längs einer Linie, die zwei Sourcezonen 7 verbindet. Wie in Fig. 18(a) gezeigt, ist die Breite der ersten Kanalzone 20 kleiner als die der zweiten Kanalzone 30, und die zweite Basiszone 6 ist über eine größere Fläche ausgebildet als die erste Basiszone 4. Im Querschnitt von Fig. 18(b) sind zwei erste Kanalzonen 20, die in einer jeweiligen ersten Basiszone 4 ausgebildet sind, einander zugewandt. Im Fall des Streifenmusters kann die Gateelektrodenschicht 10 leicht mit derselben Breite ausgebildet werden.

Durch Vergrößern der Flächen des IGBT-Abschnitts, wird in der Anfangsphase nach dem Einschalten eine vergrößerte Menge von Elektronen von der Sourcezone 7 geliefert, weshalb auch eine vergrößerte Menge von Löchern von der Emitterschicht 1 injiziert wird, wodurch das Bauelement schneller in die Thyristorbetriebsart geschaltet werden kann.

Dreizehntes Ausführungsbeispiel

Fig. 19(a) ist eine Draufsicht, die Diffusionszonen zeigt, welche in der Oberfläche eines Silicium substrats eines Thyristors mit isoliertem Gate gemäß einem dreizehnten Ausführungsbeispiel der vorliegenden Erfindung ausgebildet sind, wobei Oberflächenisolierfilme und Elektroden entfernt sind. Fig. 19(b) ist eine Querschnittsansicht längs der Linie D-D in Fig. 19(a).

Der Thyristor dieses Ausführungsbeispiels bildet mit Ausnahme des linken Endabschnitts in Fig. 19(a) einen aktiven Bereich 32 zum Schalten eines Stroms, der hexagonale Muster ähnlich denen in Fig. 9 aufweist. In jedem hexagonalen Muster, das in der Oberflächenschicht der Basisschicht 3 ausgebildet ist, sind hexagonale erste Basiszonen 4, in denen hohle, hexagonale Sourcezonen 7 ausgebildet sind, um eine hexagonale zweite Basiszone 6, in welcher eine Emitterzone 8 ausgebildet ist, herum angeordnet. Der linke Endabschnitt von Fig. 19(a) zeigt einen peripheren Bereich 33 des aktiven Bereichs 32, innerhalb dessen eine Anordnung pentagonaler erster Basiszonen 4 mit darin jeweils enthaltener Sourcezone 7 so vorgesehen ist, daß sie die zweiten Basiszonen 6 umgeben. Die Kathodenelektrode 11 steht im Kontakt mit Bereichen, die in Fig. 19(a) mit gestrichelten Linien begrenzt sind.

Die Querschnittsansicht von Fig. 19(b) zeigt die Kathodenelektrode 11, die Gateelektroden schicht 10, den Gateoxidfilm 9, den Isolierfilm 14 und den Isolierfilm 19 auf der Emitterzone 8, die zusätzlich zu den oben beschriebenen Diffusionszonen auf dem Siliciumsubstrat ausgebildet sind. Wie aus Fig. 19(b) ersichtlich, ist in dem peripheren Bereich 33 eine p⁺ Wannenzone 5 mit größerer Diffusionstiefe als die erste Basiszone 4 als Teil der ersten Basiszone 4 ausgebildet, und die Kathodenelektrode 11 steht mit der Oberfläche der Wannenzone 5 in Kontakt. Somit weist der periphere Bereich 33 den gleichen Aufbau wie der IGBT-Abschnitt des aktiven Bereichs 32 auf.

Durch Anordnen der IGBT-Abschnitte, je bestehend aus der ersten Basiszone 4 und der innerhalb dieser ausgebildeten Sourcezone 7 in dem peripheren Bereich 33 des aktiven Bereichs 32 des Thyristors ist es möglich, Löcher zu entladen bzw. abzuleiten, die beim Abschalten in der Basisschicht 3 verbleiben, so daß eine Stromkonzentration vermieden wird.

Der Thyristor des dreizehnten Ausführungsbeispiels, wie er in den Fig. 19(a) und 19(b) gezeigt ist, kann, wie das erste Ausführungsbeispiel, als Bauelement der 600 V-Klasse und Verwendung eines Epitaxialwafers hergestellt werden. Die grafische Darstellung in Fig. 20 zeigt Meßergeb nisse des RBSO-Bereichs des Thyristors des dreizehnten Ausführungsbeispiels und, als Ver gleichsbeispiele, des EST-1, des EST-2, des EST-3 und des IGBT, jeweils als Bauelement der 600 V-Klasse. Der RBSO-Bereich wurde bei 125°C mit einer Meßschaltung gemessen, wie sie in Fig. 21 gezeigt ist. Die Abszisse in Fig. 20 zeigt die Spannung V_AK zwischen der Anode und der Kathode, während die Ordinate den elektrischen Strom I_AK zeigt.

In der Meßschaltung von Fig. 21 wird ein zu messendes Bauelement 21 über eine Drossel 22 mit 1 mH und eine Freilaufdiode 23, die zur Drossel 22 parallel geschaltet ist, an eine Gleichstrom quelle 24 angeschlossen. Das Gate des Bauelements 21 wird mit einer Gatespeisequelle 26 über einen 20 Ω-Widerstand 25 verbunden.

Die Bauelemente, deren Meßergebnisse in Fig. 20 gezeigt sind, wurden als Bauelemente der 600 V-Klasse hergestellt, und die Bauelemente der Vergleichsbeispiele wurden unter Verwendung von Epitaxialwafern mit derselben Spezifikation wie die des Thyristors des ersten Ausführungs beispiels hergestellt. Wenn die Ladungsträgerlebensdauer in gleicher Weise wie bei dem ersten Ausführungsbeispiel gesteuert wurde, betrug die Durchlaßspannung, definiert als Potentialabfall bei einer Stromdichte von 100 A./cm², 0,9 V für den Thyristor des dreizehnten Ausführungsbei spiels, 1,6 V für den EST-1, 1,7 V für den EST-2, 1,0 V für den EST-3 und 2,3 V für den IGBT. Somit besitzt das Bauelement des dreizehnten Ausführungsbeispiels der vorliegenden Erfindung eine niedrigere Durchlaßspannung als die anderen Bauelemente. Aus Fig. 20 geht hervor, daß das Bauelement des dreizehnten Ausführungsbeispiels der vorliegenden Erfindung einen RBSO- Bereich aufweist, der dreimal so groß wie der des IGBT und zweimal so groß wie jene des EST-1 und des EST-3 sind, womit eine ausreichend hohe Durchbruchsspannung sichergestellt. Die Durchbruchsspannung des Bauelements gemäß dem vorliegenden Ausführungsbeispiel ist sogar höher als die des EST-2.

Die Verbesserung der Durchbruchsspannung ist eine Folge des Vorsehens der Anordnung von IGBT-Abschnitten im peripheren Bereich 33 benachbart dem aktiven Bereich 32, der in der Lage ist, Minoritätsladungsträger in der Basisschicht 3 rasch zu entladen bzw. abzuführen und eine Stromkonzentration zu vermeiden.

Fig. 22 zeigt in einer grafischen Darstellung die Kompromißkennlinie zwischen der Durchlaßspan nung und der Abschaltzeit jedes der oben beschriebenen Bauelemente. Die Abszisse zeigt die Durchlaßspannung und die Ordinate die Abschaltzeit. Die Durchlaßspannung wurde als Span nungsabfall bei 25°C und einer Stromdichte von 100 A.cm⁻² gemessen. Man entnimmt Fig. 22, daß das Bauelement des dreizehnten Ausführungsbeispiels eine bessere Kompromißkennlinie als die ESTs und der IGBT aufweist.

Vierzehntes Ausführungsbeispiel

Fig. 23(a) ist eine Draufsicht, die jeweilige Diffusionszonen zeigt, die in der Oberfläche eines Siliciumsubstrats eines Thyristors mit isoliertem Gate gemäß einem vierzehnten Ausführungsbei spiel der vorliegenden Erfindung ausgebildet sind, wobei Isolierfilme und Elektroden entfernt sind. Die Figur zeigt einen aktiven Bereich 32 des Thyristors sowie einen dem aktiven Bereich benachbarten peripheren Bereich 33. Fig. 23(b) ist eine Querschnittsansicht längs der Linie E-E in Fig. 23(a).

Auch bei diesem Ausführungsbeispiel weist der aktive Bereich 32 gemäß Darstellung in Fig. 23(a) hexagonale Muster auf, jedoch unterscheidet sich die Anordnung der Diffusionszonen etwas von derjenigen des dreizehnten Ausführungsbeispiels. D.h., vier zweite Basiszonen 6 sind in der Oberflächenschicht der Basisschicht 3 zur Bildung eines rechteckigen Musters angeordnet, und vier erste Basiszonen 4 sind zwischen den zweiten Basiszonen 6 in einem rhombischen Muster angeordnet. Die zweiten Basiszonen 6 sind über eine größere Fläche als die ersten Basiszonen 4 ausgebildet. Die obige Anordnung der Diffusionszonen kann auf der Basis hexago naler Muster bewerkstelligt werden. Der linke Endabschnitt von Fig. 23(a) zeigt den peripheren Bereich 33 für den aktiven Bereich 32 des Thyristors, worin eine Anordnung pentagonaler Ableiter bzw. Ableitzonen 16 so ausgebildet sind, daß sie die zweiten Basiszonen 6 umgeben. Die Kathodenelektrode 11 steht in Kontakt mit Bereichen, die in Fig. 23(a) mit gestrichelten Linien begrenzt sind.

Die Querschnittsansicht von Fig. 23(b) zeigt die Kathodenelektrode 11, die Gateelektroden schicht 10, den Gateoxidfilm 9, den Isolierfilm 14 und den Isolierfilm 19 auf der Emitterzone 8, die zusätzlich zu den oben beschriebenen Diffusionszonen auf dem Siliciumsubstrat ausgebildet sind. In dem peripheren Bereich 33 können gemäß Darstellung in Fig. 23(b) die Ableitzonen 16 gleichzeitig mit den Basiszonen 4 und Wannenzonen 5 mit größerer Diffusionstiefe ausgebildet werden, und die Kathodenelektrode 11 steht mit der Oberfläche der Ableitzonen 16 in Kontakt.

Durch Vorsehen der Ableitzonen 16 in dem peripheren Bereich 33 benachbart dem aktiven Bereich 32 des Thyristors ist es möglich, in der Basisschicht 3 verbleibende Löcher beim Abschalten zu entfernen oder zu entladen und dadurch eine Stromkonzentration zu vermeiden.

Ein Thyristor gemäß dem vierzehnten Ausführungsbeispiel wurde als Bauelement der 600 V- Klasse hergestellt, und dessen RBSO-Bereich wurde bei 125°C unter Verwendung der in Fig. 21 gezeigten Meßschaltung gemessen. Das Ergebnis dieser Messung war im wesentlichen gleich dem beim dreizehnten Ausführungsbeispiel. Auch die Kompromißkennlinie zwischen der Durchlaßspannung und der Abschaltzeit, die für das vierzehnte Ausführungsbeispiel gemessen wurde, war im wesentlichen die gleiche wie die des dreizehnten Ausführungsbeispiels und besser als jene der ESTs und des IGBT.

Fünfzehntes Ausführungsbeispiel

Fig. 24(a) ist eine Draufsicht, die jeweilige Diffusionszonen zeigt, die in der Oberfläche eines Siliciumsubstrats eines Thyristors mit isoliertem Gate gemäß einem fünfzehnten Ausführungsbei spiel der vorliegenden Erfindung ausgebildet sind, wobei Isolierfilme und Elektroden entfernt sind. Die Figur zeigt einen aktiven Bereich 32 des Thyristors und einen dem aktiven Bereich 32 benachbarten peripheren Bereich 33. Fig. 24(b) ist eine Querschnittsansicht längs der Linie F-F in Fig. 24(a).

Der Thyristor von Fig. 24(a) bietet mit Ausnahme seines linken Endabschnitts einen aktiven Bereich 32 zum Schalten von Strom, der Streifenmuster ähnlich jenen des fünften Ausführungs beispiels besitzt. Bei jedem Streifenmuster dieses Ausführungsbeispiels weist die in der Oberflä chenschicht der Basisschicht 3 ausgebildete erste Basiszone 4 eine größere Fläche als die zweite Basiszone 6 auf. Der linke Endabschnitt von Fig. 24(a) zeigt den peripheren Bereich 33 für den aktiven Bereich 32 des Thyristors, in welchem eine p Bypasszone 17, die die streifenförmigen ersten Basiszonen 4 des aktiven Bereichs 32 verbindet, so ausgebildet ist, daß sie die zweiten Basiszonen 6 umgibt. Die Kathodenelektrode 11 steht in Kontakt mit Bereichen, die in Fig. 24(a) mit gestrichelten Linien umgrenzt sind.

Die Querschnittsansicht von Fig. 24(b) zeigt die Kathodenelektrode 11, die Gateelektroden schicht 10, den Gateoxidfilm 9, den Isolierfilm 14 und den Isolierfilm 19 auf der Emitterzone 8, die zusätzlich zu den oben beschriebenen Diffusionszonen auf dem Siliciumsubstrat ausgebildet sind. Wie in Fig. 24(b) gezeigt, kann die Bypasszone 17 dieselbe Struktur wie die erste Basis zone 4 und die eine größere Diffusionstiefe aufweisende Wannenzone 5 besitzen und kann gleichzeitig mit diesen Zonen 4 und 5 ausgebildet werden. Die Gateelektrodenschicht 10 ist unter Zwischenlage des Gateoxidfilms 9 über der Bypasszone 17 ausgebildet, und die Katho denelektrode 11 steht, anders als beim vierzehnten Ausführungsbeispiel von Fig. 23(b), nicht in Kontakt mit der Bypasszone 17. Wie man jedoch Fig. 24(b) entnimmt, ist die im peripheren Bereich 33 vorgesehene Bypasszone 17 mit den streifenförmigen ersten Basiszonen 4 des aktiven Bereichs 32 verbunden, und die Kathodenelektrode 11 steht in Kontakt mit den ersten Basiszonen 4, so daß eine ausreichende Menge an Minoritätsladungsträgern in diese Bypasszone 17 abgeführt werden kann. Durch Vorsehen der Bypasszone 17 in dem peripheren Bereich 33 für den aktiven Bereich 32 des Thyristors ist es möglich, Löcher abzuführen, die beim Abschalten in der Basisschicht 3 verbleiben, um dadurch eine Stromkonzentration zu vermeiden.

Ein Thyristor gemäß dem fünfzehnten Ausführungsbeispiel wurde als Bauelement der 600 V- Klasse hergestellt. Sein RBSO-Bereich wurde unter Verwendung der in Fig. 21 gezeigten Meßschaltung bei 125°C gemessen. Das Meßergebnis war im wesentlichen gleich dem des in Fig. 22 gezeigten dreizehnten Ausführungsbeispiels. Auch die Kompromißkennlinie zwischen der Durchlaßspannung und der Abschaltzeit, die für das fünfzehnte Ausführungsbeispiel gemessen wurde, war im wesentlichen dieselbe wie die des dreizehnten Ausführungsbeispiels.

Sechzehntes Ausführungsbeispiel

Ein Thyristor mit isoliertem Gate als sechzehntes Ausführungsbeispiel der vorliegenden Erfindung wird unter Verwendung eines Massivsiliciumwafers mit einem ähnlichen Aufbau wie der des Thyristors des dreizehnten Ausführungsbeispiels hergestellt. D.h., eine Anordnung von IGBT- Abschnitten, je bestehend aus der ersten Basiszone und der Sourcezone, ist im peripheren Bereich des aktiven Bereichs des Thyristors vorgesehen, und die Emitterschicht ist direkt auf der Rückseite der Basisschicht ausgebildet.

Die grafische Darstellung in Fig. 25 zeigt die Meßergebnisse des RBSO-Bereichs eines als Bauelement der 2500 V-Klasse hergestellten Thyristors des sechzehnten Ausführungsbeispiels sowie eines EST-1, EST-2, EST-3 und eines IGBT als Vergleichsbeispielen. Die Messungen wurden bei 125°C unter Verwendung der in Fig. 21 gezeigten Meßschaltung ausgeführt. In Fig. 25 ist auf der Abszisse die Spannung V_AK zwischen Anode und Kathode und auf der Ordinate der Strom I_AK aufgetragen.

Die Bauelemente des vorliegenden Ausführungsbeispiels und der Vergleichsbeispiele, deren Meßergebnisse in Fig. 25 gezeigt sind, wurden unter Verwendung von Massivwafern mit derselben Spezifikation wie bei dem oben beschriebenen Thyristor des siebten Ausführungsbei spiels hergestellt. Die Emitterzonen 8 des EST-2 und des EST-3 hatten eine Breite von 20 µm. Die Bauelemente aller der oben genannten fünf Arten besaßen eine Chipgröße von 1 cm². Wenn die Ladungsträgerlebensdauer in gleicher Weise gesteuert wurde, betrug die Durchlaßspannung, definiert als Spannungsabfall, der bei einer Stromdichte von 50 A.cm² gemessen wurde, 1,1 V für den Thyristor des sechzehnten Ausführungsbeispiels, 2,0 V für den EST-1, 2,2 V für den EST-2, 1,4 V für den EST-3 und 3,3 V für den IGBT. Somit ist die Durchlaßspannung des Bauelements des sechzehnten Ausführungsbeispiels der vorliegenden Erfindung kleiner als diejenigen der Vergleichsbeispiele. Wie man Fig. 25 entnimmt, weist das Bauelement des sechzehnten Ausführungsbeispiels der vorliegenden Erfindung einen RBSO-Bereich auf, der viermal so groß wie der des IGBT und zweimal so groß wie der des EST-1 ist, was eine ausrei chend hohe Durchbruchsspannung sicherstellt. Die Durchbruchsspannung des Bauelements des vorliegenden Ausführungsbeispiels ist sogar höher als die des EST-2.

Die Zunahme der Durchbruchsspannung ist eine Folge des Vorsehens der Anordnung von IGBT- Abschnitten im peripheren Bereich 33 in solcher Weise, daß die Thyristorabschnitte im aktiven Bereich 32 umgeben werden, wobei diese Anordnung von IGBT-Abschnitten in der Lage ist, Minoritätsladungsträger in der Basisschicht 3 schnell abzuleiten und damit eine Stromkonzentra tion zu vermeiden.

Fig. 26 ist eine grafische Darstellung, die die Kompromißkennlinie zwischen der Durchlaßspan nung und der Abschaltzeit für jedes der oben beschriebenen Bauelemente der 2500 V-Klasse zeigt. Auf der Abszisse ist die Durchlaßspannung und auf der Ordinate die Abschaltzeit aufgetra gen. Die Durchlaßspannung ist definiert als Spannungsabfall, der bei 25°C bei einer Stromdichte von 50 A.cm⁻² gemessen wird. Man erkennt aus Fig. 26, daß das Bauelement des sechzehnten Ausführungsbeispiels eine bessere Kompromißkennlinie als die ESTs und der IGBT aufweist.

Siebzehntes Ausführungsbeispiel

Ein Thyristor mit isoliertem Gate wird als siebzehntes Ausführungsbeispiel der vorliegenden Erfindung mit einer ähnlichen Struktur wie der Thyristor des vierzehnten Ausführungsbeispiels unter Verwendung eines Massivsiliciumwafers hergestellt. D.h., eine Anordnung von Ableitzonen ist im peripheren Bereich für den aktiven Bereich des Thyristors vorgesehen, und die Emitter schicht ist direkt auf der Rückseite der Basisschicht ausgebildet.

Achtzehntes Ausführungsbeispiel

Ein Thyristor mit isoliertem Gate wird als achtzehntes Ausführungsbeispiel der vorliegenden Erfindung mit einer ähnlichen Struktur wie der Thyristor des fünfzehnten Ausführungsbeispiels unter Verwendung eines Massivsiliciumwafers hergestellt. D.h., eine p Bypasszone, die streifen förmige erste Basiszonen des aktiven Bereichs verbindet, ist im peripheren Bereich des Thyristors ausgebildet, und die Emitterschicht ist direkt auf der Rückseite der Basisschicht ausgebildet.

Die Thyristoren des siebzehnten und des achtzehnten Ausführungsbeispiels wurden als Bauele mente der 2500 V-Klasse hergestellt, und deren RBSO-Bereich wurde unter Verwendung der in Fig. 21 gezeigten Meßschaltung bei 125°C gemessen. Die Meßergebnisse dieser Thyristoren entsprachen denen des Thyristors des sechzehnten Ausführungsbeispiels. Die Kompromißkennli nie zwischen der Durchlaßspannung und der Abschaltzeit, die für das siebzehnte und das achtzehnte Ausführungsbeispiel gemessen wurden, entsprachen ebenfalls derjenigen des sechzehnten Ausführungsbeispiels.

Neunzehntes Ausführungsbeispiel

Fig. 27 ist eine Querschnittsansicht, die einen Thyristor mit isoliertem Gate gemäß einem neunzehnten Ausführungsbeispiel der vorliegenden Erfindung zusammen mit einem Gateelektro den-Anschlußstück und ihrer Umgebung zeigt.

Bei diesem Ausführungsbeispiel kann der auf der rechten Seite von Fig. 27 gezeigte aktive Bereich 32 in Form eines hexagonalen oder eines anderen Zellenmusters oder als Streifenmuster ausgebildet werden. Die linke Seite von Fig. 27 zeigt eine Gateanschlußfläche bzw. ein Gateelek troden-Anschlußstück 27 des Thyristors, das auf der Gateelektrodenschicht 10 ausgebildet ist, die ihrerseits auf einem dicken Oxidfilm 28 ausgebildet ist. Dieses Gateelektroden-Anschlußstück 27, das über eine große Fläche des Siliciumsubstrats ausgebildet ist, befindet sich nicht im aktiven Bereich, d. h. es gibt keine Zelle unterhalb des Gateelektroden-Anschlußstücks 27. In diesem Abschnitt des Substrats unterhalb des Gateelektroden-Anschlußstücks 27 ist eine p Bypasszone 17 zur Verbindung mit der Kathodenelektrode 11 durch Implantation von Borionen ausgebildet. Bei diesem Ausführungsbeispiel ist das Gateelektroden-Anschlußstück 27 (bei einem anderen Ausführungsbeispiel die Bypasszone 17) mit den ersten Basiszonen 4 verbunden, die mit der Kathodenelektrode 11 in Kontakt stehen.

Der normalerweise eine große Dicke aufweisende Oxidfilm 28 ist gerade unterhalb des Gateelek troden-Anschlußstücks 27 ausgebildet, so daß Stöße, beispielsweise beim Drahtbonden, von dem dicken Oxidfilm 28 absorbiert werden. Daher fließen Ladungsträger, die sich in den Abschnitt des Siliciumsubstrats gerade unterhalb des dicken Oxidfilms 29 bewegt haben, beim Abschalten in die ersten Basiszonen 4, die dem dicken Oxidfilm benachbart angeordnet sind. Somit neigt der Strom dazu, sich an den Abschnitten der ersten Basiszonen 4 neben dem Oxidfilm 28 zu konzentrieren. Beim vorliegenden Ausführungsbeispiel ist daher die Bypasszone 17 in der Oberflächenschicht des Siliciumsubstrats gerade unter dem dicken Oxidfilm 28 vorgesehen, und diese Bypasszone 17 ist mit der Kathodenelektrode 11 verbunden, so daß Ladungsträger, die sich in den Substratabschnitt gerade unterhalb des Oxidfilms 28 bewegt haben, von der Bypasszone 17 zur Kathodenelektrode 11 abgeführt werden, wodurch die Gefahr einer Stromkonzentration an den benachbarten ersten Basiszonen 4 deutlich verringert wird. Folglich bietet der Thyristor des vorliegenden Ausführungsbeispiels eine deutlich verbesserte Durchbruchsspannung.

Ein Muster des Thyristors des neunzehnten Ausführungsbeispiels wurde hergestellt und sein RBSO-Bereich unter Verwendung der in Fig. 21 gezeigten Meßschaltung bei 125°C gemessen. Das Meßergebnis entsprach dem des Thyristors des dreizehnten Ausführungsbeispiels. Die Kompromißkennlinie zwischen der Durchlaßspannung und der Abschaltzeit, die für das vorlie gende Ausführungsbeispiel gemessen wurde, entsprach ebenfalls derjenigen des dreizehnten Ausführungsbeispiels. Die p Bypasszone kann auch gerade unterhalb einer Gatezuleitung, die als mit der Gateelektrode zu verbindender Draht dient, ausgebildet werden, genau so gut wie das Gateelektroden-Anschlußstück 27.

Während der Thyristor von Fig. 27 ein Epitaxialwafer mit einer Pufferschicht 2 aufweist, ist der oben beschriebene Aufbau auch bei einem Thyristor mit einem Massivwafer einsetzbar.

Zwanzigstes Ausführungsbeispiel

Fig. 28 ist eine Querschnittsansicht, die einen Teil eines Thyristors mit isoliertem Gate gemäß einem zwanzigsten Ausführungsbeispiel der vorliegenden Erfindung zeigt. Hierbei handelt es sich um einen anderen Aufbau zum schnellen Abführen von Minoritätsladungsträgern während des Abschaltens. Bei diesem Ausführungsbeispiels ist ein Graben oder Trench 18 in dem Silicium substrat ausgebildet und erstreckt sich von der Oberfläche der Sourcezone 7, die in der ersten Basiszone 4 ausgebildet ist, bis zu einer Tiefe die größer als diejenige der Sourcezone 7 ist. Die Diffusionstiefe der Sourcezone 7 beträgt beispielsweise 0,3 µm und die Tiefe des Trenchs 18 beträgt 0,5 µm. Die Kathodenelektrode steht in Kontakt mit der Seitenfläche der Sourcezone 7 und der Wannenzone 5, welch letztere am Boden des Trenchs 18 freiliegt. Das planare Muster dieses Ausführungsbeispiels ist ähnlich dem in Fig. 9 gezeigten hexagonalen Zellenmuster.

Zur Schaffung eines Epitaxialwafers wurden auf einem p Siliciumsubstrat mit einem spezifischen Widerstand von 0,02 Ω.cm und einer Dicke von 450 µm als n⁺ Pufferschicht 2 eine n Schicht mit einem spezifischen Widerstand von 0,05 Ω.cm und einer Dicke von 15 µm und zur Schaf fung der n Basisschicht 3 eine n Schicht mit einem spezifischen Widerstand von 80 Ω.cm und einer Dicke von etwa 115 µm epitaxial aufgewachsen. Unter Verwendung dieses Epitaxialwafers wurden vier Muster von Bauelementen der 1200 V-Klasse mit nahezu gleichen Abmessungen wie bei dem Thyristor des vierten Ausführungsbeispiels und einem Muster ähnlich dem von Fig. 9 so hergestellt, daß die Sourcezonen 7 der Bauelemente 1,0 µm, 1,5 µm, 3,5 µm bzw. 5 µm betrugen.

Die grafische Darstellung von Fig. 29 zeigt den RBSO-Bereich, der unter Verwendung der in Fig. 21 gezeigten Meßschaltung bei 125°C jeweils für diese vier Bauelemente gemessen wurde. In Fig. 29 ist auf der Abszisse die Spannung V_AK zwischen der Anode und der Kathode und auf der Ordinate der Strom I_AK aufgetragen.

Wie sich aus Fig. 29 ergibt, hängt in einem Teil des RBSO-Bereichs, wo das Bauelement aufgrund eines Lawinenstroms durch bricht, die Stromdichte von der Spannung ab, während in einem anderen Teil des RBSO-Bereichs, wo das Bauelement aufgrund einer Verriegelung eines parasitären Thyristors durchbricht, die Stromdichte nicht von der Spannung abhängt. Wenn die Breite der Sourcezone 7 verringert wird, wird der Teil des RBSO-Bereichs vergrößert, wo die Stromdichte nicht von der Spannung abhängt. D.h., eine Potentialdifferenz aufgrund von Ladungsträgern, die in Horizontalrichtung unter der Sourcezone fließen, wird mit einer Verringe rung der Breite der Sourcezone 7 verringert, wodurch die Gefahr einer Verriegelung eines parasitären Thyristor verringert wird.

Die grafische Darstellung in Fig. 30 zeigt Ergebnisse der Messung von RBSO-Bereichen von Bauelementen der 1200 V-Klasse, d. h. eines Thyristors des zwanzigsten Ausführungsbeispiels mit 1,0 µm breiten Sourcezonen 7, eines Vergleichsbeispiels der Form eines Thyristors mit isoliertem Gate mit 3,5 µm breiten Sourcezonen 7 und ohne Trench 18 sowie eines IGBT. Die Breite jeder Sourcezone beim IGBT betrug 3,5 µm.

Vergleicht man den Thyristor des zwanzigsten Ausführungsbeispiels mit dem Vergleichsbeispiel, zeigt sich, daß der RBSO-Bereich des vorliegenden Ausführungsbeispiels insbesondere in dem Bereich groß ist, wo die Stromdichte nicht von der Spannung abhängt. Dies ist darauf zurückzu führen, daß bei dem Thyristor des zwanzigsten Ausführungsbeispiels, bei dem die Breite der Sourcezonen 7 verringert ist, die Gefahr geringer ist, daß ein parasitärer Thyristor in den Verriegelungs- oder Latch-up-Zustand kommt.

Vergleicht man den Thyristor des Vergleichsbeispiels mit dem IGBT, zeigt sich, daß der IGBT beim Abschalten eine größere Durchbruchsspannung aufweist, obwohl die Breite der Sourcezo nen beim Vergleichsbeispiel und beim IGBT gleich ist. Dies beruht darauf, daß beim IGBT die erste Basiszone und die Sourcezone in einem Abschnitt des Substrats ausgebildet sind, in welchem die zweite Basiszone ausgebildet ist, wodurch die Anzahl von Kontaktflächen mit der Kathodenelektrode 11 erhöht wird und der Abschaltstrom pro Einheitszelle verringert wird, wenn dieselbe Stromdichte abgeschaltet wird.

Während beim zwanzigsten Ausführungsbeispiel der Trench ausgebildet ist, und die Kathoden elektrode in Kontakt mit der Seitenfläche der Sourcezone 7 steht, die zum Trench 18 hin freiliegt, muß die Kathodenelektrode 11 nicht notwendigerweise mit der Seitenfläche der Sourcezone 7 in Kontakt stehen, da die Breite der Sourcezone 7 bei diesem Ausführungsbeispiel eine wichtige Variable ist.

Wenn der Trench 18 unter Verwendung einer Fotomaske ausgebildet wird, die zur Ausbildung eines Musters des Isolierfilms 14 auf der Gateelektrodenschicht 10 verwendet wird, besteht keine Notwendigkeit der Herstellung einer extra Maske für die Ausbildung des Trenchs oder einer Maske mit einem Muster zur Änderung der Breite der Sourcezone 7.

Einundzwanzigstes Ausführungsbeispiel

Ein Epitaxialwafer wurde auf folgende Weise geschaffen. Auf einem p Siliciumsubstrat mit einem spezifischen Widerstand von 0,02 Ω.cm und einer Dicke von 450 µm wurden für die n⁺ Pufferschicht 2 eine n Schicht mit einem spezifischen Widerstand von 0,1 Ω.cm und einer Dicke von 10 µm und für die n Basisschicht 3 eine n Schicht mit einem spezifischen Widerstand von 40 Ω.cm und einer Dicke von 60 µm durch Epitaxialwachstum nacheinander ausgebildet. Unter Verwendung dieses Epitaxialwafers wurden Bauelemente der 600 V-Klasse ähnlich wie beim zwanzigsten Ausführungsbeispiel als einundzwanzigstes Ausführungsbeispiel der Erfindung hergestellt.

Die grafische Darstellung von Fig. 31 zeigt den RBSO-Bereich des Thyristors des einundzwanzig sten Ausführungsbeispiels, bei dem die Breite der Sourcezonen 7 1,0 µm betrug, sowie eines Vergleichsbeispiels in Form eines Thyristors mit isoliertem Gate mit Sourcezonen einer Breite von 3,5 µm und ohne Trench sowie eines IGBT. Die Breite der Sourcezonen beim IGBT betrug 3,5 µm.

Aus Fig. 31 erkennt man, daß der RBSO-Bereich des vorliegenden Ausführungsbeispiels in dem Abschnitt, wo die Stromdichte nicht von der Spannung abhängt, besonders groß ist. Dies ist darauf zurückzuführen, daß bei diesem Thyristor, bei dem die Breite der Sourcezonen 7 verrin gert ist, geringere Wahrscheinlichkeit des Verriegelns oder Latch-ups eines parasitären Thyristors besteht.

Zweiundzwanzigstes Ausführungsbeispiel

Fig. 33 ist eine Querschnittsansicht eines Teiles eines Thyristors mit isoliertem Gate gemäß einem zweiundzwanzigsten Ausführungsbeispiel der vorliegenden Erfindung. Wie bei dem in Fig. 28 gezeigten zwanzigsten Ausführungsbeispiel ist im Siliciumsubstrat ein Trench 18 mit einer größeren Tiefe als die Sourcezone 7 ausgebildet, und die Kathodenelektrode 11 steht mit der zum Trench 18 hin freiliegenden Seitenfläche der Sourcezone 7 in Kontakt. Dieses Ausführungs beispiel kann jedoch als Bauelement der 2500 V-Klasse unter Verwendung eines Massivwafers mit einem spezifischen Widerstand von 200 Ω.cm und einer Dicke von 440 µm hergestellt werden, bei dem die Emitterschicht 1 direkt und ohne zwischenliegende Pufferschicht 2 auf der Rückseite der Basisschicht 3 ausgebildet ist. Das planare Muster dieses Thyristors ist ähnlich dem hexagonalen Zellenmuster von Fig. 7.

Die grafische Darstellung in Fig. 32 zeigt den RBSO-Bereich des Thyristors des zweiundzwanzig sten Ausführungsbeispiels, bei dem die Breite der Sourcezonen 7 1,0 µm beträgt, eines Ver gleichsbeispiels in Form eines Thyristors mit isoliertem Gate ohne Trench und einer Breite der Sourcezonen 7 von 3,5 µm, sowie eines IGBT. Die Breite der Sourcezonen des IGBT betrug 3,5 µm.

Man erkennt aus Fig. 32, daß der RBSO-Bereich des vorliegenden Ausführungsbeispiels in dem Abschnitt, wo die Stromdichte nicht von der Spannung abhängt, besonders groß ist. Dies ist darauf zurückzuführen, daß bei diesem Thyristor, bei dem die Breite der Sourcezonen 7 verrin gert ist, eine geringere Wahrscheinlichkeit besteht, daß ein parasitärer Thyristor in den Verriege lungs- oder Latch-up-Zustand kommt.

Somit kann bei dem vorliegenden Ausführungsbeispiel die Durchlaßspannung ohne Verschlechte rung anderer Eigenschaften verringert werden, und zwar unabhängig vom spezifischen Wider stand der Basisschicht 3 und vom Stromverstärkungsfaktor des pnp Transistors mit weiter Basis. Anders ausgedrückt, gemäß der vorliegenden Erfindung können eine verringerte Durchlaßspan nung und ein verbesserter RBSO-Bereich wirksam erreicht werden, ohne daß dies von der Nennspannung des Bauelements oder vom Verfahren zur Herstellung des Halbleitersubstrats abhinge.

Dreiundzwanzigstes Ausführungsbeispiel

Fig. 34 ist eine Draufsicht, die jeweilige Diffusionszonen zeigt, die in der Oberfläche eines Siliciumsubstrats eines Thyristors mit isoliertem Gate gemäß einem dreiundzwanzigsten Ausfüh rungsbeispiel der vorliegenden Erfindung ausgebildet sind, wobei Oberflächenisolierfilme und Elektroden entfernt sind. Hier handelt es sich um einen weiteren Aufbau zur schnellen Ableitung von Minoritätsladungsträgern beim Abschalten. Während das in Fig. 34 gezeigte Muster ähnlich dem hexagonalen Zellenmuster ist, das bei vielen der dargestellten Ausführungsbeispiele verwendet wird, liegt ein wesentliches Merkmal des vorliegenden Ausführungsbeispiels auf der Seite der Anodenelektrode, die in Fig. 34 nicht gezeigt ist.

Fig. 35(a) ist eine Querschnittsansicht längs der Linie G-G in Fig. 34, die eine erste Basiszone 4 und eine zweite Basiszone 6 verbindet, während Fig. 35(b) eine Querschnittsansicht längs einer Linie H-H in Fig. 34 ist, die zwei erste Basiszonen 4 verbindet, die einander, mit der Basisschicht 3 dazwischen, zugewandt sind. Es sei nun auf die Fig. 35(a) und (b) Bezug genommen. Der Thyristor des vorliegenden Ausführungsbeispiels unterscheidet sich von denen der vorangegan genen Ausführungsbeispiele darin, daß eine n Bypasszone 31 in der p Emitterschicht 1 ausgebil det ist und mit der Anodenelektrode 12 kurzgeschlossen ist.

Der Thyristor des dreiundzwanzigsten Ausführungsbeispiels kann als Bauelement der 1200 V- Klasse unter Verwendung eines Massivwafers anstelle eines Epitaxialwafers hergestellt werden. Bei Verwendung eines n Massivwafers mit einem spezifischen Widerstand von 70 Ω.cm und einer Dicke von 200 µm, wird die p Emitterschicht 1 durch Implantieren von Borionen mit einer Dosis von 2×10¹⁵ cm⁻² und Eindiffundieren der implantierten Ionen durch eine Hitzebehandlung ausgebildet, und in der Emitterschicht 1 werden n Bypasszonen 31 ausgebildet. Jede der Bypasszonen 31 weist eine Kreisform mit einem Durchmesser von etwa 5 µm auf, und ihre Diffusionstiefe wird so gesteuert, daß etliche Mikrometer der Emitterschicht 1 zwischen der Bypasszone 31 und der Basisschicht 3 bleiben. Diese Bypasszonen 31 sind gleichmäßig verteilt und im Muster rechtwinkeliger Dreiecke oder in einem Gittermuster angeordnet. Der Abstand zwischen benachbarten Bypasszonen 31 beträgt 30 bis 50 µm, und die Gesamtfläche der Bypasszonen 31 wird so eingestellt, daß sie etliche Prozent der Gesamtfläche der Emitterschicht 1 beträgt, so daß diese Bypasszonen 31 die Durchlaßspannung nicht beeinflussen.

Die grafische Darstellung von Fig. 36 zeigt die Ergebnisse der Messung des RBSO-Bereichs von Bauelementen der 1200 V-Klasse, nämlich eines Thyristors gemäß dem dreiundzwanzigsten Ausführungsbeispiel sowie eines EST-1, eines EST-2, eines EST-3 und eines IGBT als Ver gleichsbeispielen. Die Breiten der Sourcezonen 7 und der Emitterzonen 8 betrugen 4 µm bzw. 6 µm, und die Breite der Gateelektrodenschicht 10 betrug 10 µm. Die Breite der Emitterzonen des EST-2 und des EST-3 betrug 20 µm, und die Breite der Gateelektrodenschichten 10 dieser Bauelemente betrug 15 µm. Die Bauelemente aller fünf oben genannten Arten besaßen eine Chipgröße von 1 cm². Wenn die Ladungsträgerlebensdauer in gleicher Weise gesteuert wurde, ergab sich die Durchlaßspannung, definiert als bei einer Stromdichte von 100 A.cm⁻² gemesse ner Potentialabfall zu 0,9 V für den Thyristor des dreiundzwanzigsten Ausführungsbeispiels, 1,6 V für den EST-1, 1,7 V für den EST-2, 1,0 V für den EST-3 und 2,3 V für den IGBT.

Man entnimmt Fig. 36, daß die Durchlaßspannung des Thyristors des dreiundzwanzigsten Ausführungsbeispiels niedriger als jene der anderen Bauelemente ist, und daß das Bauelement dieses Ausführungsbeispiels einen RBSO-Bereich aufweist, der dreimal so groß wie der des IGBT und zweimal so groß wie der des EST-1 ist, womit eine ausreichend hohe Durchbruchsspannung sichergestellt wird.

Die Schaltgeschwindigkeit des Thyristors des vorliegenden Ausführungsbeispiels betrug 0,20 µs, während die des EST-1, des EST-2 und des IGBT 0,3 µs, 0,20 µs bzw. 0,26 µs betrugen. Das Bauelement des vorliegenden Ausführungsbeispiels hatte somit die höchste Schaltgeschwindig keit.

Der RBSO-Bereich und die Schaltgeschwindigkeit des vorliegenden Ausführungsbeispiels waren infolge der Anordnung der Bypasszonen 31 erhöht, die in der Emitterschicht 1 ausgebildet sind und mit der Anodenelektrode 12 verbunden sind, so daß beim Abschalten Elektronen von der Basisschicht 3 über diese Bypasszonen 31 abgeführt werden. Es war bekannt, daß Bypasszonen 31, die so ausgebildet sind, daß sie sich durch die Emitterschicht 1 hindurch bis zur Basisschicht 3 erstrecken, als sogenannte Emitterdurchleitungen dienen, die die Ladungsträger abführen. Es hat sich nun gezeigt, daß Elektronen durch die Bypasszonen 31 zur Anodenelektrode auch dann abgeführt werden, wenn ein dünner Abschnitt der Emitterschicht 1 mit einer Dicke von etlichen Mikrometern zwischen der Basisschicht 3 und den Bypasszonen 31 verbleibt, wie dies bei dem dreiundzwanzigsten Ausführungsbeispiel der Fall ist. Dementsprechend werden keine Löcher von der Emitterschicht 1 injiziert, und Ladungsträger werden umgehend von der Basisschicht 3 abgeführt.

Während ein Massivwafer verwendet wird und zwischen der Basisschicht 3 und der Emitter schicht 1 keine n⁺ Pufferschicht mit hoher Konzentration vorhanden ist, kann das vorliegende Ausführungsbeispiel auch auf ein Bauelement angewendet werden, das eine n⁺ Pufferschicht besitzt, je nach Herstellungsverfahren.

Vierundzwanzigstes Ausführungsbeispiel

Fig. 37 ist eine Querschnittsansicht, mit einer die Mitte der Gateelektrodenschicht durchsetzen den horizontalen Schnittebene eines Thyristors mit isoliertem Gate gemäß einem vierundzwan zigsten Ausführungsbeispiel der vorliegenden Erfindung. In der gitter- oder maschenartigen Gateelektrodenschicht 10 sieht man Isolierfilme 19 mit hexagonaler Kontur sowie Isolierfilme 14 mit Kathodenelektroden 11, die sich jeweils in drei Richtungen erstrecken. Ein Muster, bei dem die Isolierfilme 14 mit den Kathodenelektroden 11 um die Isolierfilme 19 ohne Kathodenelektrode 11 herum angeordnet sind, wiederholt sich. Die gestrichelten Linien in Fig. 37 kennzeichnen pn- Übergänge zwischen den n Sourcezonen 7 und den p⁺ Wannenzonen 5.

Eine Draufsicht, die die jeweiligen Diffusionszonen zeigt, die in der Oberfläche des Silicium substrats eines Thyristors des vierundzwanzigsten Ausführungsbeispiels ausgebildet sind, wobei Isolierfilme und Elektroden entfernt sind, ist ähnlich wie der in Fig. 9 gezeigte. D.h., hexagonale Emitterzonen 8 befinden sich unter den hexagonalen Isolierfilmen 19 und zweite Basiszonen 6 umgeben die Emitterzonen 8. Außerdem sind Sourcezonen 7 und Wannenzonen 5 unter den Isolierfilmen 14 angeordnet, und erste Basiszonen 4 umgeben die Sourcezonen 7. Die Katho denelektrode 11 steht in Kontakt mit einem Teil der Sourcezone 7 und der Oberfläche der Wannenzone 5. Der größte Teil des unter der Gateelektrodenschicht liegenden Siliciumsubstrats ist ein freiliegender Oberflächenabschnitt der Basisschicht 3.

Die Fig. 38(a) und (b) sind Querschnittsansichten eines Thyristors des vierundzwanzigsten Ausführungsbeispiels der vorliegenden Erfindung.

Fig. 38(a) ist eine Querschnittsansicht längs der Linie I-I, die in Fig. 37 einen der Isolierfilme 19 und eine der Kathodenelektroden 11 verbindet. Obwohl diese Querschnittsansicht ähnlich derjenigen des Thyristors des dreiundzwanzigsten Ausführungsbeispiels in Fig. 35(a) ist, unterscheidet sich das vorliegende Ausführungsbeispiel von dem dreiundzwanzigsten Ausfüh rungsbeispiel darin, daß die Oberfläche der Sourcezone 7 mit dem Isolierfilm 14 bedeckt ist und die Kathodenelektrode 11 nicht mit der Sourcezone 7 sondern nur mit der Oberfläche der Wannenzone 5 in Kontakt steht.

Fig. 38(b) ist eine Querschnittsansicht längs der Linie J-J, die in Fig. 37 zwei Kathodenelektro den 11 verbindet. In diesem Querschnitt steht die Kathodenelektrode 11 mit den Oberflächen sowohl der Sourcezone 7 als auch der Wannenzone 5 in Kontakt, wie dies bei dem Thyristor des dreiundzwanzigsten Ausführungsbeispiels der Fall ist. Ähnlich dem dreiundzwanzigsten Ausfüh rungsbeispiel sind Bypasszonen 31 in der Emitterschicht 1 ausgebildet und mit der Anodenelek trode 12 kurzgeschlossen. Jede der Bypasszonen 31 besitzt eine Kreisform mit einem Durchmes ser von etwa 5 µm, und ihre Diffusionstiefe ist so gesteuert, daß etliche Mikrometer der Emitterschicht 1 zwischen der Bypasszone 31 und der Basisschicht 3 verbleiben. Die Bypass zonen 31 sind gleichmäßig verteilt oder in einem Muster rechtwinkeliger Dreiecke oder einem Gittermuster angeordnet. Der Abstand zwischen benachbarten Bypasszonen 31 beträgt 30 bis 50 µm und die Gesamtfläche der Bypasszonen 31 wird so gesteuert, daß sie etliche Prozent der Gesamtfläche der Emitterschicht 1 beträgt, so daß diese Bypasszonen 31 die Durchlaßspannung nicht beeinflussen.

Bei dem Thyristor des vierundzwanzigsten Ausführungsbeispiels ist in einem Abschnitt der ersten Basiszone 4, der der zweiten Basiszone 6 und der Emitterzone 8 relativ nahe liegt, die Oberfläche der Sourcezone 7 mit dem Isolierfilm 14 bedeckt und steht nicht in Kontakt mit der Kathoden elektrode 11, wie in Fig. 38(a) gezeigt. Wenn bei dieser Anordnung Strom von der Emitterzone 8 zur Sourcezone 7 über die Inversionsschicht gerade unterhalb der Gateelektrodenschicht 10 beim Abschalten fließt, ist es unwahrscheinlich, daß ein parasitärer Thyristor, gebildet aus der Sourcezone 7, der ersten Basiszone 4, der Basisschicht 3 und der Emitterschicht 1, in den Latch- up-Zustand gelangt, da der Teil der Sourcezone 7, der nahe bei der zweiten Basiszone 6 liegt, nicht mit der Kathodenelektrode 11 kurzgeschlossen ist. Dementsprechend kann die Abschaltzeit vorteilhafterweise verringert werden, was eine erhöhte Durchbruchsspannung beim Abschalten sicherstellt, und zwar verglichen mit herkömmlichen Bauelementen, bei denen die Abschaltzeit infolge der Injektion von Elektronen von der Sourcezone 7 erhöht wird.

Obwohl die Kathodenelektrode 11 in einem Abschnitt des Bauelements, wo die Sourcezonen 7 einander zugewandt sind, mit der Sourcezone 7 in Kontakt steht, wie in Fig. 38(b) gezeigt, besteht in diesem Bereich keine große Gefahr eines Latch-up, da die Wannenzone 5 mit hoher Störstellenkonzentration in einem unteren Teil der ersten Basiszone 4 ausgebildet ist.

Der Thyristor des vorliegenden Ausführungsbeispiels arbeitet in ähnlicher Weise wie derjenige des dreiundzwanzigsten Ausführungsbeispiels. Durch Vorsehen der Bypasszonen 17 in der Emitterschicht 1 werden Ladungsträger beim Abschalten leicht aus der Basisschicht 3 abgeleitet, was eine erhöhte Durchbruchsspannung sicherstellt. Der Thyristor mit dem Muster von Fig. 37 kann nahezu auf gleiche Weise wie der Thyristor des dreiundzwanzigsten Ausführungsbeispiels hergestellt werden.

Wenn mehrere Merkmale der vorliegenden Erfindung, wie sie voranstehend beschrieben wurde, miteinander kombiniert werden, weist der resultierende Thyristor weitere ausgezeichnete Eigenschaften infolge der Kombination dieser Merkmale auf.

Der guten Ordnung halber sei darauf hingewiesen, daß der Leitungstyp gleicher oder einander entsprechender Zonen und Schichten, die mit denselben Bezugszahlen bezeichnet sind, bei den einzelnen Ausführungsbeispielen, die voranstehend beschrieben wurden, gleich ist, auch wenn der Leitungstyp zur Vereinfachung der Beschreibung nicht jedes Mal angegeben wurde.

Claims

1. Thyristor mit isoliertem Gate, umfassend
eine Basisschicht (3) eines ersten Leitungstyps mit hohem spezifischen Widerstand,
erste und zweite Basiszonen (4, 6) eines zweiten Leitungstyps, die in ausgewählten Bereichen einer Oberflächenschicht einer ersten Hauptfläche der Basisschicht (3) ausgebildet sind,
eine in einem ausgewählten Bereich einer Oberflächenschicht der ersten Basiszone (4) ausgebildete Sourcezone (7) des ersten Leitungstyps,
eine in einem ausgewählten Bereich einer Oberflächenschicht der zweiten Basiszone (6) ausgebildete Emitterzone (8) des ersten Leitungstyps,
eine Gateelektrodenschicht (10), die auf einem Gateisolierfilm (9) über einer Oberfläche der ersten Basiszone (4), einem freiliegenden Abschnitt der Basisschicht (3) und einer Oberfläche der zweiten Basiszone (6) ausgebildet ist, wobei diese Oberflächen und der freiliegende Abschnitt zwischen der Sourcezone (7) und der Emitterzone (8) liegen,
eine erste Hauptelektrode (11), die einen freiliegenden Abschnitt sowohl der ersten Basiszone (4) als auch der Sourcezone (7) kontaktiert,
eine Emitterschicht (1) des zweiten Leitungstyps, die auf einer zweiten Hauptfläche der Basisschicht (3) ausgebildet ist,
eine zweite Hauptelektrode (12), die die Emitterschicht (1) kontaktiert,
eine Gateelektrode (13), die die Gateelektrodenschicht (10) kontaktiert, und
einen Isolierfilm (19), der vollständige Bereiche von Oberflächen der zweiten Basiszone (6) und der Emitterzone (8) bedeckt,
wobei ein freiliegender Oberflächenabschnitt (20) der ersten Basiszone (4), der zwi schen der Basisschicht (3) und der Sourcezone (7) liegt, eine geringere Breite aufweist als ein freiliegender Oberflächenabschnitt (30) der zweiten Basiszone (6), der zwischen der Basisschicht (3) und der Emitterzone (8) liegt.

2. Thyristor mit isoliertem Gate, umfassend
eine Basisschicht (3) eines ersten Leitungstyps mit hohem spezifischen Widerstand,
erste und zweite Basiszonen (4, 6) eines zweiten Leitungstyps, die in ausgewählten Bereichen einer Oberflächenschicht einer ersten Hauptfläche der Basisschicht (3) ausgebildet sind,
eine in einem ausgewählten Bereich einer Oberflächenschicht der ersten Basiszone (4) ausgebildete Sourcezone (7) des ersten Leitungstyps,
eine in einem ausgewählten Bereich einer Oberflächenschicht der zweiten Basiszone (6) ausgebildete Emitterzone (8) des ersten Leitungstyps,
eine Gateelektrodenschicht (10), die auf einem Gateisolierfilm (9) über einer Oberfläche der ersten Basiszone (4), einem freiliegenden Abschnitt der Basisschicht (3) und einer Oberfläche der zweiten Basiszone (6) ausgebildet ist, wobei diese Oberflächen und der freiliegende Abschnitt zwischen der Sourcezone (7) und der Emitterzone (8) liegen,
eine erste Hauptelektrode (11), die einen freiliegenden Abschnitt sowohl der ersten Basiszone (4) als auch der Sourcezone (7) kontaktiert,
eine Emitterschicht (1) des zweiten Leitungstyps, die auf einer zweiten Hauptfläche der Basisschicht (3) ausgebildet ist,
eine zweite Hauptelektrode (12), die die Emitterschicht (1) kontaktiert,
eine Gateelektrode (13), die die Gateelektrodenschicht (10) kontaktiert, und
einen Isolierfilm (19), der vollständige Bereiche von Oberflächen der zweiten Basiszone (6) und der Emitterzone (8) bedeckt,
wobei die erste Basiszone (4) eine geringere Störstellenkonzentration als die zweite Basiszone (6) aufweist.

3. Thyristor mit isoliertem Gate, umfassend
eine Basisschicht (3) eines ersten Leitungstyps mit hohem spezifischen Widerstand,
erste und zweite Basiszonen (4, 6) eines zweiten Leitungstyps, die in ausgewählten Bereichen einer Oberflächenschicht einer ersten Hauptfläche der Basisschicht (3) ausgebildet sind,
eine in einem ausgewählten Bereich einer Oberflächenschicht der ersten Basiszone (4) ausgebildete Sourcezone (7) des ersten Leitungstyps,
eine in einem ausgewählten Bereich einer Oberflächenschicht der zweiten Basiszone (6) ausgebildete Emitterzone (8) des ersten Leitungstyps,
eine Gateelektrodenschicht (10), die auf einem Gateisolierfilm (9) über einer Oberfläche der ersten Basiszone (4), einem freiliegenden Abschnitt der Basisschicht (3) und einer Oberfläche der zweiten Basiszone (6) ausgebildet ist, wobei diese Oberflächen und der freiliegende Abschnitt zwischen der Sourcezone (7) und der Emitterzone (8) liegen,
eine erste Hauptelektrode (11), die einen freiliegenden Abschnitt sowohl der ersten Basiszone (4) als auch der Sourcezone (7) kontaktiert,
eine Emitterschicht (1) des zweiten Leitungstyps, die auf einer zweiten Hauptfläche der Basisschicht (3) ausgebildet ist,
eine zweite Hauptelektrode (12), die die Emitterschicht (1) kontaktiert,
eine Gateelektrode (13), die die Gateelektrodenschicht (10) kontaktiert, und
einen Isolierfilm (19), der vollständige Bereiche von Oberflächen der zweiten Basiszone (6) und der Emitterzone (8) bedeckt,
wobei der Gateisolierfilm (9a), der auf der ersten Basiszone (4) und der Basisschicht (3) ausgebildet ist, eine geringere Dicke als der auf der zweiten Basiszone (6) ausgebildete Isolierfilm (9) aufweist.

4. Thyristor mit isoliertem Gate, umfassend
eine Basisschicht (3) eines ersten Leitungstyps mit hohem spezifischen Widerstand,
erste und zweite Basiszonen (4, 6) eines zweiten Leitungstyps, die in ausgewählten Bereichen einer Oberflächenschicht einer ersten Hauptfläche der Basisschicht (3) ausgebildet sind,
eine in einem ausgewählten Bereich einer Oberflächenschicht der ersten Basiszone (4) ausgebildete Sourcezone (7) des ersten Leitungstyps,
eine in einem ausgewählten Bereich einer Oberflächenschicht der zweiten Basiszone (6) ausgebildete Emitterzone (8) des ersten Leitungstyps,
eine Gateelektrodenschicht (10), die auf einem Gateisolierfilm (9) über einer Oberfläche der ersten Basiszone (4), einem freiliegenden Abschnitt der Basisschicht (3) und einer Oberfläche der zweiten Basiszone (6) ausgebildet ist, wobei diese Oberflächen und der freiliegende Abschnitt zwischen der Sourcezone (7) und der Emitterzone (8) liegen,
eine erste Hauptelektrode (11), die einen freiliegenden Abschnitt sowohl der ersten Basiszone (4) als auch der Sourcezone (7) kontaktiert,
eine Emitterschicht (1) des zweiten Leitungstyps, die auf einer zweiten Hauptfläche der Basisschicht (3) ausgebildet ist,
eine zweite Hauptelektrode (12), die die Emitterschicht (1) kontaktiert,
eine Gateelektrode (13), die die Gateelektrodenschicht (10) kontaktiert, und
einen Isolierfilm (19), der vollständige Bereiche von Oberflächen der zweiten Basiszone (6) und der Emitterzone (8) bedeckt,
wobei die zweite Basiszone (6) eine größere Fläche als die erste Basiszone (4) aufweist.

5. Halbleiter-Bauelement umfassend einen aktiven Bereich (32) zum Schalten von Strö men und einen peripheren Bereich (33) an der Peripherie des aktiven Bereichs, sowie mehrere Zellen, wobei jede Zelle enthält:
eine Basisschicht (3) eines ersten Leitungstyps mit hohem spezifischen Widerstand,
erste und zweite Basiszonen (4, 6) eines zweiten Leitungstyps, die in ausgewählten Bereichen einer Oberflächenschicht einer ersten Hauptfläche der Basisschicht (3) ausgebildet sind,
eine in einem ausgewählten Bereich einer Oberflächenschicht der ersten Basiszone (4) ausgebildete Sourcezone (7) des ersten Leitungstyps,
eine in einem ausgewählten Bereich einer Oberflächenschicht der zweiten Basiszone (6) ausgebildete Emitterzone (8) des ersten Leitungstyps,
eine Gateelektrodenschicht (10), die auf einem Gateisolierfilm (9) über einer Oberfläche der ersten Basiszone (4), einem freiliegenden Abschnitt der Basisschicht (3) und einer Oberfläche der zweiten Basiszone (6) ausgebildet ist, wobei diese Oberflächen und der freiliegende Abschnitt zwischen der Sourcezone (7) und der Emitterzone (8) liegen,
eine erste Hauptelektrode (11), die einen freiliegenden Abschnitt sowohl der ersten Basiszone (4) als auch der Sourcezone (7) kontaktiert,
eine Emitterschicht (1) des zweiten Leitungstyps, die auf einer zweiten Hauptfläche der Basisschicht (3) ausgebildet ist,
eine zweite Hauptelektrode (12), die die Emitterschicht (1) kontaktiert,
eine Gateelektrode (13), die die Gateelektrodenschicht (10) kontaktiert, und
einen Isolierfilm (19), der vollständige Bereiche von Oberflächen der zweiten Basiszone (6) und der Emitterzone (8) bedeckt, und
wobei der aktive Bereich (32) die erste und die zweite Basiszone (4, 6) aufweist, die in einem Muster so angeordnet sind, daß sie einander zugewandt sind, während der periphere Bereich (33) ein Feld von ersten Basiszonen (4) mit darin jeweils ausgebildeter Sourcezone (7) aufweist, welches Feld die zweiten Basiszonen (6) des aktiven Bereichs (32) umgibt, wobei die erste Hauptelektrode (11) mit den Oberflächen der ersten Basiszonen (4) des peripheren Bereichs (33) verbunden ist.

6. Halbleiter-Bauelement umfassend einen aktiven Bereich (32) zum Schalten von Strö men und einen peripheren Bereich (33) an der Peripherie des aktiven Bereichs, sowie mehrere Zellen, wobei jede Zelle enthält:
eine Basisschicht (3) eines ersten Leitungstyps mit hohem spezifischen Widerstand,
erste und zweite Basiszonen (4, 6) eines zweiten Leitungstyps, die in ausgewählten Bereichen einer Oberflächenschicht einer ersten Hauptfläche der Basisschicht (3) ausgebildet sind,
eine in einem ausgewählten Bereich einer Oberflächenschicht der ersten Basiszone (4) ausgebildete Sourcezone (7) des ersten Leitungstyps,
eine in einem ausgewählten Bereich einer Oberflächenschicht der zweiten Basiszone (6) ausgebildete Emitterzone (8) des ersten Leitungstyps,
eine Gateelektrodenschicht (10), die auf einem Gateisolierfilm (9) über einer Oberfläche der ersten Basiszone (4), einem freiliegenden Abschnitt der Basisschicht (3) und einer Oberfläche der zweiten Basiszone (6) ausgebildet ist, wobei diese Oberflächen und der freiliegende Abschnitt zwischen der Sourcezone (7) und der Emitterzone (8) liegen,
eine erste Hauptelektrode (11), die einen freiliegenden Abschnitt sowohl der ersten Basiszone (4) als auch der Sourcezone (7) kontaktiert,
eine Emitterschicht (1) des zweiten Leitungstyps, die auf einer zweiten Hauptfläche der Basisschicht (3) ausgebildet ist,
eine zweite Hauptelektrode (12), die die Emitterschicht (1) kontaktiert,
eine Gateelektrode (13), die die Gateelektrodenschicht (10) kontaktiert, und
einen Isolierfilm (19), der vollständige Bereiche von Oberflächen der zweiten Basiszone (6) und der Emitterzone (8) bedeckt, und
wobei der aktive Bereich (32) die ersten und die zweiten Basiszonen (4, 6) aufweist, die in einem Muster so angeordnet sind, daß sie einander zugewandt sind, während der periphere Bereich (33) ein Feld von Ableitzonen (16) des zweiten Leitungstyps aufweist, welche die zweiten Basiszonen (6) des aktiven Bereichs (32) umgeben, und die erste Hauptelektrode (11) mit Oberflächen der Ableitzonen (16) verbunden ist.

7. Halbleiter-Bauelement umfassend einen aktiven Bereich (32) zum Schalten von Strö men und einen peripheren Bereich (33) an der Peripherie des aktiven Bereichs, sowie mehrere Zellen, wobei jede Zelle enthält:
eine Basisschicht (3) eines ersten Leitungstyps mit hohem spezifischen Widerstand,
erste und zweite Basiszonen (4, 6) eines zweiten Leitungstyps, die in ausgewählten Bereichen einer Oberflächenschicht einer ersten Hauptfläche der Basisschicht (3) ausgebildet sind,
eine in einem ausgewählten Bereich einer Oberflächenschicht der ersten Basiszone (4) ausgebildete Sourcezone (7) des ersten Leitungstyps,
eine in einem ausgewählten Bereich einer Oberflächenschicht der zweiten Basiszone (6) ausgebildete Emitterzone (8) des ersten Leitungstyps,
eine Gateelektrodenschicht (10), die auf einem Gateisolierfilm (9) über einer Oberfläche der ersten Basiszone (4), einem freiliegenden Abschnitt der Basisschicht (3) und einer Oberfläche der zweiten Basiszone (6) ausgebildet ist, wobei diese Oberflächen und der freiliegende Abschnitt zwischen der Sourcezone (7) und der Emitterzone (8) liegen,
eine erste Hauptelektrode (11), die einen freiliegenden Abschnitt sowohl der ersten Basiszone (4) als auch der Sourcezone (7) kontaktiert,
eine Emitterschicht (1) des zweiten Leitungstyps, die auf einer zweiten Hauptfläche der Basisschicht (3) ausgebildet ist,
eine zweite Hauptelektrode (12), die die Emitterschicht (1) kontaktiert,
eine Gateelektrode (13), die die Gateelektrodenschicht (10) kontaktiert, und einen Isolierfilm (19), der vollständige Bereiche von Oberflächen der zweiten Basiszone (6) und der Emitterzone (8) bedeckt, und
wobei der aktive Bereich (32) die ersten und die zweiten Basiszonen (4, 6) aufweist, die in einem Muster so angeordnet sind, daß sie einander zugewandt sind, während der periphere Bereich (33) eine Bypasszone (17) des zweiten Leitungstyps aufweist, welche die zweiten Basiszonen (6) des aktiven Bereichs (32) umgibt und mit den ersten Basiszonen (4) des aktiven Bereichs verbunden ist.

8. Halbleiter-Bauelement umfassend einen aktiven Bereich (32) zum Schalten von Strö men und einen peripheren Bereich (33) an der Peripherie des aktiven Bereichs, sowie mehrere Zellen, wobei jede Zelle enthält:
eine Basisschicht (3) eines ersten Leitungstyps mit hohem spezifischen Widerstand,
erste und zweite Basiszonen (4, 6) eines zweiten Leitungstyps, die in ausgewählten Bereichen einer Oberflächenschicht einer ersten Hauptfläche der Basisschicht (3) ausgebildet sind,
eine in einem ausgewählten Bereich einer Oberflächenschicht der ersten Basiszone (4) ausgebildete Sourcezone (7) des ersten Leitungstyps,
eine in einem ausgewählten Bereich einer Oberflächenschicht der zweiten Basiszone (6) ausgebildete Emitterzone (8) des ersten Leitungstyps,
eine Gateelektrodenschicht (10), die auf einem Gateisolierfilm (9) über einer Oberfläche der ersten Basiszone (4), einem freiliegenden Abschnitt der Basisschicht (3) und einer Oberfläche der zweiten Basiszone (6) ausgebildet ist, wobei diese Oberflächen und der freiliegende Abschnitt zwischen der Sourcezone (7) und der Emitterzone (8) liegen,
eine erste Hauptelektrode (11), die einen freiliegenden Abschnitt sowohl der ersten Basiszone (4) als auch der Sourcezone (7) kontaktiert,
eine Emitterschicht (1) des zweiten Leitungstyps, die auf einer zweiten Hauptfläche der Basisschicht (3) ausgebildet ist,
eine zweite Hauptelektrode (12), die die Emitterschicht (1) kontaktiert,
eine Gateelektrode (13), die die Gateelektrodenschicht (10) kontaktiert, und
einen Isolierfilm (19), der vollständige Bereiche von Oberflächen der zweiten Basiszone (6) und der Emitterzone (8) bedeckt, und
wobei der aktive Bereich (32) die ersten und die zweiten Basiszonen (4, 6) aufweist, die so in einem Muster angeordnet sind, daß sie einander zugewandt sind, während der periphere Bereich (33) ein großes Gateelektroden-Anschlußstück (27) aufweist, welches eine Gateelek trode mit der Gateelektrodenschicht (10) verbindet, und in einer Oberflächenschicht des Halbleitersubstrats, die sich unterhalb des Gateelektroden-Anschlußstücks (27) befindet, eine Bypasszone (17) des zweiten Leitungstyps ausgebildet und mit den ersten Basiszonen (4) des aktiven Bereichs (32) verbunden ist.

9. Thyristor mit isoliertem Gate, umfassend
eine Basisschicht (3) eines ersten Leitungstyps mit hohem spezifischen Widerstand,
erste und zweite Basiszonen (4, 6) eines zweiten Leitungstyps, die in ausgewählten Bereichen einer Oberflächenschicht einer ersten Hauptfläche der Basisschicht (3) ausgebildet sind,
eine in einem ausgewählten Bereich einer Oberflächenschicht der ersten Basiszone (4) ausgebildete Sourcezone (7) des ersten Leitungstyps,
eine in einem ausgewählten Bereich einer Oberflächenschicht der zweiten Basiszone (6) ausgebildete Emitterzone (8) des ersten Leitungstyps,
eine Gateelektrodenschicht (10), die auf einem Gateisolierfilm (9) über einer Oberfläche der ersten Basiszone (4), einem freiliegenden Abschnitt der Basisschicht (3) und einer Oberfläche der zweiten Basiszone (6) ausgebildet ist, wobei diese Oberflächen und der freiliegende Abschnitt zwischen der Sourcezone (7) und der Emitterzone (8) liegen,
eine erste Hauptelektrode (11), die einen freiliegenden Abschnitt sowohl der ersten Basiszone (4) als auch der Sourcezone (7) kontaktiert,
eine Emitterschicht (1) des zweiten Leitungstyps, die auf einer zweiten Hauptfläche der Basisschicht (3) ausgebildet ist,
eine zweite Hauptelektrode (12), die die Emitterschicht (1) kontaktiert,
eine Gateelektrode (13), die die Gateelektrodenschicht (10) kontaktiert, und
einen Isolierfilm (19), der vollständige Bereiche von Oberflächen der zweiten Basiszone (6) und der Emitterzone (8) bedeckt,
wobei die Sourcezone (7) eine Breite im Bereich von 0,5 bis 2 µm besitzt.

10. Thyristor nach Anspruch 9, bei dem an einem Endabschnitt der Sourcezone (7) ein Trench (18) in der ersten Basiszone (4) ausgebildet ist, wobei der Trench (18) eine Diffusions tiefe aufweist, die größer als die der Sourcezone (7) ist, wobei die erste Hauptelektrode (11) die Sourcezone (7) an der Seitenwand des Trenchs (18) kontaktiert und die erste Basiszone (4) am Boden des Trenchs (18) kontaktiert.

11. Thyristor mit isoliertem Gate, umfassend
eine Basisschicht (3) eines ersten Leitungstyps mit hohem spezifischen Widerstand,
erste und zweite Basiszonen (4, 6) eines zweiten Leitungstyps, die in ausgewählten Bereichen einer Oberflächenschicht einer ersten Hauptfläche der Basisschicht (3) ausgebildet sind,
eine in einem ausgewählten Bereich einer Oberflächenschicht der ersten Basiszone (4) ausgebildete Sourcezone (7) des ersten Leitungstyps,
eine in einem ausgewählten Bereich einer Oberflächenschicht der zweiten Basiszone (6) ausgebildete Emitterzone (8) des ersten Leitungstyps,
eine Gateelektrodenschicht (10), die auf einem Gateisolierfilm (9) über einer Oberfläche der ersten Basiszone (4), einem freiliegenden Abschnitt der Basisschicht (3) und einer Oberfläche der zweiten Basiszone (6) ausgebildet ist, wobei diese Oberflächen und der freiliegende Abschnitt zwischen der Sourcezone (7) und der Emitterzone (8) liegen,
eine erste Hauptelektrode (11), die einen freiliegenden Abschnitt sowohl der ersten Basiszone (4) als auch der Sourcezone (7) kontaktiert,
eine Emitterschicht (1) des zweiten Leitungstyps, die auf einer zweiten Hauptfläche der Basisschicht (3) ausgebildet ist,
eine zweite Hauptelektrode (12), die die Emitterschicht (1) kontaktiert,
eine Gateelektrode (13), die die Gateelektrodenschicht (10) kontaktiert, und
einen Isolierfilm (19), der vollständige Bereiche von Oberflächen der zweiten Basiszone (6) und der Emitterzone (8) bedeckt,
wobei eine Bypasszone (31) des ersten Leitungstyps in der Emitterschicht (1) ausgebil det ist.

12. Thyristor nach Anspruch 11, bei dem die Bypasszone (31) eine Diffusionstiefe auf weist, die geringer als die Dicke der Emitterschicht (1) ist.

13. Thyristor nach einem der vorhergehenden Ansprüche, bei dem die erste Basiszone (4), die zweite Basiszone (6), die Emitterzone (8) und/oder die Sourcezone (7) eine polygonale Form, eine Kreisform oder eine elliptische Form aufweist.

14. Thyristor nach einem der Ansprüche 1 bis 12, bei dem die erste Basiszone (4) und die in deren Oberflächenschicht ausgebildete Sourcezone (7) so ausgebildet sind, daß sie die zweite Basiszone (6) umgeben.

15. Thyristor nach einem der Ansprüche 1 bis 12, bei dem mehrere der ersten Basiszonen (4) so ausgebildet sind, daß sie die zweite Basiszone (6) umgeben.

16. Thyristor nach einem der Ansprüche 15, bei dem mehrere der ersten Basiszonen (4) und in deren Oberflächenschichten ausgebildete Sourcezonen (7) so ausgebildet sind, daß sie die zweite Basiszone (6) umgeben und bei dem die Gateelektrodenschicht (10) im wesentlichen ringförmig so ausgebildet ist, daß sie den Isolierfilm (9) auf der zweiten Basiszone (6) umgibt, und bei dem die erste Hauptelektrode (11) auf der der zweiten Basiszone (6) abgewandten Seite der Gateelektrodenschicht angeordnet ist, wobei der Isolierfilm zwischen der ersten Hauptelektrode und der Gateelektrodenschicht ausgebildet ist.

17. Thyristor nach einem der Ansprüche 1 bis 12, bei dem Hauptteile der ersten und der zweiten Basiszone (4, 6), der Emitterzone (8) und der Sourcezone (7) in Form zueinander paralleler Streifen ausgebildet sind.

18. Thyristor nach Anspruch 17, der einen ersten Abschnitt enthält in welchem die erste und die zweite Basiszone (4, 6) einander zugewandt sind, und einen zweiten Abschnitt in welchem zwei erste Basiszonen (4) einander zugewandt sind.

19. Thyristor mit isoliertem Gate, umfassend
eine Basisschicht (3) eines ersten Leitungstyps mit hohem spezifischen Widerstand,
erste und zweite Basiszonen (4, 6) eines zweiten Leitungstyps, die in ausgewählten Bereichen einer Oberflächenschicht einer ersten Hauptfläche der Basisschicht (3) ausgebildet sind,
eine in einem ausgewählten Bereich einer Oberflächenschicht der ersten Basiszone (4) ausgebildete Sourcezone (7) des ersten Leitungstyps,
eine in einem ausgewählten Bereich einer Oberflächenschicht der zweiten Basiszone (6) ausgebildete Emitterzone (8) des ersten Leitungstyps,
eine Gateelektrodenschicht (10), die auf einem Gateisolierfilm (9) über einer Oberfläche der ersten Basiszone (4), einem freiliegenden Abschnitt der Basisschicht (3) und einer Oberfläche der zweiten Basiszone (6) ausgebildet ist, wobei diese Oberflächen und der freiliegende Abschnitt zwischen der Sourcezone (7) und der Emitterzone (8) liegen,
eine erste Hauptelektrode (11), die einen freiliegenden Abschnitt sowohl der ersten Basiszone (4) als auch der Sourcezone (7) kontaktiert,
eine Emitterschicht (1) des zweiten Leitungstyps, die auf einer zweiten Hauptfläche der Basisschicht (3) ausgebildet ist,
eine zweite Hauptelektrode (12), die die Emitterschicht (1) kontaktiert,
eine Gateelektrode (13), die die Gateelektrodenschicht (10) kontaktiert, und
einen Isolierfilm (19), der vollständige Bereiche von Oberflächen der zweiten Basiszone (6) und der Emitterzone (8) bedeckt, wobei
ein freiliegender Oberflächenabschnitt (20) der ersten Basiszone (4), der zwischen der Basisschicht (3) und der Sourcezone (7) liegt, eine geringere Breite aufweist als ein frei liegender Oberflächenabschnitt (30) der zweiten Basiszone (6), der zwischen der Basisschicht (3) und der Emitterzone (8) liegt, und/oder
die erste Basiszone (4) eine geringere Störstellenkonzentration als die zweite Basiszone (6) aufweist und/oder
der Gateisolierfilm (9a), der auf der ersten Basiszone (4) und der Basisschicht (3) aus gebildet ist, eine geringere Dicke als der auf der zweiten Basiszone (6) ausgebildete Isolierfilm (9) aufweist und/oder
die zweite Basiszone (6) eine größere Fläche als die erste Basiszone (4) aufweist und/oder
die Sourcezone (7) eine Breite im Bereich von 0,5 bis 2 µm besitzt und/oder
eine Bypasszone (31) des ersten Leitungstyps in der Emitterschicht (1) ausgebildet ist.