DE19744678A1

DE19744678A1 - Thyristor mit isoliertem Gate

Info

Publication number: DE19744678A1
Application number: DE19744678A
Authority: DE
Inventors: Tadayoshi Iwaana; Yuichi Harada; Noriyuki Iwamuro
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1996-10-16
Filing date: 1997-10-09
Publication date: 1998-04-23
Also published as: JPH10125896A; US5981984A

Description

Die vorliegende Erfindung bezieht sich allgemein auf einen Thyristor mit isoliertem Gate und genauer auf einen als Leistungsschaltvorrichtung benutzten Thyristor mit isoliertem Gate.

Thyristoren sind wegen ihrer geringen Durchlaßspannung als unverzichtbare Bauelemente zum Schalten großer Leistungen eingesetzt worden. Beispielsweise werden derzeit GTO-Thyristoren (gate-abschaltbare Thyristoren) für Anwendungen im Bereich hoher Spannungen und großer Ströme eingesetzt. GTO-Thyristoren besitzen allerdings auch Nachteile, nämlich zum einen erfordern sie zum Abschalten einen großen Gatestrom, gleichbedeutend mit einer geringen Abschaltverstärkung, und zum anderen sind zum sicheren Abschalten der GTO-Thyristoren große Überspannungs-Schutzschaltungen, sogenannte Snubber-Schaltungen, erforderlich. Da GTO- Thyristoren in ihrer Strom-Spannungs-Kennlinie keine Stromsättigung zeigen, muß ein passives Element, etwa eine Sicherung, als Schutz vor Lastkurzschlüssen mit einem GTO-Thyristor verbunden werden. Dies läuft einer Verminderung der Größe und der Kosten des gesamten Systems zuwider.

Ein MOS-gesteuerter Thyristor (als "MCT" bekannt und nachfolgend so bezeichnet) als ein spannungsgesteuerter Thyristor ist in der Druckschrift IEEE IEDM Tech. Dig. 1984, Seite 282 beschrieben worden. Seitdem sind die Eigenschaften dieser Thyristorart in verschiedenen Instituten weltweit analysiert und verbessert worden. Der Grund dafür ist, daß ein MCT, weil es sich bei ihm um ein spannungsgesteuertes Bauelement handelt, eine sehr viel einfachere Gateschaltung erfordert als ein GTO-Thyristor, zugleich aber die Eigenschaft einer relativ geringen Durchlaßspannung besitzt. Wie ein GTO-Thyristor zeigt aber auch der MCT keine Stromsättigung und erfordert daher bei seinem praktischen Einsatz ein passives Element, etwa eine Sicherung.

Aus der US 4,847,671 ist ein sogenannter EST (emitter switched thyristor = emitter-geschalte ter Thyristor) bekannt, der eine Stromsättigungscharakteristik aufweist. Aus der Druckschrift IEEE Electron Device Letters, Band 12 (1991), Seite 387 geht hervor, daß man aufgrund von Messungen herausgefunden hat, daß solch ein emitter-geschalteter Thyristor mit Doppelkanal (EST-1) eine Stromsättigungscharakteristik selbst in einem hohen Spannungsbereich zeigt. In den Druckschriften IEEE ISPSD '93, Seite 71 und IEEE ISPSD '94, Seite 195 sind die Ergebnisse von Analysen hinsichtlich des FBSO-Bereichs (FBSO area = Forward Bias Safe Operation area bzw. sicherer Betriebsbereich im Durchlaßbetrieb) und des RBSO-Bereichs (RBSO area = Reverse Bias Safe Operation area bzw. sicherer Betriebsbereich im Sperrbetrieb) dieses EST offenbart, womit der Weg geebnet wurde für die Entwicklung eines spannungsgesteuerten Thyristors mit einem sicheren Betriebsbereich, innerhalb dessen das Bauelement sicher arbeitet, wenn ein Lastkurz schluß auftritt. Fig. 25 zeigt den Aufbau dieses EST-Bauelements.

In dem in Fig. 25 gezeigten Bauelement sind in einer Oberflächenschicht einer n Basisschicht 3 eine erste p Basiszone 4, eine p⁺ Wannenzone 5 und eine zweite p Basiszone 6 ausgebildet. Die Basisschicht 3 ist unter Zwischenlage einer n⁺ Pufferschicht 2 auf einer p Emitterschicht 1 abgeschieden. Die Wannenzone 5 bildet einen Teil der ersten Basiszone 4 und weist eine relativ große Diffusionstiefe auf. Eine n Sourcezone 7 ist in einer Oberflächenschicht der ersten Basiszone 4 ausgebildet, und eine n Emitterzone 8 ist in einer Oberflächenschicht der zweiten Basiszone 6 ausgebildet. Eine Gateelektrode 10 ist unter Zwischenlage eines Gateoxidfilms 9 über einem Abschnitt der ersten Basiszone 4 angeordnet, der zwischen der Sourcezone 7 und einem freiliegenden Abschnitt der Basisschicht 3 liegt, sowie einem Abschnitt der zweiten Basiszone 6, der zwischen der Emitterzone 8 und einem freiliegenden Abschnitt der Basisschicht 3 liegt. Die Länge jeweils der Sourcezone 7, der Emitterzone 8 und der Gateelektrode 10 ist bei der in Fig. 25 gezeigten Anordnung in Z-Richtung beschränkt, und die erste Basiszone 4 und die zweite Basiszone 6 sind außerhalb dieser Zonen 7, 8 und der Elektrode 10 gekoppelt. Ferner ist die Wannenzone 5 mit einer L-Form außerhalb des Kopplungsabschnitts der ersten Basiszone 4 mit der zweiten Basiszone 6 ausgebildet. Eine Kathodenelektrode 11 ist in Kontakt mit einer Oberfläche der Wannenzone 5 und einer Oberfläche der Sourcezone 7 ausgebildet. Andererseits ist eine Anodenelektrode 12 über der gesamten Fläche der Rückseite der Emitterschicht 1 ausgebildet.

Wenn die Kathodenelektrode 11 dieses Bauelements an Masse gelegt und eine positive Span nung an die Gateelektrode 10 angelegt wird, während eine positive Spannung an der Anoden elektrode 12 anliegt, wird unter dem Gateoxidfilm 9 eine Inversionsschicht (Teilakkumulationsschicht) ausgebildet, und ein lateraler MOSFET wird dadurch eingeschaltet. Als Folge werden Elektronen von der Kathodenelektrode 11 über die Sourcezone 7 und die in der Oberflächenschicht der ersten Basiszone 4 gebildete Inversionsschicht (Kanal) zur Basisschicht 3 geliefert. Diese Elektronen wirken als Basisstrom eines pnp Transistors, der sich aus der p Emitterschicht 1, der n⁺ Pufferschicht 2 und der n Basisschicht 3 sowie der ersten und der zweiten p Basiszone 4, 6 und der p⁺ Wannenzone 5 zusammensetzt. Dieser pnp Transistor arbeitet mit diesem Basisstrom. Dadurch werden Löcher von der Emitterschicht 1 injiziert und fließen über die Pufferschicht 2 und die Basisschicht 3 in die erste Basiszone 4. Ein Teil dieser Löcher fließt in die zweite Basiszone 6 und dann unter der Emitterzone 8 in Z-Richtung zur Kathodenelektrode 11. Damit arbeitet das Bauelement in einer IGBT-Betriebsart (IGBT = Insulated Gate Bipolar Transistor bzw. bipolarer Transistor mit isoliertem Gate). Bei weiterer Zunahme des Stroms wird der pn-Übergang zwischen der Emitterzone 8 und der zweiten Basiszone 6 in Durchlaßrichtung vorgespannt, und ein Thyristorabschnitt umfassend die p Emitterschicht 1, die n⁺ Pufferschicht 2, die n Basisschicht 3, die zweite p Basiszone 6 und die n Emitterzone 8 gerät in den sogenannten Latch-up-Zustand. In diesem Fall arbeitet das Bauelement in einer Thyristor-Betriebsart. Zum Abschalten des EST wird der MOSFET durch Absenken des Potentials der Gateelektrode 10 unter den Schwellenwert des lateralen MOSFET in den Sperrzustand versetzt. Als Folge wird die Emitterzone 8 potentialmäßig von der Kathoden elektrode 11 getrennt und das Bauelement hört auf, in der Thyristor-Betriebsart zu arbeiten.

Die Fig. 26 und 27 zeigen Querschnittsansichten verbesserter ESTs, wie sie in den US Patenten 5,317,171 und 5,319,222 offenbart sind. Insbesondere der verbesserte EST von Fig. 27 unterscheidet sich von demjenigen nach Fig. 25 und ist zur Erzielung einer verbesserten Durchlaßspannungscharakteristik ausgelegt.

Fig. 28 zeigt eine Querschnittsansicht eines FET-gesteuerten Thyristors, wie er in der US 4,502,070 offenbart ist. Dieser Thyristor zeichnet sich dadurch aus, daß die Elektrode 11 nicht die zweite Basiszone 6 kontaktiert.

Wie sich aus dem Voranstehenden ergibt, nutzt der in Fig. 25 gezeigte EST den Löcherstrom in der zweiten Basiszone 6 in Z-Richtung, um den pn-Übergang zwischen der zweiten Basiszone 6 und der Emitterzone 8 in Durchlaßrichtung vorzuspannen, weshalb der Grad der Vorspannung in Durchlaßrichtung in Z-Richtung zur Kontaktfläche der zweiten Basiszone 6 mit der Kathodenelek trode 11 hin abnimmt. Das heißt, die Menge der von der Emitterzone 8 injizierten Elektronen ist über die Länge des pn-Übergangs in Z-Richtung nicht gleichförmig. Wenn dieser EST vom Leitzustand in den Sperrzustand geschaltet wird, gerät zunächst ein schwach vorgespannter Abschnitt des pn-Übergangs nahe der Kontaktzone mit der Kathodenelektrode 11 in den Sperrzustand, während ein tiefer vorgespannter Abschnitt des pn-Übergangs weiter entfernt von der Kontaktzone mit der Kathodenelektrode 11 diesen Sperrzustand nur langsam annimmt. Daraus ergibt sich eine Tendenz zu einer lokalen Stromkonzentration beim Abschalten verbunden mit einer verringerten Durchbruchsfestigkeit des EST während des Abschaltens.

Obwohl der in Fig. 26 gezeigte EST ähnlich arbeitet wie derjenige in Fig. 25, kann der EST von Fig. 26 schneller abgeschaltet werden, da sich die Kathodenelektrode 11 in Y-Richtung erstreckt und mit der Oberfläche der zweiten Basiszone 6 direkt im Kontakt steht. Weiterhin zeigt der EST von Fig. 26 eine gleichförmige Einschaltcharakteristik infolge des Fehlens eines Löcherstroms in der Z-Richtung. Beim Betrieb dieses Thyristors werden jedoch Minoritätsladungsträger nicht gleichförmig in der Horizontalrichtung (Y-Richtung) injiziert, wenn der pn-Übergang zwischen der Emitterzone 8 und der zweiten Basiszone 6 eingeschaltet wird, weshalb die Durchlaßspannung nicht in erwartetem Maß abgesenkt werden kann. Wenn zur Lösung dieses Problems beispiels weise die Störstellenkonzentration der zweiten Basiszone 6 zur Erhöhung ihres Widerstands verringert wird, durchbricht eine Verarmungsschicht die Emitterzone 8 bei in Durchlaßrichtung angelegter Spannung. Dieser herkömmliche EST erreicht daher keine zufriedenstellend hohe Durchbruchs- bzw. Stehspannung.

Bei dem in Fig. 27 gezeigten Bauelement erstreckt sich die Emitterzone 8 über die zweite Basiszone 6 hinaus, damit die Durchlaßspannung weiter gesenkt wird. Dieser Aufbau bereitet jedoch Probleme hinsichtlich der Stehspannung in Durchlaßrichtung.

Bei dem in Fig. 28 gezeigten Bauelement sind die Emitterzone 8 und die zweite Basiszone 6 von der Kathodenelektrode 11 völlig getrennt, womit der ungleichförmige Betrieb des Thyristors verhindert wird. Dieser Aufbau hat jedoch folgende Nachteile. Zum einen ist die Durchbruchs spannung des Bauelements verringert, da der Löcherstrom so durch das Bauelement fließt, daß er sich an der Seite der ersten Basiszone 4 konzentriert. Zum anderen ist der Leitwert beim Betrieb des Thyristors in der IGBT-Betriebsart infolge des Kontakt-FET-Effekts verringert.

Zusätzlich leiden sowohl der EST als auch der FET-gesteuerte Thyristor daran, daß der maximale Strom (Grenzstrom), der durch das Bauelement fließen kann, groß ist und die Bauelemente eine geringe Durchbruchsfestigkeit im Fall von Lastkurzschlüssen aufweisen.

Es ist daher eine Aufgabe der vorliegenden Erfindung, einen Thyristor mit isoliertem Gate zu schaffen, bei dem der pn-Übergang beim Abschalten des Thyristors gleichmäßig die Sperrfähig keit annimmt, bei dem eine erhöhte Abschaltfestigkeit gewährleistet ist und der eine hohe Durchbruchsfestigkeit bei Lastkurzschluß aufweist, wobei zugleich eine ausreichend niedrige Durchlaßspannung gewährleistet ist.

Diese Aufgabe wird erfindungsgemäß mit einem Thyristor mit isoliertem Gate gelöst, wie er in den Patentansprüchen 1, 2 bzw. 3 beansprucht wird. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.

Wenn bei einem Thyristor mit einem Aufbau gemäß Patentanspruch 1 oder 4 eine Spannung an die isolierte Gateelektrode angelegt wird, so daß eine Inversionsschicht gerade unterhalb der Gateelektrode auftritt, wird das Potential der Emitterzone des ersten Leitungstyps über einen Kanal des MOSFETs gleich dem der ersten Hauptelektrode, wodurch ein Thyristor eingeschaltet wird, der von der Emitterzone des ersten Leitungstyps, der zweiten Basiszone des zweiten Leitungstyps, der Basisschicht des ersten Leitungstyps und der Emitterschicht des zweiten Leitungstyps gebildet wird. Da die Oberflächen der zweiten Basiszone des zweiten Leitungstyps und der Emitterzone des ersten Leitungstyps mit dem Isolierfilm bedeckt sind und beim Einschal ten des Thyristors Elektronen gleichförmig von der gesamten Emitterzone des ersten Leitungs typs injiziert werden, schaltet das Bauelement rasch in eine Thyristor-Betriebsart, und die Durchlaßspannung wird verringert. Der Einschaltbetrieb dieses Bauelements erfordert keinen Löcherstrom in Z-Richtung durch die zweite Basiszone des zweiten Leitungstyps, wie dies bei dem herkömmlichen EST der Fall ist. Ferner enthält die Basisschicht des ersten Leitungstyps zwischen der ersten und der zweiten Basiszone des zweiten Leitungstyps einen lokal verengten Abschnitt. Dadurch, daß die Breite der Basisschicht des ersten Leitungstyps auf diese Weise lokal verringert ist, kann die effektive Kanallänge verkürzt werden, der Kontakt-FET-Effekt kann verringert werden und die Durchlaßspannung kann gesenkt werden. Beim Abschalten anderer seits kann der pn-Übergang gleichförmig seine Sperrfähigkeit annehmen, ohne daß eine Strom konzentration auftritt, mit dem Ergebnis einer erhöhten Durchbruchsfestigkeit.

Bei der Ausführungsform gemäß Anspruch 2 oder Anspruch 5 wird die Leitfähigkeit der Inver sionsschicht, die an der Oberfläche der zweiten Basiszone des zweiten Leitungstyps auftritt, sowie diejenige der Akkumulationsschicht, die an der Oberfläche der Basisschicht des ersten Leitungstyps beim Anlegen einer Spannung an die Gateelektrode auftritt, verbessert.

Bei einem Thyristor mit einem Aufbau gemäß Patentanspruch 3 oder 6 wird die Länge der Inversionsschicht, die an der Oberfläche der zweiten Basiszone des zweiten Leitungstyps beim Anlegen einer Spannung an die Gateelektrode auftritt, verringert, weshalb eine Reihenwider standskomponente verringert wird mit dem Ergebnis einer geringeren Durchlaßspannung.

Vorzugsweise ist die zweite Basiszone des zweiten Leitungstyps im wesentlichen streifenförmig oder gemäß Patentanspruch 7 ausgebildet. In solchem Fall kann das Halbleitersubstrat mit erhöhtem Wirkungsgrad genutzt werden, und der die Vorrichtung bzw. den Thyristor durch fließende Strom kann gleichförmig verteilt werden, was ein verbessertes thermisches Gleichge wicht sicherstellt.

Bei der Weiterbildung gemäß Patentanspruch 8 oder 9 wird der von der Emitterzone des ersten Leitungstyps über die Kanalzone zur Sourcezone des ersten Leitungstyps fließende Strom weit verteilt, wodurch eine Stromkonzentration oder Lokalisierung vermieden wird.

Mit der Weiterbildung des Patentanspruchs 10 kann dieselbe Wirkung erzielt werden, wie wenn die Basisschicht des ersten Leitungstyps einen lokal verengten Abschnitt zwischen der ersten und der zweiten Basiszone des zweiten Leitungstyps aufweist.

Bei der Weiterbildung gemäß Patentanspruch 11 wird eine Akkumulationsschicht in der unter der Gateelektrode liegenden Oberflächenschicht der Halbleiterschicht des ersten Leitungstyps gebildet, was zu einer Verringerung der Durchlaßspannung führt.

Bei der Weiterbildung gemäß Patentanspruch 12 kann das Halbleitersubstrat mit besserem Wirkungsgrad genutzt werden, und der die Vorrichtung bzw. Den Thyristor durchfließende Strom kann gleichförmig verteilt werden, was ein verbessertes thermisches Gleichgewicht sicherstellt.

Bei der Weiterbildung gemäß Patentanspruch 13 wird die Injektion von Elektronen in einem Thyristorabschnitt verstärkt und der Stromverstärkungsfaktor des Transistors erhöht, was zu einer verringerten Durchlaßspannung führt.

Bei der Weiterbildung gemäß Patentanspruch 14 können die erste und die zweite Wannenzone des zweiten Leitungstyps gleichzeitig ausgebildet werden und brauchen nicht gesondert hergestellt zu werden.

Im Fall der Weiterbildung des Patentanspruchs 15 kann die Ladungsträger-Lebensdauer optimal gesteuert werden, so daß keine Lebensdauerkiller in unnötigen Abschnitten vorhanden sind, um einen Anstieg der Durchlaßspannung oder andere nachteilige Einflüsse zu verhindern.

Ausführungsbeispiele der Erfindung werden nachfolgend im einzelnen unter Bezugnahme auf die Zeichnungen beschrieben. Es zeigen:

Fig. 1 eine Draufsicht auf die Oberfläche eines Siliziumsubstrats eines Thyristors mit isoliertem Gate gemäß einem ersten Ausführungsbeispiel der Erfindung,

Fig. 2(a) eine Querschnittsansicht längs der Linie A-A in Fig. 1,

Fig. 2(b) eine Querschnittsansicht längs der Linie B-B in Fig. 1,

Fig. 3 Strom-Spannungs-Kennlinien des Thyristors des ersten Ausführungsbeispiels,

Fig. 4 eine Draufsicht auf ein Grundmuster mit hexagonaler Anordnung,

Fig. 5 eine Draufsicht auf ein Grundmuster mit streifenförmiger Anordnung,

Fig. 6 eine Querschnittsansicht längs der Linie C-C in Fig. 4,

Fig. 7 in einer grafischen Darstellung die Abhängigkeit der Durchlaßspannung von Lgmin bei dem Thyristor des ersten Ausführungsbeispiels,

Fig. 8 in einer grafischen Darstellung Kompromißkennlinien zwischen der Durchlaßspannung und der Abschaltzeit von Bauelementen der 1200 V-Klasse gemäß dem ersten Ausfüh rungsbeispiel und Vergleichsbeispielen,

Fig. 9 eine Draufsicht auf die Oberfläche eines Siliziumsubstrats eines Thyristors mit isoliertem Gate gemäß einem dritten Ausführungsbeispiel,

Fig. 10 in einer grafischen Darstellung die Abhängigkeit der Durchlaßspannung von Lgmin bei den Thyristoren des dritten und eines vierten Ausführungsbeispiels,

Fig. 11 in einer grafischen Darstellung Kompromißkennlinien zwischen der Durchlaßspannung und Abschaltzeit bei den Thyristoren des dritten und des vierten Ausführungsbeispiels der Erfindung,

Fig. 12(a) und 12(b) Querschnittsansichten entsprechend jenen der Fig. 2(a) und 2(b), die Teile des Thyristors des vierten Ausführungsbeispiels zeigen,

Fig. 13 in einer grafischen Darstellung die Abhängigkeit der Durchlaßspannung von Lgmin bei einem Thyristor mit isoliertem Gate gemäß einem fünften Ausführungsbeispiel,

Fig. 14 in einer grafischen Darstellung die Abhängigkeit der Durchlaßspannung von Lgmin bei einem Thyristor mit isoliertem Gate eines achten Ausführungsbeispiels,

Fig. 15 eine Draufsicht auf die Oberfläche eines Siliziumsubstrats eines Thyristors mit isoliertem Gate gemäß einem sechsten Ausführungsbeispiel,

Fig. 16 eine Grafik, die den RBSO-Bereich von Bauelementen der 600 V-Klasse gemäß einem sechsten Ausführungsbeispiel und Vergleichsbeispielen zeigt,

Fig. 17 eine Schaltungsanordnung zur Messung des RBSO-Bereichs,

Fig. 18 eine Grafik, die den RBSO-Bereich von Bauelementen der 2500 V-Klasse gemäß einem siebten Ausführungsbeispiel sowie Vergleichsbeispielen zeigt,

Fig. 19 eine Querschnittsansicht eines Teiles eines Thyristors mit isoliertem Gate gemäß einem neunten Ausführungsbeispiel,

Fig. 20 in einer grafischen Darstellung Kompromißkennlinien zwischen der Durchlaßspannung und der Abschaltzeit von Bauelementen der 600 V-Klasse gemäß einem neunten und einem elften Ausführungsbeispiel der Erfindung sowie Vergleichsbeispielen,

Fig. 21 eine Querschnittsansicht eines Teiles eines Thyristors mit isoliertem Gate gemäß einem zehnten Ausführungsbeispiel,

Fig. 22 in einer grafischen Darstellung Kompromißkennlinien zwischen der Durchlaßspannung und der Abschaltzeit von Bauelementen der 2500 V-Klasse gemäß dem zehnten Aus führungsbeispiel sowie Vergleichsbeispielen,

Fig. 23 eine Querschnittsansicht eines Teiles eines Thyristors mit isoliertem Gate gemäß einem elften Ausführungsbeispiel,

Fig. 24 eine Querschnittsansicht eines Teiles eines Thyristors mit isoliertem Gate gemäß einem zwölften Ausführungsbeispiel,

Fig. 25 eine perspektivische Ansicht, die eine herausgeschnittene Einheitszelle eines EST zeigt,

Fig. 26 eine Querschnittsansicht, die einen verbesserten EST zeigt,

Fig. 27 eine Querschnittsansicht, die einen weiter verbesserten EST zeigt, und

Fig. 28 eine Querschnittsansicht, die einen FET-gesteuerten Thyristor zeigt.

Im Verlauf der Entwicklung des EST zur Erzeugung von Prototypen verschiedener Thyristoren mit isoliertem Gate mit der Absicht, die oben beschriebenen Probleme zu lösen, haben die Erfinder herausgefunden, daß keine Notwendigkeit besteht, die erste Hauptelektrode mit der zweiten Basiszone des zweiten Leitungstyps zu kontaktieren. Selbst wenn die Oberfläche dieser zweiten Basiszone mit einem Isolierfilm bedeckt ist, kann das resultierende Bauelement in die Thyristor-Be triebsart geschaltet werden, die zu einem guten Kompromiß zwischen der Durchlaßspannung und der Abschaltzeit führt. Die Erfinder stellten ferner Analysen hinsichtlich der in der Ebene der Bauelemente betrachteten Muster sowie der Störstellenkonzentrationen an.

Als Ergebnis der Analysen wurde gefunden, daß die Stehspannungseigenschaft und die Durch laßspannung durch Verändern der Diffusionstiefen und Störstellenkonzentrationen der ersten und der zweiten Basiszone des zweiten Leitungstyps verbessert werden. Es wurde außerdem gefunden, daß sich durch jede der folgenden Maßnahmen eine gute Wirkung oder ein guter Einfluß auf das Bauelement einstellt: Ändern der Form der zweiten Basiszone des zweiten Leitungstyps, Variieren der Dicke des Gateisolierfilms auf der zweiten Basiszone des zweiten Leitungstyps und der Basisschicht des ersten Leitungstyps sowie Variieren der Dicke eines freiliegenden Abschnitts der zweiten Basiszone des zweiten Leitungstyps zwischen der Basis schicht des ersten Leitungstyps und der Emitterzone des ersten Leitungstyps.

Die erste und die zweite Basiszone des zweiten Leitungstyps können in der Form von parallel zueinander verlaufenden Streifen ausgebildet werden, sie können aber auch eine polygonale, kreisförmige oder elliptische Form aufweisen. Wenn die erste Basiszone des zweiten Leitungs typs so angeordnet wird, daß sie die zweite Basiszone des zweiten Leitungstyps umgibt, kann die Stromkonzentration verringert oder vermieden werden, was zu verbesserten Kompromiß kennlinien des Bauelements führt. Eine Vielzahl der ersten Basiszonen des zweiten Leitungstyps kann vorteilhafterweise um die zweite Basiszone des zweiten Leitungstyps herum ausgebildet werden. Es ist auch vorteilhaft, die Diffusionsdicke der Emitterzone des ersten Leitungstyps zu variieren und Lebensdauerkiller in lokalen Bereichen des Thyristors vorzusehen.

Einige Ausführungsbeispiele der vorliegenden Erfindung werden nun unter Bezugnahme auf die Zeichnungen beschrieben, bei denen die gleichen Bezugszahlen wie in Fig. 25 zur Bezeichnung von strukturell und/oder funktional entsprechenden Elementen verwendet werden. In der folgenden Beschreibung verweisen "n" oder "p" in Verbindung mit einer Zone oder Schicht darauf, daß die jeweilige Zone oder Schicht Elektronen bzw. Löcher als Majoritätsladungsträger besitzt. Während bei den nachfolgenden Ausführungsbeispielen der erste Leitungstyp der n Typ und der zweite Leitungstyp der p Typ ist, können diese beiden Leitungstypen genauso gut vertauscht werden.

Erstes Ausführungsbeispiel

Fig. 1 ist eine Draufsicht, die jeweilige Diffusionszonen zeigt, welche in der Oberfläche eines Siliziumsubstrats eines Thyristors mit isoliertem Gate eines ersten Ausführungsbeispiels der vorliegenden Erfindung ausgebildet sind, wobei Isolierfilme und Elektroden nicht dargestellt sind. In Fig. 1 ist ein Muster geformt, bei dem eine allgemein hexagonale zweite p Basiszone 6 mit Vorsprüngen 6' in einer Oberflächenschicht einer n Basisschicht 3 ausgebildet ist und sechs hexagonale erste p Basiszonen 4 so angeordnet sind, daß sie die zweite Basiszone 6 umgeben. Fig. 1 zeigt lediglich das Grundmuster, das sich bei dem Thyristor dieses Ausführungsbeispiels mehrfach wiederholt. Eine allgemein ringförmige n Sourcezone 7 mit sechseckigem Umriß ist innerhalb jeder der ersten Basiszonen 4 ausgebildet, und eine allgemein hexagonale n Emitter zone 8 mit Vorsprüngen 8' ist innerhalb der zweiten Basiszone 6 ausgebildet. Die durch eine gepunktete Linie innerhalb der Sourcezone 7 definierte Fläche stellt eine Kontaktzone einer Kathodenelektrode 11 dar. Die zweite Basiszone 6 und die Emitterzone 8 sind, genauer gesagt, dort mit Vorsprüngen versehen, wo die zweite Basiszone 6 und die sie umgebenden ersten Basiszonen 4 einander nahekommen. Eine (in Fig. 1 nicht gezeigte) Gateelektrode ist auf einer Zone vorgesehen, die im wesentlichen zwischen den Sourcezonen 7 und der Emitterzone 8 liegt.

Fig. 2(a) ist eine Querschnittsansicht längs der Linie A-A der Draufsicht von Fig. 1, das heißt längs einem der Vorsprünge der zweiten Basiszone 6, und Fig. 2(b) ist eine Querschnittsansicht längs der Linie B-B in Fig. 1 und zeigt einen Teil des Thyristors, der keinen Vorsprung der zweiten Basiszone 6 aufweist. Der in diesen Figuren gezeigte Thyristor weist einen Halbleiter substratabschnitt auf, dessen Aufbau ähnlich dem des EST von Fig. 25 ist. Genauer gesagt sind die erste Basiszone 4 und die zweite Basiszone 6 in einer Oberflächenschicht einer der gegen überliegenden Flächen der n Basisschicht 3 mit hohem spezifischen Widerstand derart ausgebil det, daß diese Basiszone 4 und 6 voneinander beabstandet sind. Eine p⁺ Wannenzone 5 mit einer größeren Diffusionstiefe als die erste Basiszone 4 ist in einem Teil der ersten Basiszone 4 ausgebildet, um ein Verriegeln (Latch-Up) eines parasitären Thyristors zu vermeiden. Eine p Emitterschicht 1 ist auf einer n⁺ Pufferschicht 2 unter der anderen Fläche der Basisschicht 3 ausgebildet. Die Sourcezone 7 ist in einem ausgewählten Abschnitt einer Oberflächenschicht der ersten Basiszone 4 ausgebildet, und die Emitterzone 8 ist in einem ausgewählten Abschnitt einer Oberflächenschicht der zweiten Basiszone 6 ausgebildet. Wie bei dem Thyristor von Fig. 25 ist eine Gateelektrodenschicht 10 auf einem Gateoxidfilm 9 über den Oberflächen der ersten Basiszone 4, eines freiliegenden Abschnitts der Basisschicht 3 und der zweiten Basiszone 6, die zwischen der Sourcezone 7 und der Emitterzone 8 liegen, ausgebildet, so daß ein lateraler n-Kanal MOSFET umfassend die Sourcezone 7, die erste Basiszone 4 und die Basisschicht 3 gebildet wird. Die Oberfläche des MOSFET auf der Seite der Gateelektrodenschicht 10 ist mit einem Isolierfilm 14 aus Phosphorsilikatglas (PSG) bedeckt, und ein Kontaktloch oder eine Öffnung ist in dem Isolierfilm 14 ausgebildet, so daß eine Kathode 11 mit den Oberflächen sowohl der ersten Basiszone 4 als auch der Sourcezone 7 im Kontakt steht. Die Oberfläche der Emitterzone 8 ist mit einem Isolierfilm 19 bedeckt. Eine Anodenelektrode 12 ist in Kontakt mit der Oberfläche der Emitterschicht 1 ausgebildet. Obwohl eine Gateelektrode 13 in der Quer schnittsansicht von Fig. 2(b) in Kontakt mit der Gateelektrodenschicht 10 ausgebildet ist, stehen diese Elektrode 13 und die Gateelektrodenschicht 10 in diesem Querschnitt nicht notwendiger weise miteinander in Kontakt. In vielen Fällen erstreckt sich die Kathodenelektrode 11 über die Gateelektrodenschicht 10 unter Zwischenlage des Isolierfilms 14, wie in der Querschnittsansicht von Fig. 2(a) erkennbar.

Ein Isolierfilm 19 liegt auf einem Teil des Substrats entsprechend der Emitterzone 8 und der zweiten Basiszone 6 in Fig. 1, und die Kathodenelektrode 11 steht im Kontakt mit einem von der ersten Basiszone 4 umgebenen Abschnitt entsprechend der Sourcezone 7 und der Wannenzone 5. Die Basisschicht 3 liegt zwischen der entsprechenden ersten Basiszone 4 und zweiten Basiszone 6 sowie zwischen benachbarten ersten Basiszonen 4 zur Oberfläche des Substrats frei. Die Gateelektrodenschicht 10 ist über den freiliegenden Abschnitten der ersten Basiszone 4, der zweiten Basiszone 6 und der Basisschicht 3 vorgesehen.

Der Thyristor des ersten Ausführungsbeispiels kann im wesentlichen mit demselben Verfahren wie der herkömmliche IGBT unter Verwendung unterschiedlicher Masken zur Ausbildung der jeweiligen Diffusionszonen hergestellt werden. Zur Herstellung eines Bauelements der 1200 V- Klasse werden beispielsweise eine n Schicht mit einem spezifischen Widerstand von 0,05 Ωcm und 15 µm Dicke zur Schaffung der n⁺ Pufferschicht 2 sowie eine n Schicht mit einem spezifi schen Widerstand von 80 Ωcm und 115 µm Dicke zur Schaffung der n Basisschicht 3 epitaxial auf einem p Siliziumsubstrat einer Dicke von 450 µm und eines spezifischen Widerstands von 0,02 Ωcm zur Schaffung eines Epitaxial-Wafers aufgewachsen. Die p⁺ Wannenzone 5, die erste p Basiszone 4 und die zweite p Basiszone 6 werden durch Implantieren von Borionen und thermische Diffusion ausgebildet, und die n Emitterzone 8 und die n Sourcezone 7 werden durch Implantation von Arsenionen und Phosphorionen und thermische Diffusion ausgebildet. Die Kanten der ersten Basiszone 4, der zweiten Basiszone 6, der Sourcezone 7 und der Emitterzone 8 werden durch die aus polykristallinem Silicium gebildete Gateelektrode 10 und andere auf dem Halbleitersubstrat bestimmt, und die Abstände zwischen diesen Zonen 4, 6, 7 und 8 werden durch die Diffusion der jeweiligen Zonen in seitlichen Richtungen bestimmt. Die Kathodenelek trode 11 und Gateelektrode 13 bestehen aus einer Al-Legierung und sind durch Sputtern ausgebildet, und die Anodenelektrode 12, die mit einem Metallsubstrat verlötet werden soll, besteht aus drei Schichten aus Ti, Ni und Au, die schichtweise durch Sputtern ausgebildet sind. Das Bauelement wird mit einem Elektronenstrahl bestrahlt, um die Ladungsträgerlebensdauer zu steuern und dadurch die Schaltzeit zu verringern.

Die Diffusionstiefe der Wannenzone 5 beträgt bei einem praktischen Beispiel 6 µm und jene der ersten und der zweiten Basiszone 4, 6 beträgt 3 µm. Die Diffusionstiefen der Emitterzone 8 und der Sourcezone 7 betragen 1 µm bzw. 0,3 µm. Werden die Diffusionstiefen der jeweiligen Zonen in dieser Weise eingestellt, weist der npn Transistor des Thyristorabschnitts einen erhöhten Stromverstärkungsfaktor auf und die Durchlaßspannung ist reduziert. Was die Breite der Gateelektrodenschicht 10 angeht, so wurde ein Experiment ausgeführt, indem "Lg" zwischen der ersten und der zweiten Basiszone auf 15 µm gesetzt wurde und der Abstand "Lgmin", gemessen am Vorsprung der zweiten Basiszone 6, in dem Bereich von 3-15 µm variiert wurde. Der Abstand zwischen benachbarten ersten Basiszonen 4 beträgt 30 µm, die Breite der Sourcezone 7 beträgt 4 µm und das Zellenrastermaß beträgt 55 µm. Der Abschnitt der Emitterzone 8, der nahe bei der ersten Basiszone 4 liegt, weist unter Berücksichtigung der Stehspannung im wesentlichen dieselbe Diffusionstiefe wie die Sourcezone 7 auf.

Die Betriebsweise des gemäß obiger Beschreibung aufgebauten Thyristors soll nun beschrieben werden. Wenn die Kathodenelektrode 11 an Masse liegt und eine positive Spannung gleich oder größer als ein bestimmter (Schwellen-)Wert an die Gateelektrode 13 angelegt wird, während eine positive Spannung an der Anodenelektrode 12 anliegt, wird eine Inversionsschicht (Teilakkumulationsschicht) unter dem Gateelektrodenschicht 10 gebildet, und der laterale MOSFET wird eingeschaltet. Als Folge davon werden Elektronen anfänglich von der Kathoden elektrode 11 über die Sourcezone 7 und den in der Oberflächenschicht der ersten Basiszone 4 gebildeten Kanal des MOSFETs zur Basisschicht 3 geliefert. Diese Elektronen wirken als Basisstrom für einen pnp Transistor, der aus der p Emitterschicht 1, der n⁺ Pufferschicht 2, der n Basisschicht 3 und der p Basiszone 4 (p⁺ Wannenzone 5) besteht, und Löcher werden von der Emitterschicht 1 injiziert und fließen über die Pufferschicht 2 und die Basisschicht 3 in die erste Basiszone 4. Auf diese Weise arbeitet dieser pnp Transistor in der IGBT-Betriebsart. Da sich die zweite Basiszone 6 in diesem Modus in einem schwimmenden Zustand befindet, steigt ihr Potential aufgrund des Löcherstroms durch die Basisschicht 3 langsam an. Wie sich aus der Querschnittsansicht von Fig. 2 ergibt, wird, wenn der Transistor eingeschaltet ist, das Potential der Emitterzone 8 über den Kanal des MOSFET im wesentlichen gleich demjenigen der Source zone 7 gehalten, weshalb Elektronen nach einer Weile beginnen, gleichförmig von der gesamten Emitterzone 8 in die zweite Basiszone 6 injiziert zu werden. Damit arbeitet ein Thyristorabschnitt, der aus der Emitterschicht 1, der Pufferschicht 2, der Basisschicht 3, der zweiten Basiszone 6 und der Emitterzone 8 besteht, in einer Thyristor-Betriebsart.

Zum Abschalten wird das Potential der Gateelektrodenschicht 10 unter den Schwellenwert des lateralen MOSFETs abgesenkt, um den lateralen MOSFET zu sperren, so daß die Emitterzone 8 elektrisch von der Kathodenelektrode 11 getrennt wird und der Betrieb des Thyristorabschnitts stoppt.

Wenn der Transistor eingeschaltet wird, wird das Potential der Emitterzone 8 über den gerade unterhalb der Gateelektrodenschicht 10 gebildeten Kanal im wesentlichen gleich dem der Kathodenelektrode 11 gehalten. Bei dem Thyristor von Fig. 1 ist sowohl die Oberfläche der zweiten Basiszone 6 als auch die der Emitterzone 8 mit dem Isolierfilm 14 bedeckt, und die zweite Basiszone 6 steht nicht im Kontakt mit der Kathodenelektrode 11. Daher nimmt das Potential der zweiten Basiszone 6 infolge des Löcherstroms durch die Basisschicht 3 allmählich zu, bis Elektronen von der Emitterzone 8 injiziert werden. Auf diese Weise wird der Thyristor bestehend aus der Emitterzone 8, der zweiten Basiszone 6, der Basisschicht 3 und der Emitter schicht 1 eingeschaltet. Somit kann die IGBT-Betriebsart rasch zu der Thyristor-Betriebsart umgeschaltet werden, ohne daß ein Löcherstrom in Z-Richtung in der zweiten Basiszone fließt, wie dies beim herkömmlichen EST der Fall ist. Ferner wird die Durchlaßspannung gesenkt, da die Elektronen gleichförmig von der gesamten Emitterzone 8 injiziert werden.

Beim Abschalten andererseits kann der pn-Übergang zwischen der Emitterzone 8 und der zweiten Basiszone 6 gleichförmig seine Sperrfähigkeit annehmen, wodurch eine Stromlokalisie rung oder -konzentration vermieden werden kann, was eine deutliche Erhöhung des RBSO-Be reichs garantiert. Da ferner eine Vielzahl erster Basiszonen 4 mit in ihren Oberflächenschichten vorhandenen Sourcezonen 7 um die zweite Basiszone 6 herum angeordnet sind, ist das Bauele ment dieses Ausführungsbeispiels frei von Stromkonzentrationen oder -lokalisierung und besitzt eine hohe Durchbruchsfestigkeit.

Die graphische Darstellung von Fig. 3 zeigt die Strom-Spannungs-Kennlinie für den Fall von Lg 15 µm und Lgmin gleich 6 µm. In Fig. 3 ist auf der Abszisse die Durchlaßspannung und auf der Ordinate die Stromdichte aufgetragen. Fig. 3 zeigt außerdem entsprechende Kennlinien zweier Vergleichsbeispiele bei denen die zweite Basiszone 6 und die Emitterzone 8 keine Vorsprünge aufweisen, wie in Fig. 4 gezeigt, bei der es sich um eine Draufsicht auf Diffusionszonen eines Siliziumsubstrats handelt. Bei diesen Vergleichsbeispielen ist Lg = Lgmin. Fig. 6 ist eine Querschnittsansicht längs der Linie C-C in Fig. 4. In Fig. 6 ist die erste Basiszone 4 wie im Fall von Fig. 2(b) um eine relativ große Strecke von der zweiten Basiszone 6 beabstandet.

Bei einem praktischen Beispiel betrug die Durchlaßspannung bei einer Stromdichte von 50 A/cm² 2,0 V wenn Lg 15 µm betrug und keine Vorsprünge vorgesehen waren, wie durch die mittlere Kennlinie in Fig. 3 dargestellt, während die Durchlaßspannung des Bauelements gemäß der Erfindung bei gleicher Stromdichte etwa 1,75 V betrug (linke Kennlinie in Fig. 3), was um 0,25 V geringer ist als beim Vergleichsbeispiel. Dies ist darauf zurückzuführen, daß der Kanal (nachfolgend als Akkumulationsschicht bezeichnet), der an der Oberfläche der Basisschicht 3 gebildet wird, bei dem Bauelement des vorliegenden Ausführungsbeispiels, bei dem die zweiten Basiszonen 6 und die Emitterzonen 8 mit Vorsprüngen versehen sind, verkürzt und sein Wider stand verringert wird. Die gepunktete Kennlinie in Fig. 3 entspricht dem anderen Vergleichsbei spiel ohne Vorsprünge, wo der Abstand Lg zwischen der ersten Basiszone 4 und der zweiten Basiszone 6 gleichförmig auf 6 µm eingestellt wurde. Die Durchlaßspannung bei einer Strom dichte von 50 A/cm² beträgt bei diesem Beispiel nicht weniger als 2,40 V. Diese beruht darauf, daß der Kontakt-FET-Effekt im Gegensatz zum oben beschriebenen ersten Ausführungsbeispiel intensiviert wurde und daher die Lieferung von Elektronen von der Sourcezone 7 zur Basisschicht 3 begrenzt war, was in einer verminderten Löcherinjektion resultierte. Konsequenterweise wurde der Thyristor langsamer eingeschaltet, und die Durchlaßspannung war erhöht.

Fig. 7 ist eine graphische Darstellung der Abhängigkeit der Durchlaßspannung von Lgmin bei einer Stromdichte von 50 A/cm². Auf der Abszisse ist Lgmin, gemessen an den Vorsprüngen, aufgetragen, und auf der Ordinate die Durchlaßspannung. Die Lebensdauer wurde so gesteuert, daß sich ein konstanter Abschaltverlust ergab. Wie in Fig. 7 gezeigt, nahm die Durchlaßspan nung mit einer Abnahme von Lgmin ab und sank auf 1,57 V bei Lgmin = 3 µm. Dies ist darauf zurückzuführen, daß die Lieferung von Elektronen von der Sourcezone 7 gemäß obiger Beschrei bung nicht wesentlich von dem Kontakt-FET-Effekt beschränkt wurde und der Widerstand der Akkumulationsschicht verringert wurde. Die Sättigungsstromdichte, die für Lgmin im Bereich von 6 bis 15 µm gemessen wurde, betrug konstant 200 A/cm², änderte sich innerhalb dieses Bereichs also nicht. Dies beruht darauf, daß die Sättigungsstromdichte vom Volumen des Gateoxidfilms und der Störstellenkonzentration an der Oberfläche der ersten Basiszone 6 eben unterhalb des Gateoxidfilms bestimmt wird. Keine Stromsättigung trat dagegen bei einem Thyristor mit Lgmin = 3 µm auf. Dies liegt daran, daß die ersten und die zweiten Basiszonen 4, 6 in diesem Fall miteinander verbunden oder gekoppelt waren und deshalb Elektronen unabhän gig vom Potential an der Anode davon abgehalten wurden, von der Sourcezone 7 zur Emitter zone 8 geliefert zu werden.

Die gestrichelte Kurve in Fig. 7 zeigt die Abhängigkeit der Durchlaßspannung von Lg, wenn Lg verändert wurde. In diesem Fall steigt die Durchlaßspannung mit abnehmenden Lg aufgrund des oben beschriebenen Kontakt-FET-Effekts an. Bei zunehmendem Lg nimmt der Grad der Abnahme der Durchlaßspannung ab, da der Widerstand der Akkumulationsschicht zunimmt und die Thyristorfläche verringert wird.

Wie aus Fig. 7 entnehmbar, kann ein Thyristor mit ausreichend niedriger Durchlaßspannung dadurch geschaffen werden, daß Lgmin verringert wird, während Lg auf einem gewissen großen Wert gehalten wird, statt einfach Lg zu verringern.

Die Graphik in Fig. 8 zeigt Kompromißkennlinien zwischen der Durchlaßspannung V_on und der Abschaltzeit T_ab des Thyristors, wenn die Ladungsträgerlebensdauer verändert wurde. Auf der Abszisse ist die Durchlaßspannung, gemessen bei einer Stromdichte von 50 A/cm², aufgetragen, während die Abschaltzeit auf der Ordinate aufgetragen ist. Zu Vergleichszwecken zeigt Fig. 8 auch die Kompromißkennlinien der oben erläuterten Vergleichsbeispiele, bei denen die zweiten Basiszonen keine Vorsprünge aufweisen, nämlich des in Fig. 25 gezeigten EST (nachfolgen als EST-1 bezeichnet), des in Fig. 26 gezeigten EST (nachfolgend als EST-2 bezeichnet), des in Fig. 27 gezeigten EST (nachfolgend als EST-3 bezeichnet) und eines IGBT. Bei dem EST-2 und dem EST-3 war die Breite der n Emitterzone 8 auf 20 µm eingestellt.

Wie aus Fig. 8 hervorgeht, besitzt der Thyristor des ersten Ausführungsbeispiels eine sehr viel bessere Kompromißkennlinie als die obigen Vergleichsbeispiele. Von den Vergleichsbeispielen ohne Vorsprünge der zweiten Basiszonen, weist dasjenige mit Lg = 15 µm eine dem EST-3 ähnliche Eigenschaft auf, während die Eigenschaft desjenigen mit Lg = 6 µm aus den oben beschriebenen Gründen schlechter als die des IGBT ist.

Zweites Ausführungsbeispiel

Bei dem zweiten Ausführungsbeispiel erfolgte eine Lebensdauersteuerung durch Implantation von Heliumionen anstelle der Bestrahlung des Bauelements mit einem Elektronenstrahl, wie dies bei dem ersten Ausführungsbeispiel der Fall ist. Die Bestrahlung mit Heliumionen wurde unter den Bedingungen einer Beschleunigungsspannung von 24 MeV und einer Dosismenge von 1 × 10¹¹ bis 1 × 10¹² cm² ausgeführt. Nach der Bestrahlung wurde das Bauelement auf 350-375°C angelassen.

Die Graphik in Fig. 8 zeigt auch die Kompromißkennlinie zwischen der Durchlaßspannung V_on und der Abschaltzeit T_ab des Thyristors mit isoliertem Gate dieses zweiten Ausführungsbeispiels.

Die Bestrahlung mit Heliumionen ist eine Methode zur Erzeugung von Kristallfehlern, die Lebensdauerkiller in lokalen Abschnitten des Bauelements darstellen. Da mit dieser Methode eine optimale Verteilung der Lebensdauerkiller erzielt werden kann und die Lebensdauerkiller nicht in unnötigen Abschnitten auftreten, zeigt der Thyristor des zweiten Ausführungsbeispiels eine noch bessere Kompromißkennlinie als der des ersten Ausführungsbeispiels.

Bei einem anderen Thyristor mit isoliertem Gate wurde die Lebensdauersteuerung durch Bestrah lung mit Protonen ausgeführt. Die Dosismenge war im wesentlichen gleich derjenigen der bei dem zweiten Ausführungsbeispiel verwendeten Heliumionen. Das so hergestellte Bauelement besaß im wesentlichen dieselben Eigenschaften wie das des zweiten Ausführungsbeispiels, bei dem die Lebensdauersteuerung durch Bestrahlung mit Heliumionen erfolgte.

Drittes Ausführungsbeispiel

Fig. 9 ist eine Draufsicht, die jeweilige Diffusionszonen zeigt, welche in der Oberfläche eines Siliziumsubstrats eines Thyristors mit isoliertem Gate gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung ausgebildet sind, wobei wiederum Isolierfilme und Elektroden nicht dargestellt sind. Gemäß Fig. 9 ist ein Muster gebildet, bei dem eine streifenförmige zweite p Basiszone 6 mit Vorsprüngen 6' in einer Oberflächenschicht der n Basisschicht 3 ausgebildet ist und streifenförmige erste p Basiszonen 4 so angeordnet sind, daß sie den Längsseiten der zweiten Basiszone 6 zugewandt sind. Dieses Muster wiederholt sich bei dem Thyristor des vorliegenden Ausführungsbeispiels. Eine streifenförmige n Emitterzone 8 mit Vorsprüngen 8' ist innerhalb jeder der zweiten Basiszonen 6 ausgebildet und eine streifenförmige n Sourcezone 7 ist innerhalb jeder der ersten Basiszonen 4 ausgebildet. Die durch gepunktete Linien angedeutete Fläche in den Sourcezonen 7 stellt eine Kontaktzone einer Kathodenelektrode 11 dar.

Der Querschnitt längs der Linie D-D in Fig. 9 ist identisch mit dem von Fig. 2(a) und derjenige längs der Linie E-E ist identisch mit dem Fig. 2(b).

Der Thyristor des dritten Ausführungsbeispiels unterscheidet sich von denen des ersten und des zweiten Ausführungsbeispiels nur in seinem in der Ebene betrachteten Muster und weist im übrigen im wesentlichen dieselben Betriebs- und andere Eigenschaften wie die vorangegangenen Ausführungsbeispiele auf.

Was die Breite der Gateelektrodenschicht 10 angeht, wurde ein Experiment ausgeführt, indem der Abstand Lg zwischen der ersten und der zweiten Basiszone auf 15 µm gesetzt wurde und der Abstand Lgmin, gemessen an den Vorsprüngen der zweiten Basiszone 6, in einem Bereich von 3 bis 15 µm variiert wurde. Fig. 10 zeigt in einer graphischen Darstellung die Abhängigkeit der Durchlaßspannung V_on von Lgmin bei einer Stromdichte von 50 A/cm². Lgmin ist auf der Abszisse und die Durchlaßspannung auf der Ordinate aufgetragen. Die Ladungsträgerlebensdauer wurde so gesteuert, daß sich ein konstanter Abschaltverlust ergab. Wie in Fig. 10 gezeigt, nimmt die Durchlaßspannung mit abnehmendem Lgmin ab und sinkt auf 1,62 V bei Lgmin = 3 µm. Dies ist darauf zurückzuführen, daß die Lieferung von Elektronen von der Sourcezone 7 von dem Kontakt-EFT-Effekt nicht wesentlich beschränkt wird, wie oben beschrieben, und daß der Widerstand der Akkumulationsschicht geringer ist. Die für Lgmin im Bereich von 6 bis 15 µm gemessene Sättigungsstromdichte betrug konstant 300 A/cm² und änderte sich innerhalb dieses Bereichs nicht. Dies liegt daran, daß der Sättigungsstrom von dem Volumen des Gateoxidfilms und der Störstellenkonzentration an der Oberfläche der ersten Basiszone 4 eben unterhalb des Gateoxidfilms bestimmt wird. Keine Stromsättigung trat jedoch bei dem Thyristor mit Lgmin = 3 µm auf. Dies liegt daran, daß die erste und die zweite Basiszone 4, 6 in diesem Fall miteinander verbunden oder gekoppelt sind und daher Elektronen davon abgehalten werden, von der Sourcezone 7 zur Emitterzone 8 geliefert zu werden, wie dies oben unter Bezugnahme auf das erste Ausführungsbeispiel beschrieben wurde.

Die Graphik von Fig. 10 zeigt auch die Abhängigkeit der Durchlaßspannung V_onvon Lg eines Vergleichsbeispiels, bei dem die p Basiszonen 6 und n Emitterzonen 8 keine Vorsprünge im planaren Muster der Diffusionszonen auf dem Siliziumsubstrat aufwiesen, wie in Fig. 5 gezeigt. In diesem Fall nimmt die Durchlaßspannung wegen des oben beschriebenen Kontakt-FET-Effekts mit abnehmendem Lg zu. Die Rate der Abnahme der Durchlaßspannung nimmt mit zunehmen dem Lg ab, da der Widerstand der Akkumulationsschicht zunimmt und die Thyristorfläche verringert wird.

Wie aus Fig. 10 erkennbar, kann ein Thyristor mit ausreichend niedriger Durchlaßspannung dadurch geschaffen werden, daß Lgmin verringert wird, während Lg auf einem bestimmten großen Wert gehalten wird, statt einfach Lg zu verringern.

Fig. 11 zeigt in einer graphischen Darstellung Kompromißkennlinien zwischen der Durchlaßspan nung V_on und der Abschaltzeit T_ab des Thyristors des dritten Ausführungsbeispiels, bei dem die Ladungsträgerlebensdauer durch Bestrahlung mit einem Elektronenstrahl verändert wurde. Die Abszisse zeigt die Durchlaßspannung gemessen bei einer Stromdichte von 50 A/cm², und die Ordinate zeigt die Abschaltzeit. Zum Vergleich sind die Kompromißkennlinien der Vergleichsbei spiele ohne Vorsprünge der zweiten Basiszonen, die oben erläutert wurden, ebenfalls in Fig. 11 gezeigt.

Man erkennt, daß der Thyristor des dritten Ausführungsbeispiels eine sehr viel bessere Kompro mißkennlinie als das Vergleichsbeispiel (Lg = 15 µm) ohne Vorsprünge der zweiten Basiszonen aufweist. Das Vergleichsbeispiel mit Lg = 6 µm weist aus dem oben beschriebenen Grund eine noch schlechtere Kennlinie auf.

Viertes Ausführungsbeispiel

Während bei den oben beschriebenen Ausführungsbeispielen die n⁺ Pufferschicht 2 zwischen der p Emitterschicht 1 und der n Basisschicht 3 vorgesehen ist, ist die vorliegende Erfindung auch anwendbar auf einen ähnlichen Thyristor ohne n⁺ Pufferschicht 2. Die Fig. 12(a) und 12(b) stellen Querschnittsansichten dar, die einen Teil eines Thyristors mit isoliertem Gate gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung zeigen, der unter Verwendung eines Massivsiliziumwafers (bulk silicon wafer) anstelle eines Epitaxialwafers hergestellt wird. Während der Aufbau auf einer der gegenüberliegenden Hauptflächen der n Basisschicht 3 des Massivsiliziumwafers derselbe ist wie der des zweiten Ausführungsbeispiels von Fig. 3, ist die p Emitterschicht 1 durch Implantation von Borionen und thermische Diffusion direkt auf der anderen Hauptfläche der Basisschicht 3 ausgebildet. Bei einem Beispiel des vorliegenden Ausführungsbeispiels wurde ein Siliciumwafer mit einem spezifischen Widerstand von 60 Ω.cm und einer Dicke von 200 µm verwendet.

Hinsichtlich der Breite der Gateelektrodenschicht 10 wurde ein Experiment ausgeführt, indem der Abstand Lg zwischen den ersten und den zweiten Basiszonen auf 15 µm eingestellt wurde und der Abstand Lgmin, gemessen an den Vorsprüngen der zweiten Basiszone 6, innerhalb eines Bereichs von 3 bis 15 µm variiert wurde. Die Graphik von Fig. 10 zeigt die Abhängigkeit der Durchlaßspannung V_on von Lgmin für den Fall einer Stromdichte von 50 A/cm². Die Ladungsträ gerlebensdauer wurde so gesteuert, daß sich ein konstanter Abschaltverlust ergab.

Auch bei dem vierten Ausführungsbeispiel nimmt die Durchlaßspannung mit einer Abnahme von Lgmin ab und sinkt auf 1,77 V, wenn Lgmin 3 µm beträgt. Die Sättigungsstromdichte, die für Lgmin innerhalb des Bereichs von 6 bis 15 µm gemessen wurde, betrug konstant 200 A/cm² und variierte in diesem Bereich nicht. Es ergab sich indes keine Stromsättigung des Thyristors mit Lgmin = 3 µm. Die Gründe für diese Ergebnisse sind die gleichen, wie sie oben für das erste Ausführungsbeispiel angegeben wurden.

Die Graphik von Fig. 10 zeigt auch die Abhängigkeit der Durchlaßspannung V_onvon Lg in einem Vergleichsbeispiel, bei dem die zweiten p Basiszonen 6 und die n Emitterzonen 8 keine Vor sprünge in dem planaren Muster der Diffusionszonen auf dem Siliziumsubstrat aufwiesen, wie in Fig. 5 gezeigt. In diesem Fall nimmt die Durchlaßspannung mit einer Abnahme von Lg zu. Die Sättigungsstromdichte, die für Lg im Bereich von 6 bis 15 µm gemessen wurde, betrug konstant 200 A/cm² und variierte in diesem Bereich nicht, während bei Lg = 3 µm keine Stromsättigung auftrat.

Fig. 11 zeigt in einer graphischen Darstellung Kompromißkennlinien zwischen der Durchlaßspan nung V_on und der Abschaltzeit T_ab des Thyristors des vierten Ausführungsbeispiels, bei dem die Ladungsträgerlebensdauer durch Bestrahlung mit einem Elektronenstrahl verändert wurde. Die Abszisse zeigt die Durchlaßspannung gemessen bei einer Stromdichte von 50 A/cm², und die Ordinate zeigt die Abschaltzeit. Zum Vergleich sind die Kompromißkennlinien der Vergleichsbei spiele ohne Vorsprünge der zweiten Basiszonen, die oben erläutert wurden, ebenfalls in Fig. 11 gezeigt.

Man erkennt, daß der Thyristor des vierten Ausführungsbeispiels eine sehr viel bessere Kom promißkennlinie als das Vergleichsbeispiel (Lg = 15 µm) ohne Vorsprünge der zweiten Basiszo nen aufweist. Das Vergleichsbeispiel mit Lg = 6 µm weist aus dem oben beschriebenen Grund eine noch schlechtere Kennlinie auf.

Obwohl der Thyristor mit dem Massivsiliciumwafer allgemein eine etwas größere Durchlaßspan nung und eine schlechtere Kompromißkennlinie verglichen mit einem Thyristor mit Epitaxialwafer aufweist, beseitigt die Verwendung des Massivsiliziumwafers die Notwendigkeit des Epitaxial wachstums und ist somit im Hinblick auf Kosten und verringerte Kristallfehler immer noch vorteilhaft. Aufgrund dieser Vorteile kann der Thyristor mit Massivsiliciumwafer abhängig vom Einsatzgebiet und den verlangten Spezifikationen des Bauelements zu bevorzugen sein.

Fünftes Ausführungsbeispiel

Zur Herstellung eines Thyristors mit isoliertem Gate der 600 V-Klasse in gleicher Weise, wie der Thyristor des ersten Ausführungsbeispiels hergestellt wurde, wurden eine 10 µm dicke n Schicht mit einem spezifischen Widerstand von 0,1 Ω.cm zur Schaffung der n⁺ Pufferschicht 2 und eine 55 µm dicke n Schicht mit einem spezifischen Widerstand von 40 Ω.cm zur Schaffung der n Basisschicht 3 epitaxial auf einem p Siliziumsubstrat einer Dicke von 450 µm und einem spezifischen Widerstand von 0,02 Ω.cm aufgewachsen, um ein Epitaxialwafer zu schaffen. Der auf diese Weise hergestellte Thyristor wurde als ein Beispiel eines Bauelements gemäß dem fünften Ausführungsbeispiel verwendet.

Der Thyristor des vorliegenden Ausführungsbeispiels hatte auch dieselben Diffusionstiefen der jeweiligen Zonen wie der des ersten Ausführungsbeispiels. Das heißt, die Diffusionstiefe der p⁺ Wannenzone 5 betrug 6 µm und jene der ersten und der zweiten p Basiszonen 4, 6 betrugen 3 µm. Die Diffusionstiefen der n Emitterzone 8 und der n Sourcezone 7 betrugen 1 µm bzw. 0,3 µm.

Bezüglich der Breite der Gateelektrodenschicht 10 wurde ein Experiment ausgeführt, indem der Abstand Lg zwischen den und den zweiten Basiszonen auf 15 µm gesetzt wurde und der Abstand Lgmin, der an dem Vorsprung der zweiten Basiszone 6 gemessen wurde, in einem Bereich von 3 bis 15 µm variiert wurde.

Die Graphik in Fig. 13 zeigt die Abhängigkeit der Durchlaßspannung V_on von Lgmin für den Fall einer Stromdichte von 100 A/cm². Die Ladungsträgerlebensdauer wurde so gesteuert, daß sich ein konstanter Abschaltverlust ergibt.

Auch bei dem fünften Ausführungsbeispiel nimmt die Durchlaßspannung mit einer Abnahme von Lgmin ab und sinkt auf 1,50 V für Lgmin = 3 µm. Die für Lgmin im Bereich von 6 bis 15 µm gemessene Sättigungsstromdichte betrug konstant 400 A/cm² und änderte sich innerhalb diese Bereichs nicht. Keine Stromsättigung trat dagegen bei einem Thyristor mit Lgmin = 3 µm auf. Die Gründe für diese Ergebnisse sind dieselben wie sie oben für das erste Ausführungsbeispiel angegeben wurden.

Die Graphik von Fig. 1 3 zeigt auch die Abhängigkeit der Durchlaßspannung V_on von Lg in einem Vergleichsbeispiel, bei dem die zweiten Basiszonen 6 und die Emitterzonen 8 keine Vorsprünge in dem planaren Muster der Diffusionszonen auf dem Siliziumsubstrat aufwiesen, wie in Fig. 5 gezeigt. In diesem Fall nimmt die Durchlaßspannung mit Abnahme von Lg zu. Die für Lg im Bereich von 6 bis 1 5 µm gemessene Sättigungsstromdichte betrug konstant 400 A/cm² und änderte sich innerhalb dieses Bereichs nicht, während keine Stromsättigung bei Lg = 3 µm auftrat.

Wie aus der Graphik von Fig. 13 erkennbar, kann ein Thyristor mit ausreichend niedriger Durchlaßspannung dadurch geschaffen werden, daß Lgmin verringert wird, während Lg auf einem bestimmten großen Wert gehalten wird, statt einfach Lg zu verringern.

Sechstes Ausführungsbeispiel

Fig. 15 ist eine Draufsicht, die jeweilige Diffusionszonen zeigt, die in der Oberfläche eines Siliziumsubstrats eines Thyristors mit isoliertem Gate gemäß einem sechsten Ausführungsbeispiel der vorliegenden Erfindung ausgebildet sind, wobei wiederum Isolierfilme und Elektroden nicht dargestellt sind. Obwohl der Thyristor des vorliegenden Ausführungsbeispiels dem des ersten Ausführungsbeispiels darin ähnlich ist, daß hexagonale erste p Basiszonen 4 in einem hexagona len Muster in der Oberflächenschicht der n Basisschicht 3 angeordnet sind, unterscheidet sich der Thyristor dieses Ausführungsbeispiels von dem des ersten Ausführungsbeispiels darin, daß die zweite p Basiszone 6, die in der Mitte des hexagonalen Musters der ersten Basiszonen 4 angeordnet ist, eine hexagonale Form ohne Vorsprünge aufweist und daß die Spitzen der hexagonalen zweiten Basiszone 6 den Seiten der jeweiligen ersten Basiszonen 4 zugewandt sind. Eine allgemein ringförmige n Sourcezone 7 mit sechseckigem Umriß ist innerhalb jeder der ersten Basiszonen 4 ausgebildet, und eine hexagonale n Emitterzone 8 ist innerhalb der zweiten Basiszone 6 ausgebildet. Die durch die gestrichelte Linie in der Sourcezone 7 definierte Fläche stellt einen Kontaktbereich einer Kathodenelektrode 11 dar.

Das Verfahren zur Herstellung des Thyristors des sechsten Ausführungsbeispiels und seine Betriebsweise sind im wesentlichen gleich wie jene des Thyristors des ersten Ausführungsbei spiels und werden daher nicht erläutert.

Beim vorliegenden Ausführungsbeispiel kann der Abstand zwischen der ersten Basiszone 4 und der zweiten Basiszone 6 oder die Breite der Gateelektrodenschicht 10 lokal verringert oder verengt werden, ohne die zweite Basiszone 6 mit Vorsprüngen auszubilden. Das heißt, der Bereich, der dem Kontakt-FET-Effekt unterliegt, wird geometrisch verkleinert, und der Wider stand der Akkumulationsschicht wird verringert, um einen Thyristor mit einer niedrigen Durchlaß spannung und einer guten Kompromißkennlinie zwischen der Durchlaßspannung und der Abschaltzeit zu schaffen.

Die Graphik in Fig. 16 zeigt die Ergebnisse von Messungen des RBSO-Bereichs des Thyristors des sechsten Ausführungsbeispiels sowie des EST-1, des EST-2, des EST-3 und des IGBT als Vergleichsbeispiele. Der RBSO-Bereich wurde bei 125°C mit einer Meßschaltung gemäß Darstellung in Fig. 17 gemessen. In Fig. 16 ist auf der Abszisse die Spannung V_AK zwischen der Anode und der Kathode und auf der Ordinate der Strom I_AK aufgetragen.

Gemäß Darstellung in Fig. 17 wird das zu messende Bauelement 21 über die Parallelschaltung einer 1 mH Drossel 22 und einer Freilaufdiode 23 mit einer Stromquelle 24 verbunden, und das Gate des Bauelements 21 wird über einen Widerstand 25 mit 20 Ω an eine Gatespeisequelle 26 angelegt. Das Bauelement des vorliegenden Ausführungsbeispiels, dessen Meßergebnisse in Fig. 16 gezeigt sind, wurde als Bauelement 600 V-Klasse hergestellt, und die Bauelemente der Vergleichsbeispiele wurden unter Verwendung von Epitaxialwafern gleicher Spezifikation wie dasjenige des Thyristors des oben beschriebenen fünften Ausführungsbeispiels hergestellt. Die n Emitterzone 8 sowohl des EST-2 als auch des EST-3 besaß eine Breite von 20 µm. Alle fünf Bauelemente hatten eine Chipgröße von 1 cm². Die Durchlaßspannung, definiert als Potentialab fall bei einer Stromleitung von 100 A betrug nur 0,82 V für den Thyristor des sechsten Ausfüh rungsbeispiels, aber 1,6 V für den EST-1, 1,7 V für den EST-2, 1,0 V für den EST-3 und 2,3 V für den IGBT.

Wie aus Fig. 16 ersichtlich, hat das Bauelement des sechsten Ausführungsbeispiels der Erfindung eine geringere Durchlaßspannung als die anderen Bauelemente, und der sichere Betriebsbereich ist dreimal so groß wie der des IGBT und zweimal so groß wie der des EST-1 und des EST-3, was bedeutet, daß das vorliegende Bauelement ein hohes Durchbruchswiderstandsvermögen aufweist. Während das vorliegende Bauelement im wesentlichen das gleiche Durchbruchswider standsvermögen wie der EST-2 aufweist, ist es gegenüber dem EST-2 wegen der niedrigeren Durchlaßspannung vorteilhaft. Mit anderen Worten, die Durchlaßspannung kann ohne Beein trächtigung der anderen Eigenschaften verringert werden. Dies beruht darauf, daß bei der Anordnung, bei der die Emitterzone 8 und die Basiszone 6 in polygonaler Form ausgebildet sind und diese Zonen 8, 6 von einer Mehrzahl von Basiszonen 4 umgeben sind keine Stromkonzen tration auftritt.

Zur Schaffung des in Fig. 15 gezeigten Aufbaus können verschiedene andere Muster der ersten und der zweiten Basiszonen als jene des ersten Ausführungsbeispiels von Fig. 1 und des dritten Ausführungsbeispiels von Fig. 9 eingesetzt werden. Beispielsweise können die ersten und die zweiten Basiszonen eine Rechteckform oder eine Kreisform aufweisen, oder die ersten Basiszo nen können in anderer Weise um die zweite Basiszone herum angeordnet sein.

Siebtes Ausführungsbeispiel

Die Graphik von Fig. 18 zeigt den RBSO-Bereich, wie er bei 125°C für Bauelemente der 2500 V-Klasse gemessen wurde, und zwar für eine Thyristor mit isoliertem Gate gemäß einem siebten Ausführungsbeispiel mit dem Aufbau von Fig. 12 und dem Muster von Fig. 15 sowie dem EST-1, dem EST-2, dem EST-3 und IGBT als Vergleichsbeispiele. In der Graphik von Fig. 18 ist auf der Abszisse die Spannung V_AK zwischen Anode und Kathode und auf der Ordinate der Strom I_AK aufgetragen. In diesem Fall betrug die Dicke der Basisschicht 3 440 µm. Die anderen Abmessun gen und anderes waren im wesentlichen gleich jenen des Thyristors des ersten Ausführungsbei spiels. Die Durchlaßspannungen dieser fünf Bauelementarten wurden bei einer Stromdichte von 50 A/cm² gemessen und ergaben sich zu 1,01 V für den Thyristor des vorliegenden Ausfüh rungsbeispiels, 2,0 V für den EST-1, 2,2 V für den EST-2, 1,4 V für den EST-3 und 3,3 V für den IGBT. Wie im Fall der Bauelemente der 600 V-Klasse mit Epitaxialwafern, wie oben beschrieben, zeigen die in Fig. 18 gezeigten Meßergebnisse bezüglich Bauelementen der 2500 V-Klasse mit Massivwafern an, daß der Thyristor des vorliegenden Ausführungsbeispiels der Erfindung, verglichen mit den ESTs und dem IGBT, einen signifikant großen RBSO-Bereich aufweist sowie eine niedrige Durchlaßspannung besitzt. Dies ist darauf zurückzuführen, daß die Stromkonzentration beim Anlegen einer hohen Spannung dadurch vermieden werden kann, daß die Diffusionstiefe der zweiten Basiszone 6 kleiner als die der Wannenzone 5 wird. Ferner liegen sich bei der Anordnung, bei der sechs erste Basiszonen 4 mit an ihrer Oberfläche ausgebildeten Sourcezonen 7 um jede der zweiten Basiszone 6 mit an ihrer Oberfläche ausgebildeter Emitter zone 8 herum angeordnet sind, die ersten und die zweiten Basiszonen 4, 6 über eine vergrößerte Länge gegenüber, was eine Stromkonzentration verhindert.

Somit kann gemäß der vorliegenden Erfindung der RBSO-Bereich vergrößert werden, ohne die Durchlaßspannung zu verringern, und zwar unabhängig von dem spezifischen Widerstand der Basisschicht 3 und dem Stromverstärkungsfaktor des pnp Transistors mit weiter Basis. Anders ausgedrückt, die vorliegende Erfindung eignet sich zur Verringerung der Durchlaßspannung und zur Erhöhung des RBSO-Bereichs unabhängig von der Nennspannung des Bauelements und dem Verfahren zur Herstellung eines Halbleiterkristalls des Substrats des Bauelements.

Achtes Ausführungsbeispiel

Unter Verwendung eines n Siliciumwafers mit einem spezifischen Widerstand von 200 Ω.cm und einer Dicke von 600 µm wurde in gleicher Weise wie bei dem ersten Ausführungsbeispiel ein Thyristor mit isoliertem Gate der 4500 V-Klasse hergestellt. Der so hergestellte Thyristor diente als ein Beispiel eines achten Ausführungsbeispiels der Erfindung.

Der Thyristor des achten Ausführungsbeispiels hatte dieselben Diffusionstiefen der jeweiligen Zonen wie der des ersten Ausführungsbeispiels. Das heißt, die Diffusionstiefe der p⁺ Wannen zone 6 betrug 6 µm und diejenige der ersten und der zweiten p Basiszonen 4, 6 betrug 3 µm. Die Diffusionstiefen der n Emitterzone 8 und der n Sourcezone 7 betrug 1 µm bzw. 0,3 µm.

Hinsichtlich der Breite der Gateelektrodenschicht 10 wurde ein Experiment ausgeführt, indem der Abstand Lg zwischen den ersten und den zweiten Basiszonen auf 15 µm gesetzt wurde und der Abstand Lgmin, gemessen an dem Vorsprung bzw. den Vorsprüngen der zweiten Basiszone 6, in einem Bereich von 3 bis 15 µm variiert wurde.

Die Graphik in Fig. 14 zeigt die Abhängigkeit der Durchlaßspannung V_on von Lgmin bei einer Stromdichte von 15 A/cm². Die Ladungsträgerlebensdauer wurde so gesteuert, daß sich ein konstanter Abschaltverlust einstellte.

Auch bei dem sechsten Ausführungsbeispiel nimmt die Durchlaßspannung mit abnehmenden Lgmin ab und sinkt auf 1,50 V bei Lgmin = 3 µm. Die für Lgmin im Bereich von 6 bis 15 µm gemessene Sättigungsstromdichte beträgt konstant 100 A/cm² und variiert innerhalb dieses Bereiches nicht. Keine Stromsättigung tritt bei dem Thyristor mit Lgmin = 3 µm auf. Die Gründe für diese Ergebnisse sind die gleichen wie die oben für das erste Ausführungsbeispiel angegebe nen.

Die Graphik von Fig. 14 zeigt auch die Abhängigkeit der Durchlaßspannung V_onvon Lg in einem Vergleichsbeispiel, bei dem die zweiten Basiszonen 6 und die Emitterzonen 8 keine Vorsprünge in dem planaren Muster der Diffusionszonen auf dem Siliziumsubstrat aufwiesen, wie in Fig. 5 gezeigt. In diesem Fall nimmt die Durchlaßspannung mit Abnahme von Lg zu. Die für Lg im Bereich von 6 bis 15 µm gemessene Sättigungsstromdichte beträgt konstant 100 A/cm² und ändert sich innerhalb dieses Bereichs nicht, während keine Stromsättigung bei Lgmin = 3 µm auftritt.

Wie aus der Graphik von Fig. 14 erkennbar, kann ein Thyristor mit ausreichend niedriger Durchlaßspannung dadurch geschaffen werden, daß Lgmin verringert wird, während Lg auf einem bestimmten großen Wert gehalten wird, statt einfach Lg zu verringern.

Neuntes Ausführungsbeispiel

Fig. 19 ist eine Schnittansicht eines Teiles eines Thyristors mit isoliertem Gate gemäß einem neunten Ausführungsbeispiel der vorliegenden Erfindung. Der Thyristor hat zur Unterscheidung seiner Wirkungen das planare Muster mit hexagonaler Anordnung von Fig. 4. Dieses Ausfüh rungsbeispiel unterscheidet sich von dem in Fig. 2(b) gezeigtem ersten Ausführungsbeispiel darin, daß die Dicke des Gateoxidfilms 9 von einem Abschnitt zum anderen variiert. In Fig. 19 weist der Gateoxidfilm 9, der oberhalb der ersten Basiszone 4 liegt, dieselbe Dicke wie der des ersten Ausführungsbeispiels von Fig. 2 auf, nämlich 0,07 µm, während der Gateoxidfilm 9a, der über der zweiten Basiszone 6 und der Basisschicht 3 liegt, eine verringerte Dicke aufweist (bei diesem Ausführungsbeispiel 0,05 µm).

Bei dem Thyristor des neunten Ausführungsbeispiels sind der Widerstand der Inversionsschicht, die in der Oberflächenschicht der zweiten Basiszone 6 auftritt, und der Widerstand der Akkumu lationsschicht, die in der Oberflächenschicht der Basisschicht 3 auftritt, verringert, weshalb mehr Elektronen von der Sourcezone 7 zur Emitterzone 8 geliefert werden, was die Anzahl von Elektronen erhöht, die von der Emitterzone 8 injiziert werden, und damit die Durchlaßspannung verringert.

Unter Verwendung von Epitaxialwafern wurden fünf Bauelemente der 600 V-Klasse als Muster hergestellt, nämlich der Thyristor des neunten Ausführungsbeispiels mit dem Aufbau von Fig. 19 und dem Muster von Fig. 4, der EST-1, der EST-2, der EST-3 und der IGBT. Die Breite der Sourcezone 7 betrug 4 µm, und die Breite der Emitterzone 8 des EST-2 und des EST-3 betrug 20 µm. Alle fünf Bauelemente hatten eine Chipgröße von 1 cm². Die Durchlaßspannung, definiert als der Potentialabfall bei einer Stromdichte von 100 A/cm², betrug 0,8 V für den Thyristor des neunten Ausführungsbeispiels, 1,6 V für den EST-1, 1,7 V für den EST-2, 1,0 V für den EST-3 und 2,3 V für den IGBT.

Die Graphik in Fig. 22 zeigt die Kompromißkennlinien zwischen der Durchlaßspannung V_on und der Abschaltzeit T_ab für die fünf Bauelemente. Die Durchlaßspannung ist auf der Abszisse aufgetragen, und die Ordinate zeigt die Abschaltzeit, gemessen bei 125°C. Wie aus Fig. 22 hervorgeht, zeigt das Bauelement des zehnten Ausführungsbeispiels eine bessere Kompromiß kennlinie als die ESTs und der IGBT. Somit zeigt sich bei einem Hochspannungsthyristor mit isoliertem Gate, für den ein Massivsiliciumwafer verwendet wird, eine ähnliche Wirkung für denjenigen mit einem Epitaxialwafer.

Elftes Ausführungsbeispiel

Fig. 23 zeigt den Querschnitt eines Teiles eines Thyristors mit isoliertem Gate gemäß einem elften Ausführungsbeispiel der Erfindung. Dieser Thyristor hat zur Unterscheidung seiner Wirkungen das planare Muster mit der hexagonalen Anordnung gemäß Fig. 4. Dieses elfte Ausführungsbeispiel unterscheidet sich von dem in Fig. 2(b) gezeigten ersten Ausführungsbei spiel darin, daß die Breite des freiliegenden Abschnitts der zweiten Basiszone 6 zwischen der Basisschicht 3 und der Emitterzone 8 kleiner ist als die Breite des freiliegenden Abschnitts der ersten Basiszone 4 zwischen der Basisschicht 3 und der Sourcezone 7. Genauer gesagt, die Breite des freiliegenden Abschnitts der ersten Basiszone 4 beträgt etwa 2 µm, während die Breite des freiliegenden Abschnitts der zweiten Basiszone 6 etwa 1 µm beträgt.

Bei dem Thyristor des elften Ausführungsbeispiels ist der Widerstand der Inversionsschicht, die in der Oberflächenschicht der zweiten Basiszone 6 auftritt, verringert, weshalb mehr Elektronen von der Sourcezone 7 zur Emitterzone 8 geliefert werden, was zu einer erhöhten Anzahl von Elektronen führt, die von der Emitterzone 8 injiziert werden, und damit zu einer verringerten Durchlaßspannung.

Ein Muster des Thyristors des elften Ausführungsbeispiels mit dem Aufbau von Fig. 23 und dem Muster von Fig. 4 wurde unter Verwendung eines Epitaxialwafers wie bei dem oben beschriebe nen Bauelement der 600 V-Klasse hergestellt. Die Breite der Sourcezone 7 betrug 4 µm und die Chipgröße 1 cm². Die Durchlaßspannung, definiert als der Potentialabfall bei einer Stromdichte von 100 A/cm² bei 25°C betrug 0,9 V.

Die Graphik in Fig. 20 zeigt auch die Kompromißkennlinie zwischen der Durchlaßspannung V_on und der Abschaltzeit T_ab des Thyristors des elften Ausführungsbeispiels. Die Abschaltzeit wurde bei 125°C gemessen. Wie aus Fig. 20 hervorgeht, zeigt das Bauelement des elften Ausfüh rungsbeispiels eine bessere Kompromißkennlinie als die ESTs und der IGBT.

Zwölftes Ausführungsbeispiel

Fig. 24 zeigt eine Querschnittsansicht eines Teiles eines Thyristors mit isoliertem Gate gemäß einem zwölften Ausführungsbeispiel der vorliegenden Erfindung. Dieses Ausführungsbeispiel unterscheidet sich von dem elften Ausführungsbeispiel nach Fig. 23 dadurch, daß ein Massiv wafer mit einem spezifischen Widerstand von 150 Ω.cm und einer Dicke von 440 µm anstelle eines Epitaxialwafers verwendet wurde. Wie bei dem elften Ausführungsbeispiel ist die Breite des freiliegenden Abschnitts der zweiten Basiszone 6 zwischen der Basisschicht 3 und der Emitterzone 8 kleiner als die Breite des freiliegenden Abschnitts der ersten Basiszone 4 zwischen der Basisschicht 3 und der Sourcezone 7.

Ein Muster des Thyristors des zwölften Ausführungsbeispiels mit dem Aufbau von Fig. 24 und dem Muster von Fig. 4 wurde unter Verwendung eines Massivwafers wie bei dem Bauelement der oben beschriebenen 2500 V-Klasse hergestellt. Die Breite der Sourcezone 7 betrug 4 µm und die Chipgröße 1 cm². Die Durchlaßspannung, definiert als der Spannungsabfall bei einer Stromdichte von 25 A/cm² bei 25°C betrug 1,1 V.

Der Thyristor des zwölften Ausführungsbeispiels besitzt im wesentlichen die gleichen Kompro mißkennlinien zwischen der Durchlaßspannung und Abschaltzeit wie der Thyristor des zehnten Ausführungsbeispiels und eine bessere Kompromißkennlinie als die ESTs und der IGBT. Dies zeigt, daß ein Hochspannungsthyristor mit isoliertem Gate, für den ein Massivsiliciumwafer verwendet wird, eine ähnliche Wirkung wie ein unter Verwendung eines Epitaxialwafers hergestellter Thyristor aufweist.

Einige Merkmale der oben beschriebenen Thyristoren gemäß der Erfindung können zum Erhalt der jeweiligen Wirkungen der Merkmale kombiniert werden, um so einen Thyristor mit ausgezeichne ten Eigenschaften zu schaffen.

Der herkömmliche EST wird von dem IGBT-Modus zu dem Thyristor-Modus, in welchem der Thyristor verriegelt ist, unter Verwendung des Potentialabfalls umgeschaltet, der von dem in Z-Rich tung fließenden Strom hervorgerufen wird. Gemäß der vorliegenden Erfindung ist dagegen die Oberfläche der zweiten Basisschicht des zweiten Leitungstyps mit dem Isolierfilm bedeckt, und ein Anstieg des Potentials dieser zweiten Basisschicht infolge des Löcherstroms wird zum Schalten des Bauelements in den Thyristor-Modus genutzt und dazu, die Sperrfähigkeit des pn-Über gangs beim Abschalten gleichmäßig wiederherzustellen, wodurch der steuerbare Strom erhöht wird. Ferner enthält die Basisschicht des ersten Leitungstyps einen lokal verengten Abschnitt zwischen der ersten und der zweiten Basiszone des zweiten Leitungstyps, wodurch die effektive Kanallänge verringert werden kann und der Kontakt-FET-Effekt beschränkt wird, was zu einer geringeren Durchlaßspannung führt.

Bei einer bevorzugten Ausführungsform der Erfindung ist die Dicke des Gateisolierfilms auf der zweiten Basiszone des zweiten Leitungstyps und der Basisschicht des ersten Leitungstyps kleiner als diejenige des Gateisolierfilms auf der ersten Basiszone des zweiten Leitungstyps. Bei einer anderen bevorzugten Ausführungsform der Erfindung ist die Breite des freiliegenden Abschnitts der zweiten Basiszone des zweiten Leitungstyps zwischen der Basisschicht des ersten Leitungs typs und der Emitterzone des ersten Leitungstyps kleiner oder schmäler als der freiliegende Abschnitt der ersten Basiszone des zweiten Leitungstyps zwischen der Basisschicht des ersten Leitungstyps und der Sourcezone des ersten Leitungstyps. Bei diesen Anordnungen können der Widerstand der Inversionsschicht, die an der Oberfläche der zweiten Basiszone des zweiten Leitungstyps auftritt, und derjenige der Akkumulationsschicht, die in der Oberflächenschicht der Basisschicht des ersten Leitungstyps beim Anlegen einer Spannung an die Gateelektrode auftritt, verringert werden, was zu einer Verringerung der Durchlaßspannung führt.

Somit schafft die vorliegende Erfindung einen spannungsgesteuerten Thyristor mit isoliertem Gate, der eine bessere Kompromißkennlinie zwischen der Durchlaßspannung und der Abschalt zeit sowie einen größeren RBSO-Bereich aufweist als herkömmliche ESTs und der IGBT, und zwar über einen weiten Stehspannungsbereich von 600 V bis 2500 V.

Die vorliegende Erfindung verbessert nicht nur die Eigenschaften des Bauelements selbst, sondern trägt auch erheblich zur Verringerung der Schaltverluste in einem Leistungsschaltgerät bei, das solche Bauelemente verwendet.

Claims

1. Thyristor mit isoliertem Gate, umfassend
eine Basisschicht (3) eines ersten Leitungstyps mit hohem spezifischen Widerstand,
erste und zweite Basiszonen (4, 6) eines zweiten Leitungstyps, die in ausgewählten Bereichen einer Oberflächenschicht einer ersten Hauptfläche der Basisschicht (3) ausgebildet sind,
eine Wannenzone (5) des ersten Leitungstyps, die unter der ersten Basiszone ausgebil det und mit dieser verbunden ist,
eine in einem ausgewählten Bereich einer Oberflächenschicht der ersten Basiszone (4) ausgebildete Sourcezone (7) des ersten Leitungstyps,
eine in einem ausgewählten Bereich einer Oberflächenschicht der zweiten Basiszone (6) ausgebildete Emitterzone (8) des ersten Leitungstyps,
eine Gateelektrodenschicht (10), die auf einem Gateisolierfilm (9) über einer Oberfläche der ersten Basiszone (4), einem freiliegenden Abschnitt der Basisschicht (3) und einer Oberfläche der zweiten Basiszone (6) ausgebildet ist, wobei diese Oberflächen und der freiliegende Abschnitt zwischen der Sourcezone (7) und der Emitterzone (8) liegen,
eine erste Hauptelektrode (11), die einen freiliegenden Abschnitt sowohl der ersten Basiszone (4) als auch der Sourcezone (7) kontaktiert,
eine Emitterschicht (1) des zweiten Leitungstyps, die auf einer zweiten Hauptfläche der Basisschicht (3) ausgebildet ist,
eine zweite Hauptelektrode (12), die die Emitterschicht (1) kontaktiert,
eine Gateelektrode (13), die die Gateelektrodenschicht (10) kontaktiert, und
einen Isolierfilm (19), der vollständige Bereiche von Oberflächen der zweiten Basiszone (6) und der Emitterzone (8) bedeckt,
wobei die Basisschicht (3) einen lokal verengten Abschnitt aufweist, der zwischen der ersten und der zweiten Basiszone (4, 6) liegt.

2. Thyristor mit isoliertem Gate, umfassend
eine Basisschicht (3) eines ersten Leitungstyps mit hohem spezifischen Widerstand,
erste und zweite Basiszonen (4, 6) eines zweiten Leitungstyps, die in ausgewählten Bereichen einer Oberflächenschicht einer ersten Hauptfläche der Basisschicht (3) ausgebildet sind,
eine Wannenzone (5) des ersten Leitungstyps, die unter der ersten Basiszone ausgebil det und mit dieser verbunden ist,
eine in einem ausgewählten Bereich einer Oberflächenschicht der ersten Basiszone (4) ausgebildete Sourcezone (7) des ersten Leitungstyps,
eine in einem ausgewählten Bereich einer Oberflächenschicht der zweiten Basiszone (6) ausgebildete Emitterzone (8) des ersten Leitungstyps,
eine Gateelektrodenschicht (10), die auf einem Gateisolierfilm (9) über einer Oberfläche der ersten Basiszone (4), einem freiliegenden Abschnitt der Basisschicht (3) und einer Oberfläche der zweiten Basiszone (6) ausgebildet ist, wobei diese Oberflächen und der freiliegende Abschnitt zwischen der Sourcezone (7) und der Emitterzone (8) liegen,
eine erste Hauptelektrode (11), die einen freiliegenden Abschnitt sowohl der ersten Basiszone (4) als auch der Sourcezone (7) kontaktiert,
eine Emitterschicht (1) des zweiten Leitungstyps, die auf einer zweiten Hauptfläche der Basisschicht (3) ausgebildet ist,
eine zweite Hauptelektrode (12), die die Emitterschicht (1) kontaktiert,
eine Gateelektrode (13), die die Gateelektrodenschicht (10) kontaktiert, und
einen Isolierfilm (19), der vollständige Bereiche von Oberflächen der zweiten Basiszone (6) und der Emitterzone (8) bedeckt,
wobei der Gateisolierfilm (9) einen ersten auf der zweiten Basiszone (6) und der Basis schicht (3) liegenden Abschnitt (9a) und einen zweiten auf der ersten Basiszone (4) liegenden Abschnitt aufweist, von denen der erste Abschnitt eine geringere Dicke als der zweite Abschnitt aufweist.

3. Thyristor mit isoliertem Gate, umfassend
eine Basisschicht (3) eines ersten Leitungstyps mit hohem spezifischen Widerstand,
erste und zweite Basiszonen (4, 6) eines zweiten Leitungstyps, die in ausgewählten Bereichen einer Oberflächenschicht einer ersten Hauptfläche der Basisschicht (3) ausgebildet sind,
eine Wannenzone (5) des ersten Leitungstyps, die unter der ersten Basiszone ausgebil det und mit dieser verbunden ist,
eine in einem ausgewählten Bereich einer Oberflächenschicht der ersten Basiszone (4) ausgebildete Sourcezone (7) des ersten Leitungstyps,
eine in einem ausgewählten Bereich einer Oberflächenschicht der zweiten Basiszone (6) ausgebildete Emitterzone (8) des ersten Leitungstyps,
eine Gateelektrodenschicht (10), die auf einem Gateisolierfilm (9) über einer Oberfläche der ersten Basiszone (4), einem freiliegenden Abschnitt der Basisschicht (3) und einer Oberfläche der zweiten Basiszone (6) ausgebildet ist, wobei diese Oberflächen und der freiliegende Abschnitt zwischen der Sourcezone (7) und der Emitterzone (8) liegen,
eine erste Hauptelektrode (11), die einen freiliegenden Abschnitt sowohl der ersten Basiszone (4) als auch der Sourcezone (7) kontaktiert,
eine Emitterschicht (1) des zweiten Leitungstyps, die auf einer zweiten Hauptfläche der Basisschicht (3) ausgebildet ist,
eine zweite Hauptelektrode (12), die die Emitterschicht (1) kontaktiert,
eine Gateelektrode (13), die die Gateelektrodenschicht (10) kontaktiert, und
einen Isolierfilm (19), der vollständige Bereiche von Oberflächen der zweiten Basiszone (6) und der Emitterzone (8) bedeckt,
wobei die zweite Basiszone (6) einen freiliegenden Abschnitt zwischen der Basisschicht (3) und der Emitterzone (8) mit einer ersten Breite aufweist und die erste Basiszone (4) einen freiliegenden Abschnitt zwischen der Basisschicht (3) und der Sourcezone (7) mit einer zweiten Breite aufweist, die größer als die erste Breite ist.

4. Thyristor nach Anspruch 2 oder 3, bei dem die Basisschicht (3) einen lokal verengten Abschnitt zwischen der ersten und der zweiten Basiszone (4, 6) aufweist.

5. Thyristor nach Anspruch 1 oder 3, bei dem der Gateisolierfilm einen auf der zweiten Basiszone (6) und der Basisschicht (3) liegenden ersten Abschnitt (9a) und einen auf der ersten Basiszone (4) liegenden zweiten Abschnitt (9) aufweist, von denen der erste Abschnitt eine geringere Dicke als der zweite Abschnitt aufweist.

6. Thyristor nach Anspruch 1 oder 2, bei dem die zweite Basiszone (6) einen freiliegen den Abschnitt zwischen der Basisschicht (3) und der Emitterzone (8) mit einer ersten Breite aufweist und die erste Basiszone (4) einen freiliegenden Abschnitt zwischen der Basisschicht (3) und der Sourcezone (7) mit einer zweiten Breite aufweist, die größer als die erste Breite ist.

7. Thyristor nach einem der Ansprüche 1 bis 6, bei dem die erste Basiszone (4), die zweite Basiszone (6), die Emitterzone (8) und/oder die Sourcezone (7) eine polygonale Form, eine Kreisform oder eine elliptische Form aufweist.

8. Thyristor nach einem der Ansprüche 1 bis 7, bei dem die erste Basiszone (4) und die in deren Oberflächenschicht ausgebildete Sourcezone (7) so ausgebildet sind, daß sie die zweite Basiszone (6) umgeben.

9. Thyristor nach einem der Ansprüche 1 bis 7, bei dem mehrere der ersten Basiszonen (4) und mehrere in deren Oberflächenschichten ausgebildete Sourcezonen (7) so ausgebildet sind, daß sie die zweite Basiszone (6) umgeben.

10. Thyristor nach Anspruch 9, bei dem die erste Basiszonen (4), die zweite Basiszone (6), die Emitterzone (8) und die Sourcezonen (7) je eine polygonale Form aufweisen und jede Spitze der zweiten Basiszone (6) und der Emitterzone (8) einer Seite einer entsprechenden der ersten Basiszonen (4) und einer Seite einer entsprechenden der Sourcezonen (7) zugewandt ist.

11. Thyristor nach Anspruch 9 oder 10, bei dem die Gateelektrodenschicht (10) im wesentlichen ringförmig so ausgebildet ist, daß sie den Gateisolierfilm (9) auf der zweiten Basiszone (6) umgibt, und das die erste Hauptelektrode (11) auf der der Gateelektrodenschicht gegenüberliegenden Seite angeordnet ist, wobei ein Isolierfilm zwischen der ersten Hauptelek trode und der Gateelektrodenschicht ausgebildet ist.

12. Thyristor nach Anspruch 11, bei dem ein Kontaktabschnitt zwischen der ersten Hauptelektrode (11) und der ersten Basiszone (4) sowie der Sourcezone (7) eine polygonale Form, eine Kreisform oder eine elliptische Form aufweist.

13. Thyristor nach Anspruch 12, bei dem die Emitterzone (8) eine Diffusionstiefe auf weist, die größer als die der Sourcezone (7) ist.

14. Thyristor nach Anspruch 13, ferner umfassend eine zweite Wannenzone des zwei ten Leitungstyps, die unter der zweiten Basiszone (6) ausgebildet und mit dieser verbunden ist, wobei die zweite Wannenzone dieselbe Diffusionstiefe wie die erste Wannenzone (5) aufweist.

15. Thyristor nach Anspruch 14, bei dem Lebensdauerkiller in lokalen Abschnitten des Thyristors vorhanden sind.