DE19712566A1

DE19712566A1 - Isolierschichtthyristor

Info

Publication number: DE19712566A1
Application number: DE19712566A
Authority: DE
Inventors: Noriyuki Iwamuro
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1996-03-25
Filing date: 1997-03-25
Publication date: 1997-10-30
Also published as: JPH09260637A; US5936267A; JP3214343B2

Description

Die vorliegende Erfindung betrifft einen Isolierschichtthyri stor (einen Thyristor mit isoliertem Gate), der als Leistungs schaltvorrichtung verwendet wird.

Thyristoren wurden als Geräte eingesetzt, die für Starkstrom anwendungen unverzichtbar geworden sind, infolge der Eigen schaften in bezug auf eine niedrige Einschaltspannung der Thy ristoren. Heutzutage werden GTO-Thyristoren (Gate-Abschalt transistoren) häufig als Geräte im Hochspannungs- und Hoch strombereich verwendet. Allerdings wird deutlich, daß der GTO-Thyristor in der Hinsicht nachteilig ist, daß er (1) das Ausschalten eines hohen Gate-Stroms erfordert, also die Be reitstellung einer kleinen Ausschaltverstärkung, und daß er (2) eine große Dämpferschaltung erfordert, um sicher abge schaltet zu werden. Da der GTO-Thyristor keine Stromsätti gungseigenschaften in bezug auf seine Strom- und Spannungs eigenschaften zeigt, müssen passive Bauteile wie beispiels weise eine Sicherung angeschlossen werden, als Schutz gegen Leitungskurzschlüsse, was zu einer erheblichen Einschränkung in bezug auf Systemminiaturisierung und Kostenverringerung führt. Der MOS-gesteuerte Thyristor (MCT) als spannungsgesteu erter Thyristor, wie er in IEEE IEDM Tech. Dig. 1984, S. 282 von V. A. K. Temple beschrieben wurde, wurde bezüglich seiner Eigenschaften untersucht, und in verschiedenen Labors und Instituten der Welt seitdem verbessert, da der MCT, der span nungsgetrieben ist, eine außergewöhnlich einfache Gate-Schal tung benötigt, und niedrige Einschaltspannungseigenschaften zeigt, verglichen mit dem GTO-Thyristor. Ebenso wie der GTO-Thyristor weist der MCT allerdings keine Stromsättigungseigen schaften auf, und erfordert daher passive Bauteile wie bei spielsweise eine Sicherung im praktischen Einsatz.

Doktor Pattanayak et al. haben in dem US-Patent Nr. 4 847 671 (11. Juli 1989) beschrieben, daß ein emittergeschalteter Thy ristor (EST) Stromsättigungseigenschaften zeigt. M. S. Shekar et al. zeigten in IEEE Electron Device Lett., Bd. 12 (1991), S. 387, daß ein Doppelkanalemitter-geschalteter Thyristor (EST) Stromsättigungseigenschaften bis in den Hochspannungs bereich zeigt, und zwar durch tatsächliche Messungen. Weiter hin beschrieben der Erfinder et al. die Untersuchungsergebnis se in bezug auf den FBSOA (sicherer Betriebsbereich in bezug auf die Vorwärtsvorspannung) und RBSOA (sicherer Betriebs bereich in bezug auf Gegenvorspannung) des EST in Proc. IEEE ISPSD, 1993, S. 71 und in Proc. IEEE ISPSD, 1994, S. 195, und eröffneten zuerst den Weg für eine Geräteentwicklung in bezug auf einen sicheren Betriebsbereich in bezug auf die Lastkurz schlußzeit bei spannungsgetriebenen Thyristoren. Fig. 11 zeigt den Geräteaufbau des EST.

Wie in dieser Figur gezeigt, weist das Gerät einen ersten p-Basisbereich 4 auf, einen p⁺-Grabenbereich 5 mit hoher Dif fusionstiefe, der einen Teil des ersten p-Basisbereichs 4 einnimmt, und einen zweiten p-Basisbereich 6, der auf der Oberflächenschicht einer n-Basisschicht 3 vorgesehen ist, die über eine n-Pufferschicht 2 auf einer p-Emitterschicht 1 angeordnet ist, einen n-Source-Bereich 7, der auf der Ober flächenschicht des ersten p-Basisbereichs 4 angeordnet ist, und einen n-Emitterbereich 8, der sich auf der Oberflächen schicht des zweiten p-Basisbereichs 6 befindet. Eine Gate-Elektrode 10 ist über einem Gate-Oxidfilm 9 vorgesehen, der sich von dem Abschnitt des ersten p-Basisabschnitts 4, der sandwichartig zwischen dem n-Source-Bereich 7 und dem frei liegenden Teil der n-Basisschicht 3 angeordnet ist, bis zum Abschnitt des zweiten p-Basisabschnitts 6 erstreckt, der sand wichartig zwischen dem n-Emitterbereich 8 und dem freiliegen den Teil der n-Basisschicht 3 angeordnet ist. Die Länge jedes Bereichs in der Z-Richtung ist allerdings begrenzt, und der erste p-Basisbereich 4 und der zweite p-Basisbereich 6 sind außen verbunden, und der p⁺-Grabenbereich 5 ist in Form des Buchstabens L außen angeordnet. Eine Kathodenelektrode 11, die in Kontakt mit der Oberfläche des p⁺-Grabenbereichs 5 steht, steht ebenfalls in Kontakt mit der Oberfläche des n-Source-Bereichs 7. Andererseits ist eine Anodenelektrode 12 auf der gesamten rückwärtigen Stirnfläche der p-Emitterschicht 1 angeordnet.

Wenn eine positive Spannung an die Gate-Elektrode 10 angelegt ist, wobei die Kathodenelektrode 11 mit Masse verbunden ist, und eine positive Spannung an die Anodenelektrode 12 angelegt wird, wird eine Inversionsschicht (Teilansammlungsschicht) unterhalb des Gate-Oxidfilms 9 ausgebildet, und wird der late rale MOSFET eingeschaltet, wodurch zuerst Elektronen von der Kathodenelektrode 11 über den n-Source-Bereich 7 über die In versionsschicht (Kanal) der Oberflächenschicht des ersten p-Basisbereichs 4 gelangen, und der n-Basisschicht 3 zugeführt werden. Die Elektroden dienen als Basisstrom eines pnp-Tran sistors, der aus der p-Emitterschicht 1, der n-Pufferschicht 2 und der n-Basisschicht 3 besteht, und dem ersten und zweiten p-Basisbereich 4 bzw. 6, sowie dem p⁺-Grabenbereich 5, wo durch der pnp-Transistor arbeitet. Dann werden Löcher von der p-Emitterschicht 1 ausgesandt, und fließen durch die n-Puf ferschicht 2 und die n-Basisschicht 3 in den ersten p-Basis bereich 4; einige der Löcher fließen auch in den zweiten p-Basisbereich 6. Die Löcher fließen in der Z-Richtung unter halb des n-Emitterbereichs 8 in die Kathodenelektrode 11 (IGBT-Betriebsart). Wenn der Strom noch weiter ansteigt, wird der pn-Übergang zwischen dem n-Emitterbereich 8 und dem zwei ten p-Basisbereich 6 in Vorwärts- oder Durchlaßrichtung vor gespannt, und tritt ein Latch-up eines Thyristorabschnitts auf, der aus der p-Emitterschicht 1, der n-Pufferschicht 2 und der n-Basisschicht 3, dem zweiten p-Basisbereich 6 und dem n-Emitterbereich 8 besteht. (Dieser Betrieb wird als Thy ristorbetriebsart bezeichnet.) Um den EST auszuschalten wird das Potential der Gate-Elektrode 10 auf den Schwellenwert des lateralen MOSFET oder darunter abgesenkt, und wird der MOSFET ausgeschaltet, wodurch der n-Emitter 8 in bezug auf sein Potential von der Kathodenelektrode 11 isoliert wird, und der Thyristorbetrieb aufhört.

Die Fig. 12 und 13 sind Schnittansichten verbesserter ESTs, die in den US-Patenten Nr. 5 317 171 (31. Mai 1994) und 5 310 222 (7. Juni 1994) gemäß der Erfindung von M. S. Shekar et al. beschrieben sind. Insbesondere ist der verbesserte EST in Fig. 13 dazu gedacht, eine niedrigere Einschaltzustands spannung zu erzielen, anders als der in Fig. 11 gezeigte EST.

Fig. 14 ist eine Schnittansicht eines FET-gesteuerten Thyri stors, der in dem US-Patent Nr. 4 502 070 (26. Februar 1985) beschrieben wurde und auf der Erfindung von Leipold et al. beruht, und sich dadurch auszeichnet, daß keine Elektrode in Kontakt mit der Oberseite eines zweiten p-Basisbereichs 6 steht.

Wie aus der voranstehenden Beschreibung deutlich wird, verwen det der in Fig. 11 gezeigte EST Löcher, die durch den zweiten p-Basisbereich 6 in Z-Richtung fließen, dazu, den pn-Übergang zwischen dem zweiten p-Basisbereich 6 und dem n-Emitterbereich 8 in Vorwärtsrichtung vorzuspannen, so daß das Ausmaß der Vor wärtsvorspannung abnimmt, bei Annäherung an den Kontaktab schnitt zwischen der Kathodenelektrode 11 und dem zweiten p-Basisbereich 6. Dies bedeutet, daß das Ausmaß der Zufuhr be züglich der Elektroden von dem n-Emitterbereich 8 entlang der Z-Richtung in dem pn-Übergang nicht gleichmäßig verläuft. Wenn der EST aus einem derartigen Zustand eingeschaltet wird, stellt sich zuerst der Übergang nahe dem Kontaktabschnitt mit der Kathodenelektrode 11, der geringfügig vorgespannt ist, zuerst wieder ein, und stellen sich die Abschnitte, die von dem Kontaktabschnitt mit der Kathodenelektrode 11 entfernt angeordnet sind, nicht so einfach wieder ein. Daher tritt ein fach eine Stromkonzentration zum Ausschaltzeitpunkt auf, und verringert sich das Ausmaß der Zerstörungsfestigkeit zum Zeit punkt des Ausschaltens.

Die Vorrichtung gemäß Fig. 12 unterscheidet sich von dem EST in Fig. 11 nicht in bezug auf das Betriebsverhalten; eine Kathodenelektrode 11 verläuft in Y-Richtung und gelangt in direkten Kontakt mit der Oberfläche eines zweiten p-Basis bereichs 6, so daß man eine schnelle Ausschaltgeschwindig keit erzielt, und infolge der Tatsache, daß ein Löcherstrom in der Z-Richtung nicht verwendet wird, wird ein gleichför miger Betrieb erzielt. Wenn jedoch ein pn-Übergang zwischen einem n-Emitterbereich 8 und dem zweiten p-Basisbereich 6 während des Betriebs des Thyristors eingeschaltet wird, dann tritt eine ungleichmäßige Zufuhr von Minoritätsträgern in Horizontalrichtung (Y-Richtung) auf, und tritt die erwartete Absenkung der Einschaltspannung nicht auf. Um diese Schwie rigkeit zu lösen, beispielsweise durch Verringerung der Ver unreinigungskonzentration des zweiten p-Basisbereichs 6, und Erhöhung von dessen Widerstand, wird eine Verarmungsschicht in dem n-Emitterbereich 8 zum Vorwärtsspannungsfestigkeits zeitraum erzeugt, und kann man keine ausreichende Spannungs festigkeit erzielen.

Die in Fig. 13 dargestellte Vorrichtung ist so aufgebaut, daß ein n-Emitterbereich 8 von einem zweiten p-Basisbereich 6 ausgeht, um die Einschaltspannung weiter zu verringern; diese Anordnung ist insoweit nachteilig, daß sie nicht eine Spannungsfestigkeit in Vorwärtsrichtung zur Verfügung stellt.

Bei der in Fig. 14 dargestellten Vorrichtung sind ein n-Emit terbereich 8 und ein zweiter p-Basisbereich 6 vollständig von einer Kathodenelektrode 11 getrennt, wodurch das Auftre ten eines ungleichmäßigen Thyristorbetriebs verhindert wird. Da jedoch einige der Elektronen, die von einem n-Source-Be reich 7 in der Thyristorbetriebsart geliefert werden, nicht zu einem n-Emitterbereich 8 geschickt werden, und in eine n-Basisschicht 3 fließen, ist die Vorrichtung insoweit nach teilig, daß die Einschaltspannung des Thyristors hoch wird.

Ein Vorteil der Erfindung besteht daher in der Bereitstel lung eines Isolierschichtthyristors mit einem Aufbau, bei welchem gleichförmig ein pn-Übergang zum Ausschaltzeitpunkt wieder hergestellt werden kann, ein hohes Ausmaß an Abschalt widerstand zeigt, eine kleine Einschaltzustandsspannung, und gute Spannungsfestigkeitseigenschaften.

Um diesen Vorteil zu erzielen wird gemäß der vorliegenden Erfindung ein Isolierschichtthyristor zur Verfügung gestellt, der eine Basisschicht eines ersten Leitfähigkeitstyps mit hohem Widerstandsvermögen aufweist, Basisbereiche eines er sten und eines zweiten Leitfähigkeitstyps, die selektiv auf einer Oberflächenschicht auf einer Stirnflächenseite der Ba sisschicht des ersten Leitfähigkeitstyps ausgebildet werden, einen Source-Bereich des ersten Leitfähigkeitstyps, der se lektiv auf einer Oberflächenschicht des ersten Basisbereichs des zweiten Leitfähigkeitstyps vorgesehen ist, einen Emit terbereich des ersten Leitfähigkeitstyps, der selektiv auf einer Oberflächenschicht des zweiten Basisbereichs des zwei ten Leitfähigkeitstyps vorgesehen wird, eine Gate-Elektrode, die über einen Isolierfilm auf einer Oberfläche des ersten Basisbereichs des zweiten Leitfähigkeitstyps vorgesehen ist, der sandwichartig zwischen dem Source-Bereich und dem Emit terbereich des ersten Leitfähigkeitstyps angeordnet ist, ei nen freiliegenden Bereich der Basisschicht des ersten Leit fähigkeitstyps, und eine Oberfläche des zweiten Basisbereichs des zweiten Leitfähigkeitstyps, eine erste Hauptelektrode, die in Kontakt mit einem freiliegenden Bereich des ersten Basisbereichs des zweiten Leitfähigkeitstyps steht, und ge meinsam hiermit mit dem Source-Bereich des ersten Leitfähig keitstyps, eine Emitterschicht des zweiten Leitfähigkeits typs, die auf der Seite der entgegengesetzten Stirnfläche der Basisschicht des ersten Leitfähigkeitstyps vorgesehen ist, und eine zweite Hauptelektrode, die in Kontakt mit der Emitterschicht des zweiten Leitfähigkeitstyps steht, wobei die gesamte Oberfläche des zweiten Basisbereichs des zweiten Leitfähigkeitstyps mit einem Isolierfilm abgedeckt ist, und der erste Basisbereich des zweiten Leitfähigkeitstyps und der zweite Basisbereich des zweiten Leitfähigkeitstyps teilweise unterhalb der Gate-Elektrode miteinander verbunden sind.

Wenn hierbei eine Spannung an das Isoliergate angelegt wird und eine Inversionsschicht unmittelbar unterhalb der Gate- Elektrode erzeugt wird, nimmt der Emitterbereich des ersten Leitfähigkeitstyps dasselbe Potential an wie die erste Haupt elektrode, über den MOSFET-Kanalbereich, und wird der Thyri stor eingeschaltet, der aus dem Emitterbereich des ersten Leitfähigkeitstyps, dem zweiten Basisbereich des zweiten Leit fähigkeitstyps, dem Basisbereich des ersten Leitfähigkeits typs und dem Emitterbereich des zweiten Leitfähigkeitstyps besteht. Zu diesem Zeitpunkt tritt eine gleichmäßige Zufuhr von Elektronen von dem gesamten Emitterbereich des ersten Leitfähigkeitstyps auf, wodurch ein sofortiger Übergang auf die Thyristorbetriebsart erfolgt, und die Einschaltzustands spannung verringert wird. Anders als bei dem konventionellen EST ist kein Löcherstrom erforderlich, der durch den zweiten Basisbereich des zweiten Leitfähigkeitstyps in Z-Richtung fließt. Im Gegensatz wird zum Einschaltzeitpunkt der pn-Über gang gleichmäßig wiedergewonnen, und tritt keine Stromkonzen tration auf, wodurch das Ausmaß der Zerstörungsfestigkeit ansteigt. Darüber hinaus ist in dem Verbindungsabschnitt der Basisbereich des ersten und zweiten Leitfähigkeitstyps die Inversionsschicht kurz, und ist nicht mit der Basisschicht des ersten Leitfähigkeitstyps verbunden.

Der zweite Basisbereich des zweiten Leitfähigkeitstyps kann annähernd in Form eines Streifens ausgebildet sein, oder es kann zumindest entweder der erste oder der zweite Basisbe reich des zweiten Leitfähigkeitstyps, der Emitterbereich des ersten Leitfähigkeitstyps, oder der Source-Bereich des ersten Leitfähigkeitstyps polygonal, kreisförmig oder elliptisch ausgebildet sein.

Hierbei wird der Nutzungswirkungsgrad des Halbleitersubstrats vergrößert, die Stromverteilung gleichmäßig ausgebildet, und wird auch ein guter Wärmeausgleich erzielt.

Der erste Basisbereich des zweiten Leitfähigkeitstyps und der Source-Bereich des ersten Leitfähigkeitstyps einer Ober flächenschicht des Basisbereichs können so ausgebildet sein, daß sie den zweiten Basisbereich des zweiten Leitfähigkeits typs umgeben, oder es können mehrere erste Basisbereiche des zweiten Leitfähigkeitstyps vorgesehen sein.

Hierbei wird der Strom, der von dem Emitterbereich des er sten Leitfähigkeitstyps durch den Kanalbereich in den Source-Bereich des ersten Leitfähigkeitstyps fließt, verbreitert und konzentriert sich nicht.

Mehrere der ersten Basisbereiche des zweiten Leitfähigkeits typs und der Source-Bereiche des ersten Leitfähigkeitstyps von Oberflächenschichten der Basisbereiche können in der Um gebung des zweiten Basisbereichs des zweiten Leitfähigkeits typs vorgesehen sein, eine beinahe ringförmige Gate-Elektro de kann so angeordnet sein, daß sie den Isolierfilm auf der Oberfläche des zweiten Basisbereichs des zweiten Leitfähig keitstyps umgibt, und die erste Hauptelektrode kann über ei nen Isolierfilm auf der entgegengesetzten Seite so angeord net sein, daß sich die Gate-Elektrode dazwischen befindet.

Hierbei wird eine Akkumulationsschicht auf der Oberflächen schicht der Halbleiterschicht des ersten Leitfähigkeitstyps unterhalb der Gate-Elektrode ausgebildet, und wird die Ein schaltzustandsspannung verringert.

Weiterhin ist wesentlich, daß die Basisschicht des ersten Leitfähigkeitstyps zwischen zwei ersten Basisbereichen des zweiten Leitfähigkeitstyps vorhanden ist, und daß die Gate-Elektrode über einen Gate-Isolierfilm auf deren Oberflächen angeordnet ist.

Hierbei wird der Ladungsträgertransport von dem ersten Basis bereich des zweiten Leitfähigkeitstyps in die Basisschicht des ersten Leitfähigkeitstyps an vielen Punkten durchgeführt, und steigt die Leitfähigkeit auch in dem Bereich niedriger Ströme an.

Der Kontaktabschnitt zwischen der ersten Hauptelektrode und dem ersten Basisbereich des zweiten Leitfähigkeitstyps und dem Source-Bereich des ersten Leitfähigkeitstyps kann die Form eines Polygons, eines Kreises oder einer Ellipse aufweisen.

Hierbei wird der Nutzungswirkungsgrad des Halbleitersubstrats verbessert, wird die Stromverteilung gleichmäßig ausgebildet, und wird auch der Wärmeausgleich gut.

Die voranstehenden und weitere Vorteile und Merkmale der vor liegenden Erfindung werden aus der nachstehenden Beschreibung zusammen mit den beigefügten Zeichnungen noch deutlicher. Es zeigt:

Fig. 1A und 1B Teilschnittansichten eines Isolierschicht thyristors gemäß einer ersten Ausführungsform der Erfindung;

Fig. 2A eine Horizontalschnittansicht im Zentrum einer Gate-Elektrode des Isolierschichtthyristors gemäß der ersten Ausführungsform der Erfindung, und Fig. 2B eine Aufsicht auf die Siliziumsubstratoberfläche des Isolierschichtthyristors gemäß der ersten Aus führungsform der Erfindung;

Fig. 3 ein RBSOA-Diagramm von 600 V-Geräten gemäß der ersten Ausführungsform und Kontrollbeispielen;

Fig. 4 ein RBSOA-Meßschaltungsdiagramm;

Fig. 5A eine Horizontalschnittansicht im Zentrum einer Gate-Elektrode eines Isolierschichtthyristors gemäß ei ner zweiten Ausführungsform der Erfindung, und Fig. 5B eine Aufsicht auf die Siliziumsubstratoberfläche des Isolierschichtthyristors gemäß der zweiten Aus führungsform der Erfindung;

Fig. 6A eine Horizontalschnittansicht im Zentrum einer Gate-Elektrode eines Isolierschichtthyristors gemäß ei ner dritten Ausführungsform der Erfindung, und Fig. 6B eine Aufsicht auf die Siliziumsubstratoberfläche des Isolierschichtthyristors gemäß der dritten Aus führungsform der Erfindung;

Fig. 7A und 7B Teilschnittansichten eines Isolierschicht thyristors gemäß einer vierten Ausführungsform der Erfindung;

Fig. 8 ein RBSOA-Diagramm von 2500 V-Geräten gemäß der vierten Ausführungsform und Kontrollbeispielen;

Fig. 9 ein Diagramm der Kompromißeigenschaften zwischen der Einschaltzustandsspannung und der Ausschaltzeit der 600 V-Geräte gemäß den ersten Ausführungsformen und Kontrollbeispielen;

Fig. 10 ein Diagramm der Kompromißeigenschaften zwischen der Einschaltzustandsspannung und der Ausschaltzeit der 600 V-Geräte gemäß den vierten Ausführungsfor men und Kontrollbeispielen;

Fig. 11 eine teilweise weggeschnittene Perspektivansicht eines EST;

Fig. 12 eine Schnittansicht eines verbesserten EST;

Fig. 13 eine Schnittansicht eines weiteren verbesserten EST; und

Fig. 14 eine Schnittansicht eines FET-gesteuerten Thyri stors.

Um die voranstehend geschilderten Schwierigkeiten zu lösen wurden Prototypen verschiedener Isolierschichtthyristoren als Entwicklungen von ESTs hergestellt. Hierbei haben der Erfin der et al. herausgefunden, daß die erste Hauptelektrode nicht in den zweiten Basisbereich des zweiten Leitfähigkeitstyps gebracht werden muß, und daß selbst ein Gerät, bei welchem die Oberfläche des zweiten Basisbereichs des zweiten Leit fähigkeitstyps mit einem Isolierfilm bedeckt ist, und einen Abschnitt aufweist, an welchem sich die ersten und zweiten Basisbereiche des zweiten Leitfähigkeitstyps unterhalb der Gate-Elektrode berühren, einen Übergang in die Thyristor betriebsart durchführt, und einen guten Kompromiß zwischen der Einschaltzustandsspannung und der Ausschaltzeit zeigt. Darüber hinaus haben sie ebene Muster untersucht.

Auf der Grundlage dieser Ergebnisse haben der Erfinder et al. herausgefunden, daß die ersten und zweiten Basisbereiche des zweiten Leitfähigkeitstyps so angeordnet werden können, daß sie einander streifenförmig gegenüberliegen, oder daß sie polygonal, kreisförmig oder elliptisch ausgebildet sein kön nen, und daß insbesondere dann, wenn der erste Basisbereich des zweiten Leitfähigkeitstyps so angeordnet wird, daß er den zweiten Basisbereich des zweiten Leitfähigkeitstyps um gibt, die Stromkonzentration unterdrückt wird, und die Kom promißeigenschaften verbessert werden, daß aber auch mehrere der ersten Basisbereiche des zweiten Leitfähigkeitstyps in der Umgebung des zweiten Basisbereichs des zweiten Leitfähig keitstyps angeordnet werden können, und so weiter.

Die Einschaltzustandsspannung kann auch dadurch verringert werden, daß die Diffusionstiefe des ersten und des zweiten Basisbereichs des zweiten Leitfähigkeitstyps geändert wird, oder die Diffusionstiefen des Source-Bereichs des ersten Leitfähigkeitstyps und des Emitterbereichs des ersten Leit fähigkeitstyps geändert werden. Die Anordnung von Lebens dauervernichtungsvorrichtungen ist ebenfalls wirksam.

In den beigefügten Zeichnungen sind nunmehr bevorzugte Aus führungsformen der Erfindung dargestellt. Teile, die iden tisch zu jenen sind oder jenen gleichen, die voranstehend unter Bezugnahme auf Fig. 11 beschrieben wurde, sind in den beigefügten Zeichnungen mit denselben Bezugszeichen bezeich net. Bei den Ausführungsformen stellen Bereiche und Schich ten, die den Zusatz "n" enthalten, jene mit Elektronen als Majoritätsträgern dar, Bereiche und Schichten mit dem Zusatz "p" bedeuten jene, die Löcher als Majoritätsträger aufwei sen, und der erste und zweite Leitfähigkeitstyp ist n bzw. p, kann jedoch auch p bzw. n sein.

Nunmehr erfolgt eine detailliertere Beschreibung bevorzugter Ausführungsformen der vorliegenden Erfindung unter Bezugnah me auf die beigefügten Zeichnungen.

(Ausführungsform 1)

Fig. 2A ist eine Horizontalschnittansicht im Zentrum einer Gate-Elektrode eines Isolierschichtthyristors gemäß einer ersten Ausführungsform der Erfindung. Es wiederholt sich ein Muster, in welche eine netzartige Gate-Elektrode 10 hexagona le Isolierfilme 19 enthält, und hexagonale Kathoden 11, die jeweils von einem Isolierfilm 14 umgeben sind, so angeordnet sind, daß sie den Isolierfilm 19 umgeben. Allerdings ist die Kathodenelektrode 11 im Querschnitt hexagonal in der Figur; tatsächlich verläuft sie häufig bis zur Oberseite der Gate-Elektrode 10 über den Isolierfilm 14, wie später in einer Schnittansicht gezeigt ist.

Fig. 2B ist eine Aufsicht und zeigt Diffusionsbereiche auf der Oberfläche, die daher herrühren, daß die Isolierfilme und die Elektroden auf einem Siliziumsubstrat des Isolierschicht thyristors in Fig. 2A entfernt wurden. Ein n-Emitterbereich 8 ist in dem Abschnitt unterhalb des hexagonalen Isolierfilms 19 in Fig. 2A vorgesehen, und ist von einem zweiten p-Basis bereich 6 umgeben. Ein hexagonaler, ringförmiger n-Source-Bereich 7 und ein p⁺-Grabenbereich 5 innerhalb des n-Source-Bereichs 7 sind in dem Abschnitt unterhalb der Kathodenelek trode vorgesehen, und sind von einem ersten p-Basisbereich 4 umgeben. Der erste p-Basisbereich 4 und der zweite p-Basis bereich 6 berühren sich, und die Grenze zwischen ihnen ist durch eine gestrichelte Linie angedeutet. Eine n-Basisschicht 3 ist zwischen den beiden ersten p-Basisbereichen 4 freige legt. Der Abschnitt unterhalb der Gate-Elektrode 10 in Fig. 2A stellt die an der Oberfläche freigelegten Abschnitte der ersten p-Basisbereiche 4, der zweiten p-Basisbereiche 6 und der n-Basisschichten 3 dar.

Die Fig. 1A und 1B sind Schnittansichten entlang der Linie A-A′, welche den Isolierfilm 19 und die Kathodenelektrode 11 verbindet, und entlang der Linie B-B′ , welche die Kathoden elektroden 11 in den Fig. 2A und 2B verbindet. Gleiche Teile wie jene, die voranstehend unter Bezugnahme auf die Fig. 2A und 2B beschrieben wurden, sind in den Fig. 1A und 1B mit denselben Bezugszeichen bezeichnet.

Der Aufbau des Halbleitersubstratabschnitts des in Fig. 1A gezeigten Isolierschichtthyristors zeigt starke Ähnlichkeiten mit dem FET-gesteuerten Thyristor von Fig. 14. Der erste p-Basisbereich 4 und der zweite p-Basisbereich 6 sind daher auf der Oberflächenschicht einer Stirnfläche der n-Basisschicht 3 mit hohem Widerstand vorgesehen, wobei der erste und der zwei te p-Basisbereich miteinander in Kontakt stehen, in dem we nig tiefen Abschnitt der Oberflächenschicht. Der p⁺-Graben bereich 5 mit einer Diffusionstiefe, die größer ist als der erste p-Basisbereich 4, ist in einem Teil des ersten p-Basis bereichs 4 vorgesehen, um ein Latch-up eines parasitären Thy ristors zu verhindern. Eine p-Emitterschicht 1 ist über eine n ⁺ -Pufferschicht 2 auf der anderen Stirnfläche der n-Basis schicht 3 vorgesehen. Der n-Source-Bereich 7 ist selektiv auf der Oberflächenschicht des ersten p-Basisbereichs 4 vorge sehen, und der n-Emitterbereich 8 ist selektiv auf der Ober flächenschicht des zweiten p-Basisbereichs 6 vorgesehen. Wie in Fig. 14 ist die Gate-Elektrode 10 über einen Gate-Oxid film 9 auf der Oberfläche des ersten und zweiten p-Basisbe reichs 4 bzw. 6 angeordnet, und sandwichartig zwischen dem n-Sourcebereich 7 und dem n-Emitterbereich 8 eingeschlossen, wodurch ein lateraler n-Kanal-MOSFET ausgebildet wird. Die Oberfläche dieser Seite ist mit dem Isolierfilm 14 abgedeckt, der aus Phosphorglas (PSG) und dergleichen besteht, und es ist ein Kontaktloch vorgesehen, so daß die Kathodenelektrode 11 in Kontakt mit den Oberflächen des ersten p-Basisbereichs 4 und gemeinsam hiermit des n-Source-Bereichs 7 gelangt. Die Oberfläche des n-Emitterbereichs 8 ist mit dem Isolierfilm 19 abgedeckt. Eine Anodenelektrode 12 ist auf der Oberfläche der p-Emitterschicht 1 angeordnet.

Fig. 1B ist eine Schnittansicht entlang der Linie, welche die ersten p-Basisbereiche 4 verbindet. In der Schnittansicht sind die beiden ersten p-Basisbereiche 4 voneinander getrennt angeordnet. Der p⁺-Grabenbereich 5 mit einer Diffusionstie fe, die tiefer ist als der erste p-Basisbereich 4, ist in einem Teil des ersten p-Basisbereichs 4 vorgesehen, und der n-Source-Bereich 7 wird selektiv auf der Oberflächenschicht ausgebildet, wie in Fig. 1A gezeigt. Eine Gate-Elektrode 10′ ist über den Gate-Oxidfilm auf den Oberflächen des ersten p-Basisbereichs 4 und des freigelegten Teils 3 der n-Basis schicht angeordnet, die sandwichartig zwischen den n-Source-Bereichen 7 angeordnet ist, wodurch ein lateraler n-Kanal-MOSFET ausgebildet wird.

Der Isolierschichtthyristor in den Fig. 1A und 1B kann auf beinahe dieselbe Art und Weise wie ein konventioneller IGBT hergestellt werden, durch einfache Änderung einer Diffusions bereicherzeugungsmaske. Daher wird beispielsweise als Vor richtung für 600 V ein Wafer mit einem Epitaxiewachstum ei-
ner n-Schicht mit einer Dicke von 10 µm verwendet, mit einem Widerstand von 0,1 Ohm·cm, als n⁺-Pufferschicht 2, und mit einer n-Schicht mit einer Dicke von 55 µm mit einem Wider stand von 40 Ohm · cm als n-Basisschicht 3, auf einem p-Sili ziumsubstrat mit einer Dicke von 450 µm mit einem Widerstand von 0,02 Ohm · cm. Der erste und zweite p-Basisbereich 4 bzw. 6 und die p-Emitterschicht 1 werden durch Ionenimplantierung und thermische Diffusion von Borionen erzeugt, und der n-Emit terbereich 8 und der n-Source-Bereich 4 werden durch Ionen implantierung und thermische Diffusion von Bor- und Phosphor ionen erzeugt. Die Enden des ersten p-Basisbereichs 4, des zweiten p-Basisbereichs 6, des n-Source-Bereichs 7, und des n-Emitterbereichs werden durch die Gate-Elektrode 10, 10′ usw. positioniert, die aus Polysilizium auf dem Halbleiter substrat hergestellt wird, wobei der Abstand dieser Teile durch die jeweilige Lateraldiffusion erzeugt wird. Die Katho denelektrode 11 wird durch Sputtern einer Al-Legierung herge stellt, und die Anodenelektrode 12, die mit einem Metallsub strat verlötet ist, wird durch Sputtern und Ablagerung von drei Schichten aus Ti, Ni und Au ausgebildet. Es wird eine Bestrahlung mit Heliumionen für die Lebensdauersteuerung von Ladungsträgern durchgeführt, um die Schaltzeit zu verkürzen. Dies stellt ein Verfahren dar, mit welchem Kristalldefekte lokalisiert werden können, die zu Lebensdauervernichtungsvor richtungen führen. Es wird unter den Bedingungen einer Be schleunigungsspannung von 10 MeV und mit einer Dosismenge von 1 × 10¹¹ bis 1 × 10¹² cm^-2 durchgeführt. Nach der Bestrahlung mit Heliumionen erfolgt eine Wärmebehandlung bei 350 bis 375°C.

Die Abmessungen der Teile sind beispielsweise wie folgt: Die Diffusionstiefe des ersten p-Basisbereichs 4 beträgt 3 µm, jene des zweiten p-Basisbereichs 6 18 µm, jene des n-Emitter bereichs 8 10 µm, und jene des n-Source-Bereichs 7 0,4 µm, wodurch der Stromverstärkungsfaktor des npn-Transistors des Thyristorabschnitts ansteigt, und die Einschaltzustandsspan nung absinkt. Die schmale Gate-Elektrode 10 weist eine Brei te von 15 µm auf, die breite Gate-Elektrode 10′ eine Breite von 30 µm, der n-Source-Bereich 7 eine Breite von 4 µm, und der Zellenabstand beträgt 55 µm. Allerdings weist der Ab schnitt des n-Emitterbereichs 8 nahe dem ersten p-Basisbe reich 4 annähernd dieselben Abmessungen auf wie der n-Source-Bereich 7, unter Berücksichtigung der Spannungsfestigkeit.

Nunmehr wird der Betriebsablauf des Isolierschichtthyristors mit dem voranstehend geschilderten Aufbau erläutert. Wenn ei ne positive Spannung eines bestimmten Wertes (Schwellenwert) oder darüber an die Gate-Elektrode 10, 10′ angelegt wird, wobei die Kathodenelektrode 11 mit Masse verbunden ist, und wird eine positive Spannung an die Anodenelektrode 12 ange legt, so bildet sich eine Inversionsschicht (Teilakkumula tionsschicht) unterhalb des Gate-Oxidfilms 9 aus, und wird der laterale MOSFET eingeschaltet, wodurch zuerst Elektronen durch den Kanalpfad der Kathodenelektrode 11, des n-Source-Bereichs 7 und des MOSFET hindurchgehen, und der n-Basis schicht 3 zugeführt werden. Die Elektroden dienen als Basis strom des pnp-Transistors (p-Emitterschicht 1/n′-Pufferschicht 2 und n-Basisschicht 3/p-Basisbereich 4 (p′-Grabenbereich 5)), wodurch der pnp-Transistor arbeitet. (Diese Betriebsart wird als IGBT-Betriebsart bezeichnet.) Löcher werden von der p-Emitterschicht 1 ausgesandt und fließen durch die n⁺-Puffer schicht 2 und die n-Basisschicht 3 in den ersten p-Basisbe reich 4. Hierbei liegt der zweite p-Basisbereich 6 auf unbe stimmtem Potential, und daher steigt das Potential allmählich an, da der Löcherstrom durch die n-Basisschicht fließt. Wie aus der Schnittansicht von Fig. 1A hervorgeht, wird zum Ein schaltzeitpunkt der n-Emitterbereich 8 auf einem Potential gehalten, welches beinahe gleich dem Potential des n-Source-Bereichs 7 ist, über den MOSFET-Kanalbereich. Die Zufuhr von Elektronen von dem n-Emitterbereich 8 tritt daher nach einer gewissen Zeit auf, und dann arbeitet der Thyristorabschnitt, der aus der p-Emitterschicht 1, der n⁺-Pufferschicht 2 und der n-Basisschicht 3, dem zweiten p-Basisbereich 6 und dem n-Emitterbereich 8 besteht. (Dieser Betrieb wird als Thyri storbetrieb bezeichnet).

Zum Zeitpunkt des Ausschaltens wird das Potential der Gate-Elektrode 10, 10′ auf den Schwellenwert des lateralen MOSFET oder darunter abgesenkt, und wird der laterale MOSFET ausge schaltet, wodurch der n-Emitter 8 elektrisch gegenüber der Kathodenelektrode 11 isoliert wird, und der Betrieb des Thy ristorabschnitts aufhört.

Der Isolierschichtthyristor in den Fig. 1A und 1B unterschei det sich von dem EST in Fig. 11 in der Hinsicht, daß die Oberflächen des zweiten p-Basisbereichs 6 und des n-Emitter bereichs 8 von dem Isolierfilm 14 abgedeckt sind, daß der zweite p-Basisbereich 6 nicht die Kathodenelektrode 11 be rührt, und daß sich der erste p-Basisbereich 4 und der zwei te p-Basisbereich 6 berühren.

Im eingeschalteten Zustand wird daher der n-Emitterbereich 8 annähernd auf demselben Potential gehalten wie die Katho denelektrode 11, und zwar über den Kanalbereich unmittelbar unterhalb der Gate-Elektrode 10. Der Löcherstrom, der durch die n-Basisschicht 3 fließt, führt dann dazu, daß das Poten tial des zweiten p-Basisbereichs 6 allmählich ansteigt, und schließlich die Abgabe von Elektronen von dem n-Emitterbe reich 8 auftritt, wodurch der Thyristor eingeschaltet wird, der aus dem n-Emitterbereich 8, dem zweiten p-Basisbereich 6, der n-Basisschicht 3 und der p-Emitterschicht 1 besteht. Der Löcherstrom, der in der Z-Richtung in dem zweiten p-Basisbe reich fließt, wie dies bei dem in Fig. 11 gezeigten, konven tionellen EST der Fall ist, ist daher nicht erforderlich, und es kann ein sofortiger Übergang von der IGBT-Betriebsart auf die Thyristorbetriebsart erfolgen. Da eine gleichmäßige Elek tronenabgabe aus dem gesamten n-Emitterbereich 8 erfolgt, sinkt die Einschaltzustandsspannung ab. Darüber hinaus ist der Abschnitt, in welchem der erste p-Basisbereich 4 und der zwei te p-Basisbereich 6 miteinander in Kontakt gebracht werden, dazu vorgesehen, um den Kanal zum Zeitpunkt des Einschaltens in der Thyristorbetriebsart zu verkürzen. Da der Kanal unter halb der Gate-Elektrode 10 nicht die n-Basisschicht 3 berührt, werden die von dem n-Source-Bereich 7 gelieferten Elektronen zum n-Emitterbereich 8 geschickt, obwohl bei dem in Fig. 14 gezeigten FET-gesteuerten Thyristor einige Elektronen in die n-Basisschicht 3 hineinfließen. Daher verringert sich die Ein schaltzustandsspannung in der Thyristorbetriebsart.

Im Gegensatz hierzu wird zum Zeitpunkt des Ausschaltens die Wiederherstellung des pn-Übergangs zwischen dem n-Emitterbe reich 8 und dem zweiten p-Basisbereich 6 infolge der Poten tialdifferenz gleichmäßig durchgeführt; es tritt keine Kon zentration des Stroms auf, und RBSOA wird außergewöhnlich groß. Da die Verarmungsschicht von dem zweiten p-Basisbereich 6 sich zum Abschaltzeitpunkt schnell ausdehnt, werden gute Spannungsfestigkeitseigenschaften erreicht, und wird auch die Ladungsträgerübertragung beschleunigt, so daß auch hervor ragende Schalteigenschaften zur Verfügung gestellt werden.

Fig. 3 zeigt die Meßergebnisse in bezug auf RBSOAs (sichere Betriebsbereiche für eine umgekehrte Vorspannung) des Isolier schichtthyristors gemäß der ersten Ausführungsform, der in den Fig. 1A und 1B gezeigt ist, und in bezug auf den EST, der in Fig. 11 dargestellt ist (EST-1), den EST von Fig. 12 (EST-2), den EST von Fig. 13 (EST-3), und einen IGBT als Kontroll beispiele bei 125°C, wobei die zugehörige Meßschaltung in Fig. 4 dargestellt ist. Auf der Horizontalachse sind Anoden/Kathoden-Spannungen (V_AK) dargestellt, und auf der Vertikal achse Ströme (I_AK).

In Fig. 4 wird ein zu messendes Gerät 21 an eine Gleichspan nungsversorgung 24 über eine Induktivität 22 mit einem Wert von 1 mH angeschlossen, und an eine parallelgeschaltete Frei laufdiode 23, und wird ein Gate des zu messenden Geräts 21 an eine Gate-Stromversorgung 26 über einen Widerstand 25 mit 20 Ohm angeschlossen.

Das gemessene Gerät, welches in Fig. 3 gezeigt ist, ist als Gerät der 600 V-Klasse hergestellt, und auch die Geräte für die Kontrollbeispiele werden unter Verwendung eines Epi taxie-Wafers mit denselben Spezifikationen wie jener des Iso lierschichtthyristors gemäß der voranstehend geschilderten Ausführungsform hergestellt. Die n-Emitterbereiche 8 des EST-2 und des EST-3 weisen beide eine Breite von 20 µm auf. Die fünf Geräte weisen dieselben Chip-Abmessungen von 1 cm² auf. Die Einschaltzustandsspannung, die als Potentialabfall zum Zeitpunkt des Leitens eines Stroms von 100 A definiert ist, beträgt 0,85 V bei dem Isolierschichtthyristor gemäß der ersten Ausführungsform, 1,6 V bei dem EST-1, 1,7 V bei dem EST-2, 1,0 V bei dem EST-3, und 2,3 V bei dem IGBT. Wie aus Fig. 3 hervorgeht, weist das Gerät gemäß der Ausführungsform der vorliegenden Erfindung einen breiten sicheren Betriebs bereich auf, der dreimal so groß ist wie jener des IGBT, bzw. doppelt so groß wie jener des EST-1 oder des EST-3, wodurch eine hohe Zerstörungsfestigkeit zur Verfügung gestellt wird. Darüber hinaus ist die Einschaltzustandsspannung niedrig, verglichen mit anderen Geräten. Das Gerät gemäß der vorlie genden Ausführungsform zeigt eine Zerstörungsfestigkeit, die etwa in derselben Größenordnung liegt wie bei dem EST-2, je doch ist die Einschaltzustandsspannung klein, und ist das Ge rät gemäß der vorliegenden Ausführungsform insoweit vorteil haft gegenüber dem EST-2. Daher kann die Einschaltzustands spannung verringert werden, ohne andere Eigenschaften zu ver schlechtern, da keine Stromkonzentration auftritt, infolge der Tatsache, daß sechs hexagonale erste p-Basisbereiche 4 und n-Source-Bereiche 7 von Oberflächenschichten der Basis bereiche 4 so angeordnet werden, daß sie den hexagonalen zweiten p-Basisbereich 6 und den n-Emitterbereich 8 der Ober flächenschicht des Basisbereichs 6 umgeben, und da der gegen überliegende Abschnitt lang ausgebildet ist.

Fig. 9 ist ein Vergleichsdiagramm für die Eigenschaften in bezug auf den Kompromiß zwischen der Einschaltzustandsspan nung und der Abschaltzeit der voranstehend geschilderten Geräte der 600 V-Klasse, wobei auf der Horizontalachse die Einschaltzustandsspannungen und auf der Vertikalachse die Abschaltzeit aufgetragen ist. Die Einschaltzustandsspannung ist als Potentialabfall bei 25°C bei der Stromleitungszeit von 100 A·cm^-2 definiert. Die Abschaltzeit wird bei 125°C gemessen. Das Diagramm zeigt an, daß das Gerät gemäß der ersten Ausführungsform einen guten Kompromiß darstellt, ver glichen mit den ESTs oder dem IGBT.

Der Grund dafür, daß das Gerät gemäß der ersten Ausführungs form Eigenschaften in bezug auf einen guten Kompromiß auf weist, liegt daran, daß die Einschaltzustandsspannung nied rig ist, und die Schaltgeschwindigkeit hoch ist, aus den voranstehend geschilderten Gründen. Darüber hinaus werden Kristalldefekte, die zu Lebenszeit-Zerstörungsvorrichtungen führen, in der Nähe der n⁺-Pufferschicht 2 angeordnet, durch Bestrahlung mit Heliumionen von der Seite der Anodenelektro de 12 aus, um so die Verteilung der Lebensdauer-Zerstörungs vorrichtungen zu optimieren. Daher werden keine Lebensdauer-Zerstörungsvorrichtungen in unnötigen Abschnitten erzeugt, und ist auch die Auswirkung möglich, eine Erhöhung der Ein schaltzustandsspannung zu vermeiden, die durch eine unnötige Lebensdauer-Zerstörungsvorrichtung hervorgerufen wird.

Weiterhin wird ein Isolierschichtthyristor, bei welchem ei ne Bestrahlung mit Heliumionen für die Lebensdauersteuerung durchgeführt wird, als Prototyp hergestellt. Die Dosismenge ist etwa die gleiche wie die Bestrahlung mit Heliumionen. Das Gerät zeigt annähernd die gleichen Eigenschaften wie das Gerät gemäß der ersten Ausführungsform, bei welchem eine Be strahlung mit Heliumionen durchgeführt wird.

(Zweite Ausführungsform)

Fig. 5A ist eine Horizontalschnittansicht in einer Ebene, die durch das Zentrum einer Gate-Elektrode 10 eines Isolier schichtthyristors gemäß einer zweiten Ausführungsform der vorliegenden Erfindung hindurchgeht. Fig. 5B ist eine Auf sicht auf die Siliziumsubstratoberfläche des Isolierschicht thyristors gemäß der zweiten Ausführungsform der Erfindung. Der Isolierschichtthyristor weist denselben Aufbau wie bei der ersten Ausführungsform auf; der Unterschied liegt im Muster. Vier hexagonale Kathodenelektroden 11, die jeweils einen hexagonalen, ringförmigen Isolierfilm 14 aufweisen, sind hierbei so angeordnet, daß sie einen quadratischen Iso lierfilm 19 umgeben, und eine Gate-Elektrode 10 überspannt den Zwischenraum zwischen ihnen. In Fig. 5B ist ein n-Emit terbereich 8 in dem Abschnitt unterhalb des Isolierfilms 19 vorgesehen, und wird von einem zweiten p-Basisbereich 6 um geben. Ein hexagonaler, ringförmiger n-Source-Bereich 7 und ein p⁺-Grabenbereich 8 innerhalb des n-Source-Bereichs 7 sind in dem Abschnitt unterhalb der Kathodenelektrode 11 vor gesehen, und sind von einem ersten p-Basisbereich 4 umgeben. Der erste p-Basisbereich 4 und der zweite p-Basisbereich 6 berühren sich, und die Grenze zwischen ihnen ist durch eine gestrichelte Linie angedeutet. Ein freigelegter Abschnitt einer n-Basisschicht 3 taucht zwischen den beiden ersten p-Basisbereichen 4 auf. Schnittansichten entlang Linien C-C′ und D-D′ in Fig. 5A entsprechen den Schnittansichten in den Fig. 1A und 1B. Der Isolierschichtthyristor gemäß der zwei ten Ausführungsform wird durch ein ähnliches Verfahren wie jener bei der ersten Ausführungsform in den Fig. 1A und 1B hergestellt. Der erste p-Basisbereich 4, der n-Source-Bereich 7 eines Teils der Oberflächenschicht des Basisbereichs 4, der zweite p-Basisbereich 6, und der n-Emitterbereich 8 eines Teils der Oberflächenschicht des Basisbereichs 6 werden durch ein Loch ausgebildet, welches in der Gate-Elektrode 10 her gestellt wird. Die Kathodenelektrode 11 gelangt in Kontakt mit den Oberflächen des ersten p-Basisbereichs 4 und des n-Source-Bereichs 7 über ein Kontaktloch, welches in dem Iso lierfilm 14 ausgebildet wird, der auf der Seite der Gate- Elektrode 10 abgelagert wird. Die Oberflächen des zweiten p-Basisbereichs 6 und des n-Emitterbereichs 8 sind mit dem Isolierfilm 19 abgedeckt. Auch in diesem Fall wird tatsäch lich die Kathodenelektrode 11 häufig bis zur Oberseite der Gate-Elektrode 10 über den Isolierfilm 14 verlängert. Da der erste p-Basisbereich 4 ebenfalls so ausgebildet ist, daß er den zweiten p-Basisbereich 6 bei dem Isolierschichtthyristor gemäß der zweiten Ausführungsform umgibt, wird der Strom von dem n-Emitterbereich 8 eines Thyristorabschnitts über den ersten p-Basisbereich 4 ausgebreitet, welcher den n-Emitter bereich 8 umgibt, und tritt keine Stromkonzentration auf. Da her weist der Isolierschichtthyristor gemäß der zweiten Aus führungsform nicht nur eine hohe Zerstörungsfestigkeit auf, sondern zeigt auch eine hervorragende Schaltgeschwindigkeit und eine hohe Spannungsfestigkeit.

Bei der Ausführungsform sind vier Einheiten, die jeweils den ersten p-Basisbereich aufweisen, so angeordnet, daß sie den quadratischen zweiten p-Basisbereich 6 umgeben. Allerdings sind selbstverständlich auch Anordnungen mit anderen Mustern möglich.

(Dritte Ausführungsform)

Fig. 6A ist eine Horizontalschnittansicht in einer Ebene, die durch das Zentrum einer Gate-Elektrode 10 eines Isolier schichtthyristors gemäß einer dritten Ausführungsform der Er findung geht. Fig. 6B ist eine Aufsicht auf die Siliziumsub stratoberfläche des Isolierschichtthyristors gemäß der drit ten Ausführungsform der Erfindung. In Fig. 6A ist die leiter förmige Gate-Elektrode 10 durch streifenförmige Isolierfilme 19 getrennt, und taucht eine rechteckige Kathodenelektrode 11 so in der Gate-Elektrode 10 auf, daß ein Isolierfilm 14 dazwischen angeordnet ist. Die Kathodenelektrode 11 ist in der Schnittansicht der Fig. 6A und 6B rechteckig; tatsächlich wird sie häufig bis zur Oberseite der Gate-Elektrode 10 über den Isolierfilm 14 verlängert.

In Fig. 6B berühren sich ein zweiter p-Basisbereich 6 in Form eines Streifens und ein erster p-Basisbereich 4, der ring förmig ist, in dem Abschnitt unterhalb der Gate-Elektrode 10, und die Grenze zwischen ihnen ist durch eine gestrichelte Linie angedeutet. Ein n-Emitterbereich 8 in Form eines Strei fens ist im Innern des zweiten p-Basisbereichs 6 vorgesehen. Ein im Winkel ringförmiger n-Source-Bereich 7 ist im Innern des ersten p-Basisbereichs 4 vorgesehen, und ein p⁺-Graben bereich 5 ist im Innern des n-Source-Bereichs 7 vorhanden. Ein freigelegter Oberflächenabschnitt einer n-Basisschicht 3 taucht zwischen den beiden ersten p-Basisbereichen 4 auf. Die Kathodenelektrode 11 in Fig. 6A gelangt in Kontakt mit dem n-Emitterbereich 7 und dem p⁺-Grabenbereich 8, und der Iso lierfilm 19 bedeckt den n-Emitterbereich 8.

Der Isolierschichtthyristor gemäß der dritten Ausführungsform weist nicht nur eine hohe Zerstörungsfestigkeit auf, sondern zeigt auch eine hervorragende Schaltgeschwindigkeit und eine hohe Spannungsfestigkeit, aus ähnlichen Gründen wie bei der zweiten Ausführungsform.

(Vierte Ausführungsform)

Jedes der Geräte gemäß der ersten bis dritten Ausführungsform weist die n⁺-Pufferschicht 2 zwischen der p-Emitterschicht 1 und der n-Basisschicht 3 auf. Allerdings läßt sich die Er findung auch bei Geräten ohne eine n⁺-Pufferschicht 2 ein setzen. Die Fig. 7A und 7B sind Teilschnittansichten eines Isolierschichtthyristors gemäß einer vierten Ausführungsform der Erfindung, der unter Verwendung eines Bulk-Siliziumwafers statt eines Epitaxie-Wafers hergestellt wurde. Daher ist der Aufbau einer Hauptstirnflächenseite einer n-Basisschicht 3, die aus einem Bulk-Siliziumwafer hergestellt ist, ebenso wie bei der ersten Ausführungsform, jedoch wird eine p-Emitter schicht 1 direkt auf der Seite der hinteren Stirnfläche der n-Basisschicht 3 ausgebildet. Ein Polysiliziumfilm 13 wird auf der Oberfläche eines n-Emitterbereichs 8 ausgebildet.

Fig. 8 zeigt die Vergleichsergebnisse von RBSOAs von 2500 V-Geräten des Isolierschichtthyristors gemäß der vierten Aus führungsform mit dem in den Fig. 7A und 7B gezeigten Aufbau, mit dem in den Fig. 2A und 2B gezeigten Muster, sowie eines EST-1, eines EST-2, eines EST-3 und eines IGBT, bei 125°C. Auf der Horizontalachse sind Anoden/Kathoden-Spannungen auf getragen, und auf der Vertikalachse Ströme. In diesem Fall ist die n-Basisschicht 3 440 µm dick. Andere Abmessungen und dergleichen sind praktisch ebenso wie bei dem Isolierschicht thyristor gemäß der ersten Ausführungsform. Die Einschalt zustandsspannungen der fünf Geräte betragen 1,05 V, 2,0 V, 2,2 V, 1,4 V bzw. 3,3 V. Wie das 600 V-Gerät, welches unter Verwendung eines Epitaxie-Wafers hergestellt wurde, weist auch der Isolierschichtthyristor gemäß der Ausführungsform der Erfindung als 2500 V-Gerät, der unter Verwendung eines Bulk-Wafers hergestellt wurde, eine außergewöhnlich breite RBSOA auf, und darüber hinaus eine niedrige Einschaltzustands spannung, verglichen mit den ESTs oder dem IGBT, da deswegen keine Konzentration des Stroms auftritt, weil sechs erste p-Basisbereiche 4 und n-Source-Bereiche 7 von Oberflächenschich ten des Basisbereichs 4 so angeordnet sind, daß sie den zwei ten p-Basisbereich 6 und den n-Emitterbereich 8 der Oberflä chenschicht des Basisbereichs 6 umgeben, und weil der gegen überliegende Abschnitt lang ausgebildet ist.

Die Erfindung hat daher die Auswirkungen, daß sie den RBSOA ausweiten kann, ohne die Einschaltzustandsspannung zu beein trächtigen, unabhängig von dem Widerstand der n-Basisschicht 3 oder dem Stromverstärkungsfaktor des pnp-Transistors mit brei ter Basis. Anders ausgedrückt ist die Erfindung in der Hin sicht wirksam, daß sie die Einschaltzustandsspannung verrin gert und den RBSOA verbessert, unabhängig von der Nennspannung des Geräts, oder dem Halbleiterkristall-Herstellungsverfahren des Substrats.

Fig. 10 ist ein Vergleichsdiagramm der Eigenschaften in bezug auf den Kompromiß zwischen der Einschaltzustandsspannung und der Ausschaltzeit der voranstehend geschilderten 2500 V-Gerä te, wobei auf der Horizontalachse die Einschaltzustandsspan nungen und auf der Vertikalachse die Ausschaltzeit aufgetra gen sind. Die Einschaltzustandsspannung ist als Potentialab fall bei 25°C bei der Stromleitungszeit von 50 A·cm^-2 an gegeben. Die Ausschaltzeit wird bei 125°C gemessen. Das Dia gramm zeigt an, daß das Gerät gemäß der vierten Ausführungs form mit dem in den Fig. 7A und 7B gezeigten Aufbau, der mit dem in den Fig. 2A und 2B gezeigten Muster versehen ist, gute Kompromißeigenschaften zeigt, verglichen mit den ESTs oder ei nem IGBT.

Es wird eine Bestrahlung mit Heliumionen für die Lebensdauer einstellung des Isolierschichtthyristors gemäß der vierten Ausführungsform durchgeführt; als Prototyp wurde auch ein Ge rät hergestellt, bei welchem eine Bestrahlung mit Protonen durchgeführt wurde. Das Gerät weist beinahe denselben siche ren Betriebsbereich für Vorspannung in Gegenrichtung (RBSOA) auf, und auch dieselben Kompromißeigenschaften in bezug auf die Einschaltzustandsspannung und die Ausschaltzeit, wie bei der vierten Ausführungsform, bei welcher eine Bestrahlung mit Heliumionen durchgeführt wird. Lokalisierte Lebensdauer zerstörungsvorrichtungen können ebenfalls durch eine Bestrah lung mit Protonen erzeugt werden.

Die 2500 V-Geräte mit anderen Mustern, die in den Fig. 5A, 5B sowie 6A, 6B gezeigt sind, zeigen ebenfalls gute Kompro mißeigenschaften, verglichen mit den ESTs oder dem IGBT.

Wie voranstehend erläutert wird zwar gemäß der Erfindung ein Potentialabfall, um den Thyristor in einen Latch-up-Zustand aus der IGBT-Betriebsart zu versetzen, durch in der Z-Rich tung in dem EST fließenden Strom erhalten, jedoch ist die Oberfläche des zweiten Basisbereichs des zweiten Leitfähig keitstyps mit einem Isolierfilm bedeckt, und wird ein Poten tialanstieg eingesetzt, der durch Löcherstrom in dem Basis bereich des zweiten Leitfähigkeitstyps hervorgerufen wird, wodurch der Übergang auf die Thyristorbetriebsart und die Wiederherstellung des pn-Übergangs zum Ausschaltzeitpunkt gleichmäßig werden, und der steuerbare Strom ansteigt. Ein Abschnitt, an welchem der erste und der zweite Basisbereich des zweiten Leitfähigkeitstyps miteinander in Kontakt ge bracht werden, ist vorgesehen, und der Kanalbereich zur Ein schaltzeit ist verkürzt, und ist mit einem Abschnitt verse hen, der nicht die Basisschicht des ersten Leitfähigkeits typs berührt, wodurch die Einschaltzustandsspannung verrin gert wird.

Dies führt dazu, daß spannungsgetriebene Isolierschichtthy ristoren zur Verfügung gestellt werden, die jeweils einen besseren Kompromiß zwischen der Einschaltzustandsspannung und der Ausschaltzeit zeigen, und einen breiteren sicheren Betriebsbereich bei Vorspannung in Gegenrichtung als die ESTs oder der IGBT, in einem breiten Bereich der Spannungsfestig keit von 600 V bis 2500 V.

Diese Geräte tragen wesentlich zu einer Verringerung der Schaltverluste nicht nur bei einzelnen Geräten bei, sondern auch bei Leistungswandlern, welche diese Geräte verwenden.

Die voranstehende Beschreibung bevorzugter Ausführungsformen der Erfindung erfolgte zum Zweck der Erläuterung und Beschrei bung. Dies soll nicht als erschöpfend verstanden werden, oder die Erfindung genau auf die geschilderte Form beschränken, und es lassen sich Modifikationen und Änderungen angesichts der voranstehend geschilderten Lehre durchführen, oder erge ben sich bei der Umsetzung der Erfindung in die Praxis. Die Ausführungsformen wurden dazu ausgewählt und beschrieben, um die Grundlagen der Erfindung zu erläutern, und deren prakti sche Einsetzbarkeit, um es Fachleuten auf diesem Gebiet zu ermöglichen, die Erfindung in verschiedenen Ausführungsformen und mit verschiedenen Abänderungen zu nutzen, die für den je weiligen Einsatzzweck geeignet sind. Der Umfang der vorlie genden Erfindung ergibt sich aus der Gesamtheit der vorlie genden Anmeldeunterlagen und soll von den beigefügten Patent ansprüchen umfaßt sein.

Claims

1. Isolierschichtthyristor, welcher aufweist:
eine Basisschicht eines ersten Leitfähigkeitstyps mit hohem Widerstand;
einen ersten und einen zweiten Basisbereich eines zweiten Leitfähigkeitstyps, die selektiv auf einer Oberflächen schicht einer Stirnflächenseite der Basisschicht des er sten Leitfähigkeitstyps vorgesehen sind
einen Source-Bereich des ersten Leitfähigkeitstyps, der selektiv auf einer Oberflächenschicht des ersten Basis bereichs des zweiten Leitfähigkeitstyps vorgesehen ist;
einen Emitterbereich des ersten Leitfähigkeitstyps, der selektiv auf einer Oberflächenschicht des zweiten Basis bereichs des zweiten Leitfähigkeitstyps vorgesehen ist;
eine Gate-Elektrode, die über einen Isolierfilm auf einer Oberfläche des ersten Basisbereichs des zweiten Leitfähig keitstyps vorgesehen ist, der sandwichartig zwischen dem Source-Bereich des ersten Leitfähigkeitstyps und dem Emit terbereich, einem freigelegten Abschnitt der Basisschicht des ersten Leitfähigkeitstyps, und einer Oberfläche des zweiten Basisbereichs des zweiten Leitfähigkeitstyps ange ordnet ist;
eine erste Hauptelektrode, die in Kontakt mit einem frei gelegten Abschnitt des ersten Basisbereichs des zweiten Leitfähigkeitstyps und gemeinsam mit dem Source-Bereich des ersten Leitfähigkeitstyps kommt;
eine Emitterschicht des zweiten Leitfähigkeitstyps, die auf einer entgegengesetzten Stirnflächenseite der Basis schicht des ersten Leitfähigkeitstyps vorgesehen ist
eine zweite Hauptelektrode, die in Kontakt mit der Emit terschicht des zweiten Leitfähigkeitstyps kommt; und
einen Isolierfilm, durch welchen die vollständige Ober fläche des zweiten Basisbereichs des zweiten Leitfähig keitstyps abgedeckt ist;
wobei der erste Basisbereich des zweiten Leitfähigkeits typs und der zweite Basisbereich des zweiten Leitfähig keitstyps unterhalb der Gate-Elektrode verbunden sind.

2. Isolierschichtthyristor nach Anspruch 1 , dadurch gekenn zeichnet, daß der zweite Basisbereich des zweiten Leit fähigkeitstyps annähernd streifenförmig ausgebildet ist.

3. Isolierschichtthyristor nach Anspruch 1 , dadurch gekenn zeichnet, daß zumindest einer der folgenden Bereiche, näm lich der erste oder zweite Basisbereich des zweiten Leit fähigkeitstyps, der Emitterbereich des ersten Leitfähig keitstyps, und der Source-Bereich des ersten Leitfähig keitstyps, polygonal, kreisförmig oder elliptisch ausge bildet ist.

4. Isolierschichtthyristor nach Anspruch 3, dadurch gekenn zeichnet, daß der erste Basisbereich des zweiten Leit fähigkeitstyps und der Source-Bereich des ersten Leit fähigkeitstyps eine Oberflächenschicht des Basisbereichs so ausgebildet sind, daß sie den zweiten Basisbereich des zweiten Leitfähigkeitstyps umgeben.

5. Isolierschichtthyristor nach Anspruch 3, dadurch gekenn zeichnet, daß mehrere erste Basisbereiche des zweiten Leitfähigkeitstyps in den Umgebungen des zweiten Basis bereichs des zweiten Leitfähigkeitstyps vorgesehen sind.

6. Isolierschichtthyristor nach Anspruch 5, dadurch gekenn zeichnet, daß mehrere erste Basisbereiche des zweiten Leitfähigkeitstyps und Source-Bereiche des ersten Leit fähigkeitstyps von Oberflächenschichten der Basisbereiche in der Umgebung des zweiten Basisbereichs des zweiten Leitfähigkeitstyps vorgesehen sind;
wobei eine annähernd ringförmige Gate-Elektrode so ange ordnet ist, daß sie den Isolierfilm auf der Oberfläche des zweiten Basisbereichs des zweiten Leitfähigkeitstyps umgibt; und
wobei die erste Hauptelektrode über einen Isolierfilm auf eine entgegengesetzten Seite angeordnet ist, mit der Gate-Elektrode dazwischen.

7. Isolierschichtthyristor nach Anspruch 6, dadurch gekenn zeichnet, daß die Basisschicht des ersten Leitfähigkeits typs zwischen zwei ersten Basisbereichen des zweiten Leit fähigkeitstyps vorgesehen ist, und daß die Gate-Elektrode über einen Gate-Isolierfilm auf ihren Oberflächen angeord net ist.

8. Isolierschichtthyristor nach Anspruch 7, dadurch gekenn zeichnet, daß der Kontaktabschnitt zwischen der ersten Hauptelektrode, dem ersten Basisbereich des zweiten Leit fähigkeitstyps und dem Source-Bereich des ersten Leit fähigkeitstyps die Form eines Polygons, eines Kreises oder einer Ellipse aufweist.