DE3707867C2 - - Google Patents
Info
- Publication number
- DE3707867C2 DE3707867C2 DE3707867A DE3707867A DE3707867C2 DE 3707867 C2 DE3707867 C2 DE 3707867C2 DE 3707867 A DE3707867 A DE 3707867A DE 3707867 A DE3707867 A DE 3707867A DE 3707867 C2 DE3707867 C2 DE 3707867C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- mis
- low
- doped
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000009751 slip forming Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 description 15
- 210000003608 fece Anatomy 0.000 description 12
- 239000012535 impurity Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 241000863814 Thyris Species 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000543 intermediate Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0839—Cathode regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1012—Base regions of thyristors
- H01L29/102—Cathode base regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
- H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
Die Erfindung betrifft einen Abschaltthyristor (GTO-Thyristor),
der zum Abschalten durch einen in
tegrierten MIS-Transistor steuerbar ist.
Ein GTO-Thyristor oder Abschaltthyristor ist normaler
weise so ausgebildet, daß er durch Anlegung einer ne
gativen Vorspannung an eine Gateelektrode, so daß ein
Teil eines Anodenstroms als Gatestrom nach außen abge
leitet werden kann, abgeschaltet oder blockiert wird.
Die Abschaltoperation eines solchen gewöhnlichen Ab
schaltthyristors erfolgt mittels Strom(an)steuerung,
wofür eine ziemlich große Gateleistung erforderlich ist.
Es ist bekannt, daß ein MIS-Transistor, durch den die
Gate-Kathodenstrecke beim Abschalten kurzgeschlossen
wird, im Abschaltthyristor monolithisch ausgebildet ist.
Zur Vereinfachung der Erläuterung ist ein solcher
MIS-gesteuerter Abschaltthyristor im folgenden
einfach als MIS-Abschaltthyristor bezeichnet. Dieser
erfordert eine kleinere Gateleistung für
das Abschalten, weil diese Operation vom Spannungssteu
ertyp ist. Es sind zwei Arten von MIS-Abschaltthyristoren
bekannt: Einmal mit einem n-Kanal-MIS-Transistor
und zum anderen mit einem p-Kanal-MIS-Transistor. Beim n-Kanal-MIS-
Transistor wird der Oberflächenbereich einer p-Basis
schicht im Abschaltthyristor als Kanalbereich oder
-zone benutzt, wobei in der p-Basisschicht eine zu
sätzliche n-Typ-Schicht so ausgebildet ist, daß sie als
eine der Source- und Drainzonen wirkt (EP 00 39 941 A1). Beim p-Kanal-
MIS-Transistor wird dagegen der Umfangsbereich einer
n-Emitterschicht im Abschaltthyristor als eine Kanal
zone benutzt, wobei eine p-Typ-Schicht in der n-Emitter
schicht so ausgebildet ist, daß sie als eine der Source-
oder Drainzonen wirkt (EP 00 39 943 A1). Wenn beim MIS-Abschaltthyristor
der MIS-Transistor durchschaltet, wird ein Teil des
Anodenstroms über den MIS-Transistor umgeleitet. Wenn
der Kanal-Leitwert des MIS-Transistors
eine vorgegebene Größe übersteigt, fließt der größte
Teil des Anodenstroms über den vom MIS-Transistor gebildeten
Bypass zur Kathode. Infolgedessen verrin
gert sich die Menge der von der n-Emitterschicht in die
p-Basisschicht injizierten Elektronen, so daß der Ab
schaltthyristor nicht im Ein- oder Durchschaltzustand
gehalten werden kann und in den Blockierzustand
übergeht.
Der maximale Anodenstrompegel (Spitzenabschaltstrompe
gel) I TGQM, bei dem der MIS-Abschaltthyristor abschal
ten kann, hängt vom Widerstand R S des Bypasses ab,
der gebildet wird, wenn der MIS-Transistor durchschal
tet. Der maximale Anodenstrompegel
bestimmt sich nach folgender Gleichung:
I TGQM = G OFF · V NP/RS (1)
In dieser Gleichung bedeuten:
V NP: Im Durchschaltzustand vorliegender Span nungsabfall am zwischen der zweiten Basisschicht und der zweiten Emitterschicht gebildeten Emitter übergang, etwa 0,8 V betragend; und
G OFF: Gate-Abschaltverstärkung, bestimmt durch das Verhältnis von Anodenstrom zu Gatestrom zum Abschaltzeitpunkt.
V NP: Im Durchschaltzustand vorliegender Span nungsabfall am zwischen der zweiten Basisschicht und der zweiten Emitterschicht gebildeten Emitter übergang, etwa 0,8 V betragend; und
G OFF: Gate-Abschaltverstärkung, bestimmt durch das Verhältnis von Anodenstrom zu Gatestrom zum Abschaltzeitpunkt.
Der Widerstand R S läßt sich wie folgt ausdrücken:
R S = R ON + R L + R V (2)
Darin bedeuten:
R ON: Durchschaltwiderstand des MIS-Transistors;
R L: Lateralwiderstand der zweiten Basisschicht unter der zweiten Emitterschicht; und
R V: Vertikalwiderstand der zweiten Basisschicht.
R ON: Durchschaltwiderstand des MIS-Transistors;
R L: Lateralwiderstand der zweiten Basisschicht unter der zweiten Emitterschicht; und
R V: Vertikalwiderstand der zweiten Basisschicht.
Wie sich aus obigem ergibt, ist es wesentlich, den Wider
stand R S zu verkleinern, um den Spitzenabschaltstrom I TGQM
des MIS-Transistors größer auszulegen. Für die Verkleine
rung des Durchschaltwiderstands R ON des
MIS-Transistors ist es wünschenswert, die Kanallänge des
MIS-Transistors möglichst klein zu halten und seine Ka
nalbreite möglichst groß auszulegen. Um die Widerstände
R L und R V der zweiten Basisschicht kleiner zu machen,
ist es wünschenswert, die Gesamtlänge des genannten By
passes durch Miniaturisierung der betreffenden Zonen des
Bauelements zu verkürzen und den Fremdatomkonzentrations
grad der zweiten Basisschicht zu erhöhen. Von diesen Be
dingungen kann die Form- und Dimensionsbedingung mittels
einer in neuerer Zeit entwickelten Mikrominiaturisierungs
technik ohne weiteres erfüllt werden. Es ist jedoch
schwierig, den Fremdatomkonzentrationsgrad der zweiten
Basisschicht zu erhöhen, und zwar im Hinblick auf seine
Beziehung zu den Bauelement-Charakteristika bzw. -Eigen
schaften. Der MIS-Abschaltthyristor erfordert nämlich einen
Anreicherungstyp-MIS-Transistor einer zweckmäßigen Schwel
lenwertspannung. Aus diesem Grund ist es nötig, den Fremd
atomkonzentrationsgrad der zweiten Basisschicht, die
als Kanalzone des MIS-Transistors benutzt wird, auf einer
Größe unter etwa 1017/cm3 zu halten. Das bisherige Vor
gehen richtete sich daher auf die Verkleinerung der Ab
messung der zweiten Emitterschicht durch eine Untertei
lung und mithin auf eine Verkleinerung des Widerstands
R L. Dies führt zu einer Verkleinerung der Effektivfläche
der Abschaltelementzone im MIS-Abschaltelement,
einer Erhöhung der Durchlaßspannung des MIS-Abschalt
thyristors und einer Herabsetzung der Stoßstrombelast
barkeit.
Aufgabe der Erfindung ist damit die Schaffung eines
MIS-Abschaltthyristors, der eine höhere Stoßstrombelast
barkeit, eine niedrigere Durch
laßspannung und einen größeren Spitzenabschaltstrom auf
weist.
Diese Aufgabe wird durch die im Patentanspruch 1 gekenn
zeichneten Merkmale gelöst.
Der erfindungsgemäße MIS-Abschaltthyristor ist so ausge
legt, daß eine Schicht geringer Fremdatomkonzentration
(niedrigdotierte Schicht) auf der zweiten Basisschicht
ausgebildet und die zweite Emitterschicht so geformt ist,
daß sie sich durch die Schicht geringer Fremdatomkonzen
tration in die zweite Basisschicht hinein er
streckt. Ein Abschalt-MIS-Transistor ist so ausgebildet,
daß die Schicht geringer Fremdatomkonzentration als Ka
nalzone benutzt wird. Die MIS-Abschaltthyristoranordnung
gemäß der Erfindung läßt sich je nach dem Kanaltyp des
MIS-Transistors in die folgenden vier Typen untertei
len:
- 1. Eine niedrigdotierte Schicht eines ersten Leitfähig keitstyps ist auf einer zweiten Basisschicht des er sten Leitfähigkeitstyps ausgebildet, und derKanal des MIS-Tran sistors ist vom zweiten Kanal-Leitfähigkeitstyp, wobei ein Oberflächenbereich der niedrig dotierten Schicht als Kanalzone genutzt wird.
- 2. Eine niedrigdotierte Schicht des zweiten Leitfähig keitstyps ist auf einer zweiten Basisschicht des er sten Leitfähigkeitstyps ausgebildet, und der Kanal des MIS-Tran sistors ist vom ersten Kanal-Leitfähigkeitstyp, wobei ein Oberflächenbereich der niedrigdotier ten Schicht als Kanalzone genutzt wird.
- 3. Eine erste niedrigdotierte Schicht des ersten Leitfä higkeitstyps ist auf einer zweiten Basisschicht des ersten Leitfähigkeitstyps ausgebildet, und eine zweite niedrigdotierte Schicht des zweiten Leitfähigkeits typs ist in der Oberfläche der ersten niedrigdotier ten Schicht ausgebildet. Der Kanal des MIS-Transistors ist vom er sten Leitfähigkeitstyp, wobei ein Oberflächenbereich der zweiten niedrigdotierten Schicht als Kanalzone genutzt wird.
- 4. Eine erste niedrigdotierte Schicht des zweiten Leit fähigkeitstyps ist auf einer zweiten Basisschicht des ersten Leitfähigkeitstyps ausgebildet, und eine zweite niedrigdotierte Schicht des ersten Leitfähig keitstyps ist in der Oberfläche der ersten niedrigdotier ten Schicht ausgebildet. Der Kanal des MIS-Transistors ist vom zweiten Leitfähigkeitstyp, wobei ein Oberflächenbereich der zweiten niedrigdotier ten Schicht als Kanalzone genutzt wird.
Bei dem erfindungsgemäßen Abschaltthyristor
kann die Schwellwertspannung des MIS-
Transistors unabhängig vom Fremdatomkonzentrationsgrad
(oder Dotierungsgrad) der zweiten Basisschicht eingestellt
werden. Mit anderen Worten: die zweite Basisschicht wird
als hochdotierte Schicht mit kleinerem Widerstand aus
gebildet, während das MIS-Abschaltelement
mit einer größeren Breite ausgebildet wird, um damit die
Effektivfläche der Abschaltelementzone zu vergrößern.
Auf diese Weise ist es möglich, einen größeren Spitzen
abschaltstrom zu erzielen, ohne eine Erhöhung der Durch
laßspannung und eine Minderung der Stoßstrombelastbar
keit herbeizuführen.
Gemäß einer bevorzugten Ausführungsform der Erfindung
ist eine hochdotierte Schicht desselben Leitfähigkeits
typs, wie ihn die zweite Emitterschicht aufweist, kon
tinuierlich oder übergangslos mit der zweiten Emitter
schicht in der Weise ausgebildet, daß sie sich zwischen
der zweiten Basisschicht
und der niedrigdotierten Schicht über der zweiten Basis
schicht unter der MIS-Transistorzone
befindet. Die Anordnung einer solchen hochdo
tierten Schicht ist letztlich einer Ausbildung der zwei
ten Emitterschicht so, daß sie sich in die MIS-Transistor
zone erstreckt, äquivalent. Als Ergebnis kann eine größere
effektive Leitungsoberfläche am MIS-Ab
schaltthyristor aufrechterhalten werden.
Im folgenden sind bevorzugte Ausführungsformen der Erfin
dung anhand der Zeichnung näher erläutert. Es zeigt
Fig. 1 eine (in vergrößertem Maßstab gehaltene
Teil-)Schnittdarstellung eines MIS-Abschalt
thyristors gemäß einer ersten Ausführungsform
der Erfindung,
Fig. 2 eine Schnittansicht eines MIS-Abschaltthyristors
gemäß einer zweiten Ausführungsform der Erfin
dung,
Fig. 3 eine Schnittansicht eines MIS-Abschaltthyristors
gemäß einer dritten Ausführungsform der Erfin
dung,
Fig. 4 eine Schnittansicht eines MIS-Abschaltthyristors
gemäß einer vierten Ausführungsform der Erfin
dung,
Fig. 5 eine Schnittansicht eines MIS-Abschaltthyristors
gemäß einer fünften Ausführungsform der Erfin
dung,
Fig. 6 eine Schnittansicht eines MIS-Abschaltthyristors
gemäß einer sechsten Ausführungsform der Erfin
dung,
Fig. 7 eine Schnittansicht eines MIS-Abschaltthyristors
gemäß einer siebten Ausführungsform der Erfin
dung,
Fig. 8 eine Schnittansicht eines MIS-Abschaltthyristors
gemäß einer achten Ausführungsform der Erfin
dung,
Fig. 9A eine Schnittansicht eines MIS-Abschaltthyristors
gemäß einer neunten Ausführungsform der Erfin
dung,
Fig. 9B ein Überlagerungsmuster der Halbleiterschicht(en)
eines Hauptteils des MIS-Abschaltthyristors
gemäß Fig. 9A,
Fig. 10A eine Schnittansicht eines MIS-Abschaltthyristors
gemäß einer zehnten Ausführungsform der Erfin
dung,
Fig. 10B ein Überlagerungsmuster der Halbleiterschicht(en)
eines Hauptteils des MIS-Abschaltthyristors
gemäß Fig. 10A,
Fig. 11 eine Schnittansicht eines MIS-Abschaltthyristors
gemäß einer elften Ausführungsform der Erfin
dung,
Fig. 12 eine Schnittansicht eines MIS-Abschaltthyristors
gemäß einer zwölften Ausführungsform der Erfin
dung,
Fig. 13A und 13B einen MIS-Abschaltthyristor gemäß ei
ner dreizehnten Ausführungsform der Erfindung,
Fig. 13C ein Überlagerungsmuster der Halbleiterschicht(en)
eines Hauptteils des MIS-Abschaltthyristors,
Fig. 14 bis 17 jeweils eine bevorzugte Übergangszonen
abschlußausbildung bei einem MIS-Abschaltthyri
stor gemäß der Erfindung und
Fig. 18 und Fig. 19 Darstellungen zum Vergleichen des
Zustands eines durch einen bisherigen MIS-Ab
schaltthyristor fließenden Anodenstroms und
des eines durch den MIS-Abschaltthyristor der
Ausführungsform gemäß Fig. 5 fließenden Anoden
stroms.
In allen Figuren sind einander entsprechende Bauelemente
und Schichten mit jeweils gleichen Bezugsziffern bezeich
net; der erste und der zweite Leitfähigkeitstyp sind da
bei der p-Typ bzw. der n-Typ.
Fig. 1 veranschaulicht einen MIS-Abschaltthyristor gemäß
einer ersten Ausführungsform der Erfindung. Der MIS-Ab
schaltthyristor basiert auf einer pnpn-Struktur aus ei
ner ersten Emitterschicht 1 des p⁺-Typs, einer ersten
Basisschicht 2 des n-Typs, einer zweiten Basisschicht
3 des p-Typs und einer zweiten Emitterschicht 4 des
n⁺-Typs. Eine niedrigdotierte p⁻-Schicht 8 (d. h. gerin
ger Fremdatomkonzentration) ist nach einem Aufwachsver
fahren oder einem Gegendotierverfahren
auf der zweiten Basisschicht 3 ausgebildet. Da
bei werden ein die zweite Basisschicht 3 enthaltendes
Plättchen und ein anderes, der p⁻-Schicht 8 entsprechen
des Plättchen vorbereitet und zur Bildung einer integra
len Einheit unmittelbar miteinander verbunden. Die zwei
te Emitterschicht 4 erstreckt sich durch die p⁻-Schicht
8 und bildet einen pn-Übergang (Emitterübergang) zwischen
der zweiten Emitterschicht 4 und der zweiten Basisschicht
3. Eine Kathodenelektrode 5 und eine Anodenelektrode 6
sind auf der zweiten Emitterschicht 4 bzw. der ersten
Emitterschicht 1 ausgebildet.
Abschalt-n-Kanal-MIS-Transistoren sind in der p⁻-Schicht
8 ausgebildet. Jeder MIS-Transistor besteht aus n⁺-Typ-Schichten
9 1 und 9 2 als Source- bzw. Drainzonen, einer auf der zwi
schen den n⁺-Typ-Schichten 9 1 und 9 2 befindlichen Fläche aus
gebildeten Gateisolierschicht 10 sowie einer auf der Gate
isolierschicht 10 ausgebildeten Gateelektrode 11. Die
n⁺-Schicht 9 1 ist so ausgebildet, daß sie die zweite Emit
terschicht 4 teilweise überlappt. Die Sourceelektrode
des MIS-Transistors ist somit mit der Kathodenelektrode
5 verbunden. Eine p⁺-Schicht 12 ist mit der n⁺-Schicht 9 2
(Drainzone) teilweise überlappend ausgebildet. Eine
Thyristoreinschalt-Elektrode 7
dient als Zündelektrode und schließt außerdem
die n⁺-Schicht 9 2 und die p⁺-Schicht 12 miteinander
kurz. Die p⁺-Schicht 12 erstreckt
sich durch die p⁻-Schicht 8 zur zweiten Basisschicht 3,
so daß die Drainelektrode des MIS-Transistors niederohmig
mit der zweiten Basisschicht 3 verbun
den ist.
Der auf diese Weise gebildete MIS-Abschaltthyristor wird
auf dieselbe Weise wie sein herkömmliches Gegenstück
durch- und abgeschaltet.
Dabei wird eine positive Spannung an die Thyristoreinschalt-
Elektrode 7 angelegt, wodurch eine Vorwärts- oder Durchlaßvorspan
nung über die zweite Basisschicht 3 und die zweite Emit
terschicht 4 angelegt wird, so daß der MIS-Abschaltthyri
stor durchschaltet. Das Abschalten des MIS-Abschaltthyri
stors erfolgt durch Anlegen einer positiven Spannung,
welche die Schwellenwertspannung übersteigt, an die
Gateelektrode 11, um den MIS-Transistor durchschalten
zu lassen.
Bei dieser Ausführungsform ist die p--Typ-Schicht 8, die eine Kanal
zone für den Abschalt-MIS-Transistor bildet, von der zweiten Basis
schicht 3 des MIS-Abschaltthyristors verschieden. Infolgedes
sen können die Fremdatomkonzentrationsgrade der zweiten
Basisschicht 3 und der p⁻-Typ-Schicht 8 in Abhängigkeit
von der Anwendung dieser Schichten getrennt auf eine op
timale Größe eingestellt werden. Dies bedeutet, daß die
p⁻-Schicht 8 so eingestellt werden kann, daß eine ge
wünschte Schwellenwertspannung am MIS-Transistor erreicht
wird. Die Fremdatomkonzentration der zweiten Basisschicht
3 kann auf einen ausreichend hohen Grad eingestellt wer
den, ohne durch die Schwellenwertspannung des MIS-Tran
sistors eingeschränkt zu sein. Als praktische zahlenmäßige
Beispiele kann angegeben werden, daß ein Lateralwiderstand
R L der zweiten Basisschicht 3 praktisch auf ein Drittel
desjenigen bei der entsprechenden bisherigen Anordnung
eingestellt werden kann. Auf diese Weise kann bei fest
gelegtem Spitzenabschaltstrom I TGQM die Breite der zwei
ten Emitterschicht 4 auf praktisch das Dreifache der
Breite bei der bisherigen Anordnung eingestellt werden.
Da jedoch die Oberfläche der gesamten Anordnung vorher
bestimmt ist, wird in der Praxis die Breite der zweiten
Emitterschicht durch Verkleinerung der Zahl der Abschalt
elemente vergrößert, während die Oberfläche des betref
fenden Abschaltelements vergrößert wird. Wenn für ein
Streifenmuster oder -schema die zweite Emitterschicht
angewandt wird, wird die vergrößerte Breite der zweiten
Emitterschicht wie folgt abgeschätzt: Wenn die
vom Abschaltthyristor eingenommene tatsächliche Fläche
50% beträgt, kann die Breite der Emitterschicht praktisch
verdoppelt werden, wenn R L/RS=0,5 gilt, d. h. wenn die
Breite der Emitterschicht vergleichsweise groß ist. Im
Fall von R L/RS=0,1, d. h. bei einer kleinen Breite der
Emitterschicht, kann deren Breite das etwa 1,14fache
betragen. Da die wesentliche Fläche oder Hauptfläche des
Abschaltthyristors sich im gleichen Maß vergrößert, wie
die Breite der Emitterschicht auf diese Weise vergrößert
wird, ist es möglich, eine kleinere Durch
laßspannung und eine größere Stoßstrombeständigkeit als
bei den bisherigen Anordnungen zu erzielen.
Ein Abschaltthyristor nach der Erfindung bietet
die im folgenden genannten Vorteile.
Zum ersten steht der hochdotierte Abschnitt eines Seiten
wandteils der zweiten Emitterschicht 4 mit der p⁻-Schicht
8 in Kontakt, wobei in diesem Bereich Elektronen mit ho
her Injektionsleistung in die p⁻-Schicht 8 injiziert wer
den. Zum zweiten kann die zweite Basisschicht 3, die re
lativ zur Schicht 8 einwärts eingelassen ist, mit hoher
Fremdatomkonzentration ausgebildet werden, so daß sie
dünner geformt werden kann. Aus diesem Grund nehmen von
der zweiten Emitterschicht 4 injizierte Ladungsträger ei
nen hohen Transportfaktor an. Zum dritten wird der Emit
terübergang in dem Bereich der zweiten Basisschicht 3, im
Bereich flacher Fremdatomkonzentrations
verteilung gebildet. Als Ergebnis zeigt der npn-Transistor im Abschalt
thyristor eine gleichmäßige Verteilung des Stromverstär
kungsfaktors, wobei letzterer auf einem größeren Wert
gehalten wird.
Wie erwähnt, kann die p⁻-Schicht 8 nach einem Aufwachs
verfahren, durch unmittelbares Verbinden oder nach einem
Gegendotierverfahren erzeugt werden. Von diesen Verfahren
bieten die beiden letztgenannten eine besondere Wirkung.
Bei dem an sich bekannten Direktverbindungsverfahren
werden zwei hochglanzpolierte
Flächen zweier Halbleitersubstrate in einer Reinluftatmo
sphäre innig miteinander verbunden, während ihre Verbin
dungsflächen in einem hydrophilen Zustand gehalten wer
den, worauf das so erhaltene Gebilde zur Gewährleistung
einer fest verbundenen Einheit einer Wärmebehandlung un
terworfen wird. Bei Anwendung dieser Technik kann als
p⁻-Schicht 8 ein (100)-Substrat und als zweite Basis
schicht 3 ein (111)-Substrat benutzt werden. Die auf die
se Weise miteinander verbundenen Substrate vermögen die
Charakteristika des MIS-Transistors und des Abschalt
thyristors zu optimieren. Nach dem Gegendotierverfahren
kann die p⁻ -Schicht 8 selektiv
erzeugt werden. Auf diese Weise ist es möglich, ein hoch
widerstandsfähiges Bauelement durch Anwendung einer Über
gangsabschlußtechnik, wie eines Schutzringverfahrens,
zu erhalten.
Bei der beschriebenen Ausführungsform ist die zweite
Emitterschicht 4 so ausgebildet, daß sie sich durch die
p⁻-Schicht 8 in die zweite Basisschicht 3 erstreckt.
Dies bedeutet, daß der Emitterübergang so erzeugt ist,
daß er sich an einer Stelle befindet, die etwas tiefer
liegt als eine Grenzfläche zwischen der p⁻-Schicht 8 und
der zweiten Basisschicht 3. Infolgedessen ist der
Transportfaktor der (für die) Ladungsträger in der zwei
ten Basisschicht hoch, weil in der effektiven zweiten
Basisschicht kein Bereich einer kurzen Trägerlebensdauer
vorhanden ist, etwa eine Grenzfläche mit einer epitaxialen
Schicht oder eine durch direkte Verbindung erzeugte Grenz
fläche.
Infolgedessen kann der Stromverstärkungsfaktor des npn-
Transistors beim Abschaltthyristor auf einem hohen Wert
gehalten werden, was wiederum zu einer niedrigen Durch
laßspannung beiträgt.
Bei der beschriebenen Ausführungsform ist die p⁺-Schicht
12 niedrigen Widerstands so ausgebildet, daß sie sich
durch die p⁻-Schicht 8 in die zweite Basisschicht 3 er
streckt. Unabhängig vom Vorhandensein der hochohmigen
p⁻-Schicht 8 kann daher der Vertikalwiderstand R V der
Widerstände auf der erwähnten Bypass-Widerstandsstrecke
auf einen kleineren Wert eingestellt sein.
Fig. 2 veranschaulicht im Schnitt einen MIS-Abschalt
thyristor gemäß einer zweiten Ausführungsform der Erfin
dung. Bei der Ausführungsform gemäß Fig. 2 ist die p⁻-
Schicht 8 als niedrigdotierte Schicht auf der zweiten
Basisschicht 3 auf dieselbe Weise, wie im Zusammenhang
mit der ersten Ausführungsform beschrieben, ausgebildet,
während n⁻-Schichten 13 selektiv als niedrigdotierte
Schichten im Oberflächenbereich der p⁻-Schicht 8 erzeugt
sind. Wenn der Oberflächenbereich der n⁻-Schicht eine
Kanalzone bildet, wird ein p-Kanal-MIS-Transistor als
Abschalt-MIS-Transistor gebildet. Dies bedeutet, daß
p⁺-Schichten 14 2 und 141 so ausgebildet sind, daß sie
den Endflächenabschnitt der n⁻-Schicht 13 zwischen sich
einschließen. Dazu erstreckt sich die eine p⁺-Schicht 14₁ in der n--Schicht 13,
während die andere p⁺-Schicht 14₂ außerhalb der n--Schicht 13
angeordnet ist.
Die zweite Emitterschicht 4 des Abschaltthyristors über
lappt sich teilweise mit der p⁺-Schicht 14 1,
die damit die Drainzone des MIS-Transistors bildet,
und ist so ausgebildet, daß sie sich durch die n⁻-Schicht
13 und die p⁻-Schicht 8 in die zweite Basisschicht 3 er
streckt und relativ zu letzterer einen Emitterübergang
bildet. Die Kathodenelektrode 5 ist mit ohmschem Kontakt
mit der zweiten Emitterschicht 4 und der p⁺-Schicht 14 1
verbunden. Die p⁺-Schicht 14 2, die die Sourcezone bildet,
überlappt sich teilweise mit der p⁺-Schicht 12, die sich in
die zweite Basisschicht 3 erstreckt und mit ihr niederohmig
verbunden ist.
Eine Thyristoreinschalt-Elek
trode, die mit der p⁺-Schicht 12 in
ohmschem Kontakt steht, kann - wie bei der Ausführungs
form nach Fig. 1 - vorgesehen sein. Beim MIS-Abschalt
thyristor gemäß dieser Ausführungsform erfolgt das Ab
schalten durch Anlegen einer negativen Spannung an die
Gateelektrode 11, um den MIS-Transistor durchzuschalten.
Bei dieser Ausführungsform ist ebenfalls eine niedrig
dotierte Schicht auf der zweiten Basisschicht erzeugt,
und der MIS-Transistor wird somit unter Heranziehung der
niedrigdotierten Schicht gebildet, so daß sich derselbe
Vorteil wie bei der vorher beschriebenen Ausführungsform
ergibt.
Fig. 3 veranschaulicht einen MIS-Abschaltthyristor gemäß
einer dritten Ausführungsform der Erfindung. Dabei ist
eine n⁻-Schicht 15 eines dem Leitfähigkeitstyp der zwei
ten Basisschicht 3 entgegengesetzten Leitfähigkeitstyps
als niedrigdotierte Schicht auf der zweiten Basisschicht
3 erzeugt. Im Oberflächenbereich der n⁻-Schicht 15 sind die
p⁺-Schichten 14 2 und 141 zur Bildung von Source- bzw.
Drainzonen ausgebildet. Die Gateelektrode 11 ist über
der n-Schicht 15 zwischen den p⁺-Schichten 14 1 und 14 2
mit der zwischen Gateelektrode 11 und n⁻-Schicht 15
erzeugten Gateisolierschicht 10 ausgebildet. Bei dieser
Ausführungsform ist der p-Kanal-MIS-Transistor mit dem
als Kanalzone dienenden Oberflächenbereich der n⁻-Schicht
15 als Abschalt-MIS-Transistor ausgebildet.
Die zweite Emitterschicht 4 ist so ausgebildet, daß sie
sich durch die n⁻-Schicht 15 in die zweite Basisschicht
3 erstreckt, wobei ein Emitterübergang relativ zur zwei
ten Basisschicht 3 festgelegt ist. Die Kathodenelektrode
5 steht in ohmschem Kontakt mit der zweiten Emitterschicht
4 und der p⁺-Schicht (Drainzone des MIS-Transistors)
14 1. Die p⁺-Schicht (Sourcezone) 14 2 ist mit der zweiten
Basisschicht 3 durch die niederohmige p⁺-Schicht 12 ver
bunden, die sich durch die n⁻-Schicht 15 erstreckt. Diese
Anordnung entspricht derjenigen bei der Ausführungsform
nach Fig. 2. Mit dieser Ausführungsform werden dieselben
Vorteile wie mit den vorher beschriebenen Ausführungsfor
men erzielt.
Fig. 4 veranschaulicht einen MIS-Abschaltthyristor gemäß
einer vierten Ausführungsform der Erfindung. Dabei ist
eine n⁻-Schicht 15 als erste niedrigdotierte Schicht auf
der zweiten Basisschicht 3 erzeugt, und eine p⁻-Schicht
16 ist selektiv als zweite niedrigdotierte Schicht im
Oberflächenbereich der n⁻-Schicht 15 an einer Stelle ne
ben der zweiten Emitterschicht 4 ausgebildet.
Eine n⁺-Schicht 9 1 ist als Sourcezone außerhalb der p⁻-
Schicht 16 so erzeugt, daß sie die zweite Emitterschicht
4 teilweise überlappt. Eine n⁺-Schicht 9 2 ist als Drain
zone in der p⁻-Schicht 16 ausgebildet. Die Gateelektrode
11 ist über dem Abschnitt der p⁻-Schicht 16 erzeugt, der
sich zwischen Source- und Drainzone befindet, wobei eine
Gateisolierschicht 10 zwischen dem Abschnitt der p⁻-
Schicht 16 und der Gateelektrode 11 ausgebildet ist.
Auf diese Weise wird somit ein n-Kanal-MIS-Transistor mit dem Ober
flächenbereich der p--Schicht 16 als Kanalzone gebildet. Die
p⁺-Schicht 12 erstreckt sich durch die p⁻-Schicht 16
und die n⁻-Schicht 15 in die zweite Basisschicht 3.
Die Thyristoreinschalt-Elektrode 7 steht
in ohmschem Kontakt mit der p⁺-Schicht 12 und der n⁺-
Schicht 9 2. Letztere ist über die genannte
Elektrode 7 und die p⁺-Schicht 12 niederohmig mit der
zweiten Basisschicht 3 verbunden.
Mit dieser Ausführungsform werden dieselben Vorteile
wie mit den vorher beschriebenen Ausführungsformen er
zielt.
Da sich bei einem herkömmlichen Abschaltthyristor der
Anodenstrom in den betreffenden unterteilten Kathodenbe
reichen oder -zonen konzentriert, trägt die Gatezone in
keinem Fall wesentlich zum Leiten bzw. Durchschalten bei.
Das gleiche gilt auch für den MIS-Abschaltthyristor. Da
bei fließt nahezu kein Anodenstrom durch den MIS-Tran
sistorbereich, was ein Hindernis für die Erzielung einer
ausreichend niedrigen Durchlaßspannung darstellt. Dieser
Nachteil kann auf die in Verbindung mit den folgenden
Ausführungsformen beschriebene Weise ausgeschaltet wer
den.
Fig. 5 veranschaulicht im Schnitt einen Hauptteil einer
fünften Ausführungsform, d. h. einer Abwandlung des
MIS-Abschaltthyristors gemäß Fig. 1. Die fünfte Ausfüh
rungsform unterscheidet sich von derjenigen nach Fig.1 dadurch, daß eine kontinuierlich oder fortlaufend mit
der zweiten Emitterschicht 4 ausgebildete
n⁺-Schicht 17 an der Grenzfläche zwischen der
zweiten Basisschicht 3 und der p⁻-Schicht 8 eingelassen ist.
In diesem Zusammenhang ist darauf hinzuweisen, daß die
eingelassene n⁺-Schicht 17 selektiv unter der Gatezone
des MIS-Transistors ausgebildet ist.
Bei dieser Anordnung ermöglicht es die eingelassene n⁺-
Schicht 17 der zweiten Emitterschicht 4, sich praktisch
oder wesentlich unter den MIS-Transistorbereich zu er
strecken. Dies bedeutet, daß diese Schicht 17 als Teil
des zweiten Emitters wirkt. Auf diese Weise wird somit
ein MIS-Abschaltthyristor erhalten, der eine größere ef
fektive Einschaltfläche und damit eine ausreichend nied
rige Durchlaßspannung aufweist.
Die Fig. 18 und 19 veranschaulichen einen Vergleich
zwischen den Anodenströmen (gestrichelte Linien) in zwei
benachbarten Emitterschichtbereichen bei einem bisherigen
MIS-Abschaltthyristor und in zwei benachbarten Emitter
schichtbereichen bei der Ausführungsform gemäß Fig. 5.
Wie aus den Fig. 18 und 19 hervorgeht, ist die Ein
schaltfläche aufgrund des Vorhandenseins
der eingelassenen n⁺-Schicht 17 wesentlich vergrößert.
Fig. 6 veranschaulicht eine sechste Ausführungsform, die
durch Hinzufügung der eingelassenen n⁺-Schicht 17 zu der
Grenzfläche zwischen der zweiten Basisschicht 3
und der p⁻-Schicht 8 beim MIS-Abschaltthyristor gemäß
Fig. 2 erhalten wird. Fig. 7 zeigt eine siebte Ausfüh
rungsform, bei welcher die eingelassene n⁺-Schicht 17
zu der Grenzfläche zwischen der zweiten Basisschicht
3 und der n⁻-Schicht 15 beim MIS-Abschaltthyristor ge
mäß Fig. 3 hinzugefügt ist. Fig. 8 veranschaulicht eine
achte Ausführungsform der Erfindung, bei welcher die
eingelassene n⁺-Schicht 17 an der Grenzfläche zwischen
der zweiten Basisschicht 3 und der n⁻-Schicht 15 beim
MIS-Abschaltthyristor gemäß Fig. 4 hinzugefügt ist. Gemäß
den Fig. 6 bis 8 ist die eingelassene n⁺-Schicht 17,
wie bei der Ausführungsform gemäß Fig. 5, lokal über ei
nen Bereich von der zweiten Emitterzone zum MIS-Tran
sistorbereich ausgebildet. Die Ausführungsformen gemäß
Fig. 6 bis 8 gewährleisten ersichtlicherweise diesel
ben Vorteile wie die Ausführungsform nach Fig. 5.
Fig. 9A zeigt eine neunte Ausführungsform der Erfindung
als Abwandlung des MIS-Abschaltthyristors gemäß Fig. 5.
Bei dieser Ausführungsform ist die eingelassene n⁺-Schicht
17 so ausgebildet, daß sie sich über einen gesamten Be
reich der Grenzfläche zwischen zweiter Basisschicht 3
und p⁻-Schicht 8 erstreckt, wobei darauf hinzuweisen ist,
daß in dem der p⁺-Schicht 12 nahegelegenen Bereich der
eingelassenen n⁺-Schicht 17 mehrere Fenster 18 im Hinblick
auf die Notwendigkeit der Herstellung einer elektrischen
Verbindung zwischen der p⁺-Schicht 12 und der zweiten
Basisschicht 3 ausgebildet sind. Fig. 9B veranschaulicht
ein Überlagerungsmuster oder -schema der betreffenden,
mit Fremdatomen dotierten Schichten beim MIS-Abschalt
thyristor.
Fig. 10A veranschaulicht im Schnitt eine zehnte Ausfüh
rungsform der Erfindung als eine Abwandlung des MIS-
Abschaltthyristors gemäß Fig. 6. Bei dieser Ausführungs
form ist ebenfalls eine eingelassene n⁺-Schicht 17 mit
einer Anzahl von Fenstern 18 über einen Bereich der
Grenzfläche zwischen der zweiten Basisschicht 3 und der
p⁻-Schicht 8 hinweg ausgebildet. Fig. 10B veranschaulicht
ein Überlagerungsmuster oder -schema der betreffenden
dotierten Schichten bei diesem MIS-Abschaltthyristor.
Fig. 11 zeigt eine elfte Ausführungsform der Erfindung
als Abwandlung des MIS-Abschaltthyristors gemäß Fig. 7.
Fig. 12 veranschaulicht dagegen im Schnitt eine zwölfte
Ausführungsform der Erfindung als Abwandlung des MIS-
Abschaltthyristors gemäß Fig. 8.
Bei neunter bis zwölfter Ausführungsform kann jeweils
eine niedrigere Durchlaßspannung erzielt werden, weil
die eingelassene n⁺-Schicht 17 über eine noch größere
Fläche hinweg als bei fünfter bis achter Ausführungsform
ausgebildet ist.
Die Fig. 13A bis 13C veranschaulichen einen MIS-Ab
schaltthyristor gemäß einer dreizehnten Ausführungsform
der Erfindung, der eine eingelassene n⁺-Schicht 17 in
einem streifenförmigen Muster aufweist, wobei der MIS-
Abschaltthyristor gemäß Fig. 2 als Basis dient. Fig. 13C
veranschaulicht ein Überlagerungsmuster oder -schema der
betreffenden Dotierungsschichten; die Fig. 13A und
13B sind dabei Schnitte längs der Linien A-A′ bzw. B-B′
in Fig. 13C. Die eingelassene n⁺-Schicht 17 ist dabei
in Form mehrerer Streifen über einen Bereich der Grenz
fläche zwischen der zweiten Basisschicht 3 und der p⁻-
Schicht 8 ausgebildet. An der Grenzfläche zwischen der
zweiten Basisschicht 3 und der p⁻-Schicht 8 sind mehrere
streifenförmige p⁺-Schichten 19 so angeordnet, daß sie
sich jeweils zwischen eingelassenen n⁺-Schichten 17 be
finden.
Mit dieser Ausführungsform werden wiederum dieselben
Vorteile, wie sie in Verbindung mit den vorher beschrie
benen Ausführungsformen erläutert sind, erzielt. Wenn
bei dieser Ausführungsform die Streifenbreite W 1 der ein
gelassenen p⁺-Schicht 19 klein gewählt wird, kann eine
ausreichend niedrige Durchlaßspannung erreicht werden,
weil der Anodenstrom über bzw. durch die Gesamtfläche
des Bauelements fließt. Durch Anordnung der streifenför
migen eingelassenen p⁺-Schicht 19 erhält weiterhin die
effektive Breite der zweiten Emitterschicht 4 eine Größe
W 2 gemäß Fig. 13C. Infolgedessen wird der Spitzenabschalt
strom des MIS-Abschaltthyristors vergrößert, so daß die
Abschaltzeit kürzer wird.
Obgleich in den Fig. 1, 3 und 4 nicht dargestellt,
kann eine streifenförmige eingelassene n⁺-Schicht, wie
bei der Ausführungsform gemäß Fig. 13, auch unter Zugrun
delegung der MIS-Abschaltthyristoren gemäß den Fig.
1, 3 und 4 als Basis ausgebildet werden.
Während vorstehend der Hauptaufbau verschiedener Ausfüh
rungsformen des MIS-Abschaltthyristors beschrieben ist,
ist nachstehend eine effektive oder wirksame Übergangs
abschlußtechnik, die bei dem erfindungsgemäßen Thyristor zweckmäßig ist,
erläutert. Bei Anwendung eines Gegendotier
verfahrens zur Ausbildung einer niedrigdotierten Schicht
kann die niedrigdotierte Schicht selektiv erzeugt wer
den. In diesem Fall kann eine Schutzringstruktur, wie
bei einer gewöhnlichen Planaranordnung, unmittelbar als
Übergang-Abschlußstruktur angewandt werden. Wenn ander
erseits die niedrigdotierte Schicht nach der Aufwachs-
oder Direktverbindungsmethode erzeugt wird, muß besondere
Sorgfalt ausgeübt werden, weil es dabei nicht möglich
ist, diese niedrigdotierte Schicht selektiv zu erzeugen.
Fig. 14 veranschaulicht eine spezielle Übergang-Abschluß
struktur. Dabei wird auf der zweiten Basisschicht 3 eine
p⁻-Schicht 8 oder eine n⁻-Schicht 15 als niedrigdotierte
Schicht ausgebildet, worauf nach einer Schrägrillenein
stechmethode, d. h. einer Methode zum Erzeugen eines gro
ßen diskreten Halbleiterelements, um das Bauelement her
um eine Schrägfläche 20 erzeugt wird.
Fig. 15 zeigt ein anderes Ausführungsbeispiel für eine
Übergang-Abschlußstruktur. Dabei wird eine zweite Basis
schicht 3 durch Diffusion selektiv im Oberflächenbereich
der ersten Basisschicht 2 erzeugt, worauf eine p⁻-Schicht
8 oder eine n⁻-Schicht 15 als niedrigdotierte Schicht
auf der Gesamtoberfläche der zweiten Basisschicht 3 er
zeugt wird. Anschließend wird die niedrigdotierte Schicht
in einem Bereich um ein Plättchen herum weggeätzt, um
die erste Basisschicht 2 freizulegen, in welcher eine
Schutzringschicht 21 erzeugt wird.
Fig. 16 veranschaulicht ein anderes Ausführungsbeispiel
für eine derartige Struktur, bei welcher eine Schutzring
schicht vor der Erzeugung der niedrigdotierten Schicht
ausgebildet wird. Dabei wird die zweite Basisschicht 3
durch Diffusion selektiv im Oberflächenbereich der ersten
Basisschicht 2 erzeugt, während auswärts von der zweiten
Basisschicht 3 eine Schutzringschicht 22 ausgebildet wird.
Anschließend wird der Bereich der Schutzringschicht 22
mit einer Isolierschicht 23 abgedeckt, und eine p⁻-Schicht
8 oder n⁻-Schicht 15 wird als niedrigdotierte Schicht
auf der Gesamtoberfläche des erhaltenen Gebildes erzeugt.
Bei dem in Fig. 17 veranschaulichten weiteren Ausführungs
beispiel für eine Übergang-Abschlußstruktur werden die
zweite Basisschicht 3 sowie die niedrigdotierte Schicht
auf der zweiten Basisschicht 3 jeweils nach einem selek
tiven Diffusionsverfahren erzeugt. Dabei wird die zweite
Basisschicht 3 selektiv im Oberflächenbereich der ersten
Basisschicht 2 ausgebildet, während eine n⁻-Schicht 24
nach einem Aufwachsverfahren auf der Gesamtoberfläche
des Plättchens erzeugt wird. Sodann wird die p⁻-Schicht
8 nach dem selektiven Diffusionsverfahren so erzeugt,
daß sie die zweite Basisschicht 3 erreicht. Im Anschluß
daran wird eine Schutzringschicht 25 außerhalb bzw. aus
wärts von der zweiten Basisschicht 3 ausgebildet.
In den beschriebenen Ausführungsformen sind mehrere Modifikationen möglich.
Beispielsweise ist die p⁺-Schicht 12 als niederohmige Schicht zur Verringe
rung des erwähnten Widerstands R S am Strom-Bypass zum
Abschaltzeitpunkt bzw. als fremdatomdotierte Schicht zum Verbinden
der Drainelektrode einer Abschalt-MIS-Transistorzone mit
der zweiten Basisschicht ausgebildet. Die Ausbildung der p⁺-Schicht
12 ist insofern wichtig, als die hochohmige p⁻-Schicht
8 oder die n⁻-Schicht 15 auf der zweiten Basisschicht
3 erzeugt ist. In diesem Fall kann eine p⁺-Schicht selek
tiv im Oberflächenbereich der zweiten Basisschicht 3 er
zeugt werden, um einen Lateralwiderstand über die p⁺-
Schicht 12 und die zweite Emitterschicht 4 (in einem
späteren Schritt auszubilden) herabzusetzen. Mit dieser
Anordnung kann der Widerstand R S weiter gesenkt werden.
So kann anstelle der
p⁺-Schicht 12 eine Metallelektrode verwendet werden. Da
bei wird insbesondere durch Ätzen eine Rille in
der p⁺-Schicht 12 oder der p⁻-Schicht 8 oder der n⁻-Schicht
15 ausgebildet, und die Metallelektrode wird in diese
Rille für einen ohmschen Kontakt mit der zweiten Basis
schicht 3 eingelassen.
Obgleich im Zusammenhang mit den beschriebenen Ausfüh
rungsformen kein Flächenmuster für Elemente erwähnt wor
den ist, kann ein zweites Emittermuster zur Bildung der
Abschaltthyristor-Elemente streifenförmig oder kreisför
mig sein oder eine andere Form von Inselmustern aufweisen.
Obgleich in der vorstehenden Beschreibung erster und zwei
ter Leitfähigkeitstyp als p- bzw. n-Typ angegeben sind,
können diese Leitfähigkeitstypen auch der n- bzw. p-Typ
sein.
Claims (11)
1. MIS-gesteuerter Abschaltthyristor, mit einer er
sten Emitterschicht (1) eines ersten Leitfähigkeits
typs, mit einer ersten Basisschicht (2) eines zweiten Leit
fähigkeitstyps, die einen pn-Übergang
mit der ersten Emitterschicht (1) bildet, mit einer den
ersten Leitfähigkeitstyp aufweisenden zweiten Basis
schicht (3), die einen pn-Übergang mit der er
sten Basisschicht (2) bildet, mit einer mit der zweiten Ba
sisschicht (3) in Kontakt stehenden zweiten Emitterschicht
(4) des zweiten Leitfähigkeitstyps, mit mit der ersten und
zweiten Emitterschicht (1 bzw. 4) in Kontakt stehen
den ersten bzw. zweiten ohmschen Elektroden (6, 5) und mit einem
MIS-Transistor zum Kurzschließen der zweiten Basis
schicht (3) mit der zweiten Emitterschicht (4), dadurch
gekennzeichnet,
daß auf der zweiten Basisschicht (3) eine niedrigdo tierte Schicht (8, 13, 15 und 16) ausgebildet ist,
daß die zweite Emitterschicht (4) so ausgebildet ist, daß sie sich durch die niedrigdotierte Schicht (8, 15) in die zweite Basisschicht (3) hinein erstreckt, und
daß der MIS-Transistor eine im Oberflächenbereich der niedrigdotierten Schicht (8, 13, 15 16) ausge bildete Kanalzone sowie Source- und Drainzonen auf weist, von denen die eine Zone (9 1, 14 1) mit der zweiten ohmschen Elektrode (5) und die andere Zone (92, 142) über eine niederohmige Schicht (12) mit der zweiten Ba sisschicht (3) verbunden sind.
daß auf der zweiten Basisschicht (3) eine niedrigdo tierte Schicht (8, 13, 15 und 16) ausgebildet ist,
daß die zweite Emitterschicht (4) so ausgebildet ist, daß sie sich durch die niedrigdotierte Schicht (8, 15) in die zweite Basisschicht (3) hinein erstreckt, und
daß der MIS-Transistor eine im Oberflächenbereich der niedrigdotierten Schicht (8, 13, 15 16) ausge bildete Kanalzone sowie Source- und Drainzonen auf weist, von denen die eine Zone (9 1, 14 1) mit der zweiten ohmschen Elektrode (5) und die andere Zone (92, 142) über eine niederohmige Schicht (12) mit der zweiten Ba sisschicht (3) verbunden sind.
2. MIS-gesteuerter Abschaltthyristor nach Anspruch 1,
dadurch gekennzeichnet, daß eine hochdotierte, mit
der zweiten Emitterschicht (4) kontinuierlich oder
fortlaufend ausgebildete Schicht (17) des zweiten
Leitfähigkeitstyps an einer Grenzfläche zwischen der
zweiten Basisschicht (3) und der niedrigdotierten Schicht (8, 15)
unter einer Fläche oder einem Bereich des MIS-Transistors ausgebildet ist.
3. MIS-gesteuerter Abschaltthyristor nach Anspruch 1,
dadurch gekennzeichnet, daß eine hochdotierte, mit
der zweiten Emitterschicht (4) kontinuierlich oder
fortlaufend ausgebildete Schicht (17) lokal an einer
Grenzfläche zwischen der zweiten Basisschicht (3)
und der niedrigdotierten Schicht (8, 15)
unter einer Fläche oder einem Bereich des MIS-Tran
sistors ausgebildet ist.
4. MIS-gesteuerter Abschaltthyristor nach Anspruch 1,
dadurch gekennzeichnet, daß eine hochdotierte Schicht
(17) des zweiten Leitfähigkeitstyps über eine gesamte
Grenzfläche zwischen der zweiten Basisschicht (3) und
der niedrigdotierten Schicht (8, 15) so ausgebildet
ist, daß sie mit der zweiten Emitterschicht (4) kon
tinuierlich oder fortlaufend geformt ist und eine An
zahl von Fenstern (18) in einem Bereich der nieder
ohmigen Schicht (12) aufweist.
5. MIS-gesteuerter Abschaltthyristor nach Anspruch 1,
dadurch gekennzeichnet, daß eine hochdotierte Schicht
(17) des zweiten Leitfähigkeitstyps an der Grenz
fläche zwischen der zweiten Basisschicht (3) und der
niedrigdotierten Schicht (8, 15) mit der zweiten
Emitterschicht (4) kontinuierlich bzw. fortlaufend
und mit einem Muster in Form einer Anzahl von Strei
fen ausgebildet ist.
6. MIS-gesteuerter Abschaltthyristor nach Anspruch 1,
dadurch gekennzeichnet, daß die niedrigdotierte
Schicht (8) den ersten Leitfähigkeitstyp aufweist und daß der
Kanal des MIS-Transistors den zweiten Leitfähig
keitstyp aufweist, wobei ein Oberflächenbereich der
niedrigdotierten Schicht (8) als Kanalzone genutzt wird.
7. MIS-gesteuerter Abschaltthyristor nach Anspruch 1,
dadurch gekennzeichnet, daß die niedrigdotierte
Schicht (15) den zweiten Leitfähigkeitstyp aufweist und daß der
Kanal des MIS-Transistors vom ersten Leitfähig
keitstyp ist, wobei ein Oberflächenbereich der niedrig
dotierten Schicht (15) als Kanalzone genutzt wird.
8. MIS-gesteuerter Abschaltthyristor nach Anspruch 1,
dadurch gekennzeichnet, daß die niedrigdotierte
Schicht (8, 13) aus einer auf der Gesamtfläche der
zweiten Basisschicht (3) ausgebildeten ersten niedrigdo
tierten Schicht (8) des ersten Leitfähigkeitstyps
und einer zweiten, den zweiten Leitfähigkeitstyp auf
weisenden, niedrigdotierten Schicht (13) besteht, die
selektiv in einem Oberflächenbereich der ersten nied
rigdotierten Schicht (8) ausgebildet ist, und daß der Kanal des
MIS-Transistors vom ersten Leitfähigkeits
typ ist, wobei ein Oberflächenbereich der zweiten niedrigdo
tierten Schicht (13) als Kanalzone genutzt wird.
9. MIS-gesteuerter Abschaltthyristor nach Anspruch 1,
dadurch gekennzeichnet, daß die niedrigdotierte
Schicht (15, 16) aus einer auf der Gesamtfläche der
zweiten Basisschicht (3) ausgebildeten ersten niedrigdotier
ten Schicht (15) des zweiten Leitfähigkeitstyps und
einer zweiten, den ersten Leitfähigkeitstyp aufweisenden,
niedrigdotierten Schicht (16) besteht, die selektiv
im Oberflächenbereich der ersten niedrigdotierten
Schicht (15) ausgebildet ist, und daß der Kanal des MIS-Transistors
vom zweiten Leitfähigkeitstyp ist, wobei ein Ober
flächenbereich der zweiten niedrigdotierten Schicht
(16) als Kanalzone genutzt wird.
10. MIS-gesteuerter Abschaltthyristor nach Anspruch 1,
dadurch gekennzeichnet, daß die niederohmige
Schicht (12) eine hochdotierte Halblei
terschicht des ersten Leitfähigkeitstyps ist.
11. MIS-gesteuerter Abschaltthyristor nach Anspruch 1,
dadurch gekennzeichnet, daß eine
Thyristoreinschalt-Elektrode
(7) in ohmschem Kontakt mit der nieder
ohmigen Schicht (12) ausgebildet ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61053103A JPH07112061B2 (ja) | 1986-03-11 | 1986-03-11 | ゲ−トタ−ンオフサイリスタ |
JP27795286A JPS63131573A (ja) | 1986-11-21 | 1986-11-21 | ゲ−トタ−ンオフサイリスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3707867A1 DE3707867A1 (de) | 1987-09-24 |
DE3707867C2 true DE3707867C2 (de) | 1989-10-12 |
Family
ID=26393814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19873707867 Granted DE3707867A1 (de) | 1986-03-11 | 1987-03-11 | Mis-gesteuerter abschaltthyristor |
Country Status (2)
Country | Link |
---|---|
US (1) | US4717940A (de) |
DE (1) | DE3707867A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4121375A1 (de) * | 1991-06-28 | 1993-01-14 | Asea Brown Boveri | Abschaltbares leistungshalbleiter-bauelement sowie verfahren zu dessen herstellung |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1204243B (it) * | 1986-03-06 | 1989-03-01 | Sgs Microelettronica Spa | Procedimento autoallineato per la fabbricazione di celle dmos di piccole dimensioni e dispositivi mos ottenuti mediante detto procedimento |
US4821095A (en) * | 1987-03-12 | 1989-04-11 | General Electric Company | Insulated gate semiconductor device with extra short grid and method of fabrication |
US4857977A (en) * | 1987-08-24 | 1989-08-15 | General Electric Comapny | Lateral metal-oxide-semiconductor controlled triacs |
JPH0247874A (ja) * | 1988-08-10 | 1990-02-16 | Fuji Electric Co Ltd | Mos型半導体装置の製造方法 |
US4958211A (en) * | 1988-09-01 | 1990-09-18 | General Electric Company | MCT providing turn-off control of arbitrarily large currents |
EP0389862A3 (de) * | 1989-03-29 | 1990-12-19 | Siemens Aktiengesellschaft | Abschaltbarer Thyristor |
JPH07105496B2 (ja) * | 1989-04-28 | 1995-11-13 | 三菱電機株式会社 | 絶縁ゲート型バイポーラトランジスタ |
JP2839595B2 (ja) * | 1989-11-30 | 1998-12-16 | 株式会社東芝 | 絶縁ゲート付きgtoサイリスタ |
DE4102099A1 (de) * | 1990-02-13 | 1991-08-14 | Asea Brown Boveri | Abschaltbares leistungshalbleiter-bauelement |
US5016076A (en) * | 1990-02-28 | 1991-05-14 | At&T Bell Laboratories | Lateral MOS controlled thyristor |
US5278076A (en) * | 1990-02-28 | 1994-01-11 | At&T Bell Laboratories | Method of marking a lateral mos controlled thyristor |
US5202750A (en) * | 1990-04-09 | 1993-04-13 | U.S. Philips Corp. | MOS-gated thyristor |
US5381026A (en) * | 1990-09-17 | 1995-01-10 | Kabushiki Kaisha Toshiba | Insulated-gate thyristor |
JP2504862B2 (ja) * | 1990-10-08 | 1996-06-05 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
DE4135411A1 (de) * | 1991-10-26 | 1993-04-29 | Asea Brown Boveri | Abschaltbares leistungshalbleiter-bauelement |
US5426314A (en) * | 1992-07-29 | 1995-06-20 | Zaidan Hojin Handotai Kenkyu Shinkokai | Insulated gate control static induction thyristor |
US5757037A (en) * | 1995-02-01 | 1998-05-26 | Silicon Power Corporation | Power thyristor with MOS gated turn-off and MOS-assised turn-on |
US20040061170A1 (en) * | 1995-07-31 | 2004-04-01 | Ixys Corporation | Reverse blocking IGBT |
US6727527B1 (en) | 1995-07-31 | 2004-04-27 | Ixys Corporation | Reverse blocking IGBT |
US5698454A (en) * | 1995-07-31 | 1997-12-16 | Ixys Corporation | Method of making a reverse blocking IGBT |
US6507070B1 (en) * | 1996-11-25 | 2003-01-14 | Semiconductor Components Industries Llc | Semiconductor device and method of making |
US6936908B2 (en) | 2001-05-03 | 2005-08-30 | Ixys Corporation | Forward and reverse blocking devices |
WO2004102671A1 (en) * | 2003-05-19 | 2004-11-25 | Stmicroelectronics S.R.L. | Power device with high switching speed and manufacturing method thereof |
US7683288B2 (en) * | 2005-08-12 | 2010-03-23 | Thermatool Corp. | System and method of computing the operating parameters of a forge welding machine |
US20070095878A1 (en) * | 2005-11-03 | 2007-05-03 | Paul Scott | Method and system for monitoring and controlling characteristics of the heat affected zone in a weld of metals |
JP6921085B2 (ja) * | 2015-12-22 | 2021-08-18 | サーマツール コーポレイション | ワークピース加熱用の微調整された出力を有する高周波電源システム |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1010445B (it) * | 1973-05-29 | 1977-01-10 | Rca Corp | Raddrizzatore a semiconduttore com mutabile allo stato di non condu zione per mezzo di una tensione ap plicata all elettrodo di porta del lo stesso |
DE2461207C3 (de) * | 1974-12-23 | 1978-03-02 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Thyristor |
SE392783B (sv) * | 1975-06-19 | 1977-04-18 | Asea Ab | Halvledaranordning innefattande en tyristor och en felteffekttransistordel |
JPS5912025B2 (ja) * | 1976-11-26 | 1984-03-19 | 三菱電機株式会社 | サイリスタ |
FR2377095A1 (fr) * | 1977-01-10 | 1978-08-04 | Alsthom Atlantique | Thyristor a amplificateur de declenchement et a ouverture commandee par la gachette |
JPS54120588A (en) * | 1978-03-10 | 1979-09-19 | Meidensha Electric Mfg Co Ltd | Gate turn-off thyristor |
JPS55102267A (en) * | 1979-01-29 | 1980-08-05 | Meidensha Electric Mfg Co Ltd | Semiconductor control element |
DE2945324A1 (de) * | 1979-11-09 | 1981-05-21 | Siemens AG, 1000 Berlin und 8000 München | Thyristor mit verbessertem schaltverhalten |
JPS5680165A (en) * | 1979-12-04 | 1981-07-01 | Mitsubishi Electric Corp | Gate turn-off thyristor |
DE3018499A1 (de) * | 1980-05-14 | 1981-11-19 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterbauelement |
DE3018468A1 (de) * | 1980-05-14 | 1981-11-19 | Siemens AG, 1000 Berlin und 8000 München | Thyristor mit steuerbaren emitterkurzschluessen und verfahren zu seinem betrieb |
JPS5778172A (en) * | 1980-11-04 | 1982-05-15 | Hitachi Ltd | Gate turn-off thyristor |
JPS5927571A (ja) * | 1982-08-05 | 1984-02-14 | Meidensha Electric Mfg Co Ltd | ゲ−トタ−ンオフサイリスタ |
JPS604301B2 (ja) * | 1982-09-11 | 1985-02-02 | 呉羽化学工業株式会社 | 透水性タフト人工芝 |
JPS609668A (ja) * | 1983-06-28 | 1985-01-18 | 新日本製鐵株式会社 | パイプ引抜き用工具 |
DE3447220A1 (de) * | 1983-12-30 | 1985-07-11 | General Electric Co., Schenectady, N.Y. | Thyristor mit abschaltvermoegen mit verbessertem emitter-bereich und verfahren zu seiner herstellung |
US4587713A (en) * | 1984-02-22 | 1986-05-13 | Rca Corporation | Method for making vertical MOSFET with reduced bipolar effects |
-
1987
- 1987-02-13 US US07/014,608 patent/US4717940A/en not_active Expired - Lifetime
- 1987-03-11 DE DE19873707867 patent/DE3707867A1/de active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4121375A1 (de) * | 1991-06-28 | 1993-01-14 | Asea Brown Boveri | Abschaltbares leistungshalbleiter-bauelement sowie verfahren zu dessen herstellung |
Also Published As
Publication number | Publication date |
---|---|
US4717940A (en) | 1988-01-05 |
DE3707867A1 (de) | 1987-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3707867C2 (de) | ||
DE4013643C2 (de) | Bipolartransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung | |
DE4130889C2 (de) | Isolierschicht-Thyristor | |
DE69034136T2 (de) | Bipolarer transistor mit isolierter steuerelektrode | |
DE3628857C2 (de) | ||
DE3047738C2 (de) | Halbleiteranordnung | |
DE1564527B1 (de) | Halbleiterschalter fuer beide stromrichtungen | |
DE3738670A1 (de) | Leitfaehigkeitsmodulierter mosfet | |
DE2439875A1 (de) | Halbleiterbauelement mit negativer widerstandscharakteristik | |
DE19528998C2 (de) | Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung | |
DE2939193A1 (de) | Statischer induktionstransistor und eine diesen transistor verwendende schaltung | |
EP0520355B1 (de) | Mittels Steuerelektrode abschaltbares Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung | |
DE4039012C2 (de) | Mos-Halbleiterbauelement | |
DE19712566A1 (de) | Isolierschichtthyristor | |
DE2913536C2 (de) | Halbleiteranordnung | |
DE19511382C2 (de) | Thyristor mit isoliertem Gate | |
DE19521751A1 (de) | MOS-gesteuerter Thyristor | |
DE4310606A1 (de) | GTO-Thyristor | |
EP0249122A1 (de) | Abschaltbares Leistungshalbleiterbauelement | |
EP0487869A1 (de) | Abschaltbares Leistungshalbleiter-Bauelement | |
DE3942490C2 (de) | Feldeffekt-gesteuertes Halbleiterbauelement | |
DE2458735C2 (de) | Transistor mit einem hohen Stromverstärkungsfaktor bei kleinen Kollektorströmen | |
DE2406866A1 (de) | Halbleitersteuergleichrichter | |
DE3439803C2 (de) | ||
DE2456635C3 (de) | Integrierte Halbleiterschaltung mit negativem Widerstand |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) |