DE3628857C2 - - Google Patents

Info

Publication number
DE3628857C2
DE3628857C2 DE3628857A DE3628857A DE3628857C2 DE 3628857 C2 DE3628857 C2 DE 3628857C2 DE 3628857 A DE3628857 A DE 3628857A DE 3628857 A DE3628857 A DE 3628857A DE 3628857 C2 DE3628857 C2 DE 3628857C2
Authority
DE
Germany
Prior art keywords
type
region
drain
cat
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3628857A
Other languages
English (en)
Other versions
DE3628857A1 (de
Inventor
Gourab Itami Hyogo Jp Majumdar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP19073585A external-priority patent/JPS6248073A/ja
Priority claimed from JP60190734A external-priority patent/JPH0715998B2/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3628857A1 publication Critical patent/DE3628857A1/de
Application granted granted Critical
Publication of DE3628857C2 publication Critical patent/DE3628857C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

Die Erfindung bezieht sich auf eine Halbleitereinrichtung nach dem Oberbegriff des Anspruches 1.
Aus der DE-OS 30 08 034 ist eine Halbleitereinrichtung bekannt, bei der Anschlüsse für eine Elektrode an einer Diode verbessert sind, indem inselförmige Bereiche in die angrenzende Halbleiterschicht eindiffundiert sind.
Konventionell sind verschiedene Strukturen beekannt und für Hochleistungs-, Hochgeschwindigkeits- und Hochfrequenzeinrichtungen mit einem geringen Durchlaßwiderstand angewandt.
Fig. 1 zeigt eine Querschnittsansicht einer Struktur eines konventionellen monolithischen MOSFETs von veränderbarer Leitfähigkeit. Zuerst wird unter Bezugnahme auf Fig. 1 der konventionelle MOSFET von veränderlicher Leitfähigkeit (im folgenden als CAT-Einrichtung bezeichnet) beschrieben. Kurz gesagt, die CAT-Einrichtung ist so ausgelegt, daß ein n⁺- Typ-Halbleitersubstrat, welches ein Drain-Gebiet in der planaren, vertikalen DSAMOS-Typ-(diffusionsselbstausgerichteter MOS)-Struktur bildet, wobei ein konventionelles, doppeltes Diffusionsverfahren benutzt wird, durch eine p⁺-Typ- Drain/Kollektor-Schicht ersetzt wird. Insbesondere weist die CAT-Einrichtung ein p-Typ-(p⁺-Typ)-Halbleitersubstrat 7 auf, welches ein Drain-/Kollektor-Gebiet ist, das eine hohe Störstellenkonzentration hat, weiterhin eine n-Typ epitaxiale Schicht 6, die eine Drain-Drift-Schicht ist und epitaxial auf die Oberfläche des p⁺-Typ-Halbleitersubstrates 7 aufgebracht ist, als Basisgebiete in vorbestimmten Gebieten auf einer Oberfläche der n-Typ epitaxialen Schicht 6 gebildete Inselgebiete 5, als Source/Emitter-Gebiete auf einer Oberfläche der p-Typ-Inselgebiete gebildete n⁺-Typ-Störstellendiffusionsgebiete 4, durch eine dünne gate-isolierende Schicht 3 auf der n-Typ epitaxialen Schicht 6 zwischen den benachbarten p-Typ-Inselgebieten 5 gebildete Gate-Elektroden 2, eine auf den p-Typ-Inselgebieten 5 und den Störstellendiffusionsschichten 4 gebildete Source/Emitter-Elektrode 1. Eine Drain/Kollektor-Elektrode 8 ist auf der anderen Oberfläche des p⁺-Typ-Substrates 7 gebildet.
Die Gate-Elektrode 2 ist gebildet, indem sie sich bis zu den n⁺-Typ-Source/Emitter-Gebieten 4 erstreckt, so daß eine Inversionsschicht, d. h., ein Kanal, in dem p-Typ-Inselgebiet unmittelbar darunter in Abhängigkeit von der angelegten Spannung gebildet wird.
Das n⁺-Gebiet 4 und das p-Typ-Inselgebiet 5 werden durch Ionenimplantation und Diffusion gebildet, wobei als Maske die dünne gate-isolierende Schicht 3 mit z. B. SiO2 und die Gate-Elektrode 2 benutzt werden. Elektronen fließen durch den Weg der Source/Emitter-Elektrode 1, des n⁺-Source/Emitter- Gebietes 4, der in dem Gebiet unmittelbar unter der Gate-Elektrode 2 in dem p-Typ-Inselgebiet 5 gebildeten Inversionsschicht, der Drain-Drift-Schicht 6 und der Drain/Kollektorschicht 7.
Die Source/Emitter-Elektrode 1 ist mit einem Source-Emitter- Anschluß S/E verbunden, die Gate-Elektrode 2 ist mit einem Gate-Anschluß G verbunden, und die Drain-Kollektor-Elektrode 8 ist mit einem Drain-Kollektor-Anschluß D/C verbunden.
Fig. 2 zeigt das Ersatzschaltbild der in Fig. 1 gezeigten CAT-Einrichtung.
Die in Fig. 1 gezeigte CAT-Einrichtung weist idealerweise auf: eine Reihenverbindung eines MOSFETs mit einem n⁺-Typ- Gebiet 4 als Source, einem p-Typ-Inselgebiet 5 als Kanalgebiet und einer n-Typ epitaxialen Schicht 6 als Drain, sowie eine Pin-Diode D2 mit der n-Typ epitaxialen Schicht 6 als ihre Kathode und einem p⁺-Typ-Substrat 7 als ihre Anode. Wie jedoch in dem Ersatzschaltbild von Fig. 2 gezeigt ist, hat die CAT-Einrichtung unausweichlich einen parasitären Thyristor mit einem npn-Transistor TR1 mit dem n⁺-Typ-Störstellendiffusionsgebiet 4 als sein Emitter, dem p-Typ-Gebiet 5 als seine Basis und der n-Typ epitaxialen Schicht 6 als sein Kollektor und einen pnp-Transistor TR2 mit dem p-Typ-Gebiet 5 als sein Emitter, der n-Typ epitaxialen Schicht 6 als seine Basis und dem p⁺-Typ-Substrat als sein Kollektor.
Im folgenden werden die Eigenschaften und die Wirkung der in Fig. 1 und 2 gezeigten CAT-Einrichtung beschrieben.
Zuerst werden einfach die Eigenschaften beschrieben. Wenn ein Anschluß G und ein Anschluß S/E kurzgeschlossen werden und eine Vorspannung in Sperrichtung zwischen einem Anschluß D/C und dem Anschluß S/E angelegt wird, liegt an einer Pin- Diode D2 eine Vorspannung in Sperrichtung an, das erzeugt eine Sperrcharakteristik bei Sperrspannung in der CAT-Einrichtung. Wenn der Anschluß G und der Anschluß S/E kurzgeschlossen werden und die Durchlaßvorspannung zwischen dem Anschluß D/C und dem Anschluß S/E angelegt wird, wird eine Diode D1 mit dem p-Typ-Inselgebiet 5 und der epitaxialen Schicht 6 in Sperrichtung vorgespannt, das ergibt eine Sperrcharakteristik bei Durchlaßvorspannung in der CAT-Einrichtung.
Unter Bezugnahme auf die Fig. 1 und 2 wird im folgenden der Berieb der CAT-Einrichtung beschrieben.
Wenn die Spannung, die größer ist als die Schwellwertspannung des MOSFETs, zwischen dem Gate-Terminal G und dem Source/Emitter-Elektrodenterminal S/E angelegt wird, wird die Inversionsschicht, d. h., der Kanal, in dem p-Gebiet unterhalb der Gate-Elektrode 2 gebildet, so daß der MOSFET leitend (Ein-Zustand) gemacht wird, und Elektronen werden in die Drain-Drift-Schicht 6 injiziert. Zu der gleichen Zeit tritt ein Phänomen der Pin-Dioden-Tätigkeit in der Pin-Diode D2 auf, so daß Löcher von dem p⁺-Drain/Kollektor-Gebiet 7 in die Drain-Drift-Schicht 6 injiziert werden. Dieses bewirkt den Anstieg einer Leitfähigkeit der Drain-Drift- Schicht 6, so daß die CAT-Einrichtung mit niedrigem Durchlaßwiderstand eingeschaltet wird. In solch einem Fall wird der Anschluß S/E mit einer Masse oder einem negativen Potential verbunden, und der Anschluß D/C wird mit einem positiven Potential verbunden.
Damit die CAT-Einrichtung abgeschaltet wird, werden die Anschlüsse G und S/E kurzgeschlossen (d. h., sie werden auf das gleiche Potential gebracht), und die zwischen den Anschlüssen angelegte Spannung wird kleiner gemacht als die Schwellspannung der CAT-Einrichtung. Dadurch geht der MOSFET über in einen Aus-Zustand, so daß die Zuführung von Elektronen zu der Drain-Drift-Schicht 6 gestoppt wird. Wenn die Abschalttätigkeit der CAT-Einrichtung begonnen wird, ist eine große Anzahl von Minoritätsträgern (Löchern), die bis dann injiziert worden ist (während des Ein-Zustandes der Einrichtung), in der Drain-Drift-Schicht 6 konzentriert. Die Löcher werden in das p⁺-Gebiet 7 injiziert, so daß der Strom durch die entsprechende Menge von Löchern in das p-Typ-Gebiet 5 fließt. Wenn ein solches Phänomen andauert, wird der Betrag der Konzentration von Löchern in der Drain-Drift-Schicht 6 reduziert, während die CAT-Einrichtung langsam in einen Aus- Zustand übergeht. Damit die CAT-Einrichtung vollständig abgeschaltet wird, soll das Plasma aus nachbleibenden Löchern und Elektronen vollständig durch Rekombination und ähnliches ausgelöscht werden.
Das vorhergehende ist eine Beschreibung der Tätigkeit der CAT-Einrichtung, wenn zu der Zeit des Abschaltens der CAT- Einrichtung kein unerwünschtes Sperren, Latch-up-Effekt in dem parasitären Thyristor auftritt, der den parasitären Transistor TR1 und den parasitären Transistor TR2 aufweist. Das größte Problem mit der CAT-Einrichtung ist jedoch der parasitäre Thyristor, der einen Latch-up-Effekt bei niedrigen Strompegeln verursacht. Wenn und wann der parasitäre Thyristor einen Latch-up-Effekt verursacht und in den Ein- Zustand übergeht, hat die CAT-Einrichtung keine Kontrollfähigkeit über das Gate, und es wird schwierig, sie abzuschalten. Der Latch-up-Effekt des parasitären Thyristors ist durch die Tatsache verursacht, daß der parasitäre npn-Transistor TR1 und der parasitäre pnp-Transistor TR2 in dem Thyristorbereich eine gegenseitige positive Rückkopplungstätigkeit bei hohen Stromdichten zu der Zeit des Abschaltens der CAT-Einrichtung vorsehen. Die Bedingungen, daß der parasitäre Thyristor in einen Ein-Zustand durch den Latch-up- Effekt zu der Zeit des Abschaltens übergeht, sind, daß die Summe der entsprechenden Gleichstromverstärkungsfaktoren hFE des npn-Transistors TR1 und des pnp-Transistors TR2 größer als 1 ist, und daß der Spannungsabfall durch den Löcherstrom über den Widerstand Rs in dem p-Typ-Basisgebiet 5 des Transistors TR1 größer ist als die Sättigungsspannung zwischen dessen Emitter und Basis, d. h., größer als 0,4 bis 0,8 V bei 300°K.
Fig. 3 zeigt eine Querschnittsansicht einer anderen konventionellen CAT-Einrichtung, die zu einem gewissen Ausmaß den oben beschriebenen Latch-up-Effekt des parasitären Thyristors reduziert. Eine in Fig. 3 gezeigte modifizierte CAT- Einrichtung weist ein p⁺-Typ zentrales Basisgebiet 50 mit einer hohen Störstellenkonzentration auf, das in dem zentralen Bereich eines p-Typ-Basisgebietes 5 gebildet ist, sowie eine n⁺-Typ-Pufferschicht 9, die zwischen einer Drain-Drift- Schicht 6 und einer p⁺-Typ-Drain-/Kollektor-Schicht 7 gebildet ist. Die weitere Anordnung ist die gleiche wie die der in Fig. 1 gezeigten CAT-Einrichtung. Ein Ersatzschaltkreis der in Fig. 3 gezeigten, modifizierten CAT-Einrichtung ist identisch zu dem in Fig. 2 gezeigten Schaltkreis.
Die modifizierte CAT-Einrichtung ist so ausgelegt, daß der Gleichstromverstärkungsfaktor hFE eines parasitären npn- Transistors TR1 durch das p⁺-Typ zentrale Basisgebiet 50 mit einer hohen Störstellenkonzentration reduziert wird, und daß der Gleichstromverstärkungsfaktor hFE eines parasitären pnp- Transistors TR2 durch Steuern der Injizierung von Löchern von der p⁺-Typ-Drain/Kollektor-Schicht 7 in die Drain-Drift- Schicht 6 durch die n⁺-Typ-Pufferschicht 9 reduziert wird. Daher wird der Strompegel, der für den Latch-up-Effekt durch den parasitären Thyristor zu dem Zeitpunkt des Abschaltens der CAT-Einrichtung erforderlich ist, erhöht, so daß der parasitäre Thyristor nicht so leicht eingeschaltet werden kann.
Diese modifizierte CAT-Einrichtung hat Nachteile jedoch, indem der Latch-up-Effekt des parasitären Thyristors nicht vollständig eliminiert werden kann, auch wenn solch eine modifizierte CAT-Einrichtung benutzt wird, und indem die Zeit des Abschaltens der CAT-Einrichtung länger wird, weil die in der Drain-Drift-Schicht 6 angesammelten Löcher durch die p⁺-Typ-Drain/Kollektor-Schicht 7 zu dem Zeitpunkt des Abschaltens der CAT-Einrichtung blockiert sind.
Wie oben beschrieben wurde, hat die als Hochleistungs-, Hochgeschwindigkeits- und Hochfrequenzschalteinheit benutzte konventionelle CAT-Einrichtung den Nachteil eines schmalen Bereiches für die Betriebssteuerung durch das Gate (Gate- Steuerbereich), da die CAT-Einrichtung in einem Bereich betrieben werden sollte, der kleiner ist als der Strompegel, der nötig ist für den Latch-up-Effekt durch den parasitären Thyristor, dieser Strompegel entspricht den normalen Betriebsbedingungen, stattdessen muß bei niedrigen Strompegeln gearbeitet werden.
Aufgabe der Erfindung ist es daher, eine CAT-Einrichtung vorzusehen, bei der die oben beschriebenen Nachteile einer konventionellen CAT-Einrichtung verbessert werden, insbesondere soll eine Halbleitereinrichtung von geringer Größe vorgesehen werden, die in der Lage ist, einen Gate-Steuerbereich der CAT-Einrichtung zu vergrößern sowie deren Abschalteigenschaft zu verbessern, indem ein Strompegel erhöht wird, wie er für einen Latch-up-Effekt durch einen parasitären Thyristor nötig ist.
Erfindungsgemäß ist die Halbleitereinrichtung durch die Merkmale des Anspruches 1 gekennzeichnet.
Da die Injizierung von Ladungsträgern von dem Halbleiterinselgebiet vom zweiten Leitungstyp mit einer hohen Störstellenkonzentration in die Halbleiterschicht vom ersten Leitungstyp durch das Halbleitersubstrat vom ersten Leitungstyp gesteuert wird, wird der Gleichstromverstärkungsfaktor hFE klein, und der Strompegel, der für den Latch-up- Effekt des parasitären Transistors benötigt wird, wird erhöht.
Da zusätzlich das Halbleitergebiet vom zweiten Leitungstyp in einer Inselform gebildet ist, können die Ladungsträger, die in der Halbleiterschicht vom ersten Leitungstyp angesammelt sind, wirksam zu dem Zeitpunkt des Abschaltens in das Äußere abgezogen werden, so daß die Abschalteigenschaften verbessert werden.
Bevorzugte Ausbildungen sind in den Unteransprüchen ausgeführt. Weitere Eigenschaften ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigt
Fig. 1 ein Diagramm, das die Struktur einer konventionellen MOSFET-(CAT)-Einrichtung mit variabler Leitfähigkeit zeigt, die ein Element hoher Leistung, hoher Geschwindigkeit und hoher Schaltfrequenz ist;
Fig. 2 ein Ersatzschaltbild der konventionellen CAT- Einrichtung;
Fig. 3 eine Querschnittsansicht, die eine Struktur einer konventionellen, verbesserten CAT-Einrichtung zeigt;
Fig. 4 einen Querschnitt durch eine Struktur einer Halbleitereinrichtung;
Fig. 5 ein Ersatzschaltbild der Halbleitereinrichtung; und
Fig. 6 einen Querschnitt durch eine Struktur einer Halbleitereinrichtung nach einer anderen Ausführungsform.
Im folgenden werden Ausführungsformen beschrieben. Die Teile jedoch, die mit der Beschreibung einer konventionellen Einrichtung übereinstimmen, werden in der folgenden Beschreibung der Ausführungsformen weggelassen.
Fig. 4 zeigt einen Querschnitt, der eine Struktur einer Halbleitereinrichtung einer Ausführungsform zeigt. In Fig. 4 haben Teile, in denen einer konventionellen Halbleitereinrichtung gleich sind oder ihnen entsprechen, gleiche Bezugszeichen.
Anders als bei der in Fig. 3 gezeigten konventionellen Halbleitereinrichtung weist die in Fig. 4 gezeigte Halbleitereinrichtung eine n⁺-Typ-Drain-/Kollektor- Schicht 10 mit einer hohen Störstellenkonzentration und ein p⁺-Typ-Halbleitergebiet bzw. p⁺-Typ-Drain/Kollektor-Gebiet 70 mit einer hohen Störstellenkonzentration auf, das in einer Inselform mit einer vorbestimmten Tiefe auf einer Oberfläche der Drain-/Kollektor-Schicht 10 gebildet ist. Das p⁺-Typ-Halbleitergebiet 70 ist so ausgelegt, daß es mit dem Source-/Emitter-Gebiet 4 ausgerichtet ist. Ein n⁺-Typ-Halbleitergebiet 100 zwischen dem p⁺-Typ- Halbleitergebiet 70 und einer n-Typ-Drain-Drift-Schicht 6 dient als n⁺-Typ-Pufferschicht. Ähnlich wie in Fig. 3 gezeigt ist, ist ein p⁺-Typ zentrales Basisgebiet 50 in dem zentralen Bereich eines p-Typ-Basisgebietes 5 gebildet. Ein parasitärer npn-Transistor in einem vertikalen MOSFET besteht aus dem n⁺-Typ-Source/Emitter-Gebiet 4, dem p-Typ- Basisgebiet 5, dem p⁺-Typ zentralen Basisgebiet 50, der n- Typ-Drain-Drift-Schicht 6 und der n⁺-Typ-Drain/Kollektor- Schicht 10, während ein parasitärer pnp-Transistor in dem MOSFET aus dem p-Typ-Basisgebiet 5, dem p⁺-Typ zentralen Basisgebiet 50, der n-Typ-Drain-Drift-Schicht 6, der n⁺- Typ-Drain/Kollektor-Schicht 10 und dem p⁺-Typ/Kollektor- Gebiet 70 besteht. Beide Transistoren bilden parasitäre Thyristor-Gebiete.
Fig. 5 zeigt ein Diagramm mit dem Ersatzschaltbild des in Fig. 4 gezeigten CAT-Elementes. In Fig. 5 sieht das Ersatzschaltbild des CAT-Elementes einen n-Kanal-MOSFET mit einer parasitären Pindiode D2 auf einer Drain/Kollektor-Seite der Einrichtung vor.
Im folgenden wird der Betrieb des CAT-Elementes beschrieben. Da das p⁺-Typ-Drain/Kollektor-Gebiet 70 teilweise auf der anderen Oberfläche der n⁺-Typ-Drain/Kollektor-Schicht 10 in Ausrichtung mit jedem n⁺-Typ-Source/Emitter-Gebiet 4 gebildet ist und die n⁺-Typ-Pufferschicht 100 auf der Bodenoberfläche des p⁺-Typ-Drain/Kollektor-Gebietes 70 gebildet ist, werden Löcher teilweise von dem p⁺-Typ-Drain/Kollektor-Gebiet 70 (ein p⁺-Emitter des parasitären pnp-Transistors) in die Drain-Drift-Schicht 6 injiziert, aber solche Injizierung wird durch die n⁺-Typ-Pufferschicht 100 begrenzt. Daher wird die Transporteffektivität in dem Basisbereich des parasitären pnp-Transistors reduziert und dessen Gleichstromverstärkungsfaktor hFE weitgehend verringert im Vergleich mit dem des konventionellen CAT-Elementes. Die von dem p⁺-Typ-Drain-/ Kollektor-Gebiet 70 injizierten Löcher fließen durch die Drain-Drift-Schicht 6 geradewegs in eine obere Richtung in der Zeichnung, wobei die Löcher zusammengedrückt werden. Ein kleiner Teil der Löcher erreicht den außenliegenden Bereich des p-Typ-Basisgebietes 5, und ein größerer Teil der Löcher erreicht das p⁺-Typ zentrale Basisgebiet 50 und eine Source/Emitter-Elektrode 1. Als Resultat wird der Spannungsabfall Vs über den Widerstand Rs in den Basisgebieten 5 und 50 aufgrund des Lochstromes kleiner im Vergleich mit dem des konventionellen CAT-Elementes. Da daher der Gleichstromverstärkungsfaktor hFE des parasitären pnp-Transistors in dem CAT- Element erniedrigt wird und der Spannungsabfall Vs in dem p-Typ-Basisgebiet 5 und dem p⁺-Typ zentralen Basisgebiet 50 des parasitären npn-Transistors klein wird, erzeugt der parasitäre Thyristor keinen Latch-up-Effekt bei Strompegeln, wie sie für einen Latch-up-Effekt in der konventionellen CAT-Einrichtung nötig sind. Das heißt, der für einen Latch- up-Effekt durch den parasitären Thyristor nötige Strompegel steigt erheblich an, so daß die CAT-Einrichtung leicht abgeschaltet werden kann, was wiederum in einer Verbesserung der hohen Geschwindigkeit und den Hochfrequenzschalteigenschaften davon resultiert. Da weiterhin die für einen Latch- up-Effekt durch den parasitären Thyristor nötigen Pegel in der erfindungsgemäßen CAT-Einrichtung wie oben beschrieben ansteigen, wird dessen Gate-Steuerbereich breiter als mit dem einer konventionellen CAT-Einrichtung verglichenen, und eine CAT-Einrichtung mit einer hohen Stromdichte kann erzielt werden, so daß die CAT-Einrichtung in einer kleinen Größe und mit geringen Kosten durch eine kleine Chip-Größe erreicht werden kann.
Bezüglich der Leitfähigkeitsänderung der Drain-Drift-Schicht 6 wird die effektive Lochinjizierung in die Drain-Drift- Schicht 6 von dem p⁺-Typ-Drain/Kollektor-Gebiet 70, das in einer Inselform gebildet ist und mit dem Source/Emitter- Gebiet 4 ausgerichtet ist, voll effektiv, und Leitfähigkeitsänderung aufgrund von Lochinjizierung in das Gebiet unmittelbar unter dem p⁺-Typ zentralen Basisgebiet 50 ist nicht notwendig. Die erfindungsgemäße Anordnung erlaubt im wesentlichen den gleichen Leitfähigkeitsveränderungseffekt wie in einer konventionellen CAT-Einrichtung, so daß die Durchlaßspannung davon verringert werden kann.
Da in einem konventionellen CAT-Element eine p⁺-Typ-Drain-/ Kollektor-Schicht 7 durch die Drain-Drift-Schicht 6 hindurch gebildet ist, werden Löcher, die sich während des Zeitpunktes des Abschaltens in der Drain-Drift-Schicht 6 angesammelt haben, durch die p⁺-Typ-Drain/Kollektor-Schicht 7 zu dem Zeitpunkt des Abschaltens blockiert und können daher nicht leicht hindurchgehen, während bei dem erfindungsgemäßen CAT- Element Löcher nur in dem schmalen Bereich des p⁺-Typ-Drain-/ Kollektor-Gebietes 70 blockiert werden, und die meisten Löcher können leicht durch die n⁺-Typ-Drain/Kollektor-Schicht 10, die um das Gebiet 70 herum ist, hindurchgehen, so daß das CAT-Element leicht abgeschaltet werden kann, und die Hochgeschwindigkeits- und Hochfrequenzschaltcharakteristik verbessert werden kann.
Fig. 6 zeigt eine Querschnittsansicht einer Halbleitereinrichtung nach einer anderen Ausführungsform. Die in Fig. 6 gezeigte Halbleitereinrichtung weist ein p⁺-Typ-Drain-/ Kollektor-Gebiet 70 auf, das in einer Inselform so gebildet ist, daß es mit einer Gate-Elektrode 2 ausgerichtet ist. Der Rest ist zu der in Fig. 4 gezeigten Einrichtung identisch. In der in Fig. 6 gezeigten Ausführungsform werden die Löcher nur an Punkten (d. h. unterhalb der Gate-Elektrode 2) der Drain-Drift-Schicht 6 injiziert, die die Leitfähigkeitsänderungen bewirken. Daher ist die gesamte Menge von injizierten Löchern sehr viel geringer. Daher erreicht eine geringere Menge von Löchern das p-Typ-Basisgebiet 5 und geht hindurch in eine Source/Emitter-Elektrode 1. Daher wird der Spannungsabfall Vs über den Widerstand Rs aufgrund des Lochstromes eines parasitären npn-Transistors klein. Da zusätzlich die Injizierung von Löchern von dem p⁺-Drain/Kollektor- Gebiet 70 durch eine n⁺-Typ-Pufferschicht 100 eingeschränkt wird, nimmt der Gleichstromverstärkungsfaktor hFE eines parasitären pnp-Transistors ab. Folglich nimmt ein Strompegel, der für einen Latch-up-Effekt durch einen parasitären Thyristor notwendig ist, ab. Das bedeutet, eine Anordnung des p⁺-Typ-Drain/Kollektor-Gebietes 70, wie es in Fig. 6 gezeigt ist, erlaubt die gleiche Effektivität, wie die der Halbleitereinrichtung der in Fig. 4 gezeigten Anordnung.
Obwohl das gezeigte CAT-Element in der obigen Ausführung als n-Typ ausgebildet ist, ist es für einen Durchschnittsfachmann klar, daß die Erfindung auch auf ein p-Typ-CAT-Element angewandt werden kann, in dem dann der Leitungstyp von jeder Schicht und jedem Gebiet in Fig. 1 entgegengesetzt ist.
Wie vorhergehend beschrieben ist, ist erfindungsgemäß der Halbleiter so ausgelegt, daß das Drain/Kollektor-Gebiet vom zweiten Leitungstyp in einer Inselform in dem vorbestimmten Gebiet in dem Drain/Kollektor-Gebiet vom ersten Leitungstyp gebildet ist, so daß der Strompegel, der für einen Latch-up- Effekt durch den parasitären Thyristor nötig ist, erhöht werden kann, daß dessen Gate-Steuerbereich breiter gemacht werden kann und daß dessen Abschalteigenschaften verbessert werden können, wodurch eine Halbleitereinrichtung mit der Fähigkeit zur Hochleistungs-, Hochgeschwindigkeits- und Hochfrequenzschalttätigkeit erzielt werden kann.

Claims (3)

1. Halbleitereinrichtung mit der Fähigkeit zu hoher Geschwindigkeits- und hoher Schaltfrequenztätigkeit mit:
einer ersten Halbleiterschicht (10) von einem ersten Leitungstyp mit einer hohen Störstellenkonzentration mit einer ersten Oberfläche und einer zweiten Oberfläche;
einer zweiten Halbleiterschicht (6) des ersten Leitungstypes, die auf der einen Oberfläche der ersten Halbleiterschicht (10) gebildet ist;
einem ersten Halbleiterinselgebiet (5, 50) von einem zweiten Leitungstyp, das in einer Inselform in einem vorbestimmten Gebieten auf einer Oberfläche der zweiten Halbleiterschicht (6) gebildet ist;
einem zweiten Halbleiterinselgebiet (4) des ersten Leitungstypes mit einer hohen Störstellenkonzentration, das in einer Inselform in einem vorbestimmten Gebiet auf einer Oberfläche des ersten Halbleiterinselgebietes (5, 50) gebildet ist;
einer Steuerelektrode (2), die durch eine dünne, isolierende Schicht in einem vorbestimmten Gebiet auf einer Oberfläche der zweiten Halbleiterschicht (6) und des ersten Halbleiterinselgebietes (5, 50) gebildet ist,
gekennzeichnet durch ein drittes Halbleiterinselgebiet (70) des zweiten Leitungstypes mit einer hohen Störstellenkonzentration, welches in einer Inselform auf der zweiten Oberfläche der ersten Halbleiterschicht (10) gebildet ist.
2. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das dritte Halbleiterinselgebiet (70) in Ausrichtung mit dem zweiten Halbleiterinselgebiet (4) gebildet ist.
3. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das dritte Halbleiterinselgebiet (70) in Ausrichtung mit der Steuerelektrode (2) gebildet ist.
DE19863628857 1985-08-27 1986-08-25 Halbleitereinrichtung Granted DE3628857A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP19073585A JPS6248073A (ja) 1985-08-27 1985-08-27 半導体装置
JP60190734A JPH0715998B2 (ja) 1985-08-27 1985-08-27 半導体装置

Publications (2)

Publication Number Publication Date
DE3628857A1 DE3628857A1 (de) 1987-03-12
DE3628857C2 true DE3628857C2 (de) 1992-02-13

Family

ID=26506271

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863628857 Granted DE3628857A1 (de) 1985-08-27 1986-08-25 Halbleitereinrichtung

Country Status (3)

Country Link
US (1) US4841345A (de)
DE (1) DE3628857A1 (de)
FR (1) FR2586862B1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4234152A1 (de) * 1991-10-24 1993-04-29 Fuji Electric Co Ltd In seiner leitfaehigkeit modulierter mosfet-typ
DE4318205A1 (de) * 1992-06-01 1993-12-02 Fuji Electric Co Ltd Halbleitervorrichtung

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680832B2 (ja) * 1987-09-30 1994-10-12 日本電気株式会社 半導体装置
EP0313000B1 (de) * 1987-10-21 1998-05-06 Siemens Aktiengesellschaft Verfahren zum Herstellen eines Bipolartransistors mit isolierter Gateelektrode
JPH07109882B2 (ja) * 1988-02-26 1995-11-22 三菱電機株式会社 バイポーラ型半導体スイッチング装置
US5159425A (en) * 1988-06-08 1992-10-27 Ixys Corporation Insulated gate device with current mirror having bi-directional capability
EP0366916B1 (de) * 1988-10-04 1995-06-14 Kabushiki Kaisha Toshiba Halbleiteranordnung mit kurzgeschlossener Anode und Verfahren zu deren Herstellung
EP0371785B1 (de) * 1988-11-29 1996-05-01 Kabushiki Kaisha Toshiba Lateraler Leitfähigkeitsmodulations-MOSFET
JPH02312280A (ja) * 1989-05-26 1990-12-27 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ
EP0409010A1 (de) * 1989-07-19 1991-01-23 Asea Brown Boveri Ag Abschaltbares Leistungshalbleiterbauelement
JPH03155677A (ja) * 1989-08-19 1991-07-03 Fuji Electric Co Ltd 伝導度変調型ｍｏｓｆｅｔ
JP2663679B2 (ja) * 1990-04-20 1997-10-15 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
DE4114349C2 (de) * 1990-05-10 2001-05-31 Fuji Electric Co Ltd Bipolartransistor mit isoliertem Gate (IGBT)
DE4134855C2 (de) * 1990-10-31 2001-03-15 Fuji Electric Co Ltd MOS-Halbleiterelement
US5141889A (en) * 1990-11-30 1992-08-25 Motorola, Inc. Method of making enhanced insulated gate bipolar transistor
JP2782638B2 (ja) * 1990-12-28 1998-08-06 富士電機株式会社 Ｍｏｓコントロールサイリスタ
US5475243A (en) * 1991-07-02 1995-12-12 Fuji Electric Co., Ltd. Semiconductor device including an IGBT and a current-regenerative diode
DE4125074A1 (de) * 1991-07-29 1993-02-11 Siemens Ag Durch feldeffekt steuerbares halbleiterbauelement
JP2810821B2 (ja) * 1992-03-30 1998-10-15 三菱電機株式会社 半導体装置及びその製造方法
FR2700418B1 (fr) * 1993-01-12 1995-04-07 France Telecom Composant électronique capable de résistance dynamique négative et procédé de fabrication correspondant.
JP2011023527A (ja) * 2009-07-15 2011-02-03 Toshiba Corp 半導体装置
TWI404205B (zh) * 2009-10-06 2013-08-01 Anpec Electronics Corp 絕緣閘雙極電晶體與快速逆向恢復時間整流器之整合結構及其製作方法
JP2013235890A (ja) * 2012-05-07 2013-11-21 Denso Corp 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE643783A (fr) * 1963-02-19 1964-05-29 Forges Et Ateliers De Constructions Electriques De Jeumont Dispositif de commutation de puissance à semi-conducteur
GB1558840A (en) * 1977-02-07 1980-01-09 Rca Corp Gate controlled semiconductor device
JPS5933272B2 (ja) * 1978-06-19 1984-08-14 株式会社日立製作所 半導体装置
JPS5599774A (en) * 1979-01-26 1980-07-30 Semiconductor Res Found Electrostatic induction type thyristor
GB2050694B (en) * 1979-05-07 1983-09-28 Nippon Telegraph & Telephone Electrode structure for a semiconductor device
SE8107136L (sv) * 1980-12-02 1982-06-03 Gen Electric Styrelektrodforsedd likriktaranordning
IE53895B1 (en) * 1981-11-23 1989-04-12 Gen Electric Semiconductor device having rapid removal of majority carriers from an active base region thereof at device turn-off and method of fabricating this device
JPS594077A (ja) * 1982-06-30 1984-01-10 Toshiba Corp 電界効果トランジスタ
JPS605568A (ja) * 1983-06-23 1985-01-12 Sanken Electric Co Ltd 縦型絶縁ゲ−ト電界効果トランジスタ
GB2150753B (en) * 1983-11-30 1987-04-01 Toshiba Kk Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4234152A1 (de) * 1991-10-24 1993-04-29 Fuji Electric Co Ltd In seiner leitfaehigkeit modulierter mosfet-typ
DE4318205A1 (de) * 1992-06-01 1993-12-02 Fuji Electric Co Ltd Halbleitervorrichtung
DE4318205C2 (de) * 1992-06-01 1998-04-23 Fuji Electric Co Ltd Halbleitervorrichtungen

Also Published As

Publication number Publication date
FR2586862A1 (fr) 1987-03-06
US4841345A (en) 1989-06-20
FR2586862B1 (fr) 1991-04-19
DE3628857A1 (de) 1987-03-12

Similar Documents

Publication Publication Date Title
DE3628857C2 (de)
EP0566639B1 (de) Integrierte leistungsschalterstruktur
DE4209148C2 (de) Sperrschichtgesteuerte Halbleitervorrichtung mit Überlastschutz (latchup)
DE69034136T2 (de) Bipolarer transistor mit isolierter steuerelektrode
DE3707867C2 (de)
EP0118785B1 (de) Zweipoliger Überstromschutz
DE3738670A1 (de) Leitfaehigkeitsmodulierter mosfet
CH657230A5 (de) Halbleitergleichrichtereinrichtung.
DE3838962C2 (de)
DE2939193C2 (de)
DE1639254A1 (de) Feldeffekthalbleitereinrichtung mit isoliertem Gatter und einem Durchschlagverhinderungsschaltelement sowie Verfahren zu ihrer Herstellung
DE19528998C2 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
DE3533478C2 (de) Monolithisch integrierte Halbleiter-Leistungsvorrichtung
EP0520355B1 (de) Mittels Steuerelektrode abschaltbares Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung
EP0052860B1 (de) Monolithisch integrierte Gleichrichter-Brückenschaltung
DE4310606C2 (de) GTO-Thyristoren
DE2913536C2 (de) Halbleiteranordnung
DE19511382C2 (de) Thyristor mit isoliertem Gate
EP0098496A1 (de) IGFET mit Injektorzone
DE4228832C2 (de) Feldeffekt-gesteuertes Halbleiterbauelement
DE19534388B4 (de) IGBT-Transistorbauteil
DE3838964C2 (de)
DE2531249A1 (de) Vielschicht-thyristor
DE2847822A1 (de) Integrierte halbleitervorrichtung
EP0098497A2 (de) IGFET mit Ladungsträgerinjektion

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee