DE3707867A1

DE3707867A1 - Mis-gesteuerter abschaltthyristor

Info

Publication number: DE3707867A1
Application number: DE19873707867
Authority: DE
Inventors: Takashi Shinohe; Katsuhiko Takigami; Hiromichi Ohashi; Akio Nakagawa
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-03-11
Filing date: 1987-03-11
Publication date: 1987-09-24
Also published as: US4717940A; DE3707867C2

Description

Die Erfindung betrifft einen Abschaltthyristor (gate turn-off thyristor), der zum Abschalten durch einen in tegrierten MIS-Transistor steuerbar ist.

Ein GTO-Thyristor oder Abschaltthyristor ist normaler weise so ausgebildet, daß er durch Anlegung einer ne gativen Vorspannung an eine Gateelektrode, so daß ein Teil eines Anodenstroms als Gatestrom nach außen abge leitet werden kann, abgeschaltet (oder gesperrt) wird. Die Abschaltoperation eines solchen gewöhnlichen Ab schaltthyristors erfolgt mittels Strom(an)steuerung wofür eine ziemlich große Gateleistung erforderlich ist. Es ist bekannt, daß ein MIS-Transistor, durch den eine Gate-Kathodenstrecke beim Abschalten kurzgeschlossen wird, im Abschaltthyristor monolithisch ausgebildet ist. Ein solcher Abschaltthyristor ist z. B. als MIS-gesteu erter Abschaltthyristor bekannt. Zur Vereinfachung der Erläuterung ist ein solcher Abschaltthyristor im folgen den einfach als MIS-Abschaltthyristor bezeichnet. Dieser erfordert eine kleinere Gateleistung (gate power) für das Abschalten, weil diese Operation vom Spannungssteu ertyp ist. Es sind zwei Arten von MIS-Abschaltthyristoren bekannt: Einmal ein n-Kanal-MIS-Transistor (vgl. z. B. JP-Patentveröffentlichung (Kokoku) 59 47 469) und zum an deren ein p-Kanal-MIS-Transistor (vgl. z. B. JP-Patent veröffentlichung (Kokoku) 6 09 668). Beim n-Kanal-MIS- Transistor wird der Oberflächenbereich einer p-Basis schicht im Abschaltthyristor als Kanalbereich oder -zone benutzt, wobei in der p-Basisschicht eine zu sätzliche n-Typ-Schicht so ausgebildet ist, daß sie als eine der Source- und Drainzonen wirkt. Beim p-Kanal- MIS-Transistor wird dagegen der Umfangsbereich einer n-Emitterschicht im Abschaltthyristor als eine Kanal zone benutzt, wobei eine p-Typ-Schicht in der n-Emitter schicht so ausgebildet ist, daß sie als eine der Source oder Drainzonen wirkt. Wenn beim MIS-Abschaltthyristor der MIS-Transistor durchschaltet, wird ein Teil eines Anodenstroms über den MIS-Transistor umgeleitet. Wenn der Kanal-Leitwert (conductance) des MIS-Transistors eine vorgegebene Größe übersteigt, fließt der größte Teil eines Anodenstroms über eine(n) Überbrückung oder Bypass in die Kathodenelektrode. Infolgedessen verrin gert sich die Menge der von der n-Emitterschicht in die p-Basisschicht injizierten Elektronen, so daß der Ab schaltthyristor nicht im Ein- oder Durchschaltzustand gehalten werden kann und auf den Aus- oder Abschaltzu stand übergeht.

Ein maximaler Anodenstrompegel (Spitzenabschaltstrompe gel) I _TGQM, bei dem der MIS-Abschaltthyristor abschal ten kann, hängt von einem Widerstand R _S des Bypasses ab, der gebildet wird, wenn der MIS-Transistor durchschal tet. Der (die) maximale Anodenstrompegel (oder -größe) bestimmt sich nach folgender Gleichung:

I _TGQM = G _OFF · V _NP /R _S (1)

In dieser Gleichung bedeuten:
V _NP: Im Durchschalt- oder -laßzustand vorliegender Span nungsabfall eines zwischen der zweiten Basisschicht und der zweiten Emitterschicht gebildeten Emitter übergangs, etwa 0,8 V betragend; und
G _OFF: Gate-Abschaltgewinn oder -verstärkung, bestimmt durch das Verhältnis von Anodenstrom zu Gatestrom zum Abschaltzeitpunkt.

Der Widerstand R _S läßt sich wie folgt ausdrücken:

R _S = R _ON + R _L + R _V (2)

Darin bedeuten:
R _ON: ON- oder Durchschaltwiderstand des MIS-Transistors;
R _L: Lateralwiderstand der zweiten Basisschicht unter der zweiten Emitterschicht; und
R _V: Vertikalwiderstand der zweiten Basisschicht.

Wie sich aus obigem ergibt, ist es wesentlich, den Wider stand R _S zu verkleinern, um den Spitzenabschaltstrom I _TGQM des MIS-Transistors größer auszulegen. Für die Verkleine rung des Durchschaltwiderstands (ON resistance) R _ON des MIS-Transistors ist es wünschenswert, die Kanallänge des MIS-Transistors möglichst klein zu halten und seine Ka nalbreite möglichst groß auszulegen. Um die Widerstände R _L und R _V der zweiten Basisschicht kleiner zu machen, ist es wünschenswert, die Gesamtlänge des genannten By passes durch Miniaturisierung der betreffenden Zonen des Bauelements zu verkürzen und den Fremdatomkonzentrations grad der zweiten Basisschicht zu erhöhen. Von diesen Be dingungen kann die Form- und Dimensionsbedingung mittels einer in neuerer Zeit entwickelten Mikrominiaturisierungs technik ohne weiteres erfüllt werden. Es ist jedoch schwierig, den Fremdatomkonzentrationsgrad der zweiten Basisschicht zu erhöhen, und zwar im Hinblick auf seine Beziehung zu den Bauelement-Charakteristika bzw. -Eigen schaften. Der MIS-Abschaltthyristor erfordert nämlich einen Anreicherungstyp-MIS-Transistor einer zweckmäßigen Schwel lenwertspannung. Aus diesem Grund ist es nötig, den Fremd atomkonzentrationsgrad der zweiten Basisschicht, die als Kanalzone des MIS-Transistors benutzt wird, auf einer Größe unter etwa 10¹⁷/cm³ zu halten. Das bisherige Vor gehen richtete sich daher auf die Verkleinerung der Ab messung der zweiten Emitterschicht durch eine Untertei lung und mithin auf eine Verkleinerung des Widerstands R _L. Dies führt zu einer Verkleinerung der Effektivfläche der GTO- oder Abschaltelementzone im MIS-Abschaltelement, einer Erhöhung der Durchlaßspannung des MIS-Abschalt thyristors und einer Herabsetzung der Stoßstrombelast barkeit.

Aufgabe der Erfindung ist damit die Schaffung eines MIS-Abschaltthyristors, der eine höhere Stoßstrombelast barkeit (surge current capability), eine niedrigere Durch laßspannung und einen größeren Spitzenabschaltstrom auf weist.

Diese Aufgabe wird durch die im Patentanspruch 1 gekenn zeichneten Merkmale gelöst.

Der erfindungsgemäße MIS-Abschaltthyristor ist so ausge legt, daß eine Schicht geringer Fremdatomkonzentration (niedrigdotierte Schicht) auf einer zweiten Basisschicht ausgebildet und die zweite Emitterschicht so geformt ist, daß sie sich durch die Schicht geringer Fremdatomkonzen tration zur zweiten Basisschicht (in diese hinein) er streckt. Ein Abschalt-MIS-Transistor ist so ausgebildet, daß die Schicht geringer Fremdatomkonzentration als Ka nalzone benutzt wird. Die MIS-Abschaltthyristoranordnung gemäß der Erfindung läßt sich je nach dem Kanaltyp des MIS-Transistors in die folgenden vier Typen untertei len:

1) Eine niedrigdotierte Schicht eines ersten Leitfähig keitstyps ist auf einer zweiten Basisschicht des er sten Leitfähigkeitstyps ausgebildet, und ein MIS-Tran sistor des zweiten Kanal-Leitfähigkeitstyps ist so ausgebildet, daß der Oberflächenbereich der niedrig dotierten Schicht als Kanalzone genutzt wird.
2) Eine erste niedrigdotierte Schicht des ersten Leitfä higkeitstyps ist auf einer zweiten Basisschicht des ersten Leitfähigkeitstyps ausgebildet, und eine zweite niedrigdotierte Schicht eines zweiten Leitfähigkeits typs ist in der Oberfläche der ersten niedrigdotier ten Schicht ausgebildet. Ein MIS-Transistor eines er sten Kanal-Leitfähigkeitstyps ist so ausgebildet, daß der Oberflächenbereich der zweiten niedrigdotierten Schicht als Kanalzone genutzt wird.
3) Eine niedrigdotierte Schicht des zweiten Leitfähig keitstyps ist auf einer zweiten Basisschicht des er sten Leitfähigkeitstyps ausgebildet, und der MIS-Tran sistor des ersten Kanal-Leitfähigkeitstyps ist so aus gebildet, daß der Oberflächenbereich der niedrigdotier ten Schicht als Kanalzone genutzt wird.
4) Eine erste niedrigdotierte Schicht des zweiten Leit fähigkeitstyps ist auf einer zweiten Basisschicht des ersten Leitfähigkeitstyps ausgebildet, während eine zweite niedrigdotierte Schicht des ersten Leitfähig keitstyps in der Oberfläche der ersten niedrigdotier ten Schicht ausgebildet ist. Ein MIS-Transistor des zweiten Kanal-Leitfähigkeitstyps ist so ausgebildet, daß der Oberflächenbereich der zweiten niedrigdotier ten Schicht als Kanalzone dient.

Erfindungsgemäß kann die Schwellenwertspannung des MIS- Transistors unabhängig vom Fremdatomkonzentrationsgrad (oder Dotierungsgrad) der zweiten Basisschicht eingestellt werden. Mit anderen Worten: die zweite Basisschicht wird als hochdotierte Schicht eines kleineren Widerstands aus gebildet, während das MIS-Abschaltelement (GTO element) mit einer größeren Breite ausgebildet wird, um damit die Effektivfläche der Abschaltelementzone zu vergrößern. Auf diese Weise ist es möglich, einen größeren Spitzen abschaltstrom zu erzielen, ohne eine Erhöhung der Durch laßspannung und eine Minderung der Stoßstrombelastbar keit herbeizuführen.

Gemäß einer bevorzugten Ausführungsform der Erfindung ist eine hochdotierte Schicht desselben Leitfähigkeits typs, wie ihn die zweite Emitterschicht aufweist, kon tinuierlich oder übergangslos mit der zweiten Emitter schicht in der Weise ausgebildet, daß sie sich zwischen der zweiten Basisschicht unter der MIS-Transistorzone und der niedrigdotierten Schicht über der zweiten Basis schicht befindet. Die Anordnung einer solchen hochdo tierten Schicht ist letztlich einer Ausbildung der zwei ten Emitterschicht so, daß sie sich in die MIS-Transistor zone erstreckt, äquivalent. Als Ergebnis kann eine größere effektive Leitungsoberfläche (conduction area) am MIS-Ab schaltthyristor aufrechterhalten werden.

Im folgenden sind bevorzugte Ausführungsformen der Erfin dung anhand der Zeichnung näher erläutert. Es zeigen:

Fig. 1 eine (in vergrößertem Maßstab gehaltene Teil-)Schnittdarstellung eines MIS-Abschalt thyristors gemäß einer ersten Ausführungsform der Erfindung

Fig. 2 eine Schnittansicht eines MIS-Abschaltthyristors gemäß einer zweiten Ausführungsform der Erfin dung

Fig. 3 eine Schnittansicht eines MIS-Abschaltthyristors gemäß einer dritten Ausführungsform der Erfin dung,

Fig. 4 eine Schnittansicht eines MIS-Abschaltthyristors gemäß einer vierten Ausführungsform der Erfin dung,

Fig. 5 eine Schnittansicht eines MIS-Abschaltthyristors gemäß einer fünften Ausführungsform der Erfin dung,

Fig. 6 eine Schnittansicht eines MIS-Abschaltthyristors gemäß einer sechsten Ausführungsform der Erfin dung,

Fig. 7 eine Schnittansicht eines MIS-Abschaltthyristors gemäß einer siebten Ausführungsform der Erfin dung,

Fig. 8 eine Schnittansicht eines MIS-Abschaltthyristors gemäß einer achten Ausführungsform der Erfin dung,

Fig. 9A eine Schnittansicht eines MIS-Abschaltthyristors gemäß einer neunten Ausführungsform der Erfin dung,

Fig. 9B ein Überlagerungsmuster der Halbleiterschicht(en) eines Hauptteils des MIS-Abschaltthyristors gemäß Fig. 9A,

Fig. 10A eine Schnittansicht eines MIS-Abschaltthyristors gemäß einer zehnten Ausführungsform der Erfin dung,

Fig. 10B ein Überlagerungsmuster der Halbleiterschicht(en) eines Hauptteils des MIS-Abschaltthyristors gemäß Fig. 10A,

Fig. 11 eine Schnittansicht eines MIS-Abschaltthyristors gemäß einer elften Ausführungsform der Erfin dung,

Fig. 12 eine Schnittansicht eines MIS-Abschaltthyristors gemäß einer zwölften Ausführungsform der Erfin dung,

Fig. 13A und 13B einen MIS-Abschaltthyristor gemäß ei ner dreizehnten Ausführungsform der Erfindung,

Fig. 13C ein Überlagerungsmuster der Halbleiterschicht(en) eines Hauptteils des MIS-Abschaltthyristors gemäß Fig. 12,

Fig. 14 bis 17 jeweils eine bevorzugte Übergangszonen abschlußausbildung bei einem MIS-Abschaltthyri stor gemäß der Erfindung und

Fig. 18 und Fig. 19 Darstellungen zum Vergleichen des Zustands eines durch einen bisherigen MIS-Ab schaltthyristors fließenden Anodenstroms und des eines durch den MIS-Abschaltthyristor der Ausführungsform gemäß Fig. 5 fließenden Anoden stroms.

In allen Figuren sind einander entsprechende Bauelemente und Schichten mit jeweils gleichen Bezugsziffern bezeich net; der erste und der zweite Leitfähigkeitstyp sind da bei der p-Typ bzw. der n-Typ.

Fig. 1 veranschaulicht einen MIS-Abschaltthyristor gemäß einer ersten Ausführungsform der Erfindung. Der MIS-Ab schaltthyristor basiert auf einer pnpn-Struktur aus ei ner ersten Emitterschicht 1 des p⁺-Typs, einer ersten Basisschicht 2 des n-Typs, einer zweiten Basisschicht 3 des p-Typs und einer zweiten Emitterschicht 4 des n⁺-Typs. Eine niedrigdotierte p⁻-Schicht 8 (d. h. gerin ger Fremdatomkonzentration) ist nach einem Aufwachsver fahren oder einem Gegendotierverfahren (counterdoping method) auf der zweiten Basisschicht 3 ausgebildet. Da bei werden ein die zweite Basisschicht 3 enthaltendes Plättchen und ein anderes, der p⁻-Schicht 8 entsprechen des Plättchen vorbereitet und zur Bildung einer integra len Einheit unmittelbar miteinander verbunden. Die zwei te Emitterschicht 4 erstreckt sich durch die p⁻-Schicht 8 und bildet einen pn-Übergang (Emitterübergang) zwischen der zweiten Emitterschicht 4 und der zweiten Basisschicht 3. Eine Kathodenelektrode 5 und eine Anodenelektrode 6 sind auf der zweiten Emitterschicht 4 bzw. der ersten Emitterschicht 1 ausgebildet.

Abschalt-n-Kanal-MIS-Transistoren sind in der p⁻-Schicht 8 ausgebildet, um die zweite Emitterschicht 4 zwischen diese Transistoren einfügen (to be sandwiched) zu können. Der (jeder) MIS-Transistor besteht aus n⁺-Typ-Schichten 9 ₁ und 9 ₂ als Source- bzw. Drainzonen, einer auf der zwi schen n⁺-Typ-Schichten 9 ₁ und 9 ₂ befindlichen Fläche aus gebildeten Gateisolierschicht 10 sowie einer auf der Gate isolierschicht 10 ausgebildeten Gateelektrode 11. Die n⁺-Schicht 9 ₁ ist so ausgebildet, daß sie die zweite Emit terschicht 4 teilweise überlappt. Die Sourceelektrode des MIS-Transistors ist somit mit der Kathodenelektrode 5 verbunden. Eine p⁺-Schicht 12 ist die n⁺-Schicht 9 ₂ (Drainzone) teilweise überlappend ausgebildet. Eine Gate einschalt- oder Thyristoreinschalt-Elektrode 7 dient als Elektrode, mittels derer die n⁺-Schicht 9 ₂ und die p⁺-Schicht 12 gegeneinander kurzgeschlossen werden können. Die p⁺-Schicht 12 erstreckt sich durch die p⁻-Schicht 8 zur zweiten Basisschicht 3, so daß die Drainelektrode des MIS-Transistors mit nied rigem Widerstand mit der zweiten Basisschicht 3 verbun den ist.

Der auf diese Weise gebildete MIS-Abschaltthyristor wird auf dieselbe Weise wie sein herkömmliches Gegenstück durch- und abgeschaltet.

Dabei wird eine positive Spannung an die auf der Gate elektrode befindliche Elektrode (on-gate electrode) 7 angelegt, wodurch eine Vorwärts- oder Durchlaßvorspan nung über die zweite Basisschicht 3 und die zweite Emit terschicht 4 angelegt wird, so daß der MIS-Abschaltthyri stor durchschaltet. Das Abschalten des MIS-Abschaltthyri stors erfolgt durch Anlegen einer positiven Spannung welche eine Schwellenwertspannung übersteigt, an die Gateelektrode 11, um den MIS-Transistor durchschalten zu lassen.

Bei dieser Ausführungsform ist die von der zweiten Basis schicht 3 des MIS-Abschaltthyristors verschiedene bzw. getrennte p⁻-Typ-Schicht 8 ausgebildet, die eine Kanal zone für den Abschalt-MIS-Transistor bildet. Infolgedes sen können die Fremdatomkonzentrationsgrade der zweiten Basisschicht 3 und der p⁻-Typ-Schicht 8 in Abhängigkeit von der Anwendung dieser Schichten getrennt auf eine op timale Größe eingestellt werden. Dies bedeutet, daß die p⁻-Schicht 8 so eingestellt werden kann, daß eine ge wünschte Schwellenwertspannung am MIS-Transistor erreicht wird. Die Fremdatomkonzentration der zweiten Basisschicht 3 kann auf einen ausreichend hohen Grad eingestellt wer den, ohne durch die Schwellenwertspannung des MIS-Tran sistors eingeschränkt zu sein. Als praktische zahlenmäßige Beispiele kann angegeben werden, daß ein Lateralwiderstand R _L der zweiten Basisschicht 3 praktisch auf ein Drittel desjenigen bei der entsprechenden bisherigen Anordnung eingestellt werden kann. Auf diese Weise kann bei fest gelegtem Spitzenabschaltstrom I _TGQM die Breite der zwei ten Emitterschicht 4 auf praktisch das Dreifache der Breite bei der bisherigen Anordnung eingestellt werden. Da jedoch die Oberfläche der gesamten Anordnung vorher bestimmt ist, wird in der Praxis die Breite der zweiten Emitterschicht durch Verkleinerung der Zahl der Abschalt elemente vergrößert, während die Oberfläche des betref fenden Abschaltelements vergrößert wird. Wenn für ein Streifenmuster oder -schema die zweite Emitterschicht angewandt wird, wird die vergrößerte Breite der zweiten Emitterschicht wie folgt berechnet (estimated): Wenn die vom Abschaltthyristor eingenommene tatsächliche Fläche 50% beträgt, kann die Breite der Emitterschicht praktisch verdoppelt werden, wenn R _L/R _S=0,5 gilt, d. h. wenn die Breite der Emitterschicht vergleichsweise groß ist. Im Fall von R _L/R _S=0,1, d. h. bei einer kleinen Breite der Emitterschicht, kann deren Breite das etwa 1,14-fache betragen. Da die wesentliche Fläche oder Hauptfläche des Abschaltthyristors sich im gleichen Maß vergrößert, wie die Breite der Emitterschicht auf diese Weise vergrößert wird, ist es erfindungsgemäß möglich, eine kleinere Durch laßspannung und eine größere Stoßstrombeständigkeit als bei den bisherigen Anordnungen zu erzielen. Erfindungs gemäß werden die im folgenden genannten Vorteile geboten. Zum ersten steht der hochdotierte Abschnitt eines Seiten wandteils der zweiten Emitterschicht 4 mit der p⁻-Schicht 8 in Kontakt, wobei in diesem Bereich Elektronen mit ho her Injektionsleistung in die p⁻-Schicht 8 injiziert wer den. Zum zweiten kann die zweite Basisschicht 3, die re lativ zur Schicht 8 einwärts eingelassen ist, mit hoher Fremdatomkonzentration ausgebildet werden, so daß sie dünner geformt werden kann. Aus diesem Grund nehmen von der zweiten Emitterschicht 4 injizierte Ladungsträger ei nen hohen Transportfaktor an. Zum dritten wird der Emit terübergang in dem Bereich der zweiten Basisschicht 3, in den sich die p⁻-Schicht 8 (hinein)erstreckt, gebildet, nämlich in dem Bereich flacher Fremdatomkonzentrations verteilung. Selbst wenn dabei eine ebenengleiche (in-plane) Verteilung in der Fremdatomdiffusion einer Anzahl von Emitterschichten 4 hervorgebracht wird, kann daher ein Emitterübergang einer gleichförmigen Tiefe erzielt wer den. Als Ergebnis zeigt der npn-Transistor im Abschalt thyristor eine gleichmäßige Verteilung des Stromverstär kungsfaktors, wobei letzterer auf einem größeren Wert gehalten wird.

Wie erwähnt, kann die p⁻-Schicht 8 nach einem Aufwachs verfahren, durch unmittelbares Verbinden oder nach einem Gegendotierverfahren erzeugt werden. Von diesen Verfahren bieten die beiden letztgenannten eine besondere Wirkung. Bei dem an sich bekannten Direktverbindungsverfahren (direct bonding method) werden zwei hochglanzpolierte Flächen zweier Halbleitersubstrate in einer Reinluftatmo sphäre innig miteinander verbunden, während ihre Verbin dungsflächen in einem hydrophilen Zustand gehalten wer den, worauf das so erhaltene Gebilde zur Gewährleistung einer fest verbundenen Einheit einer Wärmebehandlung un terworfen wird. Bei Anwendung dieser Technik kann als p⁻-Schicht 8 ein (100)-Substrat und als zweite Basis schicht 3 ein (111)-Substrat benutzt werden. Die auf die se Weise miteinander verbundenen Substrate vermögen die Charakteristika des MIS-Transistors und des Abschalt thyristors zu optimieren. Nach dem Gegendotierverfahren (counter doping method) kann die p⁻ -Schicht 8 selektiv erzeugt werden. Auf diese Weise ist es möglich, ein hoch widerstandsfähiges Bauelement durch Anwendung einer Über gangsabschlußtechnik, wie eines Schutzringverfahrens, zu erhalten.

Bei der beschriebenen Ausführungsform ist die zweite Emitterschicht 4 so ausgebildet, daß sie sich durch die p⁻-Schicht 8 in die zweite Basisschicht 3 erstreckt. Dies bedeutet, daß der Emitterübergang so erzeugt ist, daß er sich an einer Stelle befindet, die etwas tiefer liegt als eine Grenzfläche zwischen der p⁻-Schicht 8 und der zweiten Basisschicht 3. Infolgedessen ist der Transportfaktor der (für die) Ladungsträger in der zwei ten Basisschicht hoch, weil in der effektiven zweiten Basisschicht kein Bereich einer kurzen Trägerlebensdauer vorhanden ist, etwa eine Grenzfläche mit einer epitaxialen Schicht oder eine durch direkte Verbindung erzeugte Grenz fläche.

Infolgedessen kann der Stromverstärkungsfaktor des npn- Transistors beim Abschaltthyristor auf einem hohen Wert gehalten werden, was wiederum zu einer niedrigen Durch laßspannung beiträgt.

Bei der beschriebenen Ausführungsform ist die p⁺-Schicht 12 niedrigen Widerstands so ausgebildet, daß sie sich durch die p⁻-Schicht 8 in die zweite Basisschicht 3 er streckt. Unabhängig vom Vorhandensein der hochohmigen p⁻-Schicht 8 kann daher der Vertikalwiderstand R _V der Widerstände auf der erwähnten Bypass-Widerstandsstrecke auf einen kleineren Wert eingestellt sein.

Fig. 2 veranschaulicht im Schnitt einen MIS-Abschalt thyristor gemäß einer zweiten Ausführungsform der Erfin dung. Bei der Ausführungsform gemäß Fig. 2 ist die p⁻- Schicht 8 als niedrigdotierte Schicht auf der zweiten Basisschicht 3 auf dieselbe Weise, wie im Zusammenhang mit der ersten Ausführungsform beschrieben, ausgebildet, während n⁻-Schichten 13 selektiv als niedrigdotierte Schichten im Oberflächenbereich der p⁻-Schicht 8 erzeugt sind. Wenn der Oberflächenbereich der n⁻-Schicht eine Kanalzone bildet, wird ein p-Kanal-MIS-Transistor als Abschalt-MIS-Transistor gebildet. Dies bedeutet, daß p⁺-Schichten 14 ₂ und 14₁ so ausgebildet sind, daß sie den Endflächenabschnitt der n⁻-Schicht 13 zwischen sich einschließen. Die p⁺-Schichten 14 ₂ und 14₁ erstrecken sich in die n⁻ -Schicht 13 und aus dieser heraus, um Source- bzw. Drainzonen des MIS-Transistors zu bilden. Die zweite Emitterschicht 4 des Abschaltthyristors über lappt sich teilweise mit der p⁺-Schicht 14 ₁ (Drainzone) und ist so ausgebildet, daß sie sich durch die n⁻-Schicht 13 und die p⁻-Schicht 8 in die zweite Basisschicht 3 er streckt und relativ zu letzterer einen Emitterübergang bildet. Die Kathodenelektrode 5 ist mit ohmschem Kontakt mit der zweiten Emitterschicht 4 und der p⁺-Schicht 14 ₁ verbunden. Die p⁺-Schicht (Sourcezone) 14 ₂ überlappt sich teilweise mit der p⁺-Schicht 12, die zur Erstreckung in die zweite Basisschicht 3 in Dickenrichtung ausgebildet ist. Infolgedessen ist die p⁺-Schicht 12 niederohmig mit der zweiten Basisschicht 3 verbunden.

In Fig. 2 ist ein Abschaltbereich weggelassen; in diesem Zusammenhang wird jedoch z. B. ein Lichttriggersystem verwendet. Eine Thyristoreinschalt- Elek trode (on-gate electrode), die mit der p⁺-Schicht 12 in ohmschem Kontakt steht, kann - wie bei der Ausführungs form nach Fig. 1 - vorgesehen sein. Beim MIS-Abschalt thyristor gemäß dieser Ausführungsform erfolgt das Ab schalten durch Anlegen einer negativen Spannung an die Gateelektrode 11, um den MIS-Transistor durchzuschalten.

Bei dieser Ausführungsform ist ebenfalls eine niedrig dotierte Schicht auf der zweiten Basisschicht erzeugt, und der MIS-Transistor wird somit unter Heranziehung der niedrigdotierten Schicht gebildet, so daß sich derselbe Vorteil wie bei der vorher beschriebenen Ausführungsform ergibt.

Fig. 3 veranschaulicht einen MIS-Abschaltthyristor gemäß einer dritten Ausführungsform der Erfindung. Dabei ist eine n⁻-Schicht 15 eines dem Leitfähigkeitstyp der zwei ten Basisschicht 3 entgegengesetzten Leitfähigkeitstyps als niedrigdotierte Schicht auf der zweiten Basisschicht 3 erzeugt. Im Oberflächenbereich der n⁻-Schicht 15 sind p⁺-Schichten 14 ₂ und 14₁ zur Bildung von Source- bzw. Drainzonen ausgebildet. Die Gateelektrode 11 ist über der n -Schicht 15 zwischen den p⁺-Schichten 14 ₁ und 14₂ mit einer zwischen Gateelektrode 11 und n⁻-Schicht 15 erzeugten Gateisolierschicht 10 ausgebildet. Bei dieser Ausführungsform ist der p-Kanal-MIS-Transistor mit dem als Kanalzone dienenden Oberflächenbereich der n⁻-Schicht 15 als Abschalt-MIS-Transistor ausgebildet.

Die zweite Emitterschicht 4 ist so ausgebildet, daß sie sich durch die n⁻-Schicht 15 in die zweite Basisschicht 3 erstreckt, wobei ein Emitterübergang relativ zur zwei ten Basisschicht 3 festgelegt ist. Die Kathodenelektrode 5 steht in ohmschem Kontakt mit der zweiten Emitterschicht 4 und der p⁺-Schicht (Drainzone des MIS-Transistors) 14 ₁. Die p⁺-Schicht (Sourcezone) 14 ₂ ist mit der zweiten Basisschicht 3 durch eine niederohmige p⁺-Schicht 12 ver bunden, die sich durch die n⁻-Schicht 15 erstreckt. Diese Anordnung entspricht derjenigen bei der Ausführungsform nach Fig. 2. Mit dieser Ausführungsform werden dieselben Vorteile wie mit den vorher beschriebenen Ausführungsfor men erzielt.

Fig. 4 veranschaulicht einen MIS-Abschaltthyristor gemäß einer vierten Ausführungsform der Erfindung. Dabei ist eine n⁻-Schicht 15 als erste niedrigdotierte Schicht auf der zweiten Basisschicht 3 erzeugt, und eine p⁻-Schicht 16 ist selektiv als zweite niedrigdotierte Schicht im Oberflächenbereich der n⁻-Schicht 15 an einer Stelle ne ben der zweiten Emitterschicht 4 ausgebildet. Auf diese Weise wird somit ein n-Kanal-MIS-Transistor mit dem Ober flächenbereich der p⁻-Schicht 16 als Kanalzone gebildet. Eine n⁺-Schicht 9 ₁ ist als Sourcezone außerhalb der p⁻- Schicht 16 so erzeugt, daß sie die zweite Emitterschicht 4 teilweise überlappt. Eine n⁺-Schicht 9 ₂ ist als Drain zone in der p⁻-Schicht 16 ausgebildet. Die Gateelektrode 11 ist über dem Abschnitt der p⁻-Schicht 16 erzeugt, der sich zwischen Source- und Drainzone befindet, wobei eine Gateisolierschicht 10 zwischen dem Abschnitt der p⁻- Schicht 16 und der Gateelektrode 11 ausgebildet ist. p⁺-Schicht 12 erstreckt sich durch die p⁻-Schicht 16 und die n⁻-Schicht 15 in die zweite Basisschicht 3. Die Thyristoreinschalt-Elektrode 7 steht in ohmschem Kontakt mit der p⁺-Schicht 12 und der n⁺- Schicht 9 ₂. Letztere ist (als Drainzone) über die genann te Elektrode 7 und die p⁺-Schicht 12 niederohmig mit der zweiten Basisschicht 3 verbunden.

Mit dieser Ausführungsform werden dieselben Vorteile wie mit den vorher beschriebenen Ausführungsformen er zielt.

Da sich bei einem herkömmlichen Abschaltthyristor der Anodenstrom in den betreffenden unterteilten Kathodenbe reichen oder -zonen konzentriert, trägt die Gatezone in keinem Fall wesentlich zum Leiten bzw. Durchschalten bei. Das gleiche gilt auch für den MIS-Abschaltthyristor. Da bei fließt nahezu kein Anodenstrom durch den MIS-Tran sistorbereich, was ein Hindernis für die Erzielung einer ausreichend niedrigen Durchlaßspannung darstellt. Dieser Nachteil kann auf die in Verbindung mit den folgenden Ausführungsformen beschriebene Weise ausgeschaltet wer den.

Fig. 5 veranschaulicht im Schnitt einen Hauptteil einer fünften Ausführungsform, d. h. einer Abwandlung des MIS-Abschaltthyristors gemäß Fig. 1. Die fünfte Ausfüh rungsform unterscheidet sich von derjenigen nach Fig.1 dadurch, daß eine kontinuierlich oder fortlaufend mit der zweiten Emitterschicht 4 ausgebildete, eingelassene (embedded) n⁺-Schicht 17 an der Grenzfläche zwischen der zweiten Basisschicht 3 und der p⁻-Schicht 8 erzeugt ist. In diesem Zusammenhang ist darauf hinzuweisen, daß die eingelassene n⁺-Schicht 17 selektiv unter der Gatezone des MIS-Transistors ausgebildet ist.

Bei dieser Anordnung ermöglicht es die eingelassene n⁺- Schicht 17 der zweiten Emitterschicht 4, sich praktisch oder wesentlich unter den MIS-Transistorbereich zu er strecken. Dies bedeutet, daß diese Schicht 17 als Teil des zweiten Emitters wirkt. Auf diese Weise wird somit ein MIS-Abschaltthyristor erhalten, der eine größere ef fektive Einschaltfläche und damit eine ausreichend nied rige Durchlaßspannung aufweist.

Die Fig. 18 und 19 veranschaulichen einen Vergleich zwischen den Anodenströmen (gestrichelte Linien) in zwei benachbarten Emitterschichtbereichen bei einem bisherigen MIS-Abschaltthyristor und in zwei benachbarten Emitter schichtbereichen bei der Ausführungsform gemäß Fig. 5. Wie aus den Fig. 18 und 19 hervorgeht, ist die Ein schaltfläche (turn-on-area) aufgrund des Vorhandenseins der eingelassenen n⁺-Schicht 17 wesentlich vergrößert.

Fig. 6 veranschaulicht eine sechste Ausführungsform, die durch Hinzufügung einer eingelassenen n⁺-Schicht 17 zu einer Grenzfläche zwischen der zweiten Basisschicht 3 und der p⁻-Schicht 8 beim MIS-Abschaltthyristor gemäß Fig. 2 erhalten wird. Fig. 7 zeigt eine siebte Ausfüh rungsform, bei welcher eine eingelassene n⁺-Schicht 17 zu einer Grenzfläche zwischen der zweiten Basisschicht 3 und der n⁻-Schicht 15 beim MIS-Abschaltthyristor ge mäß Fig. 3 hinzugefügt ist. Fig. 8 veranschaulicht eine achte Ausführungsform der Erfindung, bei welcher eine eingelassene n⁺-Schicht 17 an einer Grenzfläche zwischen der zweiten Basisschicht 3 und der n⁻-Schicht 15 beim MIS-Abschaltthyristor gemäß Fig. 4 hinzugefügt ist. Gemäß den Fig. 6 bis 8 ist die eingelassene n⁺-Schicht 17, wie bei der Ausführungsform gemäß Fig. 5, lokal über ei nen Bereich von der zweiten Emitterzone zum MIS-Tran sistorbereich ausgebildet. Die Ausführungsformen gemäß Fig. 6 bis 8 gewährleisten ersichtlicherweise diesel ben Vorteile wie die Ausführungsform nach Fig. 5.

Fig. 9A zeigt im Schnitt einen MIS-Abschaltthyristor ge mäß einer neunten Ausführungsform der Erfindung, d. h. als Abwandlung des MIS-Abschaltthyristors gemäß Fig. 5. Bei dieser Ausführungsform ist die eingelassene n⁺-Schicht 17 so ausgebildet, daß sie sich über einen gesamten Be reich der Grenzfläche zwischen zweiter Basisschicht 3 und p⁻-Schicht 8 erstreckt, wobei darauf hinzuweisen ist, daß in dem der p⁺-Schicht 12 nahegelegenen Bereich der eingelassenen n⁺-Schicht 17 mehrere Fenster 18 im Hinblick auf die Notwendigkeit der Herstellung einer elektrischen Verbindung zwischen der p⁺-Schicht 12 und der zweiten Basisschicht 3 ausgebildet sind. Fig. 9B veranschaulicht ein Überlagerungsmuster oder -schema der betreffenden, mit Fremdatomen dotierten Schichten beim MIS-Abschalt thyristor.

Fig. 10A veranschaulicht im Schnitt eine zehnte Ausfüh rungsform der Erfindung, d. h. eine Abwandlung des MIS- Abschaltthyristors gemäß Fig. 6. Bei dieser Ausführungs form ist ebenfalls eine eingelassene n⁺-Schicht 17 mit einer Anzahl von Fenstern 18 über einen Bereich der Grenzfläche zwischen der zweiten Basisschicht 3 und der p⁻-Schicht 8 hinweg ausgebildet. Fig. 10B veranschaulicht ein Überlagerungsmuster oder -schema der betreffenden dotierten Schichten bei diesem MIS-Abschaltthyristor.

Fig. 11 zeigt eine elfte Ausführungsform der Erfindung als Abwandlung des MIS-Abschaltthyristors gemäß Fig. 7. Fig. 12 veranschaulicht dagegen im Schnitt eine zwölfte Ausführungsform der Erfindung als Abwandlung des MIS- Abschaltthyristors gemäß Fig. 8.

Bei neunter bis zwölfter Ausführungsform kann jeweils eine niedrigere Durchlaßspannung erzielt werden, weil die eingelassene n⁺-Schicht 17 über eine noch größere Fläche hinweg als bei fünfter bis achter Ausführungsform ausgebildet ist.

Die Fig. 13A bis 13C veranschaulichen einen MIS-Ab schaltthyristor gemäß einer dreizehnten Ausführungsform der Erfindung, der eine eingelassene n⁺-Schicht 17 in einem streifenförmigen Muster aufweist, wobei der MIS- Abschaltthyristor gemäß Fig. 2 als Basis dient. Fig. 13C veranschaulicht ein Überlagerungsmuster oder -schema der betreffenden Dotierungsschichten; die Fig. 13A und 13B sind dabei Schnitte längs der Linien A-A′ bzw. B-B′ in Fig. 13C. Die eingelassene n⁺-Schicht 17 ist dabei in Form mehrerer Streifen über einen Bereich der Grenz fläche zwischen der zweiten Basisschicht 3 und der p⁻- Schicht 8 ausgebildet. An der Grenzfläche zwischen der zweiten Basisschicht 3 und der p⁻-Schicht 8 sind mehrere streifenförmige p⁺-Schichten 19 so angeordnet, daß sie sich jeweils zwischen eingelassenen n⁺-Schichten 17 be finden.

Mit dieser Ausführungsform werden wiederum dieselben Vorteile, wie sie in Verbindung mit den vorher beschrie benen Ausführungsformen erläutert sind, erzielt. Wenn bei dieser Ausführungsform die Streifenbreite W ₁ der ein gelassenen p⁺-Schicht 19 klein gewählt wird, kann eine ausreichend niedrige Durchlaßspannung erreicht werden, weil der Anodenstrom über bzw. durch die Gesamtfläche des Bauelements fließt. Durch Anordnung der streifenför migen eingelassenen p⁺-Schicht 19 erhält weiterhin die effektive Breite der zweiten Emitterschicht 4 eine Größe W ₂ gemäß Fig. 13C. Infolgedessen wird der Spitzenabschalt strom des MIS-Abschaltthyristors vergrößert, so daß die Abschaltzeit kürzer wird.

Obgleich in den Fig. 1, 3 und 4 nicht dargestellt, kann eine streifenförmige eingelassene n⁺-Schicht, wie bei der Ausführungsform gemäß Fig. 13, auch unter Zugrun delegung der MIS-Abschaltthyristoren gemäß den Fig. 1, 3 und 4 als Basis ausgebildet werden.

Während vorstehend der Hauptaufbau verschiedener Ausfüh rungsformen des MIS-Abschaltthyristors beschrieben ist, ist nachstehend eine effektive oder wirksame Übergangs abschlußtechnik (junction termination technique) gemäß der Erfindung erläutert. Bei Anwendung eines Gegendotier verfahrens zur Ausbildung einer niedrigdotierten Schicht kann die niedrigdotierte Schicht selektiv erzeugt wer den. In diesem Fall kann eine Schutzringstruktur, wie bei einer gewöhnlichen Planaranordnung, unmittelbar als Übergang-Abschlußstruktur angewandt werden. Wenn ander erseits die niedrigdotierte Schicht nach der Aufwachs oder Direktverbindungsmethode erzeugt wird, muß besondere Sorgfalt ausgeübt werden, weil es dabei nicht möglich ist, diese niedrigdotierte Schicht selektiv zu erzeugen.

Fig. 14 veranschaulicht eine spezielle Übergang-Abschluß struktur. Dabei wird auf der zweiten Basisschicht 3 eine p⁻-Schicht 8 oder eine n⁻-Schicht 15 als niedrigdotierte Schicht ausgebildet, worauf nach einer Schrägrillenein stechmethode, d. h. einer Methode zum Erzeugen eines gros sen diskreten Halbleiterelements, um das Bauelement her um eine Schrägfläche 20 erzeugt wird.

Fig. 15 zeigt ein anderes Ausführungsbeispiel für eine Übergang-Abschlußstruktur. Dabei wird eine zweite Basis schicht 3 durch Diffusion selektiv im Oberflächenbereich der ersten Basisschicht 2 erzeugt, worauf eine p⁻-Schicht 8 oder eine n⁻-Schicht 15 als niedrigdotierte Schicht auf der Gesamtoberfläche der zweiten Basisschicht 3 er zeugt wird. Anschließend wird die niedrigdotierte Schicht in einem Bereich um ein Plättchen herum weggeätzt, um die erste Basisschicht 2 freizulegen, in welcher eine Schutzringschicht 21 erzeugt wird.

Fig. 16 veranschaulicht ein anderes Ausführungsbeispiel für eine derartige Struktur, bei welcher eine Schutzring schicht vor der Erzeugung der niedrigdotierten Schicht ausgebildet wird. Dabei wird die zweite Basisschicht 3 durch Diffusion selektiv im Oberflächenbereich der ersten Basisschicht 2 erzeugt, während auswärts von der zweiten Basisschicht 3 eine Schutzringschicht 22 ausgebildet wird. Anschließend wird der Bereich der Schutzringschicht 22 mit einer Isolierschicht 23 abgedeckt, und eine p⁻-Schicht 8 oder n⁻-Schicht 15 wird als niedrigdotierte Schicht auf der Gesamtoberfläche des erhaltenen Gebildes erzeugt.

Bei dem in Fig. 17 veranschaulichten weiteren Ausführungs beispiel für eine Übergang-Abschlußstruktur werden die zweiten Basisschicht 3 sowie die niedrigdotierte Schicht auf der zweiten Basisschicht 3 jeweils nach einem selek tiven Diffusionsverfahren erzeugt. Dabei wird die zweite Basisschicht 3 selektiv im Oberflächenbereich der ersten Basisschicht 2 ausgebildet, während eine n⁻-Schicht 24 nach einem Aufwachsverfahren auf der Gesamtoberfläche des Plättchens erzeugt wird. Sodann wird die p⁻-Schicht 8 nach dem selektiven Diffusionsverfahren so erzeugt, daß sie die zweite Basisschicht 3 erreicht. Im Anschluß daran wird eine Schutzringschicht 25 außerhalb bzw. aus wärts von der zweiten Basisschicht 3 ausgebildet.

Die Erfindung ist keineswegs auf die vorstehend beschrie bene Ausgestaltung beschränkt. Dabei ist beispielsweise eine p⁺-Schicht 12 als niederohmige Schicht zur Verringe rung des erwähnten Widerstands R _S am Strom-Bypass zum Abschaltzeitpunkt ausgebildet. Die p⁺-Schicht 12 ist zum Beispiel eine Fremdatom-dotierte Schicht zum Verbinden der Drainelektrode einer Abschalt-MIS-Transistorzone mit der zweiten Basisschicht. Die Ausbildung der p⁺-Schicht 12 ist insofern wichtig, als die hochohmige p⁻-Schicht 8 oder die n⁻-Schicht 15 auf der zweiten Basisschicht 3 erzeugt ist. In diesem Fall kann eine p⁺-Schicht selek tiv im Oberflächenbereich der zweiten Basisschicht 3 er zeugt werden, um einen Lateralwiderstand über die p⁺- Schicht 12 und die zweite Emitterschicht 4 (in einem späteren Schritt auszubilden) herabzusetzen. Mit dieser Anordnung kann der Widerstand R _S weiter gesenkt werden.

Bei der beschriebenen Ausgestaltung kann anstelle der p⁺-Schicht 12 eine Metallelektrode verwendet werden. Da bei wird insbesondere durch Ätzen eine Rille im Bereich der p⁺-Schicht 12 oder der p⁻-Schicht 8 oder der n⁻-Schicht 15 ausgebildet, und die Metallelektrode wird (in diese Rille) für einen ohmschen Kontakt mit der zweiten Basis schicht 3 eingelassen.

Obgleich im Zusammenhang mit den beschriebenen Ausfüh rungsformen kein Flächenmuster für Elemente erwähnt wor den ist, kann ein zweites Emittermuster zur Bildung der Abschaltthyristor-Elemente streifenförmig oder kreisför mig sein oder eine andere Form von Inselmustern aufweisen.

Obgleich in der vorstehenden Beschreibung erster und zwei ter Leitfähigkeitstyp als p- bzw. n-Typ angegeben sind, können diese Leitfähigkeitstypen auch der n- bzw. p-Typ sein.

Wie vorstehend beschrieben, werden erfindungsgemäß die zwei te Basisschicht und eine Kanalzone für Abschalt-MIS- Transistoren als Schichten unterschiedlicher Fremdatom konzentrationen ausgebildet. Aus diesem Grund kann der Schwellenwert des Abschalt-MIS-Transistors auf eine op timale Größe eingestellt werden, ohne durch die anderen Eigenschaften des Abschaltthyristors beschränkt zu sein. Auf diese Weise kann ein MIS-Abschaltthyristor mit klei nerer Durchlaßspannung und höherer Stoßstrombeständigkeit ohne Beeinträchtigung einer besseren Abschaltcharakteristik realisiert werden.

Claims

1. MIS-gesteuerter Abschaltthyristor, umfassend eine er ste Emitterschicht (1) eines ersten Leitfähigkeits typs, eine erste Basisschicht (2) eines zweiten Leit fähigkeitstyps, die einen pn-Übergang relativ zur (mit der) ersten Emitterschicht (1) bildet, eine den ersten Leitfähigkeitstyp aufweisende zweite Basis schicht (3), die einen pn-Übergang relativ zur (er sten) Basisschicht bildet, eine mit der zweiten Ba sisschicht in Kontakt stehende zweite Emitterschicht (4) des zweiten Leitfähigkeitstyps, mit erster und zweiter Emitterschicht (1 bzw. 4) in Kontakt stehen de erste bzw. zweite ohmsche Elektroden und einen MIS-Transistor zum Kurzschließen der zweiten Basis schicht (3) zur zweiten Emitterschicht (4), dadurch gekennzeichnet, daß auf der zweiten Basisschicht (3) eine niedrigdo tierte (d. h. eine geringe Fremdatomkonzentration aufweisende) Schicht (8, 13, 15 und 16) ausgebildet ist,
daß die zweite Emitterschicht (4) so ausgebildet ist, daß sie sich durch die niedrigdotierte Schicht (8, 15) in die zweite Basisschicht (3) (hinein) erstreckt, und
daß der MIS-Transistor eine im Oberflächenbereich der niedrigdotierten Schicht (8 13, 15 16) ausge bildete Kanalzone sowie Source- und Drainzonen auf weist, von denen die eine (9 ₁, 14 ₁) mit der zweiten ohmschen Elektrode (5) und die andere (9₂, 14₂) über eine niederohmige Schicht (12) mit der zweiten Ba sisschicht (3) verbunden sind.

2. MIS-gesteuerter Abschaltthyristor nach Anspruch 1, dadurch gekennzeichnet, daß eine hochdotierte, mit der zweiten Emitterschicht (4) kontinuierlich oder fortlaufend ausgebildete Schicht (17) des zweiten Leitfähigkeitstyps an einer Grenzfläche zwischen der zweiten Basisschicht (3) unter einer Fläche oder ei nem Bereich des MIS-Transistors und der niedrigdo tierten Schicht ausgebildet ist.

3. MIS-gesteuerter Abschaltthyristor nach Anspruch 1, dadurch gekennzeichnet, daß eine hochdotierte, mit der zweiten Emitterschicht (4) kontinuierlich oder fortlaufend ausgebildete Schicht (17) lokal an einer Grenzfläche zwischen der zweiten Basisschicht (3) unter einer Fläche oder einem Bereich des MIS-Tran sistors und der niedrigdotierten Schicht (8, 15) aus gebildet ist.

4. MIS-gesteuerter Abschaltthyristor nach Anspruch 1, dadurch gekennzeichnet, daß eine hochdotierte Schicht (17) des zweiten Leitfähigkeitstyps über eine gesamte Grenzfläche zwischen der zweiten Basisschicht (3) und der niedrigdotierten Schicht (8, 15) so ausgebildet ist, daß sie mit der zweiten Emitterschicht (4) kon tinuierlich oder fortlaufend geformt ist und eine An zahl von Fenstern (18) in einem Bereich der nieder ohmigen Schicht (12) aufweist.

5. MIS-gesteuerter Abschaltthyristor nach Anspruch 1, dadurch gekennzeichnet, daß eine hochdotierte Schicht (17) des zweiten Leitfähigkeitstyps an der Grenz fläche zwischen der zweiten Basisschicht (3) und der niedrigdotierten Schicht (8, 15) mit der zweiten Emitterschicht (4) kontinuierlich bzw. fortlaufend und mit einem Muster in Form einer Anzahl von Strei fen ausgebildet ist.

6. MIS-gesteuerter Abschaltthyristor nach Anspruch 1, dadurch gekennzeichnet, daß die niedrigdotierte Schicht (8) den ersten Leitfähigkeitstyp aufweist und der MIS-Transistor einen zweiten Kanal-Leitfähig keitstyp aufweist, wobei der Oberflächenbereich der (niedrig) dotierten Schicht als Kanalzone wirkt.

7. MIS-gesteuerter Abschaltthyristor nach Anspruch 1, dadurch gekennzeichnet, daß die niedrigdotierte Schicht (8, 13) aus einer auf der Gesamtfläche der zweiten Basisschicht (3) ausgebildeten, niedrigdo tierten Schicht (8) des ersten Leitfähigkeitstyps und einer zweiten, den zweiten Leitfähigkeitstyp auf weisenden, niedrigdotierten Schicht (13) besteht, die selektiv in einem Oberflächenbereich der ersten nied rigdotierten Schicht (8) ausgebildet ist, und der MIS-Transistor von einem ersten Kanal-Leitfähigkeits typ ist, wobei ein Oberflächenbereich der niedrigdo tierten Schicht (13) als Kanalzone wirkt.

8. MIS-gesteuerter Abschaltthyristor nach Anspruch 1, dadurch gekennzeichnet, daß die niedrigdotierte Schicht (15) den zweiten Leitfähigkeitstyp aufweist und der MIS-Transistor vom ersten Kanal-Leitfähig keitstyp ist und den Oberflächenbereich der niedrig dotierten Schicht (15) als Kanalzone nutzt.

9. MIS-gesteuerter Abschaltthyristor nach Anspruch 1, dadurch gekennzeichnet, daß die niedrigdotierte Schicht (15, 16) aus einer auf der Gesamtfläche der zweiten Basisschicht (3) ausgebildeten niedrigdotier ten Schicht (15) des zweiten Leitfähigkeitstyps und einer den ersten Leitfähigkeitstyp aufweisenden, niedrigdotierten Schicht (16) besteht, die selektiv im Oberflächenbereich der ersten niedrigdotierten Schicht (15) ausgebildet ist, und der MIS-Transistor vom zweiten Kanal-Leitfähigkeitstyp ist und den Ober flächenbereich der zweiten niedrigdotierten Schicht (16) als Kanalzone nutzt.

10. MIS-gesteuerter Abschaltthyristor nach Anspruch 1, dadurch gekennzeichnet, daß die niederohmige (low resistance) Schicht (12) eine hochdotierte Halblei terschicht des ersten Leitfähigkeitstyps ist.

11. MIS-gesteuerter Abschaltthyristor nach Anspruch 1, dadurch gekennzeichnet, daß eine Gateeinschalt- oder Thyristoreinschalt-Elektrode (ON gate electrode) (7) in ohmschem Kontakt mit der nieder ohmigen Schicht (12) und einer (9 ₂, 14 ₂) der Source und Drainzonen des MIS-Transistors ausgebildet ist.