DE3135269C2 - Halbleiteranordnung mit herabgesetzter Oberflächenfeldstärke - Google Patents

Halbleiteranordnung mit herabgesetzter Oberflächenfeldstärke

Info

Publication number
DE3135269C2
DE3135269C2 DE3135269A DE3135269A DE3135269C2 DE 3135269 C2 DE3135269 C2 DE 3135269C2 DE 3135269 A DE3135269 A DE 3135269A DE 3135269 A DE3135269 A DE 3135269A DE 3135269 C2 DE3135269 C2 DE 3135269C2
Authority
DE
Germany
Prior art keywords
region
semiconductor
layer
semiconductor device
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3135269A
Other languages
English (en)
Other versions
DE3135269A1 (de
Inventor
Johannes Arnoldus Eindhoven Appels
Adrianus Willem Ludikhuize
Henricus Maria Joseph Vaes
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3135269A1 publication Critical patent/DE3135269A1/de
Application granted granted Critical
Publication of DE3135269C2 publication Critical patent/DE3135269C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thyristors (AREA)
  • Element Separation (AREA)

Abstract

Halbleiteranordnung vom "RESURF-Typ mit einem Substratgebiet (4) und einer darauf liegenden Halbleiterschicht (3), die mit dem Substratgebiet einen pn-Übergang (5) bildet. Die Halbleiterschicht enthält ein inselförmiges Gebiet (3A), das wenigstens örtlich bei einer weit unter der Durchschlagspannung des pn-Überganges liegenden über dem pn-Übergang angelegten Sperrspannung bis zu der Oberfläche erschöpft ist. Nach der Erfindung weist der inselförmige Teil (3A) der Halbleiterschicht über wenigstens einen Teil seiner Ausdehnung in senkrechter Richtung ein Dotierungsprofil mit mindestens zwei übereinander liegenden Schichtteilen (3A1 und 3A2) mit verschiedenen mittleren Netto-Dotierungskonzentrationen und vom gleichen oder vom entgegengesetzten Leitungstyp auf, um die Strombelastbarkeit der Halbleiterschicht zu vergrößern.

Description

  • Die Erfindung bezieht sich auf eine Halbleiteranordnung entsprechend dem Oberbegriff des Patentanspruchs 1.
  • Der Ausdruck "Dotierung von einem bestimmten Leitungstyp" ist dabei in algebraischem Sinne zu verstehen. So weist z. B. ein n-leitendes Gebiet eine positive n-Dotierungskonzentration, aber eine negative p-Dotierungskonzentration auf.
  • Weiter sei bemerkt, daß im Betriebszustand über dem PN-Übergang zwischen dem schichtförmigen Halbleitergebiet und dem Substratgebiet, z. B. infolge parallel zu der Oberfläche fließender Ströme, nicht an jedem Punkt dieselbe Sperrspannung vorhanden zu sein braucht. Infolge des durch derartige Ströme herbeigeführten Spannungsabfalls kann es z. B. vorkommen, daß das schichtförmige Halbleitergebiet an Stellen, an denen die Sperrspannung hoch ist, wohl und an Stellen, an denen die Sperrspannung niedrig ist, nicht völlig bis zu der Oberfläche erschöpft ist. Es ist wesentlich, daß Erschöpfung über die ganze Dicke des schichtförmigen Halbleitergebietes an denjenigen Stellen auftritt, an denen die Oberflächenfeldstärke hoch ist.
  • Halbleiteranordnungen der eingangs beschriebenen Art (sogenannte "RESURF"- Anordnungen, "RESURF" = "REduced SURface Field") sind aus "Philips Journal of Research", Band 35, Nr. 1, 1980, S. 1-13, bekannt. Auch sind derartige Anordnungen in den DE-OS 29 01 193, 29 27 560 und 29 27 662 der Anmelderin beschrieben. In diesen bekannten Anordnungen ist das schichtförmige Halbleitergebiet praktisch homogen dotiert.
  • Bei Halbleiteranordnungen der beschriebenen Art kann, wie in der genannten Veröffentlichung in "Philips Journal of Research" auseinandergesetzt wird, die Durchschlagspannung des PN-Übergangs zwischen dem schichtförmigen Halbleitergebiet und dem Substratgebiet sehr hoch sein und dem eindimensional berechneten Wert (wobei der PN-Übergang annahmeweise flach und unendlich ausgedehnt ist) sehr nahe oder sogar gleich kommen. Dies ist darauf zurückzuführen, daß bei hoher Sperrspannung des PN-Übergangs die Feldstärke an der Oberfläche durch die vollständige Erschöpfung des schichtförmigen Gebietes erheblich herabgesetzt wird.
  • Dadurch, daß die Netto-Dotierung des schichtförmigen Gebietes verhältnismäßig gering sein muß, weisen derartige Halbleiteranordnungen aber eine verhältnismäßig niedrige Strombelastbarkeit über das homogen dotierte schichtförmige Gebiet auf. Eine Erhöhung der Dotierungskonzentration kann hier keine Lösung bieten, weil dann sogar bei hoher Spannung das schichtförmige Gebiet nicht mehr völlig erschöpft werden kann, wodurch die Durchschlagspannung des PN-Übergangs herabgesetzt werden würde.
  • Ein anderer Nachteil der beschriebenen bekannten Anordnung ist der, daß, wenn eine aktive Zone vom ersten Leitungstyp in dem schichtförmigen Halbleitergebiet vorhanden ist (z. B. die Basiszone eines Transistors), unter Umständen Ausdehnung der Erschöpfungszone vom Substratgebiet bis zu dieser aktiven Zone ("Punch-through") auftreten kann. Dies gilt insbesondere beim Gebrauch in Emitterfolgeranwendungen.
  • Außerdem sind die beschriebenen bekannten Anordnungen oft schwer auf reproduzierbare Weise herstellbar, weil Änderungen in der Dicke und der Dotierung einer epitaktischen Schicht leicht auftreten und einen wesentlichen Einfluß auf die elektrischen Eigenschaften ausüben können.
  • Aus der GB-PS 10 98 760 ist eine Halbleiteranordnung mit einem Halbleiterkörper mit einem Substratgebiet vom ersten Leitungstyp und einem darauf liegenden an eine Oberfläche des Halbleiterkörpers grenzenden schichtförmigen Halbleitergebiet vom zweiten Leitungstyp bekannt, bei der in dem Halbleitergebiet eine Zone eines Halbleiterschaltungselementes erzeugt ist und bei der das Halbleitergebiet in einer zu der Oberfläche senkrechten Richtung aus zwei übereinander liegenden Schichtteilen mit verschiedenen mittleren Netto-Dotierungskonzentrationen mit für jeden Schichtteil vorgegebenen Leitungstyps besteht.
  • Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiteranordnung der eingangs beschriebenen Art zu schaffen, bei der der Widerstand für die in der Anordnung auftretenden parallel zu der Oberfläche durch das schichtförmige Gebiet fließenden Ströme in bezug auf diesen Widerstand in einer "RESURF"-Anordnung bekannter Struktur erheblich herabgesetzt wird.
  • Der Erfindung liegt u. a. die Erkenntnis zugrunde, daß der beabsichtigte Zweck durch Anwendung eines zweckmäßigen Dotierungsprofils in senkrechter Richtung des schichtförmigen Gebietes erreicht werden kann.
  • Die genannte Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.
  • Durch Anwendung der Erfindung ist es möglich, beim Auftreten lateraler Ströme in der Anordnung den größten Teil der gesamten Dotierung in dem Schichtteil anzubringen, der diese Ströme führt, und dadurch den elektrischen Widerstand wesentlich herabzusetzen, während dennoch die gesamte Netto-Dotierung derart niedrig ist, daß eine vollständige Erschöpfung des schichtförmigen Gebietes bei einer die Durchschlagspannung weit unterschreitenden Sperrspannung über dem PN-Übergang erreicht werden kann.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
  • Bei der Halbleiteranordnung nach Anspruch 5 ist die oben beschriebene Gefahr vor "Punch-through" vom Substratgebiet her vermieden.
  • Bei der Halbleiteranordnung nach Anspruch 8 kann die mittlere Dotierungskonzentration des an das Substratgebiet grenzenden Schichtteiles noch höher als im Falle eines schichtförmigen Gebietes gewählt werden, das vom Substratgebiet bis zu der Oberfläche nur einen einzigen Leitungstyp aufweist. Dies ist darauf zurückzuführen, daß wenigstens einer der Schichtteile von mindestens zwei Seiten her erschöpft wird, weil er sich zwischen zwei parallelen pn-Übergängen oder pn-Übergangsteilen befindet. Unter dem Ausdruck "nahezu gleiches Potential" ist in diesem Zusammenhang ein Potentialunterschied von höchstens einigen pn-Übergangsdiffusionsspannungen (einige Volt) zu verstehen.
  • Einige Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigt
  • Fig. 1 teilweise perspektivisch und teilweise schematisch im Querschnitt ein Ausführungsbeispiel der Erfindung,
  • Fig. 2 elektrische Kennlinien von Ausführungsbeispielen der Erfindung in bezug auf den Stand der Technik,
  • Fig. 3 schematisch im Schnitt ein anderes Ausführungsbeispiel der Erfindung,
  • Fig. 4 teilweise perspektivisch und teilweise im Querschnitt ein weiteres Ausführungsbeispiel der Erfindung,
  • Fig. 5 schematisch im Querschnitt einen D-MOS-Transistor als Ausführungsbeispiel der Erfindung,
  • Fig. 6 teilweise perspektivisch und teilweise im Querschnitt ein anderes Ausführungsbeispiel der Erfindung,
  • Fig. 7 bis 7B in Draufsicht und im Querschnitt einen weiteren D-MOS-Transistor als Ausführungsbeispiel der Erfindung,
  • Fig. 8 schematisch im Querschnitt eine integrierte Schaltung mit komplementären Übergangsfeldeffekttransistoren (JFET's) als Ausführungsbeispiel der Erfindung und
  • Fig. 9 eine Abwandlung der Anordnung nach Fig. 1.
  • Die Figuren sind schematisch und nicht maßstäblich gezeichnet. Entsprechende Teile sind im allgemeinen mit denselben Bezugsziffern bezeichnet. Halbleitergebiete vom gleichen Leitungstyp sind in derselben Richtung schraffiert.
  • In den Fig. 1, 3, 4, 6, 8 und 9 ist der Einfachheit halber die Oxidschicht auf der Oberfläche, in der die Kontaktfenster angebracht sind, weggelassen.
  • Fig. 1 zeigt teilweise perspektivisch und teilweise im Querschnitt ein Ausführungsbeispiel einer Halbleiteranordnung nach der Erfindung. Der Halbleiterkörper 1, im vorliegenden Beispiel aus Silicium, enthält ein Substratgebiet 4 von einem ersten (im vorliegenden Falle vom p-)Leitungstyp und ein darauf liegendes an eine Oberfläche 2 grenzendes schichtförmiges Halbleitergebiet 3. Wenigstens der an das Substratgebiet 4 grenzende Teil des schichtförmigen Gebietes 3 ist n-leitend und im vorliegenden Beispiel außerdem höher als das Substratgebiet dotiert, das eine Dotierungskonzentration von etwa 4,5 · 10¹&sup4; Atomen/cm³ aufweist (spezifischer Widerstand etwa 30 Ohm · cm). Im vorliegenden Beispiel ist das ganze schichtförmige Gebiet 3 n-leitend; es bildet mit dem Substratgebiet 4 einen pn-Übergang 5.
  • Ein inselförmiger Teil 3 A des schichtförmigen Halbleitergebietes 3 wird seitlich von einem Trenngebiet 6 begrenzt, das im vorliegenden Beispiel durch eine p-leitende Halbleiterzone gebildet wird, die sich von der Oberfläche 2 her über die ganze Dicke des schichtförmigen Gebietes 3 erstreckt.
  • Innerhalb des inselförmigen Gebietes ist ein Halbleiterschaltungselement, im vorliegenden Falle ein Übergangsfeldeffekttransistor (JFET) mit einer n-leitenden Source-Zone 7 und einer n-leitenden Drain-Zone 8 sowie einer p-leitenden Steuerelektrodenzone 9, erzeugt. Die gesamte Netto-Dotierung vom n-Typ des schichtförmigen Halbleitergebietes 3, d. h. die Gesamtanzahl von Donatoratomen abzüglich der Gesamtanzahl von Akzeptoratomen pro Oberflächeneinheit über die ganze Dicke des Gebietes 3, ist derart gering, daß beim Anlegen einer Spannung in der Sperrichtung über dem pn-Übergang 5 sich die Erschöpfungszone bereits bei einer die Durchschlagspannung unterschreitenden Spannung über die ganze Dicke des Gebietes 3 von dem Substratgebiet 4 bis zu der Oberfläche 2 erstreckt. Diese Netto-Dotierung beträgt im vorliegenden Falle etwa 1,2 · 10¹² Atome/cm². Infolgedessen wird bei hoher Sperrspannung über dem pn-Übergang 5 die Feldstärke an der Oberfläche 2 erheblich herabgesetzt, wie ausführlich in den obengenannten Veröffentlichungen auseinandergesetzt wird. Dadurch können sehr hohe Werte für die Durchschlagspannung des pn-Übergangs 5 erhalten werden, wobei die Durchschlagspannung des pn-Übergangs im wesentlichen durch die Substratdotierung und nicht durch den Randdurchschlag an der Oberfläche am pn-Übergang zwischen dem Trenngebiet 6 und dem Gebiet 3 A bestimmt wird.
  • Wenn das Gebiet 3 eine homogene Dotierung aufweist, wird der spezifische Widerstand infolge der genannten Erschöpfungsbedingung verhältnismäßig hoch sein. Im vorliegenden Beispiel ist die Gesamtdicke des Gebietes 3 etwa 2,5 µm, was bei einer Gesamtdotierung von 1,2 · 10¹² Atomen/cm² im Falle einer homogenen Dotierung eine Dotierungskonzentration von 4,8 · 10 ¹&sup5; Atomen/cm³ ergeben würde, was einem spezifischen Widerstand von etwa 1,2 Ohm · cm entspricht.
  • Ein derart hoher spezifischer Widerstand kann im Kanalgebiet zwischen der Steuerelektrodenzone 9 und dem Substratgebiet 4 im leitenden Zustand des Feldeffekttransistors einen ungünstig hohen Reihenwiderstand herbeiführen.
  • Um diesen Nachteil zu vermeiden oder wenigstens erheblich zu verringern, wird nach dem Ausführungsbeispiel der Erfindung das Gebiet 3 nicht homogen dotiert. Das Gebiet 3 weist zwei übereinanderliegende Schichtteile 3 A 1 und 3 A 2 auf, die durch die gestrichelte Linie 10 voneinander getrennt sind (siehe Fig. 1), wobei der Teil 3 A 1 eine höhere mittlere Dotierungskonzentration als der Teil 3 A 2 aufweist. Das inselförmige Gebiet 3 A weist also in einer zu der Oberfläche senkrechter Richtung ein inhomogenes Dotierungsprofil auf. Der Schichtteil 3 A 1 weist im vorliegenden Beispiel eine Dicke von 1,4 µm auf; der Schichtteil 3 A 2 weist eine Dicke von 1,1 µm auf. Die mittlere Dotierungskonzentration des Schichtteiles 3 A 1 beträgt 7,2 · 10¹&sup5; Atome/cm³ (Gesamtdotierung 10¹² Atome/cm²) und die des Schichtteiles 3 A 2 1,8 · 10¹&sup5; Atome/cm³ (Gesamtdotierung 2 · 10¹¹ Atome/cm²). Die gesamte Netto- Dotierung beträgt also, wie oben bereits erwähnt, 1,2 · 10¹² Atome/cm², aber die mittlere Dotierungskonzentration des Schichtteiles 3 A 1 ist erheblich höher als bei einer homogenen Dotierung der Fall wäre. Dadurch, daß auf diese Weise der größte Teil der Gesamtdotierung im Schichtteil 3 A 1 konzentriert wird, in dem der Strom zwischen der Source- und der Drain-Elektrode fließt, wird der Reihenwiderstand erheblich herabgesetzt.
  • Die inhomogene Dotierungskonzentration kann mit Hilfe verschiedener in der Halbleitertechnik üblicher Verfahren erhalten werden. Nach einer ersten Abwandlung können die Schichtteile 3 A 1 und 3 A 2 durch je eine epitaktisch angewachsene Schicht gebildet werden. Nach einer zweiten Abwandlung kann die inhomogene Dotierung des schichtförmigen Gebietes 3 durch Ionenimplantation erhalten werden, und zwar entweder durch eine einfache Implantation, bei der sich die Höchstkonzentration in einiger Entfernung unter der Oberfläche befindet, oder durch aufeinanderfolgende Implantationsschritte. Weiter können auch Kombinationen z. B. eines mit Arsen implantierten Schichtteiles 3 A 1 mit einem darauf epitaktisch angewachsenen niedriger dotierten Schichtteil 3 A 2 verwendet werden. Auch können gegebenenfalls Diffusionsverfahren angewandt werden. Die Weise, in der das gewünschte inhomogene Dotierungsprofil verwirklicht wird, ist für die Erfindung nicht wesentlich und der Fachmann kann dazu unter gegebenen Bedingungen eine geeignete Wahl aus den ihm zur Verfügung stehenden Techniken treffen.
  • Im vorliegenden Beispiel wurde der Schichtteil 3 A 1 dadurch erhalten, daß in das Substrat Arsenionen implantiert wurden, wonach der übliche Erhitzungsschritt durchgeführt wurde, um die Arsenionen zu aktivieren und Kristallschäden zu beseitigen. Dann wurde auf der so erhaltenen implantierten Oberflächenschicht die 1,1 µm dicke n-leitende Siliciumschicht 3 A 2 epitaktisch unter Verwendung allgemein üblicher epitaktischer Anwachstechniken niedergeschlagen. Anschließend wurde, ebenfalls auf übliche Weise, die p&spplus;-Trenndiffusion 6 erzeugt, wonach in einzelnen Diffusionsschritten die p-leitende Steuerelektrodenzone 9 und die n-leitenden Source- und Drain-Zonen 7 bzw. 8 erzeugt wurden, und zwar alle bis zu einer Tiefe von etwa 1,1 µm.
  • Obgleich Fig. 1 der Einfachheit halber symmetrisch gezeichnet ist, war zur Einsparung von Raum der Abstand zwischen der Steuerelektrodenzone 9 und der Source-Zone 7 kleiner als der zwischen der Steuerelektrodenzone und der an einer hohen positiven Spannung liegenden Drain-Zone 8. In der Richtung von der Source-Zone zu der Drain-Zone gesehen, war der Abstand zwischen der Trennzone 6 und der Source-Zone 7 etwa 10 µm, während der Abstand zwischen der Source-Zone 7 und der Steuerelektrode 9 5 µm und der Abstand zwischen der Steuerelektrodenzone 9 und der Drain-Zone 8 30 µm betrug; der Abstand zwischen der Drain-Zone 8 und der Trennzone 6 war gleichfalls 30 µm. Die Abmessung der Source- und Drain-Zonen 7 bzw. 8 unter der Steuerelektrode 9 in der Richtung von der Source-Zone zu der Drain-Zone betrug 10 µm.
  • Fig. 2 zeigt den Drain-Strom als Funktion der Spannung zwischen der Source- und der Drain-Zone bei einer Steuerspannung Null. Die Kurve A stellt die betreffende Kennlinie für den Feldeffekttransistor nach Fig. 1 dar. Die Abschnürspannung Vp beträgt 6,7 V. Die Kurve B stellt dieselbe Kennlinie für einen Feldeffekttransistor mit denselben Abmessungen und derselben Abschnürspannung, aber mit einem hohen homogen dotierten schichtförmigen Gebiet 3 mit ebenfalls einer Gesamtdotierung von 1,2 · 10¹² Atomen/cm² dar. Es stellt sich also heraus, daß durch Anwendung des Dotierungsprofils des beschriebenen Ausführungsbeispiels nach der Erfindung der Sättigungsstrom von 210 mA auf 300 mA bei gleichbleibender Dicke des schichtförmigen Gebietes 3 ansteigt. Die Source/ Drain-Durchschlagspannung ist in beiden Fällen praktisch gleich hoch, und zwar etwa 430 V, und liegt also nahe bei der eindimensional berechneten theoretischen Durchschlagspannung von 450 V infolge der Tatsache, daß das schichtförmige Gebiet 3 schon lange vor dem Erreichen dieser Durchschlagspannung erschöpft ist.
  • Obwohl im beschriebenen Beispiel auch eine epitaktische Schicht 3 A 2 verwendet wird, üben örtliche Änderungen der Dotierung und der Dicke dieser Schicht einen relativ geringeren Einfluß auf die Eigenschaften (Abschnürspannung, Sättigungsstrom) als im Falle eines homogen dotierten epitaktischen schichtförmigen Gebietes aus, weil die Dotierung im wesentlichen in der implantierten Schicht 3 A 1 konzentriert ist.
  • Noch bessere Ergebnisse können mit einer schematisch im Schnitt in Fig. 3 dargestellten Feldeffekttransistorstruktur erzielt werden. Diese Struktur ist praktisch gleich der nach Fig. 1, mit dem Unterschied, daß das schichtförmige Gebiet 3 A nicht an allen Stellen den gleichen Leitungstyp aufweist, sondern aus einem an das p-leitende Substratgebiet 4 grenzenden n-leitenden ersten Schichtteil 3 A 1 und einem darauf liegenden p-leitenden zweiten Schichtteil 3 A 2 aufgebaut ist, die miteinander einen pn-Übergang 31 bilden. Der letzte Schichtteil 3 A 2 grenzt an die Oberfläche 2. Der Schichtteil 3 A 2 ist über das Trenngebiet 6 mit dem Substratgebiet 4 verbunden und liegt also an nahezu dem gleichen Potential wie dieses Substratgebiet. Die gesamte Nettodotierung vom n-Typ in Atomen/cm² des ganzen Schichtteiles 3 A, d. h. der Kombination 3 A 1 und 3 A 2, ist derart niedrig, daß beim Anlegen einer Spannung in der Sperrichtung über dem pn-Übergang die Schichtteile 3 A 1 und 3 A 2 von dem Übergang 5 bis zu der Oberfläche 2 bei einer die Durchschlagspannung des pn-Übergangs 5 unterschreitenden Spannung völlig erschöpft sind. Dabei wird der n-leitende Schichtteil 3 A 1 sowohl vom pn-Übergang als auch vom pn-Übergang 31 her und seitlich von dem die pn-Übergänge 31 und 5 miteinander verbindenden pn-Übergang 32 her erschöpft. Der Schichtteil 3 A 2 wird nur vom pn-Übergang 31 her erschöpft; daher soll dieser Schichtteil 3 A 2 an sich vorzugsweise auch eine derart geringe p-Dotierung aufweisen, daß er bei einer die Durchschlagspannung unterschreitenden Sperrspannung über dem pn- Übergang (5, 32, 31) vollig erschöpft ist. Eine andere Möglichkeit wäre es, den letzten Schichtteil 3 A 2 auch von der Oberseite her zu erschöpfen mittels einer auf nahezu das gleiche Potential wie der vorletzte Schichtteil 3 A 1, z. B. auf die Zone 8 angeschlossenen Feldelektrodenschicht 100, die durch eine Isolierschicht 101 vom letzteren Schichtteil 3 A 2 getrennt ist. Dieses ist in Fig. 3 gestrichelt gezeichnet.
  • Bei diesem Feldeffekttransistor wurde von einem Substrat 4 mit einer p-Dotierung von etwa 5 · 10¹&sup4; Atomen/cm³ ausgegangen. Darauf wurde eine n-leitende epitaktische Schicht mit einer Dicke von etwa 5 µm und einer mittleren Dotierungskonzentration von 9 · 10¹&sup5; Atomen/cm³ niedergeschlagen. In dieser epitaktischen Schicht wurde mittels einer Borimplantation mit einer Dosis von 3,1 · 10¹² Ionen/cm² eine 3 µm dicke p-leitende Schicht erzeugt. Die Dicke des Schichtteiles 3 A 1 ist also etwa 2 µm und seine gesamte Netto-Dotierung vom n-Typ (Dotierungskonzentration in Atomen/cm³ multipliziert mit Dicke d in cm) beträgt etwa 1,8 · 10¹² Donatoratome/cm². Die Dicke des Schichtteiles 3 A 2 beträgt etwa 3 µm; seine gesamte Netto-Dotierung vom p-Typ beträgt
    3,1 · 10¹²-3 · 10-4 · 9 · 10¹&sup5; = 4 · 10¹¹ Atome/cm²;
    seine mittlere Netto-Dotierungskonzentration vom p-Typ beträgt °=c:30&udf54;&udf53;vu10&udf54;&udf53;vz2&udf54; &udf53;vu10&udf54;Die gesamte Netto- Dotierung vom n-Typ der Schichtteile 3 A 1 und 3 A 2 zusammen beträgt
    1,8 · 10¹²-4 · 10¹¹ = 1,4 · 10¹² Atome/cm²,
    was genügend niedrig ist, um die Erschöpfungsbedingungen zu erfüllen.
  • Die n-leitenden Source- und Drain-Zonen 7 bzw. 8 und die p-leitende Steuerelektrodenzone 9 können z. B. durch Diffusion oder durch Ionenimplantation erzeugt werden; dabei muß die Eindringtiefe der Zonen 7 und 8 jedenfalls mindestens gleich der Dicke des Schichtteiles 3 A 2 sein.
  • Dadurch, daß der zweite Schichtteil 3 A 2 den dem des ersten Schichtteiles 3 A 1 entgegengesetzten Leitungstyp aufweist, wodurch bei der Bestimmung der gesamten Dotierung in Donatoratomen/cm² des Schichtteiles (3 A 1 und 3 A 2) die Dotierung des Schichtteiles 3 A 2 das negative Vorzeichen erhält und der erste Schichtteil 3 A 1 von mehreren Seiten her erschöpft wird, kann die mittlere Dotierungskonzentration des ersten Schichtteiles 3 A 1 höher als in dem Falle sein, in dem die Schichtteile 3 A 1 und 3 A 2 den gleichen Leitungstyp aufweisen würden. Die Kennlinie eines Feldeffekttransistors vom Typ nach Fig. 3 mit der gleichen Abschnürspannung wie die der den Linien A und B in Fig. 2 entsprechenden Feldeffekttransistoren und mit der gleichen Durchschlagspannung und Geometrie ist in Fig. 2 mit C bezeichnet. Der Sättigungsstrom beträgt in diesem Falle 400 mA.
  • Ausführungsbeispiele der Erfindung können auch Bipolarhalbleiteranordnungen sein. So zeigt Fig. 4 einen Bipolarhochspannungstransistor mit Basis-, Emitter- und Kollektoranschlüssen B, E bzw. C. Die Kollektorzone wird durch das n-leitende inselförmige schichtförmige Halbleitergebiet 3 A gebildet, das auf einem niedriger dotierten p-leitenden Substratgebiet 4 liegt und von dem p-leitenden Trenngebiet 6 umschlossen wird. Die p-leitende Basiszone 41 ist mit dem Trenngebiet 6 verbunden. In der Basiszone 41 ist die n-leitende Emitterzone 42 angebracht und das n-leitende Gebiet 3 A ist mittels einer hochdotierten n-leitenden Kollektorkontaktzone 43 kontaktiert. Die gesamte Netto-Dotierung des Gebietes 3 A ist derart niedrig, daß dieses Gebiet bereits bei einer die Durchschlagspannung unterschreitenden Sperrspannung über dem pn-Übergang 5 von dem Übergang 5 bis zu der Oberfläche 2 völlig erschöpft ist. Ein derartiger Bipolartransistor, bei dem das Gebiet 3 A homogen dotiert ist, ist in der oben bereits genannten Veröffentlichung in "Philips Journal of Research" (Fig. 5) beschrieben. Ein derartiger Transistor weist eine hohe Kollektor-Basis-Durchschlagspannung auf, die im wesentlichen durch die Dotierung des Substratgebietes 4 bestimmt wird.
  • Infolge der verhältnismäßig niedrigen Dotierung des Kollektorgebietes, die durch die Erschöpfungsbedingung bestimmt wird, ist der Widerstand zwischen der Kollektorkontaktzone 43und dem Kollektorgebiet 3 A unter der Basiszone 41 über den an den pn-Übergang 5 grenzenden Teil des Kollektorgebietes ziemlich hoch, so daß bekannte Transistoren dieser Art eine verhältnismäßig niedrige Strombelastbarkeit aufweisen. Außerdem kann in Schaltungsanwendungen, bei denen das n-leitende Kollektorgebiet 3 A an einer hohen positiven Spannung gegenüber dem p-leitenden Substratgebiet 4 liegt, z. B. in Emitterfolgerschaltungen, das Gebiet 3 A zwischen der Basiszone 41 und dem Substrat 4 vom pn-Übergang 5 her völlig erschöpft werden ("Punch-through"), bevor das Gebiet 3 A zwischen der Basiszone 41 und der Kollektorkontaktzone 43 bis zu der Oberfläche 2 erschöpft ist, wodurch die Durchschlagspannung herabgesetzt wird.
  • Bei dem Ausführungsbeispiel der Erfindung wird nun das Kollektorgebiet 3 A, wie im Beispiel nach Fig. 1, aus zwei Schichtteilen 3 A 1 und 3 A 2 aufgebaut, die beide n-leitend sind, wobei jedoch der stromführende, an das Substrat grenzende Schichtteil 3 A 1 eine höhere mittlere Netto-Dotierungskonzentration als der darüberliegende Schichtteil 3 A 2 aufweist. Dadurch wird der Kollektorreihenwiderstand herabgesetzt, während die Durchschlagspannung praktisch gleich hoch wie bei einem homogen dotierten Kollektorgebiet 3 A bleibt, während außerdem die genannte "Punch-through"-Gefahr vermieden wird. Die erforderlichen Dicken und Dotierungen können, je nach dem gewünschten Verstärkungsfaktor, vom Fachmann innerhalb der durch die Erfindung gesetzten Grenzen gewählt werden.
  • In den Beispielen nach Fig. 1 und Fig. 4 war der an das Substratgebiet grenzende Schichtteil 3 A 1 höher als der an die Oberfläche grenzende Schichtteil 3 A 2 dotiert, weil der stromführende Schichtteil hier an das Substrat grenzte. Dies ist nicht immer der Fall. So grenzt z. B. bei einem Feldeffekttransistor mit isolierter Steuerelektrode der stromführende Schichtteil an die Oberfläche. In Fig. 5 ist schematisch im Querschnitt ein derartiger Feldeffekttransistor vom D-MOST-Typ dargestellt, der nach dem "RESURF"-Prinzip ausgeführt ist, d. h., daß das n-leitende inselförmige Gebiet 3 A beim Anlegen einer Spannung in der Sperrichtung über dem pn-Übergang 5 bereits vor dem Erreichen der Durchschlagspannung dieses Übergangs bis zu der Oberfläche 2 erschöpft ist. Diese Anordnung ist symmetrisch um die Linie MM&min;; zwischen der Steuerelektrode 51 und Halbleiteroberfläche 2 befindet sich eine dünne Gate-Oxidschicht 52; das p-leitende Kanalgebiet 53 und die n-leitende Source-Zone 54 sind über dasselbe Fenster in das Gebiet 3 A eindiffundiert; als Drain-Zone ist eine hochdotierte n-leitende Zone 55 angebracht. Die Source-Zone 54 und das Kanalgebiet 53 sind mittels einer leitenden Schicht 56 kurzgeschlossen; die Drain-Zone 55 ist mittels einer leitenden Schicht 57 kontaktiert.
  • Bei dieser Anordnung befindet sich der stromführende Teil des Gebietes 3 A an der Oberfläche. Daher ist das Gebiet 3 A bei diesem Ausführungsbeispiel der Erfindung aus einem ersten Schichtteil 3 A 1 und einem zweiten an die Oberfläche 2 grenzenden Schichtteil 3 A 2 aufgebaut, der eine höhere mittlere Netto-Dotierungskonzentration als der an das Substrat 4 grenzende Schichtteil 3 A 1 aufweist. Dabei muß dafür gesorgt werden, daß wie in den vorhergehenden Beispielen, die gesamte Netto-Dotierung des Gebietes 3 A in Atomen/cm² höchstens gleich dem Höchstwert ist, bei dem noch die Bedingung erfüllt wird, daß Erschöpfung bis zu der Oberfläche unterhalb der Durchschlagspannung des pn-Übergangs 5 auftritt. So kann z. B. bei einer gesamten Netto-Dotierung von 10¹² Donatoratomen/cm² für das ganze Gebiet 3 A der Schichtteil 3 A 2 eine Dicke von 1 µm und eine mittlere Dotierungskonzentration von 8 · 10¹&sup5; Atomen/cm³ (gesamte Dotierung also 8 · 10¹¹ Atome/cm²) und der Schichtteil 3 A 1 eine Dicke von 2 µm und eine mittlere Dotierungskonzentration von 10¹&sup5; Atomen/cm³ (Gesamtdotierung 2 · 10¹¹ Atome/cm²) aufweisen. Der Schichtteil 3 A 2, in dem hauptsächlich der Strom fließt, weist also eine erheblich höhere Dotierung auf als wenn das Gebiet 3 A homogen dotiert wäre (wobei seine Dotierungskonzentration °=c:30&udf54;&udf53;vu10&udf54;&udf53;vz2&udf54; &udf53;vu10&udf54;betragen würde).
  • Fig. 6 zeigt im Querschnitt ein weiteres Ausführungsbeispiel der Erfindung, und zwar einen Bipolarhochspannungstransistor vom "RESURF"-Typ, bei dem das schichtförmige Gebiet 3 A aus Schichtteilen entgegengesetzter Leitungstypen, und zwar einem n-leitenden Schichtteil 3 A 1 und einem p-leitenden Schichtteil 3 A 2, aufgebaut ist. Der Transistor enthält eine p-leitende Basiszone 61 und eine n-leitende Emitterzone 62. Bei dieser Abwandlung ist der zweite an die Oberfläche 2 grenzende p-leitende Schichtteil 3 A 2 örtlich zwischen dem p-leitenden Trenngebiet 6 und der Basiszone 61 durch die Kollektorzone 63 unterbrochen, die sich durch den Schichtteil 3 A 2 hindurch bis in den ersten Schichtteil 3 A 1 erstreckt. Wie im Beispiel nach Fig. 3, kann nun der n-leitende Schichtteil 3 A 1 unter dem p-leitenden Schichtteil 3 A 2 verhältnismäßig hoch dotiert sein, während dennoch die Schichtteile 3 A 1 und 3 A 2 zusammen bei einer die Durchschlagspannung unterschreitenden Spannung über dem pn-Übergang bis zu der Oberfläche 2 erschöpft werden. Dadurch kann eine hohe Durchschlagspannung des pn-Übergangs 5 und also außerdem, weil im Betriebszustand die Basiszone 61 meistens auf nahezu dem gleichen Potential wie das Substrat 4 liegt, des Kollektor/Basis-Übergangs erhalten werden, während dennoch der Kollektorreihenwiderstand durch die verhältnismäßig hohe Dotierungskonzentration des Schichtteiles 3 A 1 niedrig ist. Auch in diesem Beispiel muß die Dotierung des Schichtteiles 3 A 2 genügend niedrig sein, um eine vollständige Erschöpfung dieses Schichtteiles bei einer die Durchschlagspannung unterschreitenden Spannung zu bewirken. Der Transistor nach Fig. 6 eignet sich auch zur Anwendung in Emitterfolgerschaltungen, wobei der Emitter und der Kollektor beide an einer hohen Spannung gegenüber dem Substratgebiet 4 liegen.
  • In Fig. 7 ist in Draufsicht und in Fig. 7A und B im Querschnitt ein Feldeffekttransistor mit isolierter Gate-Elektrode dargestellt, wobei ein schichtförmiges Halbleitergebiet 3 A mit einem ersten auf einem p-leitenden Substrat 4 liegenden Schichtteil 3 A 1 und einem darauf liegenden und an die Oberfläche grenzenden p-leitenden Schichtteil 3 A 2 benutzt wird, wie dies auch in den Beispielen nach den Fig. 3 und 6 der Fall ist. Die Anordnung nach Fig. 7 ist ein Feldeffekttransistor vom D-MOST-Typ, gleich wie der Transistor nach Fig. 5, mit n-leitenden Source- und Drain-Zonen 71 bzw. 72, die mit Anschlüssen S bzw. D versehen sind, einer Steuerelektrode 73 mit einem Anschluß G und einem p-leitenden Kanalgebiet 74. Die Dotierungen des p-leitenden Schichtteiles 3 A 2 und des n-leitenden Schichtteiles 3 A 1 müssen dieselben Bedingungen wie in den Beispielen nach den Fig. 3 und 6 erfüllen. Der p-leitende Schichtteil 3 A 2 kann im vorliegenden Fall sich nicht überall bis zu dem Kanalgebiet 74 fortsetzen, weil dann der Feldeffekttransistor nicht wirkt, infolge der Tatsache, daß in dem außerhalb der Steuerelektrode liegenden Teil der Schicht 3 A 2 kein Stromkanal gebildet werden kann. Daher erstreckt sich der Schichtteil 3 A 2 an den meisten Stellen nicht bis zu dem Kanalgebiet 74, sondern wird er dadurch unterbrochen, daß neben dem Gebiet 74 der erste Schichtteil 3 A 1 sich bis zu der Oberfläche erstreckt. In Draufsicht zeigt Fig. 7, daß dazu in der Schicht 3 A 2 Öffnungen 75 vorgesehen sind. Zwischen diesen Öffnungen bleibt die Schicht 3 A 2 über Stege 76 mit dem Gebiet 74 verbunden, so daß der Schichtteil 3 A 2 nicht schwebend ist (was im allgemeinen ungünstig ist). In Fig. 7A ist ein Querschnitt längs der Linie AA&min; der Fig. 7 dargestellt; an diesen Stellen wirkt der D-MOST. In Fig. 7B ist ein Querschnitt längs der Linie BB&min; dargestellt; an diesen Stellen fließt kein Strom von S zu D und wirkt der D-MOST nicht. Weiter weist das Dotierungsprofil nach Fig. 7 dieselben Vorteile wie das nach den Beispielen der Fig. 3 und 6 auf; durch zweiseitige Erschöpfung des Schichtteiles 3 A 1 zwischen den Gebieten 3 A 2 und 4 kann die Dotierung dieses Schichtteiles 3 A 1 verhältnismäßig hoch und der Reihenwiderstand dementsprechend niedrig sein. Auch dieser D-MOST kann in Emitterfolgerschaltungen Anwendung finden.
  • Fig. 8 zeigt im Querschnitt eine Anordnung mit einem schichtförmigen Gebiet 3 A mit mehr als zwei aufeinanderfolgenden Schichtteilen abwechselnder Leitungstypen. Damit kann z. B., wie in Fig. 8 dargestellt, eine integrierte Schaltung mit komplementären Übergangsfeldeffekttransistoren erhalten werden.
  • Auf der linken Seite befindet sich ein JFET mit einem n-leitenden Kanalgebiet 3 A 1 und n&spplus;-Source und Drain-Zonen 81 bzw. 82 (Anschlüsse S&sub1; bzw. D&sub1;) sowie eine p&spplus;-Steuerelektrodenzone 83. Der seitlich von der p&spplus;-Trenndiffusion 6 begrenzte inselförmige Teil 3 A des schichtförmigen Halbleitergebietes ist aus einem ersten n-leitenden Schichtteil 3 A 1, einem zweiten p-leitenden Schichtteil 3 A 2 und einem dritten n-leitenden Schichtteil 3 A 3 aufgebaut. Das Gebiet 3 A weist wieder eine derartige Netto-Dotierung in Atomen/cm² auf, daß es von dem p-leitenden Substrat 4 bis zu der Oberfläche 2 erschöpft ist, bevor die Durchschlagspannung des pn-Übergangs 5 erreicht ist. Dazu ist außerdem sichergestellt, daß der letzte, an die Oberfläche grenzende Schichtteil 3 A 3 an sich eine derart geringe Dotierung aufweist, daß er von dem zweiten Schichtteil 3 A 2 bis zu der Oberfläche erschöpft werden kann, bevor Durchschlag des pn-Übergangs 5 auftritt. Die Steuerelektrodenzone 83 ist, wie gestrichelt in der Figur angegeben ist, innerhalb des Halbleiterkörpers und innerhalb des Schichtteiles 3 A 2 mit dem p-leitenden Trenngebiet 6 verbunden und über dieses Gebiet kontaktiert (Anschluß G&sub1;).
  • Auf der rechten Seite befindet sich ein entsprechendes schichtförmiges Halbleitergebiet 3 A&min;, das aus Schichtteilen 3 A&min; 1, 3 A&min; 2 und 3 A&min; 3 aufgebaut ist, die einen Teil derselben Halbleiterschichten wie die Schichtteile 3 A 1, 3 A 2 und 3 A 3 bilden. Die Dotierungen dieser Schichtteile entsprechen denn auch denselben Bedingungen. In dem inselförmigen Gebiet 3 A&min; ist auf die in der Figur angegebene Weise ein komplementärer JFET mit p&spplus;-Source- und Drain-Zonen 84 bzw. 85 (Anschlüsse S&sub2; bzw. D&sub2;), einer n&spplus;-Steuerelektrodenzone 86 (Anschluß G&sub2;) und einem p-leitenden Kanalgebiet 3 A&min; 2 angebracht. Die n-leitenden Kanalteile 3 A&min; 3 und 3 A&min; 1 sind über eine ringförmige n-leitende Zone 87 miteinander verbunden. So werden zwei komplementäre Übergangsfeldeffekttransistoren, die beide für Hochspannungsbetrieb geeignet sind, in demselben Halbleiterkörper erhalten. Da die n-leitenden Schichtteile über die Zonen 81 und 87 und die p-leitenden Schichtteile über die Zonen 6 zusammen an das gleiche Potential angeschlossen sind, werden die Schichtteile 3 A 1 und 3 A 2, wie die Schichtteile 3 A&min; 1 und 3 A&min; 2, von zwei Seiten her in senkrechter Richtung erschöpft, während die Schichtteile 3 A 3 und 3 A&min; 3 nur von unten her erschöpft werden. Weiter tritt an den Rändern aller Schichtteile Erschöpfung von den Trenngebieten 6 her auf.
  • In den beschriebenen Beispielen besteht das Trenngebiet 6 stets aus einer Halbleiterzone. Es ist aber manchmal auch möglich, statt dessen ein Trenngebiet anzuwenden, das durch ein Isoliermaterial gebildet wird. So ist in Fig. 9 eine Abwandlung dargestellt, die in jeder Hinsicht dem Beispiel nach Fig. 1 gleich ist, aber bei der das Trenngebiet 96 durch ein (teilweise) versenktes Muster von Siliciumoxid gebildet wird. Das Gebiet 96 kann unter Umständen auch völlig weggelassen werden; dann wird das Trenngebiet durch eine Nut gebildet und eine Mesa-Struktur erhalten.
  • Die Bedingungen, die die Abmessungen und die Netto-Dotierungskonzentration des schichtförmigen Gebietes 3 A erfüllen müssen, damit dieses Gebiet schon lange vor dem Auftreten von Durchschlag völlig erschöpft ist (die sogenannten "RESURF"-Bedingungen) werden in den vorgenannten deutschen Offenlegungsschriften und in der genannten Veröffentlichung in "Philips Journal of Research" erörtert. Sie kommen darauf hinaus, daß das Produkt der Netto-Dotierungskonzentration in Atomen/cm³ und der Dicke d in cm dieses Gebietes 3 A unter einer bestimmten Grenze liegen muß. Diese Grenze ist u. a. von der Dotierung des Substratgebietes 4 abhängig. Für Silicium gilt, daß bei den in den meisten Fällen verwendeten Substratdotierungen von mindestens 10¹&sup4; und höchstens 10¹&sup5; Atomen/cm³ die gesamte Netto-Dotierung N×d des schichtförmigen Gebietes 3 A etwa 10¹² Atome/cm² betragen soll und vorzugsweise mindestens gleich 8 · 10¹¹ Atome/cm² und höchstens gleich 1,5 · 10¹² Atome/cm² ist.
  • Statt Silicium kann auch ein anderes Halbleitermaterial, z. B. Germanium oder Galliumarsenid, verwendet werden.
  • Weiter können in jedem Beispiel die Leitungstypen sämtlicher Halbleitergebiete (gleichzeitig) durch die entgegengesetzten Leitungstypen ersetzt werden. Die Erfindung kann bei allen Halbleiteranordnungen vom "RESURF"-Typ angewandt werden, vorausgesetzt, daß die genannten Bedingungen in bezug auf die Dotierungen der unterschiedlichen Schichtteile erfüllt werden. Die elektrischen Verbindungen brauchen nicht bei allen Beispielen von der in der Zeichnung dargestellten Art zu sein. So kann z. B. in der Anordnung nach Fig. 1 auch die Steuerelektrodenzone 9 elektrisch von dem Substrat 4 getrennt sein. Die Substratgebiete der Anordnungen können, sofern sie nicht als zweite Steuerelektrode verwendet werden, erwünschtenfalls an Erde oder an ein anderes Bezugspotential angelegt werden.

Claims (22)

1. Halbleiteranordnung mit einem Halbleiterkörper mit einem Substratgebiet von einem ersten Leitungstyp und einem darauf liegenden an eine Oberfläche des Halbleiterkörpers grenzenden schichtförmigen Halbleitergebiet, von dem wenigstens der an das Substratgebiet grenzende Teil vom zweiten Leitungstyp ist und mit dem Substratgebiet einen PN- Übergang bildet, bei der innerhalb dieses Halbleitergebietes mindestens eine Zone eines Halbleiterschaltungselements erzeugt ist, und bei der die gesamte Netto-Dotierung vom zweiten Leitungstyp des schichtförmigen Halbleitergebietes in Atomen pro Oberflächeneinheit derart gering ist, daß beim Anlegen einer Spannung in der Sperrichtung über dem PN-Übergang sich die Erschöpfungszone von dem PN-Übergang her bei einer die Durchschlagspannung des PN- Übergangs unterschreitenden Spannung an allen Stellen über dem PN-Übergang, an denen am PN-Übergang diese Spannung erreicht wird und an denen das Halbleitergebiet an die Oberfläche grenzt, bis zu der Oberfläche erstreckt, dadurch gekennzeichnet, daß das Halbleitergebiet (3 A) über wenigstens einen Teil seiner Ausdehnung in einer zu der Oberfläche (2) senkrechten Richtung ein Dotierungsprofil mit mindestens zwei übereinander liegenden Schichtteilen (3 A 1, 3 A 2) mit verschiedenen mittleren Netto-Dotierungskonzentrationen eines für jeden Schichtteil vorgegebenen Leitungstyps aufweist.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß wenigstens der an das Substratgebiet grenzende Teil (3 A 1) vom zweiten Leitungstyp des schichtförmigen Halbleitergebietes höher als das Substratgebiet (4) dotiert ist.
3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schichtteile (3 A 1, 3 A 2) mit verschiedenen Netto-Dotierungskonzentrationen sich bis zu dem Rande des Halbleitergebietes erstrecken.
4. Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das schichtförmige Halbleitergebiet (3 A) völlig den zweiten Leitungstyp aufweist.
5. Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, daß der Schichtteil (3 A 1) mit der höchsten mittleren Dotierungskonzentration an das Substratgebiet (4) grenzt.
6. Halbleiteranordnung nach Anspruch 5, dadurch gekennzeichnet, daß der Schichtteil (3 A 1) mit der höchsten mittleren Dotierungskonzentration durch eine in das Substratgebiet (4) implantierte Schicht vom zweiten Leitungstyp gebildet wird.
7. Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, daß der Schichtteil (3 A 2) mit der höchsten mittleren Dotierungskonzentration an die Oberfläche (2) grenzt (Fig. 5).
8. Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das schichtförmige Halbleitergebiet (3 A) mindestens einen an das Substratgebiet (4) grenzenden ersten Schichtteil (3 A 1) vom zweiten Leitungstyp und mindestens einen darauf liegenden zweiten Schichtteil (3 A 2) vom ersten Leitungstyp enthält, daß die Schichtteile vom ersten Leitungstyp an ein Potential angeschlossen sind, das dem Potential des Substratgebietes nahezu gleich ist, und daß Mittel vorgesehen sind, wodurch der letzte, an die Oberfläche (2) grenzende Schichtteil an sich bei einer die Durchschlagspannung unterschreitenden Spannung über dem PN-Übergang (5) zwischen dem schichtförmigen Halbleitergebiet (3 A) und dem Substratgebiet (4) völlig erschöpft ist (Fig. 3).
9. Halbleiteranordnung nach Anspruch 8, dadurch gekennzeichnet, daß die genannten Mittel in einer genügend niedrigen Dotierungskonzentration des letzten Schichtteiles (3 A 1) bestehen.
10. Halbleiteranordnung nach Anspruch 8, dadurch gekennzeichnet, daß die genannten Mittel von einer durch eine Isolierschicht (101) vom letzteren Schichtteil (3 A 1) getrennten, an einem Potential nahezu gleich an dem des vorletzten Schichtteiles angeschlossenen Feldelektrode (100) gebildet werden (Fig. 3).
11. Halbleiteranordnung nach Anspruch 8, dadurch gekennzeichnet, daß die Schichtteile vom ersten Leitungstyp über Halbleiterzonen (6) vom ersten Leitungstyp mit dem Substratgebiet (4) verbunden sind.
12. Halbleiteranordnung nach Anspruch 8, dadurch gekennzeichnet, daß das schichtförmige Halbleitergebiet (3 A) aus einer Anzahl aufeinanderfolgende Schichten (3 A 1, 3 A 2, 3 A 3) abwechselnder Leitungstypen besteht und daß die Schichtteile (3 A 1, 3 A 3) vom zweiten Leitungstyp in bezug aufeinander an nahezu das gleiche Potential angeschlossen sind (Fig. 8).
13. Halbleiteranordnung nach Anspruch 8, dadurch gekennzeichnet, daß der zweite Schichtteil (3 A 2) an die Oberfläche (2) grenzt.
14. Halbleiteranordnung nach Anspruch 13, dadurch gekennzeichnet, daß der zweite Schichtteil (3 A 2) örtlich unterbrochen ist (Fig. 7).
15. Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß wenigstens einer der Schichtteile durch eine epitaktisch angewachsene Schicht gebildet wird.
16. Halbleitervorrichtung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß das schichtförmige Halbleitergebiet inselförmig ist und seitlich von einem sich von der Oberfläche (2) her über praktisch die ganze Dicke des Halbleitergebietes erstreckendes Trenngebiet (6, 96) begrenzt wird.
17. Halbleiteranordnung nach Anspruch 16, dadurch gekennzeichnet, daß das Trenngebiet (6) durch eine Halbleiterzone vom ersten Leitungstyp gebildet wird.
18. Halbleiteranordnung nach Anspruch 16, dadurch gekennzeichnet, daß das Trenngebiet durch ein wenigstens teilweise in den Halbleiterkörper versenktes Muster (96) aus elektrisch isolierendem Material gebildet wird (Fig. 9).
19. Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß das Substratgebiet (4) eine Dotierungskonzentration von mindestens 10¹&sup4; Atomen/cm³ und höchstens 10¹&sup5; Atomen/cm³ aufweist, und daß die gesamte Netto-Dotierung des schichtförmigen Halbleitergebietes (3 A) mindestens 8 · 10¹¹ Atome/cm² und höchstens 1,5 · 10¹² Atome/cm² beträgt.
20. Halbleiteranordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß das schichtförmige Gebiet (3 A) das Kanalgebiet eines PN-Übergangsfeldeffekttransistors (JFET) bildet.
21. Halbleiteranordnung nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, daß das schichtförmige Gebiet (3 A) an die Drain-Zone und an das Kanalgebiet eines selbstregistrierten lateralen Feldeffekttransistors mit isolierter Steuerelektrode (D-MOST) grenzt (Fig. 7).
22. Halbleiteranordnung nach einem der Ansprüche 1 bis 19, dadurch gekennzeichnet, daß das schichtförmige Gebiet (3 A) zu der Kollektorzone eines Bipolartransistors gehört (Fig. 4, 6).
DE3135269A 1980-09-08 1981-09-05 Halbleiteranordnung mit herabgesetzter Oberflächenfeldstärke Expired DE3135269C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NLAANVRAGE8005053,A NL187415C (nl) 1980-09-08 1980-09-08 Halfgeleiderinrichting met gereduceerde oppervlakteveldsterkte.

Publications (2)

Publication Number Publication Date
DE3135269A1 DE3135269A1 (de) 1982-06-24
DE3135269C2 true DE3135269C2 (de) 1987-03-26

Family

ID=19835848

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3135269A Expired DE3135269C2 (de) 1980-09-08 1981-09-05 Halbleiteranordnung mit herabgesetzter Oberflächenfeldstärke

Country Status (13)

Country Link
US (1) US4422089A (de)
JP (1) JPS5778168A (de)
AT (1) AT387105B (de)
AU (1) AU544603B2 (de)
CA (1) CA1176762A (de)
DE (1) DE3135269C2 (de)
ES (1) ES8206917A1 (de)
FR (1) FR2490012B1 (de)
GB (1) GB2083700B (de)
IE (1) IE52204B1 (de)
IT (1) IT1138578B (de)
NL (1) NL187415C (de)
SE (2) SE8105257L (de)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2090053B (en) * 1980-12-19 1984-09-19 Philips Electronic Associated Mesfet
NL8103218A (nl) * 1981-07-06 1983-02-01 Philips Nv Veldeffekttransistor met geisoleerde stuurelektrode.
US4783688A (en) * 1981-12-02 1988-11-08 U.S. Philips Corporation Schottky barrier field effect transistors
US4942440A (en) * 1982-10-25 1990-07-17 General Electric Company High voltage semiconductor devices with reduced on-resistance
US4626879A (en) * 1982-12-21 1986-12-02 North American Philips Corporation Lateral double-diffused MOS transistor devices suitable for source-follower applications
EP0115098B1 (de) * 1982-12-27 1987-03-18 Koninklijke Philips Electronics N.V. Laterale DMOS-Transistoranordnung mit einer Injektionszone
NL8302092A (nl) * 1983-06-13 1985-01-02 Philips Nv Halfgeleiderinrichting bevattende een veldeffekttransistor.
US4862242A (en) * 1983-12-05 1989-08-29 General Electric Company Semiconductor wafer with an electrically-isolated semiconductor device
US4639761A (en) * 1983-12-16 1987-01-27 North American Philips Corporation Combined bipolar-field effect transistor resurf devices
GB2165090A (en) * 1984-09-26 1986-04-03 Philips Electronic Associated Improving the field distribution in high voltage semiconductor devices
JPS61171165A (ja) * 1985-01-25 1986-08-01 Nissan Motor Co Ltd Ｍｏｓトランジスタ
US4661838A (en) * 1985-10-24 1987-04-28 General Electric Company High voltage semiconductor devices electrically isolated from an integrated circuit substrate
US4823173A (en) * 1986-01-07 1989-04-18 Harris Corporation High voltage lateral MOS structure with depleted top gate region
US4868921A (en) * 1986-09-05 1989-09-19 General Electric Company High voltage integrated circuit devices electrically isolated from an integrated circuit substrate
JPS63173365A (ja) * 1986-11-26 1988-07-16 ゼネラル・エレクトリック・カンパニイ ラテラル形絶縁ゲート半導体装置とその製法
US4933740A (en) * 1986-11-26 1990-06-12 General Electric Company Insulated gate transistor with vertical integral diode and method of fabrication
US4796070A (en) * 1987-01-15 1989-01-03 General Electric Company Lateral charge control semiconductor device and method of fabrication
US4888627A (en) * 1987-05-19 1989-12-19 General Electric Company Monolithically integrated lateral insulated gate semiconductor device
US4866495A (en) * 1987-05-27 1989-09-12 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application
US5023678A (en) * 1987-05-27 1991-06-11 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application
US5191401A (en) * 1989-03-10 1993-03-02 Kabushiki Kaisha Toshiba MOS transistor with high breakdown voltage
US5107312A (en) * 1989-09-11 1992-04-21 Harris Corporation Method of isolating a top gate of a MESFET and the resulting device
DE4201276C1 (de) * 1992-01-18 1993-06-17 Daimler-Benz Aktiengesellschaft, 7000 Stuttgart, De
TW218424B (de) * 1992-05-21 1994-01-01 Philips Nv
EP0580254A3 (en) * 1992-07-20 1996-01-03 Philips Electronics Nv Integrated semiconductor circuit
SE500814C2 (sv) * 1993-01-25 1994-09-12 Ericsson Telefon Ab L M Halvledaranordning i ett tunt aktivt skikt med hög genombrottsspänning
SE500815C2 (sv) * 1993-01-25 1994-09-12 Ericsson Telefon Ab L M Dielektriskt isolerad halvledaranordning och förfarande för dess framställning
JP2689874B2 (ja) * 1993-12-17 1997-12-10 関西日本電気株式会社 高耐圧ｍｏｓトランジスタ
US6037632A (en) * 1995-11-06 2000-03-14 Kabushiki Kaisha Toshiba Semiconductor device
US6831331B2 (en) 1995-11-15 2004-12-14 Denso Corporation Power MOS transistor for absorbing surge current
US6242787B1 (en) 1995-11-15 2001-06-05 Denso Corporation Semiconductor device and manufacturing method thereof
JP3547884B2 (ja) 1995-12-30 2004-07-28 三菱電機株式会社 半導体装置及びその製造方法
DE19701189B4 (de) * 1996-01-18 2005-06-30 International Rectifier Corp., El Segundo Halbleiterbauteil
DE19644821C1 (de) * 1996-10-29 1998-02-12 Daimler Benz Ag Steuerbare Halbleiterstruktur mit verbesserten Schalteigenschaften
US6097205A (en) * 1997-02-14 2000-08-01 Semitest, Inc. Method and apparatus for characterizing a specimen of semiconductor material
DE10023956A1 (de) * 2000-05-16 2001-11-22 Bosch Gmbh Robert Halbleiter-Leistungsbauelement
DE10339505A1 (de) * 2003-08-27 2005-03-24 Siemens Ag Zur Befestigung in einem Kraftfahrzeug vorgesehene Einrichtung zur Reinigung einer Scheibe oder einer Streuscheibe
JP4777676B2 (ja) * 2005-03-23 2011-09-21 本田技研工業株式会社 接合型半導体装置および接合型半導体装置の製造方法
US7211477B2 (en) * 2005-05-06 2007-05-01 Freescale Semiconductor, Inc. High voltage field effect device and method
US9577079B2 (en) 2009-12-17 2017-02-21 Infineon Technologies Ag Tunnel field effect transistors
US9087713B2 (en) * 2012-10-12 2015-07-21 Power Integrations, Inc. Semiconductor device with shared region
WO2015008550A1 (ja) * 2013-07-19 2015-01-22 日産自動車株式会社 半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3442723A (en) * 1964-12-30 1969-05-06 Sony Corp Method of making a semiconductor junction by diffusion
JPS51117579A (en) * 1975-04-07 1976-10-15 Nec Corp Junction type field effect transistor
JPS5434684A (en) * 1977-08-23 1979-03-14 Nec Corp Manufacture of junction-type field effect transistor
CA1131801A (en) * 1978-01-18 1982-09-14 Johannes A. Appels Semiconductor device
NL184552C (nl) * 1978-07-24 1989-08-16 Philips Nv Halfgeleiderinrichting voor hoge spanningen.
NL184551C (nl) * 1978-07-24 1989-08-16 Philips Nv Veldeffekttransistor met geisoleerde stuurelektrode.
NL186665C (nl) * 1980-03-10 1992-01-16 Philips Nv Halfgeleiderinrichting.

Also Published As

Publication number Publication date
IT1138578B (it) 1986-09-17
FR2490012B1 (fr) 1985-11-22
AU544603B2 (en) 1985-06-06
IE52204B1 (en) 1987-08-05
US4422089A (en) 1983-12-20
JPH033390B2 (de) 1991-01-18
JPS5778168A (en) 1982-05-15
SE8105257L (sv) 1982-03-09
AU7486881A (en) 1982-03-18
GB2083700B (en) 1984-10-24
NL8005053A (nl) 1982-04-01
AT387105B (de) 1988-12-12
IT8123810A0 (it) 1981-09-04
SE454732B (sv) 1988-05-24
DE3135269A1 (de) 1982-06-24
ES505199A0 (es) 1982-08-16
IE812047L (en) 1982-03-08
FR2490012A1 (fr) 1982-03-12
GB2083700A (en) 1982-03-24
ATA386681A (de) 1988-04-15
ES8206917A1 (es) 1982-08-16
CA1176762A (en) 1984-10-23
NL187415C (nl) 1991-09-16

Similar Documents

Publication Publication Date Title
DE3135269C2 (de) Halbleiteranordnung mit herabgesetzter Oberflächenfeldstärke
DE3047738C2 (de) Halbleiteranordnung
DE2910566C2 (de) Statische Induktionshalbleitervorrichtung
DE69414311T2 (de) Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate
DE2853736C2 (de) Feldeffektanordnung
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE3686971T2 (de) Lateraler transistor mit isoliertem gate mit latch-up-festigkeit.
DE2611338C3 (de) Feldeffekttransistor mit sehr kurzer Kanallange
DE2706623C2 (de)
DE69305909T2 (de) Leistungsanordnung mit isoliertem Gate-Kontakt-Gebiet
DE2439875C2 (de) Halbleiterbauelement mit negativer Widerstandscharakteristik
EP0939446A1 (de) Durch Feldeffekt steuerbares Leistungshalbleiterbauelement
EP0011879B1 (de) Feldeffekttransistor
DE2901193A1 (de) Halbleiteranordnung
DE3628857A1 (de) Halbleitereinrichtung
DE1614300C3 (de) Feldeffekttransistor mit isolierter Gateelektrode
DE3224642A1 (de) Igfet mit injektorzone
DE2833068A1 (de) Integrierte halbleitervorrichtung
DE69223390T2 (de) Statischer Induktionsthyristor mit MOS
EP0017980B1 (de) Thyristor mit Steuerung durch Feldeffekttransistor
DE2954286C2 (de) Halbleiterbauelement
DE1589891B (de) Integrierte Halbleiterschaltung
DE2607194C2 (de) Halbleiteranordnung
EP0098497A2 (de) IGFET mit Ladungsträgerinjektion
DE2101279C2 (de) Integrierter, lateraler Transistor

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL

8327 Change in the person/name/address of the patent owner

Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V., EINDHOVEN, N

8339 Ceased/non-payment of the annual fee