DE1614300C3 - Feldeffekttransistor mit isolierter Gateelektrode - Google Patents

Feldeffekttransistor mit isolierter Gateelektrode

Info

Publication number
DE1614300C3
DE1614300C3 DE1614300A DE1614300A DE1614300C3 DE 1614300 C3 DE1614300 C3 DE 1614300C3 DE 1614300 A DE1614300 A DE 1614300A DE 1614300 A DE1614300 A DE 1614300A DE 1614300 C3 DE1614300 C3 DE 1614300C3
Authority
DE
Germany
Prior art keywords
zone
source
field effect
drain
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1614300A
Other languages
English (en)
Other versions
DE1614300B2 (de
DE1614300A1 (de
Inventor
Mukunda Behari Thornton Heath Surrey Das
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE1614300A1 publication Critical patent/DE1614300A1/de
Publication of DE1614300B2 publication Critical patent/DE1614300B2/de
Application granted granted Critical
Publication of DE1614300C3 publication Critical patent/DE1614300C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Description

Die Erfindung bezieht sich auf einen Feldeffekttransistor entsprechend dem Oberbegriff des Anspruchs 1. Ein Feldeffekttransistor dieser Art ist aus der NL-OS 15 237 bekannt.
Bei Feldeffekttransistoren mit isolierter Gateelektrode wird der Stromfluß in einem einkristallinen Halbleitergebiet vom ersten Leitungstyp zwischen im Abstand voneinander liegenden Source- und Drainzonen vom zweiten Leitungstyp in einem Oberflächenbereich, dem Kanalgebiet, durch eine Spannung moduliert, die an eine Gateelektrode gelegt wird, die sich zwischen den Source- und Drainzonen oberhalb des Kanalgebietes erstreckt und durch eine isolierende Schicht vom Kanalgebiet getrennt ist.
Der Abstand zwischen den Source- und Drainzonen ist ein Faktor, der die elektrischen Eigenschaften des Transistors beeinflußt; durch eine Verringerung des Abstandes zwischen diesen Zonen wird die Steilheit gm erhöht. Das Kanalgebiet des Transistors hat jedoch im allgemeinen einen verhältnismäßig hohen spezifischen
ίο Widerstand, wobei ein üblicher Wert der Dotierungsstoffkonzentration des Kanalgebietes 1014 Atome je cm3 ist. Eine zu starke Verringerung des Abstandes zwischen der Sourcezone und der Drainzone hat zur Folge, daß die Erschöpfungsschicht des in der Sperrichtung vorgespannten PN-Übergangs zwischen dem Drain- und dem Kanalgebiet sich bis zum PN-Übergang zwischen der Source und dem Kanalgebiet erstreckt, wodurch im Kanalgebiet bereits bei verhältnismäßig niedrigen Spannungen zwischen der Source und dem Drain der sogenannte »punchthrough«-Effekt auftritt.
Eine Erhöhung der Konzentration des aktiven Dotierungsstoffes im Kanalgebiet scheint eine Möglichkeit zu bieten, die »punch-through«-Spannung zu erhöhen; eine solche Konzentrationserhöhung beeinträchtigt aber die Eigenschaften des Transistors. Zum Beispiel ist bei einem stärker dotierten Kanalgebiet eine höhere Gatespannung erforderlich, um die gleiche Ladungsmenge unter der Gateelektrode zu induzieren, als bei einem Transistor mit der gleichen Konfiguration, aber mit einem Kanalgebiet mit niedrigerer Dotierung. Dieser Effekt wird zumal dann wichtig, wenn der Transistor oberhalb des Sättigungsknicks betrieben wird. Dabei wird die Steilheit des Transistors in bezug auf die Gateelektrode verringert, aber die Steilheit in bezug auf das Kanalgebiet erhöht, das heißt, die Steilheit selbst wird von den Eigenschaften des Kanalgebietes abhängig.
Aus der französischen Patentschrift 14 35 488 ist es bekannt, bei einem Feldeffekttransistor mit isoliertem Gate die Dotierung des Kanalgebietes senkrecht zur Kanalstromrichtung zu ändern, damit eine vorteilhafte Strom-Gate-Spannungskennlinie erzielt wird. Der obenerwähnte »punch-through«-Effekt wird dadurch aber nicht vermieden.
Aus der französischen Patentschrift 13 99 362 ist es bekannt, bei einem Feldeffekttransistor mit isolierter Gateelektrode den Querschnitt und/oder die Dotierung eines Kanals vom gleichen Leitungstyp wie die Source- und Drainzone in Kanalstromrichtung zu ändern. Auch dadurch wird der erwähnte »punch-through«-Effekt nicht beseitigt.
Die deutsche Patentanmeldung S 32 766 und die US-Patentschrift 28 69 055 beschreiben Feldeffekttransistoren, bei denen sich die Dotierung in der Kanalstromrichtung ändert. Diese Feldeffekttransistoren haben aber einen von einem Feldeffekttransistor mit isolierter Gateelektrode völlig verschiedenen Aufbau, und von einer Beseitigung eines »punch-through«-Effektes zwischen Source und Drain ist dabei nicht die Rede.
Aus der niederländischen Offenlegungsschrift 65 15 237 ist ein Feldeffekttransistor der eingangs genannten Art bekannt, bei dem zur Vermeidung von Oberflächenleckströmen im Kanalgebiet eine Oberflächenzone erhöhter Dotierung vorgesehen ist. Bei dem daraus bekannten Feldeffekttransistor kann der »punch-through«-Effekt nicht unter allen Umständen
vermieden werden, da sich die Erschöpfungsschicht noch unter der Oberflächenzone ausbreiten kann.
Der Erfindung liegt die Aufgabe zugrunde, einen Feldeffekttransistor der eingangs genannten Art zu schaffen, der eine hohe Steilheit aufweist und bei dem bei normalen Betriebsspannungen immer und bei jeder beliebigen Source-Drain-Konfiguration »punchthrough« vermieden wird.
Diese Aufgabe wird durch die im kennzeichnenden Teil des Anspruchs 1 genannten Merkmale gelöst.
Ein solcher Transistor weist insbesondere den Vorteil auf, daß dank des Vorhandenseins der erwähnten, in Kanalstromrichtung von der Drain- zur Sourcezone hin zunehmenden Konzentration des den ersten Leitungstyp bestimmenden Dotierungsstoffes, die Source- und Drainzonen in geringem Abstand voneinander liegen können, während die Steilheit des Transistors hoch bleibt und nicht schon beim Anlegen verhältnismäßig niedriger Spannungen zwischen der Sourcezone und der Drainzone ein »punch-through«-Effekt auftritt Die in Kanalstromrichtung von der Drain- und Sourcezone hin zunehmende Dotierungsstoffkonzentration erlaubt es auch, Anreicherungsfeldeffekttransistoren mit isolierter Gateelektrode zu bauen; solche Transistoren sind ideal zur Aufnahme in integrierte, unmittelbar gekoppelte MOS-Transistorschaltungen.
Beim Feldeffekttransistor nach der Erfindung ist weiter die Sourcezone im Halbleiterkörper völlig von der erwähnten Zone des ersten Leitungstyps umgeben. Diese Konfiguration ermöglicht es, einen Anschluß auf der Zone vom ersten Leitungstyp mit verhältnismäßig niedrigem Serienwiderstand dadurch herzustellen, daß auf der erwähnten Zone auf der Oberfläche ein Kontakt angebracht wird. Weiter ist die Kapazität zwischen Drainzone und Kanalgebiet niedrig. Dieses ist auch zweckmäßig, wenn ein Feldeffekttransistor mit isolierter Gateelektrode hergestellt werden soll, der sich zur Verwendung in einer Schaltung eignet, in der die Sourcezone und die Zone vom ersten Leitungstyp kurzgeschlossen sind. Diese ist leicht dadurch erreichbar, daß die Konfiguration der Kontakte so abgeändert wird, daß die Sourcezone auf der Oberfläche mit der diffundierten Zone verbunden ist.
Offensichtlich ist eine in Kanalstromrichtung von der Drain- zur Sourcezone hin zunehmende Konzentration eines den ersten Leitungstyp bestimmenden Dotierungsstoffes in diesem Gebiet durch Anwendung anderer Verfahren als Diffusion, z. B. durch Ionenimplantation, erzielbar. Vorzugsweise aber ist die Zone des ersten Leitungstyps eine diffundierte Zone, dessen lateral diffundierter Teil an der Oberfläche sich ausgehend von der Sourcezone in Richtung der Drainzone erstreckt. Durch Verwendung einer solchen diffundierten Zone erhält man nämlich automatisch einen Teil mit lateral abnehmender Dotierung.
Bei der Erfindung wird ein Transistor erhalten, bei dem der seitliche Abstand zwischen der Sourcezone und der Drainzone 5 μπι oder weniger betragen kann. Die Dotierungstoffkonzentrationsänderung kann sich über die ganze Länge des Kanalgebietes zwischen der Sourcezone und der Drainzone erstrecken, notwendig ist dies jedoch nicht.
Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird im folgenden näher beschrieben. Es zeigt
F i g. 1 einen Querschnitt durch den Halbleiterkörper eines Feldeffekttransistors mit isolierter Steuerelektrode gemäß der Erfindung,
Fig.2 eine Draufsicht auf diesen Transistor, wobei der Schnitt nach Fig. 1 längs der Linie I-I der Fig.2 geführt ist,
F i g. 3, 4 und 5 verschiedene Stufen der Herstellung des Transistors nach den F i g. 1 und 2.
Der Feldeffekttransistor mit isolierter Steuerelektrode (s. Fig. 1) hat ein 200 μηι dickes Substrat 1 aus einkristallinem P-leitendem Silizium mit einer ebenen Fläche 2. Das Substrat 1 hat eine Konzentration des
ίο Akzeptorelements Bor von 1014 Atomen/cm3. Eine diffundierte Zone 3 erstreckt sich von der ebenen Fläche 2 her in das Substrat 1, wobei die Diffusionsfront, deren Verlauf durch eine Strichlinie 4 angegeben ist, in einer Tiefe von 5,5 μΐη unter der Oberfläche 2 liegt und an der Stelle des dargestellten Querschnitts 40 μπι breit ist. Auf der Fläche 2 befindet sich eine 0,2 μπι dicke Isolierschicht 5 aus Siliziumoxid. Eine diffundierte N-leitende Sourcezone 6 erstreckt sich von der Fläche 2 her in die diffundierte Zone 3 und eine diffundierte N-leitende Drainzone 7 erstreckt sich von der Fläche 2 her in das Substrat 1. Die Source- und die Drainzone haben die gleichen diffundierten Konzentrationen des Donatorelements Phosphor, wobei die Oberflächenkonzemration 5 · 1021 Atome/cm3 beträgt und die Teile der PN-Übergänge zwischen diesen Zonen und der Zone 3 bzw. dem Substrat 1, die parallel zur Oberfläche 2 verlaufen, in einer Tiefe von 1,5 μίτι unter dieser Oberfläche 2 liegen. Im dargestellten Schnitt sind die Sourcezone und die Drainzone 20 μιτι breit und der Abstand zwischen diesen Zonen an der Oberfläche 2 beträgt etwa 4 μιτι. In der unmittelbaren Nähe des PN-Übergangs zwischen der Drainzone 7 und dem Substrat 1 erstreckt sich die Diffusionsfront 4 bis zur Oberfläche 2. An der Stelle 8 unmittelbar unter der Oberfläche 2 und in der Nähe des PN-Übergangs zwischen der Sourcezone 6 und der diffundierten Zone 3 beträgt die diffundierte Borkonzentration in der Zone 3 etwa 8 · 1016 Atome/cm3, während diese Konzentration an der Stelle 9 unmittelbar unter der Oberfläche etwa 5 · 1014 Atome/cm3 beträgt. Es ist somit eine in Kanalstromrichtung von der Drainzone zur Sourcezone hin zunehmende Akzeptorkonzentration vorhanden im Substratgebiet zwischen der Sourcezone 6 und der Drainzone 7. In öffnungen in der Isolierschicht 5 sind ohmsche Kontakte 11 und 12 mit der Sourcezone 6 bzw. der Drainzone 7 sowie ein ohmscher Kontakt 13 mit der diffundierten Zone 3 angebracht. Die ohmschen Kontakte 11, 12 und 13 bestehen je aus einer 0,2 μπι dicken Aluminiumschicht, die mit Hilfe einer mit
so Löchern versehenen Maske in der betreffenden Öffnung in der Isolierschicht 5 auf die Oberfläche 2 aufgedampft ist. Auf dem Teil der Isolierschicht 5, der auf der Oberfläche 2 zwischen der Sourcezone 6 und der Drainzone 7 liegt, ist weiter eine 0,2 μπι dicke Aluminiumschicht 14 vorhanden, welche die Gateelektrode bildet. Die Breite der Schicht 14 beträgt im dargestellten Querschnitt 6 μπι. Der Siliziumkörper ist auf einem Träger 15 angebracht, der einen ohmschen Kontakt mit dem Substrat 1 bildet. An den ohmschen Kontakten 11, 12 und 13 und an der Gateelektrode 14 sind Anschlußdrähte befestigt.
Im Betriebszustand liegt an der Sourcezone 6 eine gegenüber der Drainzone 7 negative Vorspannung. Diese Polarität der angelegten Spannung hat zur Folge,
daß der PN-Übergang zwischen der Drainzone 7 und dem Substrat 1 in Sperrichtung vorgespannt ist, so daß zwischen den Zonen 6 und 7 kein Strom fließt. Wenn an die Gateelektrode 14 eine positive Spannung gelegt
wird, wird die Elektronenkonzentration in der Zone 3 zwischen der Sourcezone 6 und der Drainzone 7 unmittelbar unter der Siliziumoxidschicht auf der Oberfläche 2 erhöht, und bei einer bestimmten angelegten Spannung entsteht ein aus einer N-leitenden Inversionsschicht bestehender stromführender Kanal zwischen der Sourcezone 6 und der Drainzone 7. Es dürfte einleuchten, daß an der Oberfläche an der Stelle 9 bei einer niedrigeren Gatespannung Inversion auftritt als an der Stelle 8 infolge der in Kanalstromrichtung von der Drainzone zur Sourcezone hin zunehmenden Akzeptorkonzentration in der Zone 3 zwischen der Sourcezone 6 und der Drainzone 7.
Wenn zwischen der Sourcezone 6 und der Drainzone 7 ein N-leitender Kanal vorhanden ist, kann der Majoritätsträgerstrom (Elektronenstrom) in diesem Kanal durch die angelegte Gatespannung moduliert werden. Bei Betrieb in Sättigung tritt die Abschnürung bei 9 auf und dies hat zur Folge, daß die Sättigungskennlinien nur in vernachlässigbarem Maße von der Dotierungsstoffkonzentration des Substrats abhängig sind.
Der ohmsche Kontakt 13 mit der Zone 3 liefert einen niederohmigen Weg zu demjenigen Teil der diffundierten P-leitenden Zone 3, der nahe beim N-leitenden Kanal liegt. Bei den erwähnten Abmessungen und Dotierungsstoffkonzentrationen beträgt der Serienwiderstand dieses niederohmigen Weges etwa 60 Ω, während der Serienwiderstand vom Kontakt 15 her durch das Substrat 1 hindurch infolge des hohen spezifischen Widerstandes des Gebietes 1 im Vergleich zum spezifischen Widerstand der Zone 3 etwa 1 kQ beträgt. In dieser Weise ermöglicht es die beschriebene Konfiguration, bei der die Sourcezone 6 völlig innerhalb der diffundierten Zone 3 liegt, einen niederohmigen Substratanschluß herzustellen, wodurch sich die Frequenzkennlinien verbessern. Der niederohmige Weg vom Substratkontakt 13 her ermöglicht es auch, den Transistor mit höherem Wirkungsgrad als ein üblicher Transistor in einer Mischschaltung zu verwenden.
Bei dem beschriebenen Transistor tritt punchthrough aus der Erschöpfungsschicht, die zum in der Sperrichtung vorgespannten PN-Übergang zwischen der Drainzone 7 und dem Substrag 1 gehört, zur Sourcezone 6 bei einer höheren Spannung zwischen der Sourcezone und der Drainzone auf als bei einem Transistor mit den gleichen Abmessungen, bei dem jedoch die diffundierte Zone 3 fehlt, infolge der höheren Konzentration des aktiven Dotierungsstoffes bei 8.
Der beschriebene Transistor weist einen verhältnismäßig kleinen Abstand von 4 μπι zwischen der Sourcezone und der Drainzone auf, ohne daß sich schon bei verhältnismäßig niedriger Spannung zwischen diesen Zonen ein punch-through-Effekt ergibt. Wie bereits erwähnt, beeinflußt eine Erhöhung der Dotierung des Substrats die Kennlinien, aber beim beschriebenen Transistor nimmt die Dotierung in seitlicher Richtung längs des ganzen stromführenden Kanals von der Drainzone zur Sourcezone hin zu und sie ist nur in der unmittelbaren Nähe der Sourcezone selbst verhältnismäßig hoch, so daß die Kennlinien des Transistors, z. B. seine Steilheit, nur geringfügig beeinflußt werden.
Um einen Transistor zu erhalten, der sich zur Verwendung in bestimmten Schaltungen, bei denen die Sourcezone und das Substrat unmittelbar miteinander verbunden sind, eignet, kann die Anordnung der Kontakte in der Weise abgeändert werden, daß auf der Oberfläche 2 ein gemeinsamer Kontakt mit der diffundierten Zone 3 und mit der Sourcezone 6 angebracht wird.
Der in den F i g. 1 und 2 dargestellte Feldeffekttransistor mit isolierter Gateelektrode wird mit Hilfe der üblichen Verfahren, das heißt, durch Oxidmaskierung, Anbringen und Belichten von Photolack, Ätzen, Diffundieren usw. hergestellt, die allgemein bei der Herstellung von Halbleiterbauelementen Anwendung finden. Einige der wichtigsten Stufen werden jetzt an Hand der F i g. 3,4 und 5 näher beschrieben.
Das Ausgangsmaterial ist ein 200 μιη dickes einkristallines Substrat 1 aus P-leitendem Silizium, das gleichmäßig mit Bor dotiert ist (1014 Atome/cm3). Für den Fachmann, der mit der Herstellung von Halbleiterbauelementen vertraut ist, ist es klar, daß mehrere Transistoren auf einer einzigen Siliziumplatte hergestellt werden, aber der Einfachheit halber werden an Hand eines einzigen Transistors die zu nehmenden Maßnahmen nachstehend beschrieben. Auf der ebenen Oberfläche 2 des Substrats 1 läßt man eine Siliziumoxidschicht wachsen. Durch photolithographische Ätzverfahren wird in der Oxidschicht eine rechteckige Öffnung angebracht, die im Schnitt nach F i g. 3 30 μιτι breit ist. In den freigelegten Teil der Oberfläche wird Bor eindiffundiert derart, daß sich die Diffusionsfront bis zu einer Tiefe von etwa 5,5 μπι von der Oberfläche her erstreckt, während die seitliche Diffusion unter dem Siliziumoxid allseitig etwa 4,5 μιτι beträgt. Die Oberflächenkonzentration des Bors beträgt 1020 Atome/cm3 auf dem freigelegten Teil der Oberfläche. Während der Bordiffusion wird die anfangs gebildete Oxidschicht dicker, und auf dem freigelegten Teil der Oberfläche bildet sich eine neue Isolierschicht. F i g. 3 zeigt den Siliziumkörper nach der Bordiffusion, wobei der Verlauf der Diffusionsfront durch die gestrichelte Linie 4 angegeben wird.
Es werden zwei weitere rechteckige Öffnungen, die kleiner als die erste Öffnung sind, durch ein photolithographisches Verfahren in der Isolierschicht gemacht, derart, daß die einander zunächst liegenden Grenzen der neuen Öffnungen etwa 6 μπι voneinander entfernt sind, wobei eine dieser beiden Grenzen nahezu an der Stelle des entsprechenden Begrenzungsteils der zuerst gebildeten Öffnung liegt und die andere in einem Abstand von etwa 1,5 μπι von der zuvor gebildeten Bordiffusionsfront an der Oberfläche 2 liegt. In die beiden neuen Öffnungen wird dann Phosphor diffundiert, wodurch die stark N-leitenden Source- und Drainzonen 6 und 7 gebildet werden, die eine Oberflächenkonzentration von 5 · 1021 Atomen/cm3 haben. Sowohl der PN-Übergang zwischen der Sourcezone 6 und der diffundierten Zone 3 als auch der PN-Übergang zwischen der Drainzone 7 und dem Substrat 1 liegen dort, wo sie parallel zur Oberfläche 2 verlaufen, in einem Abstand von 1,5 μπι von dieser Oberfläche. Der PN-Übergang zwischen der Drainzone 7 und dem Substrat 1 kommt auf einer Seite nahe an die Diffusionsfront 4 an der Oberfläche 2 heran. Während der Phosphordiffusion wird auf den freigelegten Teilen der Oberfläche wiederum eine Isolierschicht gebildet. Fig.4 zeigt den Siliziumkörper nach der Phosphordiffusion.
Die Isolierschicht wird jetzt vollständig von der Oberfläche 2 entfernt, wonach eine 0,2 μπι dicke neue Isolierschicht 5 aus Siliziumoxid auf der Oberfläche gebildet wird. In der neu gebildeten Oxidschicht werden durch ein photolithographisches Verfahren öffnungen angebracht, wodurch die Sourcezone 6, die Drainzone 7
und die diffundierte Zone 3 freigelegt werden. F i g. 5 zeigt den Siliziumkörper nach der Anbringung dieser Öffnungen in der Oxidschicht. Mit Hilfe einer Lochmaske wird auf die Oberfläche Aluminium aufgedampft, so daß auf einem Teil der freigelegten Oberflächenteile in den Öffnungen Aluminiumschichten gebildet werden, die ohmsche Kontakte 11, 12 und 13 mit der Sourcezone, der Drainzone bzw. der diffundierten Zone 3 bilden. Im Querschnitt nach F i g. 1 ist jede der Aluminiumschichten 5 μΐη breit. Auf die Oxidschicht wird zwischen der Sourcezone und der Drainzone eine weitere Aluminiumschicht aufgedampft, weiche die Gateelektrode 14 bildet, wobei im Querschnitt nach
F i g. 1 die Breite dieser Schicht 6 μηι beträgt. Die Dicke der Aluminiumschicht ist 0,2 μπι. Dann wird das Substrat 1 mittels eines geeigneten Lötvorgangs auf einer Metallplatte angebracht und durch Hitzedruckverbindungen werden Anschlußdrähte an den ohmschen Kontakten und an der Gateelektrode befestigt Die Kontakte 11, 12 und 13 und die Gateelektrode 14 können offensichtlich auch dadurch hergestellt werden, daß Aluminium auf die ganze Oberfläche aufgedampft wird, nachdem die Öffnungen in der Oxidschicht angebracht worden sind. In dem Falle wird das Aluminium nachher selektiv durch ein photolithographisches Verfahren beseitigt.
Hierzu 3 Blatt Zeichnungen
130 266/2

Claims (6)

Patentansprüche:
1. Feldeffekttransistor mit isolierter Gateelektrode, der einen einkristallinen Halbleiterkörper mit einem Gebiet eines ersten Leitungstyps enthält, bei dem in eine Oberfläche des Halbleiterkörpers zwei im Abstand voneinander liegende Oberflächenzonen vom zweiten Leitungstyp eingebracht sind, die sich von der Oberfläche her in den Halbleiterkörper erstrecken und die Sourcezone und die Drainzone bilden, wobei diese Halbleiteroberfläche wenigstens zum Teil von einer dielektrischen Schicht bedeckt ist, die zwischen der Source- und der Drainzone liegt und auf der eine leitende Schicht angebracht ist, welche die Gateelektrode bildet, bei dem eine Dotierungskonzentration vom ersten Leitungstyp wenigstens in einem an die Sourcezone angrenzenden Teil des Kanalgebietes größer ist als die Dotierungskonzentration in dem unter dem übrigen Kanalgebiet liegenden Teil des Halbleiterkörpers, wobei dieser Teil des Kanalgebietes mit erhöhter Dotierungskonzentration innerhalb einer örtlich durch die Oberfläche hindurch in den Halbleiterkörper eingebrachten Zone vom ersten Leitungstyp liegt, dadurch gekennzeichnet, daß die Sourcezone (6) innerhalb des Halbleiterkörpers vollständig in die erwähnte Zone (3) des ersten Leitungstyps eingebettet ist und daß die Änderung der Dotierungskonzentration innerhalb eines Abstandes von weniger als 0,5 μίτι von der Sourcezone (6) groß gegenüber der im übrigen Kanalgebiet ist.
2. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß sich die Zone (3) des ersten Leitungstyps bis zur Drainzone (7) erstreckt.
3. Feldeffekttransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Sourcezone (6) und die Zone (3) des ersten Leitungstyps durch öffnungen in einer auf die Oberfläche angeordneten Isolierschicht, deren Grenzen zwischen Source- und Drainzone nahezu zusammenfallen, eindiffundiert sind.
4. Feldeffekttransistoi nach Anspruch 3, gekennzeichnet durch einen auf der Oberfläche der diffundierten Zone (3) angebrachten Kontakt (13).
5. Feldeffekttransistor nach Anspruch 4, dadurch gekennzeichnet, daß die Sourcezone (6) auf der Halbleiteroberfläche elektrisch mit der diffundierten Zone (3) verbunden ist.
6. Feldeffekttransistor nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der Abstand zwischen der Sourcezone (6) und der Drainzone (7) höchstens 5 μπι beträgt.
DE1614300A 1966-12-13 1967-11-29 Feldeffekttransistor mit isolierter Gateelektrode Expired DE1614300C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB55813/66A GB1173150A (en) 1966-12-13 1966-12-13 Improvements in Insulated Gate Field Effect Transistors

Publications (3)

Publication Number Publication Date
DE1614300A1 DE1614300A1 (de) 1970-07-09
DE1614300B2 DE1614300B2 (de) 1974-10-10
DE1614300C3 true DE1614300C3 (de) 1982-02-11

Family

ID=10474958

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1614300A Expired DE1614300C3 (de) 1966-12-13 1967-11-29 Feldeffekttransistor mit isolierter Gateelektrode

Country Status (9)

Country Link
US (1) US3631310A (de)
BE (1) BE707821A (de)
CH (1) CH466872A (de)
DE (1) DE1614300C3 (de)
DK (1) DK116803B (de)
ES (1) ES348128A1 (de)
GB (1) GB1173150A (de)
NL (1) NL158657B (de)
SE (1) SE340131B (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1316555A (de) * 1969-08-12 1973-05-09
US3766446A (en) * 1969-11-20 1973-10-16 Kogyo Gijutsuin Integrated circuits comprising lateral transistors and process for fabrication thereof
DE2000093C2 (de) * 1970-01-02 1982-04-01 6000 Frankfurt Licentia Patent-Verwaltungs-Gmbh Feldeffekttransistor
US3988761A (en) * 1970-02-06 1976-10-26 Sony Corporation Field-effect transistor and method of making the same
JPS4936515B1 (de) * 1970-06-10 1974-10-01
US3852800A (en) * 1971-08-02 1974-12-03 Texas Instruments Inc One transistor dynamic memory cell
JPS5123432B2 (de) * 1971-08-26 1976-07-16
JPS5368581A (en) * 1976-12-01 1978-06-19 Hitachi Ltd Semiconductor device
DE2801085A1 (de) * 1977-01-11 1978-07-13 Zaidan Hojin Handotai Kenkyu Statischer induktionstransistor
DE2729657A1 (de) * 1977-06-30 1979-01-11 Siemens Ag Feldeffekttransistor mit extrem kurzer kanallaenge
US4132998A (en) * 1977-08-29 1979-01-02 Rca Corp. Insulated gate field effect transistor having a deep channel portion more highly doped than the substrate
JPS54125986A (en) * 1978-03-23 1979-09-29 Handotai Kenkyu Shinkokai Semiconductor including insulated gate type transistor
US4274105A (en) * 1978-12-29 1981-06-16 International Business Machines Corporation MOSFET Substrate sensitivity control
GB2150348A (en) * 1983-11-29 1985-06-26 Philips Electronic Associated Insulated-gate field-effect transistors and their manufacture
US6312997B1 (en) * 1998-08-12 2001-11-06 Micron Technology, Inc. Low voltage high performance semiconductor devices and methods
JP3944461B2 (ja) * 2002-03-27 2007-07-11 株式会社東芝 電界効果型トランジスタおよびその応用装置
US6777746B2 (en) * 2002-03-27 2004-08-17 Kabushiki Kaisha Toshiba Field effect transistor and application device thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2869055A (en) * 1957-09-20 1959-01-13 Beckman Instruments Inc Field effect transistor
NL265382A (de) * 1960-03-08
NL267831A (de) * 1960-08-17
FR1399362A (fr) * 1963-06-24 1965-05-14 Hitachi Ltd Elément semi-conducteur à effet de champ
NL6407158A (de) * 1963-06-24 1964-12-28
FR1435488A (fr) * 1964-06-01 1966-04-15 Rca Corp Transistors à effets de champ et à porte isolée
FR1443781A (fr) * 1964-08-17 1966-06-24 Motorola Inc Procédé pour la fabrication de semi-conducteurs et cache photographique pour cette fabrication
US3305708A (en) * 1964-11-25 1967-02-21 Rca Corp Insulated-gate field-effect semiconductor device
US3456168A (en) * 1965-02-19 1969-07-15 United Aircraft Corp Structure and method for production of narrow doped region semiconductor devices
US3340598A (en) * 1965-04-19 1967-09-12 Teledyne Inc Method of making field effect transistor device

Also Published As

Publication number Publication date
GB1173150A (en) 1969-12-03
ES348128A1 (es) 1969-03-16
SE340131B (de) 1971-11-08
DE1614300B2 (de) 1974-10-10
DK116803B (da) 1970-02-16
CH466872A (de) 1968-12-31
BE707821A (de) 1968-06-11
DE1614300A1 (de) 1970-07-09
NL6716683A (de) 1968-06-14
US3631310A (en) 1971-12-28
NL158657B (nl) 1978-11-15

Similar Documents

Publication Publication Date Title
DE1614300C3 (de) Feldeffekttransistor mit isolierter Gateelektrode
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE69034136T2 (de) Bipolarer transistor mit isolierter steuerelektrode
DE2706623C2 (de)
DE2439875C2 (de) Halbleiterbauelement mit negativer Widerstandscharakteristik
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE102006051285A1 (de) MOS-Transistor mit einem Driftbereich und Verfahren zur Herstellung desselben
DE1564411B2 (de) Feldeffekt Transistor
DE1489937A1 (de) Halbleiterbauelement
DE2160427B2 (de) Verfahren zur Herstellung eines Halbleiterwiderstandes mit implantierten Ionen eines neutralen Dotierungsstoffes
DE1913053B2 (de) Feldeffekttransistor mit isolierter Gate-Elektrode
DE3440674A1 (de) Feldeffekt-transistor
DE10127950B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE19733974A1 (de) MOSFET-Einrichtung
DE1489894B2 (de) In zwei richtungen schaltbares halbleiterbauelement
DE102007055290B4 (de) Halbleitervorrichtung
DE2832154A1 (de) Halbleitervorrichtung mit isoliertem gate
DE69930715T2 (de) Elektronische Halbleiterleistung mit integrierter Diode
DE2937261A1 (de) Mos-feldeffekttransistor
DE1810322B2 (de) Bipolarer Transistor fur hohe Ströme und hohe Stromverstärkung
DE3224642A1 (de) Igfet mit injektorzone
DE2833068A1 (de) Integrierte halbleitervorrichtung
DE19534388B4 (de) IGBT-Transistorbauteil
DE1514263B2 (de) Feldeffekttransistor mit isolierter steuerelektrode
DE102006058228B4 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee