DE2160427B2 - Verfahren zur Herstellung eines Halbleiterwiderstandes mit implantierten Ionen eines neutralen Dotierungsstoffes - Google Patents

Verfahren zur Herstellung eines Halbleiterwiderstandes mit implantierten Ionen eines neutralen Dotierungsstoffes

Info

Publication number
DE2160427B2
DE2160427B2 DE2160427A DE2160427A DE2160427B2 DE 2160427 B2 DE2160427 B2 DE 2160427B2 DE 2160427 A DE2160427 A DE 2160427A DE 2160427 A DE2160427 A DE 2160427A DE 2160427 B2 DE2160427 B2 DE 2160427B2
Authority
DE
Germany
Prior art keywords
ions
neon
implanted
implantation
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2160427A
Other languages
English (en)
Other versions
DE2160427C3 (de
DE2160427A1 (de
Inventor
J R A Beale
R A Ford
K H Nicholas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2160427A1 publication Critical patent/DE2160427A1/de
Publication of DE2160427B2 publication Critical patent/DE2160427B2/de
Application granted granted Critical
Publication of DE2160427C3 publication Critical patent/DE2160427C3/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/8605—Resistors with PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/061—Gettering-armorphous layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/904—Charge carrier lifetime control

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Halbleiterwiderstandes nach dem Oberbegriff des Anspruches 1.
Wenn über den Anschlüssen eines Widerstandes, der einen PN-Übergang enthält eine Spannung angelegt wird, beteiligt sich ein Teil der Ladungsträger im Widerstandsgebiet nicht mehr an der Leitung infolge ihrer Entfernung an der Stelle der zu dem PN-Übergang gehörigen Verarmungsschicht Die Breite der Verarmungsschicht hängt von der angelegten Spannung ab. Die Anzahl der der Leitung entzogenen Ladungsträger ist also von der zwischen den Anschlüssen angelegten Spannung abhängig, so daß eine nichtlineare Spannungskennlinie erhalten wird.
Die Änderung der Leitfähigkeit in einer Einheitslänge
des Widerstandes kann durch die nachstehende einfache Formel dargestellt werden:
Δα — ΔΝ ■ e · u,
ä in welcher Δα die Änderung der Leitfähigkeit; ΔΝ die Anzahl zu der Verarmungsschicht abgeführter Ladungsträger; μ die effektive Beweglichkeit dieser Ladungsträger, und edie Elementarladung darstellt
Bei bekannten Widerständen ist die effektive
ίο Beweglichkeit von Majoritätsladungsträgern im Widerstandsgebiet in der Nähe des PN-Übergangs verhältnismäßig hoch, weil die Dotierungskonzentration vom ersten Leitungstyp in der Nähe des Übergangs erheblich abnimmt; dies ist insbesondere der Fall, wenn das Widerstandsgebiet durch eine den Leitungstyp bestimmende Dotierungsdiffusion von der Oberfläche her gebildet wird, und es Jtt sogar der Fall, wenn das Gebiet durch eine den Leitungstyp bestimmende Implantation von Dotierungsionen gebildet wird. Wenn das Wider- Standsgebiet durch eine den Leitungstyp bestimmende Implantation von Dotierungsionen gebildet wird, führt die Implantation eine Gitterstörung herbei, die nach dem Ausglühen gewöhnlich nicht völlig beseitigt ist Es hat sich jedoch herausgestellt daß die maximale durch die Implantation herbeigeführte Gitterstörung hinter der maximal implantierten Dotierungskonzentration, z.B. um 0,7 der Tiefe der maximalen implantierten Dotierungsionenkonzentration, zurückbleibt; die auf diese Weise herbeigeführte Gitterstörung ist also in dem Implantationsschwanz gering in der Nähe des PN-Übergangs. Dadurch weisen bekannte große Widerstände, die durch Ionenimplantation gebildet sind, eine hohe Beweglichkeit der Ladungsträger in der Nähe des erwähnten PN-Übergangs auf; wie in der obenste henden Formel angegeben ist weisen derartige Widerstände eine nichtlineare Spannungskennlinie auf, insbesondere wenn ihr Schichtwiderstandswert oberhalb von etwa 5 kO/Quadrat liegt Der Erfindung liegt die Aufgabe zugrunde, das
Verfahren nach dem Oberbegriff des Anspruchs 1 so
auszugestalten, daß es gestattet Halbleiterwiderstände mit möglichst großer Spannungslinearität und mit vorzugsweise hohem Widerstandswert herzustellen.
Diese Aufgabe wird durch die im kennzeichnenden Teil des Anspruchs 1 genannten Maßnahmen gelöst
Die dadurch erreichte Verbesserung der Linearität wird im wesentlichen durch die Herabsetzung der effektiven Beweglichkeit der Ladungsträger in dem Widerstandsgebiet in der Nähe des erwähnten PN-
so Übergangs erzielt
Ionen eines neutralen Dotierungsstoffs oder »neutrale« Ionen sind Ionen elektrisch unwirksamer Verunreinigungen, die die Konzentration an freien Ladungsträgern praktisch nicht beeinflussen, d. h. daß sie weder
Donatoren noch Akzeptoren sind.
Die zu der Implantation gehörigen Gitterstörungen, z. B. in Form von Dislokationen, können als »Strahlungsschäden« bezeichnet werden. Neon ist ein besonders geeignetes neutrales Ion für
bo Implantation, weil es genügend leicht ist um z. B. durch eine Isolierschicht in den Halbleiterkörper bis zu der Tiefe des erwähnten PN-Übergangs einzudringen, während es dennoch genügend schwer ist um bei einer niedrigen Dosis erhebliche Strahlungsschäden herbeizu führen.
Es zeigte sich, daß die Herabsetzung der Beweglichkeit der Ladungsträger im Widerstandsgebiet in der Nähe des PN-Übergangs einer größeren Streuung der
Ladungsträger durch die implantierten Neonionen mit zugehörigen Strahlungsschäden zuzuschreiben ist; insbesondere zeigte sich, daß gewöhnlich der Strahlungsschadenanteil vorherrschend ist Durch Herabsetzung der effektiven Beweglichkeit wird die Änderung der Leitfähigkeit Δα mit der Spannung verringert Damit können Widerstände größerer Linearität mit hohen Werten hergestellt werden. Die Linearität kann um einen Faktor von mindestens 2, z. B. mindestens 3 oder mindestens eine Größenordnung für einen bestimmten Schichtwiderstand im Widerstandsgebiet vergrößert werden.
Es sei bemerkt, daß in der FR-PS 2023 619 ein Verfahren zur Herabsetzung des Temperaturkoeffizienten eines Widerstandes durch geeignete Konzentration einer neutralen Verunreinigung im Halbleiterwiderstandsgebiet beschrieben ist In diesem Falle stellt sich heraus, daß die Streuung der Ladungsträger durch das Kristallgitter einen positiven Beitrag zu dem Temperaturkoeffizienten liefert, während Streuung durch eine Verunreinigung (sowohl eine elektrisch wirksame als auch eine neutrale Verunreinigung) einen negativen Beitrag liefert; die neutrale Verunreinigung wird in dem Widerstandsgebiet in einer Konzentration angebracht, die genügend groß ist, um den durch die Gitterstreuung gelieferten positiven Beitrag praktisch auszugleichen, aber genügend klein, um das Auftreten eines großen negativen Temperaturkoeffizienten durch Streuung an der Verunreinigung zu vermeiden. Auf diese Weise kann der Temperaturkoeffizient einen Absolutwert von weniger als 7,5 · 10-4/°C aufweisen. Eine weitere Erhöhung der Konzentration an neutraler Verunreinigung ist bei dem Verfahren nach der FR-PS 2023 619 unerwünscht, weil dadurch der Betrag des Temperaturkoeffizienten erhöht werden würde.
Weiter ist aus der DE-OS 16 40 588 ein temperaturkompensierter Halbleiterwiderstand bekannt, der durch Kompensation von Donatoren und Akzeptoren hergestellt wird. Ionen eines neutralen Dotierungsstoffes, insbesondere Neonionen, werden dabei nicht verwendet.
Überraschenderweise wurde gefunden, daß eine weitere Erhöhung einer bestimmten Konzentration an Neonionen in einem Widerstandsgebiet, insbesondere in der Nähe des PN-Übergangs, obgleich die Größe des negativen Temperaturkoeffizienten in den meisten Fällen auf einen Wert von mindestens -0,1%/° C zunimmt, die Spannungslinearität wesentlich verbessert werden kann.
Die Konzentration an implantierten Neonionen und zugehörigen Strahlungsschäden kann einen Höchstwert in der Nähe des erwähnten PN-Übergangs aufweisen, wo die Dotierungsatomkonzentration vom ersten Leitfähigkeitstyp abnimmt Der Wert dieser kombinierten Konzentration in der Verarmungsschicht, die an der Stelle des PN-Übergangs eine bestimmte Betriebsspannung aufweist, ist wesentlich für die Bestimmung der effektiven Beweglichkeit in der Verarmungsschicht im Widerstandsgebiet und somit der Spannungslinearität des Widerstandes. Strahlungsschäden und Neonionen können über die ganze Tiefe des Widerstandsgebietes sowie in der Verarmungsschicht an der Stelle des PN-Übergangs vorhanden sein.
Der Schichtwiderstand des Widerstandsgebietes kann erheblich durch das Vorhandensein der implantierten Neon ionen und zugehörigen Strahlungsschäden gesteigert werden, insbesondere, aber nicht ausschließlich, wenn die implantierten Neonionen im ganzen Widerstandsgebiet vorhanden sind. Der Schichtwiderstand des Widerstandsgebietes kann z. B. mindestens 30 kii/Quadrat betragen, der erwähnte Schichtwiderstand kann aber auch höher sein, z.B. mindestens 0,25 ΜΩ/Quadrat oder sogar 1 ΜΩ/Quadrat, betragen. Das Widerstandsgebiet kann durch Metallelektroden auf gut leitenden Kontaktgebieten des Körpers kontaktiert werden. Wenn die Halbleiteranordnung eine integrierte Schaltung ist, kann mindestens einer der
ι ο Kontakte mit dem Widerstandsgebiet des Widerstandes ein Halbleitergebiet eines anderen Schaltungselementes der Schaltung, z. B. das Basisgebiet eines Bipolartransistors oder die Source- oder Drain-Zone eines Feldeffekttransistors, sein.
Die Konzentration an durch Ionenimplantation herbeigeführten Gitterstörungen oder Strahlungsschäden wird durch eine Wärmebehandlung herabgesetzt Die Wärmebehandlung des Halbleiterkörpers wird gleichzeitig mit und/oder nach der Implantation derart durchgeführt, daß die gewünschte Menge an Gitterstörungen in dem Halbleiterstand aufrechterhalten bleibt
Die Energie der Neonionen kann so groß sein, daß die implantierten Ionen eine Höchstkonzentration unterhalb der Stelle aufweisen, an der der PN-Übergang gebildet wird oder werden muß. Die durch die implantierten Ionen herbeigeführten maximalen Strahlungsschäden bleiben hinter der maximalen Ionenkonzentration zurück und können also an der Stelle des PN-Übergangs und in dem Teil des Widerstandsgebie tes, in dem die Verarmungsschicht gebildet werden muß, einen Höchstwert aufweisen.
Bei einer ersten Ausführungsform wird das Widerstandsgebiet durch thermische Diffusion von Dotierungsatomen vom ersten Leitungstyp gebildet.
Bei einer weiteren Ausführungsform wird das Widerstandsgebiet durch Implantation von Dotierungsionen vom ersten Leitungstyp gebildet. In diesem Falle kann die Energie der Neonionen so groß sein, daß die implantierten Ionen eine Höchstkonzentration in oder
4n direkt unter dem Implantationsschwanz der Ionen vom ersten Leitungstyp aufweisen. Die Implantationen können in jeder beliebigen Reihenfolge durchgeführt werden, während eine oder mehrere Ausglühbehandlungen stattfinden können. Es stellt sich aber heraus, daß besonders reproduzierbare hohe Widerstände hergestellt werden können, wenn die Implantation der Neonionen der Implantation von Dotierungsionen vom ersten Leitungstyp vorangeht; in diesem Falle kann eine einzige Ausglühbehandlung nach den beiden Implanta tionsschritten durchgeführt werden.
Die Strahlungsschäden können durch Ausglühen durch Erhitzung während der Implantation teilweise beseitigt werden, in diesem Falle umfaßt die Implantation auch eine Ausglühbehandlung. Eine Ausglühbe- handlung bei einer niedrigen Temperatur kann aber nach der Implantation stattfinden; auf diese Weise können z. B. die Strahlungsschäden teilweise nach Implantation durch Erhitzung des Körpers auf eine Temperatur von z. B. höchstens 500° C ausgeglüht werden.
Die Erfindung wird nachstehend anhand der Zeichnungen näher erläutert Es zeigt
t i g. 1 eine Draufsicht auf einen Teil des Halbleiterkörpers eines Halbleiterwiderstandes,
b5 Fig.2 einen Querschnitt durch den Teil des Halbleiterkörpers nach Fig. 1 längs der Linie IMI der Fig. 1, F i g. 3 und 4 Querschnitte durch den Teil des
Halbleiterkörpers nach den F i g. 1 und 2 in zwei Herstellungsstufen längs derselben Linie wie in F i g. 2,
F i g. 5 eine Draufsicht auf den Teil des Halbleiterkörpers in der Stufe nach F i g. 4,
F i g. 6 eine Darstellung der Änderung des Schichtwiderstandes als Funktion der Übergangsvorspannung für verschiedene Halbleiterwiderstände,
F i g. 7 eine Darstellung der Änderung des Stromes durch verschiedene Halbleiterwiderstände als Funktion der zwischen den Anschlüssen des Halbleiterwiderstandes angelegten Spannung und
F i g. 8 eine Darstellung der Änderung des Schichtwiderstandes als Funktion der angelegten Spannung. Diese Figur ist von F i g. 7 abgeleitet
Der in den F i g. 1 und 2 gezeigte Teil des Kalbleiterkörpers ist ein Teil eines einkristaiiinen Siliciumkörpers, in dem sich ein P-Ieitendes Widerstandsgebiet 1 befindet, das mit Bor implantiert ist und an eine Oberfläche 2 des Teiles des Halbleiterkörpers grenzt. Das P-leitende Widerstandsgebiet 1 bildet einen PN-Übergang 3 mit dem angrenzenden N-leitenden Teil 4 des Halbleiterkörpers, der von der Oberfläche 2 abgekehrt ist Das Gebiet 1 ist durch hoch P-leitende Kontaktgebiete 5 und durch Metallelektroden 6 kontaktiert. Die Metallelektroden 6 sind in der Draufsicht nach F i g. 1 schraffiert dargestellt.
Implantierte Neonionen mit zugehörigen Strahlungsschäden befinden sich im Widerstandsgebiet 1 in der Nähe des PN-Übergangs 3 auf der von der Oberfläche 2 abgekehrten Seite in einer derartigen Konzentration, daß die effektive Beweglichkeit von Löchern in dem Widerstandsgebiet 1 in der Nähe des PN-Übergangs 3 auf der von der Oberfläche 2 abgekehrten Seite etwa um einen Faktor 10 herabgesetzt wird. Die Spannungslinearität dieses Halbleiterwiderstandes wird im Vergleich zu einem Halbleiterwiderstand, dessen Widerstandsgebiet bei niedriger Spannung den gleichen Schichtwiderstandswert aufweist und der durch Implantation lediglich von Bor allein gebildet wird, um etwa eine Größenordnung verbessert
Ein Transistor mit integriertem Halbleiterwiderstand kann auf folgende Weise hergestellt werden:
Eine N-leitende Siliciumscheibe mit einem spezifischen Widerstand zwischen 3 und 5 Ω · cm, deren Hauptoberflächen sich nahezu senkrecht zu einer bestimmten Kristallrichtung erstrecken, wird auf übliche Weise mit einer Siliciumoxydschicht 10 versehen. Durch einen photolithographischen Ätzschritt werden Öffnungen 11 von 30 μπι χ 40 μπι in der Oxydschicht 10 gebildet Eine Vielzahl von Widerständen und anderen Schaltungselementen werden gleichzeitig auf derselben Siliciumscheibe hergestellt; die Fig.3-5 zeigen aber nur einen Teil der Scheibe, in dem ein einziger Widerstand gebildet wird. Nachstehend wird die Herstellung nur eines einzigen Widerstandes beschrieben.
Durch die Öffnungen 11 wird Bor zur Bildung der Kontaktgebiete 5 in die Scheibe hineindiffundiert Der Schichtwiderstand der auf diese Weise gebildeten diffundierten P-leitenden Kontaktgebiete liegt zwischen 40 und 60 Ω/Quadrat
Dann wird die Oxydschicht 10 weggeätzt und eine neue Siliciumoxydschicht 7 mit einer Dicke von etwa 0,12 μπι thermisch angewachsen. Durch einen weiteren photolithographischen Ätzschritt werden Kontaktöffnungen von 30 μπι χ 16 um in der Oxidschicht 7 angebracht Anschließend wird Aluminium zur Bildung einer Schicht 12 auf der Oxidschicht 7 und auf den freigelegten Teilen der Kontaktgebiete 5 an der Stell der Kontaktöffnungen in der Oxidschicht 7 niederge schlagen. In der Aluminiumschicht 12 wird ein strichförmige Öffnung 13 zwischen den diffundiertei '-> Kontaktgebieten 5 und den Kontaktöffnungen in de Oxydschicht 7 durch Ätzen angebracht
Bei den anschließend durchgeführten Implantations schritten wird die Aluminiumschicht 12 mit der Öffnung 13 als Maskierungsmuster verwendet so daß Ionen nu
κι durch die Öffnung 13 in der Aluminiumschicht 12 in die Scheibe implantiert werden. Es werden zwei Ionenbe Strahlungen durchgeführt und zwar eine mit Neonioner und eine mit Bor. Nach den beiden Bestrahlungen wire eine einzige Ausglühbehandlung bei 5000C durchge führt Nach den Implantationen wird die Aluminium schiebt 12 — mit Ausnahme von Quadraten von etwa 50 μίτι χ 50 μπι, die die Metallelektroden 6 bilden — durch Ätzen entfernt. Diese Metallelektroden
kontaktieren die diffundierten Kontaktgebiete 5 des Halbleiterwiderstandes an der Stelle der Kontaktöff nungen in der Oxydschicht 7.
Beispiel I
Bei diesem Ausführungsbeispiel wurde der hergestell te Halbleiterwiderstand mit einem üblichen Halbleiter widerstand unter den gleichen Borimplantationsbedin gungen verglichen. Die Hauptoberflächen der N-leiten den Siliciumscheibe erstreckten sich nahezu senkrech zu der (100)-Kristallrichtung und die Borimplantation wurde vor der Implantation von Neonionen durchge führt
Die gesamte Scheibe wurde mit 40 keV-Borionen beschossen, die über die Oxidschicht 7 an der Stelle dei Öffnung 13 zur Bildung des P-leitenden Widerstandsge
bietes 1 implantiert wurden, das einen PN-Übergang mi dem angrenzenden N-leitenden Teil bildet. Die Borionendosis betrug etwa 1015 Ionen/cm2.
Dann wurde die Hälfte der Scheibe mit 100 keV-Neonionen mit einer Ionendosis von 2x10' Ionen/cm2 beschossen. Die Neonionen wurden über das Widerstandsgebiet 1 implantiert, wiesen aber eine Höchstkonzentration in der Nähe des PN-Übergangs 3 auf. Die Neonionen wurden nur auf eine Hälfte der Siliciumscheibe gerichtet so daß nur die in dieser Hälfte der Scheibe gebildeten Widerstände eine implantierte Neonkonzentration aufwiesen. In der anderen Hälfte der Scheibe wurden also andere nicht mit Neon implantierte Widerstände gebildet die mit den mit Neon implantierten Widerständen verglichen wurden. Diese
so nicht mit Neon implantierten Widerstände waren übliche mit Bor implantierte Widerstände. Für die Neon- und Borimplantation schloß die Orientierungs richtung des bombardierenden Ionenbündels mit der (lOOj-Kristallrichtung einen Winkel von etwa 8° ein.
Es zeigte sich, daß bei Anwendung dieses Verfahrens und nach Ausglühen bei 500° C der Schichtwiderstandswert der nicht mit Neon implantierten Halbleiterwider stände etwa 2kii/Quadrat betrug, während die mi Neon implantierten Halbleiterwiderstände einen höheren Schichtwiderstandswert von etwa 20 kfl/Quadrat aufwiesen.
F i g. 6 zeigt graphische Darstellungen der Änderung der Leitfähigkeit (σ-σ0) (in uA/V) als Funktion der Quadratwurzel der Spannung V (in V) für die hergestellten mit Neon implantierten und die nicht mit Neon implantierten Widerstände. Die Quadratwurzel der Spannung (V) ist als Abszisse aufgetragen. Diese Spannung ist eine Sperrvorspannung über dem
PN-Übergang 3 zwischen einem Kontakt auf dem N-leitenden Teil 4 und den beiden Elektroden 6 des Widerstandes. Als Ordinate ist die Änderung der Schichtleitfähigkeit o-oo im Widerstandsgebiet 1 aufgetragen. Die Kurve für die mit Neon implantierten Halbleiterwiderstände ist mit A bezeichnet, während der Ursprung oo der Ordinate für diese Widerstände 0 ist. Die Kurve für die nicht mit Neon implantierten Widerstände ist mit B bezeichnet und der Ursprung σο der Ordinate für diese Widerstände ist 500 μΑ/V. Die Neigung der Kurven A und B ist ein Maß für die effektive Beweglichkeit der Ladungsträger im Widerstandsgebiet 1 in der Nähe des PN-Ubergangs 3 auf der von der Oberfläche 2 abgekehrten Seite. Diese Neigungen ergeben einen Wert von etwa 20 cm2/V pro Sekunde für die mit Neon implantierten Widerstände und einen Wert von etwa 400 cmVV pro Sekunde für die nicht mit Neon implantierten Widerstände. Die Strahlungsschäden und das implantierte Neon in dem mit Neon implantierten Widerstand haben also die effektive Beweglichkeit von Ladungsträgern in der Nähe des PN-Übergangs 3 um mehr als den Faktor 10 herabgesetzt.
Die Neonimplantation hat also wesentlich die Änderung der Leitfähigkeit Δα mit der Spannung in einer Einheitslänge des Widerstandes herabgesetzt. Obgleich die Leckströme in dem mit Neon implantierten Widerstand etwa fünfmal größer als die Leckströme in den nicht mit Neon implantierten Widerständen waren, gleicht der erhöhte Schichtwiderstandswert diesen Effekt wenigstens teilweise aus.
Beispiel Il
Bei diesem Beispiel des Verfahrens wurde der hergestellte Halbleiterwiderstand mit einem üblichen mit Bor implantierten Halbleiterwiderstand mit demselben Schichtwiderstandswert bei niedrigen Spannungswerten verglichen. Die Hauptoberfläche der N-leitenden Siliciumscheibe für jeden Widerstandstyp erstreckten nahezu senkrecht zu der {lll)-Kristallrichtung und die Borimplantation für die mit Neon implantierten Halbleiterwiderstände wurde nach der Neonimplantation durchgeführt.
In einer Siliciumscheibe wurden mit Neon implantierte Halbleiterwiderstände hergestellt. Diese Siliciumscheibe wurde mit 100 keV-Neonionen mit einer Ionendosis von 2xl013 Ionen/cm2 beschossen. Die Neonionen wurden über den ganzen Teil, in dem das Widerstandsgebiet 1 gebildet werden mußte, implantiert, aber wiesen eine Höchstkonzentration in der Nähe des zu bildenden PN-Oberganges 3 auf. Dann wurden 40 keV-Borionen auf die Siliciumscheibe gerichtet und über die Oxidschicht 7 an der Stelle der öffnung 13 zur Bildung des P-leitenden Widerstandsgebietes 1 implantiert, das mit dem angrenzenden N-leitenden Teil einen PN-Übergang bildete. Die Borionendosis betrug etwa 2 xlO'3 Ionen/cm2.
In einer anderen ähnlichen Siliciumscheibe wurden nicht mit Neon implantierte Halbleiterwiderstände hergestellt Diese andere Siliciumscheibe wurde mit 40 keV-Borionen beschossen, die über die Oxidschicht 7 an der Stelle der öffnung 13 zur Bildung des P-leitenden Widerstandsgebietes 1 implantiert wurden, das mit dem angrenzenden P-leitenden Teil einen PN-Übergang 3 bildete. In diesem Falle war die Borionendosis nur 5 χ 1012 Ionen/cm2, so daß für die mit Neon implantierten sowie für die nicht mit Neon implantierten Halbleiterwiderstände die gebildeten Widerstandsgebiete den gleichen Schichtwiderstandswert bei niedrigen Spannungen haben müßten.
Bei Anwendung dieses Verfahrens und nach Ausglühen bei 500° C stellte sich heraus, daß der Schicht widerstandswert der mit Neon implantierten sowie der nicht mit Neon implantierten Widerstände etwa 50 kQ/Quadrat bei niedrigen Spannungen betrug (siehe F i g. 8).
F i g. 7 zeigt Kurven der Änderungen der Ströme durch diese Widerstände als Funktion der zwischen ihren Elektroden 6 angelegten Spannung £ Der Strom / isi in μΑ und die Spannung E in V angegeben. Die Metallelektrode 6 mit dem niedrigsten Potential ist mit dem N-leitenden Substrat des Halbleiterwiderstandes verbunden. Wie aus Fig. 7 hervorgeht, weisen die mit Neon implantierten Halbleiterwiderstände, die mit A bezeichnet sind, eine größere Linearität als die nicht mit Neon implantierten (mit B bezeichneten) Halbleiterwiderstände auf.
Fig.8 zeigt Kurven des Schichtwiderstandes qs in kü/Quadrat in Abhängigkeit von der angelegten Spannung £ zwischen den Elektroden 7 für die mit Neon implantierten Halbleiterwiderstände (A) sowie für die nicht mit Neon implantierten Halbleiterwiderstände (B). qs ist vor dem Gradienten der Neigungen der Kurven A und B in F i g. 7 abgeleitet, um das Längenverhältnis der Halbleiterwiderstände zu korrigieren. Bei niedrigen Werten der Spannung Fist der Schichtwiderstandswert für beide Widerstandstypen A und B etwa 50 kß/Quadrat. Wie aber aus Fig.8 hervorgeht, nimmt der Schichtwiderstandswert der nicht mit Neon implantierten Halbleiterwiderstände (B) mit der Spannung erheblich schneller zu als der der mit Neon implantierten Halbleiterwiderstände (A). Die Linearität der mit Neon implantierten Halbleiterwiderstände A wird um einen Faktor von mindestens 3 im Vergleich zu den nicht mit Neon implantierten Halbleiterwiderständen B mit dem gleichen Anfangsschichtwiderstandswert verbessert.
Leckströme in den mit Neon implantierten Halbleiterwiderständen (A) hatten, wie sich herausstellte, um einen Faktor von etwa 7 χ auf etwa 70 nA/mm2 zugenommen; dieser Wert liegt noch weit unterhalb des Stroms beim Betrieb in einem Halbleiterwiderstand mit praktischen Abmessungen und ist für Anwendung in integrierten Schaltungen akzeptabel. Der Temperaturkoeffizient der Halbleiterwiderstände wurde gemessen und es stellte sich heraus, daß dieser etwa -4 χ 10-V°C betrug, dieser hohe negative Wert ist der hohen Konzentration an implantierten Neonionen und den zugehörigen Strahlungsschäden im Widerstandsgebiet zuzuschreiben.
Bei den mit Neon implantierten im Beispiel I hergestellten Halbleiterwiderständen war die implantierte Neondosis höher (2 - 1015 Ionen/cm2 im Vergleich zu 2-10« Ionen/cm2). Daher läßt sich bei diesen Halbleiterwiderständen nach Beispiel 1 ein noch höherer negativer Temperaturkoeffizient erwarten.
Hierzu 4 Blatt Zeichnungen

Claims (8)

Patentansprüche:
1. Verfahren zur Herstellung eines Halbleiterwiderstandes, bei dem in einem Halbleiterkörper ein Widerstandsgebiet vom ersten Leitungstyp angebracht wird, das an eine Oberfläche des Halbleiterkörpers grenzt und mit dem angrenzenden Teil des Halbleiterkörpers vom entgegengesetzten Leitungstyp einen PN-Übergang bildet, wobei Ionen eines neutralen Dotierungsstoffes in das Widerstandsgebiet implantiert werden, dadurch gekennzeichnet, daß Neonionen implantiert werden und daß die Implantation und eine ggf. anschließende Wärmebehandlung derart durchgeführt werden, daß in der Nähe des PN-Obergangcs eine solche Konzentration an implantierten Neonionen und zugehöriger Strahlungsschaden erhalten wird, daß die Spannungslinearität des Widerstandes um einen vorbestimmten Wert verbessert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Energie der Neonionen so groß ist, daß die Ionen eine Höchstkonzentration unmittelbar unterhalb des PN-Überganges aufweisen.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Energie der Neonionen etwa 100 KeV beträgt
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Neonionendosis wenigstens 2 χ 1013 und höchstens 2 χ 1015 Ionen pro cm2 beträgt
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Widerstandsgebiet durch Implantation von den ersten Leitungstyp bestimmenden Dotierungsionen gebildet wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet daß die Implantation der Neonionen vor der Implantation der Dotierungsionen durchgeführt wird.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet daß ein Widerstandsgebiet mit einem Schichtwiderstand von mindestens 30 kOhm/Quadrat gebildet wird.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet daß nach der Implantation der Neonionen der Halbleiterkörper auf eine Temperatur von höchstens 5000C erhitzt wird.
DE2160427A 1970-12-09 1971-12-06 Verfahren zur Herstellung eines Halbleiterwiderstandes mit implantierten Ionen eines neutralen Dotierungsstoffes Granted DE2160427B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB5847870 1970-12-09

Publications (3)

Publication Number Publication Date
DE2160427A1 DE2160427A1 (de) 1972-06-15
DE2160427B2 true DE2160427B2 (de) 1979-02-15
DE2160427C3 DE2160427C3 (de) 1979-10-18

Family

ID=10481719

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2160427A Granted DE2160427B2 (de) 1970-12-09 1971-12-06 Verfahren zur Herstellung eines Halbleiterwiderstandes mit implantierten Ionen eines neutralen Dotierungsstoffes

Country Status (10)

Country Link
US (1) US3796929A (de)
AT (1) AT330305B (de)
AU (1) AU464038B2 (de)
BE (1) BE776318A (de)
BR (1) BR7108078D0 (de)
CH (1) CH539340A (de)
DE (1) DE2160427B2 (de)
ES (1) ES397739A1 (de)
FR (1) FR2117977B1 (de)
NL (1) NL162246C (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE361232B (de) * 1972-11-09 1973-10-22 Ericsson Telefon Ab L M
US3947866A (en) * 1973-06-25 1976-03-30 Signetics Corporation Ion implanted resistor having controlled temperature coefficient and method
US3909304A (en) * 1974-05-03 1975-09-30 Western Electric Co Method of doping a semiconductor body
US3950187A (en) * 1974-11-15 1976-04-13 Simulation Physics, Inc. Method and apparatus involving pulsed electron beam processing of semiconductor devices
US4002501A (en) * 1975-06-16 1977-01-11 Rockwell International Corporation High speed, high yield CMOS/SOS process
US4053925A (en) * 1975-08-07 1977-10-11 Ibm Corporation Method and structure for controllng carrier lifetime in semiconductor devices
US4035823A (en) * 1975-10-06 1977-07-12 Honeywell Inc. Stress sensor apparatus
US4069068A (en) * 1976-07-02 1978-01-17 International Business Machines Corporation Semiconductor fabrication method for improved device yield by minimizing pipes between common conductivity type regions
US4092662A (en) * 1976-09-29 1978-05-30 Honeywell Inc. Sensistor apparatus
US4164668A (en) * 1977-05-12 1979-08-14 International Business Machines Corporation Method of correcting the voltage coefficient of resistors implanted or diffused in a semiconductor substrate
US4249962A (en) * 1979-09-11 1981-02-10 Western Electric Company, Inc. Method of removing contaminating impurities from device areas in a semiconductor wafer
US4432008A (en) * 1980-07-21 1984-02-14 The Board Of Trustees Of The Leland Stanford Junior University Gold-doped IC resistor region
US4391651A (en) * 1981-10-15 1983-07-05 The United States Of America As Represented By The Secretary Of The Navy Method of forming a hyperabrupt interface in a GaAs substrate
FR2534415A1 (fr) * 1982-10-07 1984-04-13 Cii Honeywell Bull Procede de fabrication de resistances electriques dans un materiau semi-conducteur polycristallin et dispositif a circuits integres resultant
WO1985000694A1 (en) * 1983-07-25 1985-02-14 American Telephone & Telegraph Company Shallow-junction semiconductor devices
US4603471A (en) * 1984-09-06 1986-08-05 Fairchild Semiconductor Corporation Method for making a CMOS circuit having a reduced tendency to latch by controlling the band-gap of source and drain regions
US4689667A (en) * 1985-06-11 1987-08-25 Fairchild Semiconductor Corporation Method of controlling dopant diffusion and dopant electrical activation by implanted inert gas atoms
FR2602093B1 (fr) * 1985-12-27 1988-10-14 Bull Sa Procede de fabrication d'une resistance electrique par dopage d'un materiau semiconducteur et circuit integre en resultant
JPS63254762A (ja) * 1987-04-13 1988-10-21 Nissan Motor Co Ltd Ｃｍｏｓ半導体装置
JPH01308063A (ja) * 1988-06-07 1989-12-12 Oki Electric Ind Co Ltd 半導体抵抗素子及びその形成方法
US5286660A (en) * 1992-12-24 1994-02-15 Motorola, Inc. Method for doping a semiconductor wafer having a diffusivity enhancement region
KR100438771B1 (ko) * 2001-06-30 2004-07-05 삼성전자주식회사 반도체 장치용 원부자재 품질 보증 및 공정 연계 시스템
KR100918528B1 (ko) * 2003-03-31 2009-09-21 도쿄엘렉트론가부시키가이샤 처리부재 상에 인접한 코팅을 결합시키는 방법
US8178430B2 (en) 2009-04-08 2012-05-15 International Business Machines Corporation N-type carrier enhancement in semiconductors

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3533857A (en) * 1967-11-29 1970-10-13 Hughes Aircraft Co Method of restoring crystals damaged by irradiation
GB1269359A (en) * 1968-08-22 1972-04-06 Atomic Energy Authority Uk Improvements in or relating to semiconductors and methods of doping semiconductors
GB1249317A (en) * 1968-11-19 1971-10-13 Mullard Ltd Semiconductor devices

Also Published As

Publication number Publication date
NL7116692A (de) 1972-06-13
BR7108078D0 (pt) 1973-05-29
ES397739A1 (es) 1974-05-16
FR2117977B1 (de) 1976-06-04
NL162246C (nl) 1980-04-15
DE2160427C3 (de) 1979-10-18
NL162246B (nl) 1979-11-15
ATA1048371A (de) 1975-09-15
US3796929A (en) 1974-03-12
AT330305B (de) 1976-06-25
AU464038B2 (en) 1975-08-14
DE2160427A1 (de) 1972-06-15
CH539340A (de) 1973-07-15
AU3637871A (en) 1973-06-07
BE776318A (fr) 1972-06-06
FR2117977A1 (de) 1972-07-28

Similar Documents

Publication Publication Date Title
DE2160427C3 (de)
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2512373A1 (de) Sperrschicht-oberflaechen-feldeffekt- transistor
DE2553838B2 (de) Verfahren zur herstellung von anreicherungs-feldeffektransistoren
DE1246890B (de) Diffusionsverfahren zum Herstellen eines Halbleiterbauelements
DE2429705B2 (de) Schottky-Diode und Verfahren zu ihrer Herstellung
DE2805442A1 (de) Verfahren zum herstellen eines schottky-sperrschicht-halbleiterbauelementes
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE69415500T2 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit vergrabenem Übergang
DE2243592A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3038571C2 (de) Zenerdiode
DE2425185A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE2453279C3 (de) Halbleiteranordnung
DE1808928A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
DE69719527T2 (de) VERFAHREN ZUM DOTIEREN EINES BEREICHES MIT BOR IN EINER SiC-SCHICHT
DE69531783T2 (de) Herstellungsverfahren für Leistungsanordnung mit Schutzring
DE2953394C2 (de)
DE3423776A1 (de) Verfahren zur herstellung einer halbleiteranordnung und nach diesem verfahren hergestellte halbleiteranordnung
DE1954445A1 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee