DE2953394C2 - - Google Patents

Description

Die Erfindung betrifft ein integriertes Halbleiterbauelement der im Oberbegriff des Anspruchs 1 angegebenen Art.

Ein derartiges Halbleiterbauelement mit in getrennten, voneinander isolierten Wannen angeordneten Komplementärtransistoren ist aus der US-PS 38 95 392 bekannt. Bei diesem bekannten Halbleiterbauelement bildet das Wannen-Halbleitermaterial für den in der Wanne enthaltenden Transistor die Kollektorzone, welche unmittelbar an die Basiszone angrenzt. Eine solche Transistorstruktur ist weniger geeignet für den Einsatz bei hoher Spannung. Ein weiterer Nachteil dieses bekannten Halbleiterbauelements betrifft seine Herstellung, die relativ schwierig und kostspielig ist, weil für die die Komplementärtransistoren enthaltenden Wannen Material unterschiedlichen Leitungstyps einzusetzen ist.

Aus der US-PS 34 12 295 ist es dagegen bekannt, für jeweils einen Transistor einer Komplementärtransistoranordnung aufnehmende, voneinander isolierte Wannen dasselbe Halbleitermaterial zu verwenden, wobei das Wannenmaterial im Falle des NPN-Transistors die Kollektorzone und im Falle des PNP-Transistors die Basiszone bildet. Auch dieses bekannte zusammengesetzte Halbleiterbauelement ist aufgrund der unmittelbar aneinandergrenzenden Basis- und Kollektorzonen für einen Einsatz bei hohen Spannungen weniger geeignet.

Aus der DE-OS 20 01 565 ist ein bipolarer Transistor für hohe Spannungen bekannt, wobei es zur Erzielung einer hohen Durchbruchsspannung vorgesehen ist, die Stärke der Verarmungsschicht, also die trägerfreie Zone durch Anlegen eines externen elektrischen Feldes soweit zu vergrößern, daß die Durchbruchsspannung unterhalb eines beabsichtigten Wertes zu liegen kommt. Auch bei dieser bekannten Transistorstruktur grenzen die Kollektor- und Basiszonen unmittelbar aneinander.

Die Aufgabe der vorliegenden Erfindung besteht darin, ein integriertes Halbleiterbauelement der eingangs genannten Art zu schaffen, das für einen Einsatz bei hohen Spannungen geeignet und kostengünstig herstellbar ist.

Gelöst wird diese Aufgabe durch die kennzeichnenden Merkmale des Anspruchs 1. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Die angestrebte hohe Spannungsfestigkeit für das in Rede stehende integrierte Halbleiterbauelement wird erfindungsgemäß dadurch erreicht, daß zwischen der Basis- und Kollektorzone jedes Transistors eine Zone hohen spezifischen Widerstands angeordnet ist. Das erfindungsgemäße Halbleiterbauelement ist deshalb kostengünstig zu fertigen, weil sämtliche Wannen aus demselben Halbleitermaterial bestehen, weshalb diese im Gegensatz zu Wannen, die aus unterschiedlichem Material bestehen, in einem einzigen Herstellungsschritt erzeugt werden können.

Nachfolgend soll die Erfindung anhand der Zeichnung näher erläutert werden; in dieser zeigt

Fig. 1 eine Draufsicht auf einen Bereich des erfindungsgemäßen integrierten Halbleiterbauelements,

Fig. 2 einen Schnitt durch das Halbleiterbauelement von Fig. 10 und

Fig. 3 und 4 Schnitte durch Komplementärtransistoren des erfindungsgemäßen Halbleiterbauelements mit typischen Äquipotentiallinien.

Fig. 1 und 2 zeigen in Draufsicht und im Schnitt einen Teilbereich 10 einer integrierten Halbleiterschaltung, welche dielektrisch-isolierte Wannen 12 und 14 aufweist. Wo möglich wurden in Fig. 1 und 2 zur Bezeichnung der gleichen Merkmale die gleichen Bezugsziffern verwendet. Wie für den Fachmann offensichtlich, wurde hierbei die Darstellung nicht maßstäblich vorgenommen; so sind insbesondere die vertikalen Abmessungen im Vergleich zu den horizontalen vergrößert dargestellt. In einer Ausführungsform bestehen die Wannen 12 und 14 aus hochresistiven einkristallinem Silicium mit spezifischen Widerstandswerten von etwa 75 bis 300 Ohm · cm. Dieses mit π gekennzeichnete Material weist eine geringe P-Leitfähigkeit auf. Die Wannen 12 und 14 sind auf einer Matrize oder Unterlage 11 aus polykristallinem Silicium gelagert und durch beispielsweise aus Siliciumdioxid bestehende Schichten 13 und 15 elektrisch isoliert.

Ein sich etwa im Bereich von 75 bis 300 Ohm · cm erstreckender spezifischer Widerstand ist vorzugsweise für solche Bauelemente zweckmäßig, welche für Durchbruchspannungen von etwa 500 Volt eingesetzt werden.

Ein Verfahren zur Herstellung solcher dielektrisch-isolierter Strukturen geht von einem Wafer aus, welcher aus einkristallinem Silicium als hochresistivem Material besteht und, wie bereits erwähnt, die Wannen 12 und 14 aufnehmen soll. In einer beispielhaften Ausführung weist dieses Ausgangsmaterial eine gleichförmige Störstellenverteilung von etwa 5×10¹³ Atome pro Kubikzentimeter auf, was einem nominellen spezifischen Widerstand von 200 Ohm · cm entspricht. Der Wafer wird einseitig maskiert, um die Bereiche festzulegen, welche schließlich die bodenseitigen Flächen der isolierten Wannen 12 und 14 bilden. Die maskierte Oberfläche wird anschließend einem anisotropen Ätzmittel zur Ausbildung von Mesa-Strukturen ausgesetzt, welche von den V-förmigen Vertiefungen umgeben sind. Dieser anisotrope Prozeß kann unter Verwendung eines kristallinen Materials durchgeführt werden, welches Flächen in der 100-Orientierung aufweist, wobei als Ätzmittel Hydroxidlösung eingesetzt werden. Für die Herstellung der V-förmigen Vertiefungen werden die Unterschiede in der Angreifbarkeit der 100- und der 111-orientierten Kristallflächen ausgenutzt, um Wandungen hervorzurufen, welche gegenüber der Ebene der Oberfläche einen Winkel von etwa 57,5 Grad aufweisen, wie dies beispielsweise aus der US-PS 37 65 969 bekannt ist.

Nach Herstellung dieser Vertiefungen wird ein Siliciumdioxidfilm auf der geätzten Oberfläche des Wafers aufgebracht, der nun eine Folge von Mesa-Strukturen aufweist, welche durch das Netzwerk der Vertiefungen festgelegt sind. Diese Oxidschicht hat eine Dicke von etwa 1,5 bis etwa 5 Mikron und beträgt in einer beispielhaften Ausführung etwa 3,5 Mikron. Im nächsten Schritt wird polykristallines Silicium auf die oxidüberzogene Oberfläche aufgedampft, um die Vertiefungen aufzufüllen und um eine geeignete Trägermatrize 11 bereitzustellen. In einer beispielhaften Ausführung weist die polykristalline Schicht 11 eine N- Leitung mit einem spezifischen Widerstand in der Größenordnung von 100 Ohm · cm auf. Nachdem die polykristalline Oberfläche eben und parallel zur einkristallinen Oberfläche ausgebildet ist, wird das einkristalline Material auf der entgegengesetzten Seite des Wafers entweder chemisch oder mechanisch oder mit einer Kombination von beiden, bis zu einer Tiefe abgetragen, die ausreichend ist, um über den Boden oder Scheitelpunkt der Vertiefungen hinaus zu reichen. Der sich bis dahin ergebende Aufbau ist in Fig. 2 in allgemeiner Form dargestellt, bevor mit der Herstellung der Transistoren in den Wannen durch das Einbringen der Zonen verschiedener Leitfähigkeit begonnen wird.

Wie auf der rechten Seite in Fig. 1 und 2 gezeigt, aber unter spezieller Bezugnahme auf Fig. 2, wird ein PNP-Transistor ausgebildet, welcher eine N-dotierte Basiszone innerhalb der einen Teil des Kollektors umfassenden π-Zone 12 aufweist. Zone 19 stellt einen P- dotierten Emitter innerhalb der Basiszone 16 dar, wobei die N⁺-dotierte Zone 18 eine hohe Leitfähigkeit für die Kontaktgabe mit der Basiszone 16 aufweist. In ähnlicher Weise stellt die eine hohe Leitfähigkeit aufweisende, P-dotierte Zone 17 den Teilbereich des Kollektors mit hoher Leitfähigkeit dar. Metallische Kontaktflächen 28, 29 und 30 bilden schließlich die Basis-, Emitter- und Kollektoranschlüsse des PNP-Transistors.

In dem innerhalb der Wanne 14 auf der linken Seite dargestellten NPN-Transistor stellt Zone 20 in entsprechender Weise die P-dotierte Basis dar, welche eine Kontaktzone 22 hoher Leitfähigkeit einschließt. Zonen 23 und 21 sind entsprechend die N-dotierte Emitter- bzw. Kollektorzone. In diesem Transistor bildet die π-Zone der Wanne 14 eine schwach dotierte Verlängerung der Basis. Die metallischen Kontaktflächen 25, 26 und 27 stellen schließlich die Anschlüsse für Basis, Emitter und Kollektor dar.

Unter Bezugnahme auf den in Fig. 1 rechts in Draufsicht dargestellten PNP-Transistor kennzeichnen die gestrichelte Umrißlinie 16 die Ausdehnung der Basiszone, die gestrichelte Umrißlinie 19 diejenige der Emitterzone und die gestrichelte Umrißlinie 17 die einen geringen Widerstand aufweisende Kollektorzone. Mit der gestrichelten Umrißlinie 18 wird die einen geringen Widerstand aufweisende Kontaktzone zur Basiszone 16 beschrieben. Basis-, Emitter- und Kollektoranschlüsse sind durch die ausgezogenen Umrißlinien 28, 29 und 30 festgelegt.

Für den links dargestellten NPN-Transistor kennzeichnen in entsprechender Weise die Umrißlinie 20 die Basiszone, Umrißlinie 23 die Emitterzone und Umrißlinie 21 die Kollektorzone. Umrißlinie 22 stellt die P⁺-dotierte Kontaktzone der Basis dar und die ausgezogenen Linien 25, 26 und 27 die Basis-, Emitter- und Kollektoranschlüsse.

Der einen geringen Widerstand aufweisende Kontakt zur polykristallinen Schicht 11 wird durch die mit hoher Leitfähigkeit ausgestattete N-dotierte Zone 31 über eine angebrachte metallische Elektrode 32 vorgenommen.

Weitere signifikante Einzelheiten dieser beispielhaften Ausbildung beziehen sich auf die topographische Gestaltung der oberflächennahen Zonen bestimmter Leitfähigkeit innerhalb der einzelnen gegeneinander isolierten Halbleiterwannen. Der seitliche Abstand zwischen der Begrenzung einer Wanne und der Berandung irgendeiner innerhalb der Wanne befindlichen, eindiffundierten Zone beträgt wenigstens etwa 45 µm. Die Metallelektroden überdecken das die verschiedenen Leitfähigkeitszonen umgebende Oxid, mit welchem sie in Kontakt stehen, und überragen den überdeckten PN-Übergang um einen Betrag von etwa 20 µm, wodurch ein "Feldplatten"-Effekt hervorgerufen wird, welcher die Durchbruchspannung des Übergangs erhöht. Der Abstand zwischen den abgeflachten Begrenzungsbereichen von Emitter- und Basiszone beträgt wenigstens 10 µm und zwischen Emitter- und Kollektorelektroden etwa 40 µm. Die oberseitige Fläche des Bauelements ist mit einem passivierten Film aus Siliciumdioxid mit einer typischen Dicke von 2 bis 6 µm abgedeckt. Dieser Film verhindert das Induzieren eines Spannungsdurchbruchs im darunterliegenden Silicium, wie er durch darüberliegende Verbindungen verursacht werden könnte. In einer beispielhaften Ausführung weisen die Wannen 12 und 14 eine Dicke im Bereich von etwa 30 bis etwa 50 µm auf. Die Tiefe der Wannen kann jedoch geringer oder größer als diese Werte sein, angefangen von minimal 10 µm bis zu einem Maximalwert, welcher wirtschaftlich nicht unerwünscht ist.

In einem beispielhaften Verfahren zur Herstellung dieser Bauelemente wird zunächst die P-dotierte Basiszone 20 des NPN-Transistors durch Ionenimplantation von Bor mit einer Dosierung von 1,6×10¹⁵ Atome pro cm² bei 30 keV ausgebildet. Die P-dotierte Basiszone hat eine Tiefe von etwa 2 bis 6 µm, wobei ein Abgleich durch Wärmebehandlung in der Weise vorgenommen wird, daß die endgültige Basisstärke wenigstens 1 µm beträgt.

Die N-dotierte Basiszone 16 des PNP-Transistors wird gleichermaßen mit einer Tiefe von etwa 2 bis 6 µm durch Ionenimplantation von Phosphor mit einer Dosierung von 1×10¹⁵ Atome pro cm² bei 30 keV hervorgerufen. Der Schichtwiderstand dieser N-dotierten Basiszone beträgt etwa 30 Ohm pro Flächeneinheit. Anschließend werden die P- dotierten Zonen 17 und 19 des PNP-Transistors und die P-dotierte Zone des NPN-Transistors durch eine maskierte Vorabscheidung von Bor unter Verwendung von Bornitrid oder Boroxid als Quellen ausgebildet. Diese Zonen weisen eine geringe Tiefe von typischerweise etwa 1 bis 4 µm auf, wobei der Schichtwiderstand etwa 13 Ohm pro Flächeneinheit beträgt. Schließlich werden die N-dotierte Emitter- und Kollektorzonen 23 und 21 des NPN-Transistors, die N- dotierte Zone 18 des PNP-Transistors und die N-dotierte Kontaktzone 31 für die polykristalline Schicht 11 ausgebildet, wobei durch Verwendung einer Vorabscheidung mit Phosphoroxichlorid und einer einwirkenden Wärmebehandlung wiederum eine Tiefe von etwa 1 bis 4 µm hervorgerufen wird, um einen Schichtwiderstand von etwa 4 Ohm pro Flächeneinheit vorzusehen. Aus den vorausgehenden Ausführungen läßt sich erkennen, daß die Zonen mit unterschiedlichem Leitungstyp innerhalb dieser Transistoren an die Oberfläche angrenzenden Zonen darstellen, deren von der Oberfläche des Bauteils gerechnete Tiefe bei weniger oder etwa 6 µm liegt.

Die Arbeitsweise der beiden Komplementärtransistoren soll in Verbindung mit Fig. 3 und 4 beschrieben werden, in welchen der PNP- und der NPN-Transistor getrennt dargestellt sind. Wo angebracht, werden die in Fig. 1 und 2 verwendeten Bezugsziffern für die gleichen Elemente auch in Fig. 3 und 4 benutzt. Die den Kontakt mit dem Substrat herstellende Elektrode 32 und die eine bestimmte Leitfähigkeit aufweisende Zone 31 sind sowohl in Fig. 3 als auch in Fig. 4 gezeigt, um damit anzudeuten, daß das am Substrat anliegende Potential im Betrieb gesteuert wird.

Die unterbrochenen Linien 49 bis 55 in Fig. 3 und die unterbrochenen Linien 61 bis 66 in Fig. 4 stellen Äquipotentiallinien dar, wie sie sich während des Betriebs der beiden Transistoren unter üblichen Vorspannungsbedindungen von Standardtransistoren und bei Anlegen einer relativ hohen positiven Vorspannung an das Substrat einstellen. Von Interesse ist derjenige Ladungsträgerstrom, welcher die π-Zone 12 oder 14 durchfließt. Der Ladungsträgerstrom zeigt die Tendenz, Strömungslinien zu folgen, welche generell senkrecht zu den Äquipotentiallinien verlaufen. Zur richtigen Einschätzung sei vermerkt, daß die in Fig. 3 und 4 gezeigten Äquipotentiallinien im Bereich von Ebenen oder Hüllflächen repräsentativ sind und daß diese Linien im Idealfall äquidistant sind, obwohl dies durch die Maßstabsverzerrung nicht so dargestellt ist.

In dem in Fig. 3 gezeigten PNP-Transistor wandern die von der Emitterzone 19 in die Basiszone 16 injizierten Ladungsträger - in diesem Fall Defektelektronen - durch die schwach dotierte π-Zone des Kollektors zu dem eine höhere Leitfähigkeit aufweisenden Bereich P der Zone 17. Der sich unter diesen Bedingungen ausbildende Stromfluß ist weitgehend quergerichtet, da das am Substrat anliegende Potential eine positive Ladung im Substrat 11 induziert, welches zur Abstoßung der aus Defektelektronen bestehenden Ladungsträger neigt. Auf solche Weise injizierte Defektelektronen, welche die oberen Begrenzungsabschnitte der "zehen"-förmigen Teile der Linien 51 und 52 senkrecht kreuzen, werden generell durch die im Substrat induzierte Ladung abgestoßen, wodurch sie quer durch die π-Zone 12 und aufwärts zur P- Zone 17 verlaufen.

Die im NPN-Transistor der Fig. 4 von der Emitterzone 23 injizierten Elektronen werden andererseits von der im Substrat bestehenden positiven Ladung angezogen, wobei der größere Teil des Ladungsstroms durch einen Stromfluß gebildet wird, welcher abwärts auf die Grundfläche der Wanne entlang der Oxidschicht in die Nähe der Oberfläche und quer zur N-dotierten Kollektorzone 21 verläuft.

Wird das am Substrat anliegende Potential auf einen hohen negativen Wert geändert, so wird der Verlauf der Äquipotentiallinien zwischen den beiden Transistoren im wesentlichen vertauscht, so daß sich der Stromfluß im NPN-Transistor im Verhältnis stärker in Querrichtung und im PNP-Transistor weniger stark in Querrichtung, aber stärker in senkrechter Richtung ausbildet. Da jedoch die induzierte Ladung im Substrat 11 nun negativ ist, werden die injizierten Defektelektronen im PNP-Transistor zur Grundfläche der Wanne angezogen, um zur Kollektorzone 17 entlang der Oxidschicht zu fließen. Dementsprechend tendiert der Stromfluß mehr in Längs- und weniger in Querrichtung. Im NPN-Transistor werden die injizierten Elektronen durch die induzierte Ladung abgestoßen, womit die bereits durch die Äquipotentiallinien bestehende Tendenz zu einem Stromfluß in Querrichtung weiter verstärkt wird, während der Stromfluß in Längsrichtung entsprechend vermindert wird.

In einer alternativen Ausführung gemäß der Erfindung kann das Material der Wanne aus hochresistivem N-Silizium bestehen, hier als V-Material bezeichnet.

In dieser alternativen Anordnung ruft das Anlegen eines hohen negativen Potentials am Substrat in gleicher Weise eine Änderung der Aufteilung des Stromflusses in Quer- und Längsrichtung im Komplementärtransistorpaar hervor. Auf diese Weise kann die paarweise Anordnung der Komplementärtransistoren für die Arbeitsweise so ausgelegt werden, daß die speziell gewünschten Betriebseigenschaften optimiert werden können.

Claims (5)

1. Integriertes Halbleiterbauelement (10) mit

• - einem Substrat (11) aus polykristallinem Halbleitermaterial,
• - einer Mehrzahl Wannen (12, 14), die angrenzend an eine Oberfläche des Substrats (11) in dieses eingelassen sind, wobei das Wannenmaterial aus monokristallinem p- oder n-leitendem Halbleitermaterial besteht, und die durch elektrische Isolierschichten (13, 15) voneinander und gegen das Substrat isoliert sind, welche die Wannen (12, 14) seitlich und am Boden umgeben, und
• - in den Wannen (12, 14) enthaltenen PNP- und NPN-Transistoren, wobei jede Wanne (12, 14) entweder einen PNP- oder einen NPN-Transistor aufnimmt, wobei die Basis-, Kollektor- und Emitterzonen dieser Transistoren an der Oberfläche der Wannen angeordnet sind, und wobei die Emitterzone in die Basiszone eingebettet ist,

dadurch gekennzeichnet, daß

• - die Kollektorzonen (17, 21) zur Basiszone (16, 20) seitlich dadurch abgesetzt ist, daß zwischen der Basiszone (16, 20) und der Kollektorzone (17, 21) jedes Transistors Wannenmaterial angeordnet ist, und
• - das Halbleitermaterial sämtlicher Wannen (12, 14) aus dem gleichen Material gleicher Dotierung (V, π) besteht und einen spezifischen Widerstand im Bereich von etwa 75 Ohm · cm bis 300 Ohm · cm aufweist.

2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Wannen (12, 14) eine von der Substratoberfläche aus gerechnete Tiefe von etwa 30 bis 50 µm aufweist und die Isolierschichten (13, 15) aus Siliciumdioxid bestehen und eine Dicke von etwa 1,5 bis etwa 5 µm aufweisen.

3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Substrat (11) Kontaktierungseinrichtungen (31, 32) zum Anlegen eines Potentials umfaßt.

4. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, daß das polykristalline Siliciumsubstrat (11) einen spezifischen Widerstand in einer Größenordnung von 100 Ohm · cm aufweist.