DE2451861A1 - Integrierte halbleiterschaltungsbauelemente - Google Patents

Integrierte halbleiterschaltungsbauelemente

Info

Publication number
DE2451861A1
DE2451861A1 DE19742451861 DE2451861A DE2451861A1 DE 2451861 A1 DE2451861 A1 DE 2451861A1 DE 19742451861 DE19742451861 DE 19742451861 DE 2451861 A DE2451861 A DE 2451861A DE 2451861 A1 DE2451861 A1 DE 2451861A1
Authority
DE
Germany
Prior art keywords
single crystal
silicon single
islands
substrate
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19742451861
Other languages
English (en)
Inventor
Masaaki Kusano
Ichiro Ohhinata
Shinzi Okuhara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP12276073A external-priority patent/JPS5615574B2/ja
Priority claimed from JP12275973A external-priority patent/JPS5615141B2/ja
Priority claimed from JP2626974A external-priority patent/JPS50120781A/ja
Priority claimed from JP8377674U external-priority patent/JPS5113255U/ja
Priority claimed from JP1974088378U external-priority patent/JPS5117461U/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2451861A1 publication Critical patent/DE2451861A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73257Bump and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • Integrierte Halbleiterschaltungsbauelemente Die Erfindung bezieht sich auf integrierte Halbleiterschaltungsbauelemente unter Verwendung dielektrischer Isolation in der Oberfläche der Halbleiterunterlage.
  • Die dielektrische Isolation ist eine ausgezeichnete Art der Trennung der einzelnen Elemente einer integrierten Halbleiterschaltung, da sie, im Gegensatz zur PN-Übergangs isolation, niemals das AuStreten parasitärer aktiver Elemente zwischen den einzelnen Schaltungsbauelementen in der Unterlage verursacht.
  • Mittels der dielektrischen Isolation werden die Schaltungsbauelemente in der Unterlage durch eine dielektrische Schicht, z. B. SiO2 vollständig voneinander getrennt, so daß kein Kunstgriff, wie er bei der PN-Übergangsisolation angewandt wird, erforderlich ist, um die Unterlage auf dem Minimalpotential anzuschließen, d. h. die Unterlage ist elektrisch erdfrei oder ungeerdet.
  • Da jedoch der dielektrische Teil selbst eine elektrostatische Kapazität aufweist, treten kapazitive Kopplungen zwischen den Schaltungsbauelementen in der Unterlage auf, obwohl die Schaltungsbauelemente voneinander durch die dielektrische Schicht völlig getrennt sind. Durch die kapazitiven Kopplungen werden Nebensprecherscheinungen zwischen den Schaltungsbauelementen hervorgerufen, falls ein Signal im Hochfrequenzbereich über einigen MHz verwendet wird. Die Nebensprecherscheinungen sind die erheblichsten Störungen, die bei integrierten Halbleiterschaltungsbauelementen zu überwinden sind, die in Sprechpfadschaltern von Fernmeldegeräten zur Verarbeitung eines Breitband-Hochfrequenzbereichs verwendet werden.
  • In der deutschen Patentanmeldung P 24 55 981.9-51 ist bereits ein Halbleitersprechpfadschalter mit in einer polykristallinen Unterlage durch dielektrische Isolation elektrisch voneinander isolierten Sprechpfadelementen vorgeschlagen worden, bei dem an der polykristallinen Unterlage ein den Sprechpfadelementen gemeinsamer Kontakt angebracht und zur Vermeidung der gegenseitigen elektrischen Kopplung der Sprechpfadelemente durch die elektrostatische Kapazität des dielektrischen Isolatlonsteils geerdet ist. Bei diesem Schalter ist wahlweise vorgesehen, daß in der Unterlage Hochkonzentrationsverunreinigungszonen gebildet und an diesen Zonen Kontakte angebracht und geerdet sind.
  • Der Erfindung liegt die Aufgabe zugrunde, eine integrierte Halbleiterschaltung, die nach der Technik der dielektrischen Isolation gefertigt wird, zu entwickeln, bei der keine kapazitive Kopplung zwischen den Schaltungsbauelementen bei Signalen im Breitband-Hochfrequenzbereich auftritt.
  • Gegenstand der Erfindung, womit diese Aufgabe gelöst wird, sind integrierte Halbleiterschaltungsbauelemente, die in Siliziumeinkristallinseln gebildet sind, die in einer Halbleiterunterlage untereinander durch dielektrische Isolation isoliert sind, mit dem Kennzeichen, daß wenigstens ein Teil der Unterlage einen niedrigen elektrischen Widerstaud aufweist und an diesem Teil ein Erdungskontakt angebracht ist.
  • Vorzugsweise weist der Teil der Unterlage einen dem der Siliziumeinkristallinseln entgegengesetzten Leitungstyp auf.
  • Die erfindungsgemäßen Bauelemente können auch so aufgebaut sein, daß die Unterlage im ganzen einen dem der Siliziumeinkristallinseln entgegengesetzten leitungstyp und einen niedrigen elektrischen Widerstand aufweist und an der Unterlage der Erdungskontakt angebracht ist.
  • Nach einer weiteren Ausführungsart der Erfindung weist die Unterlage einen dem der Siliziumeinkristallinseln entgegengesetzten Leitungstyp auf, wenigstens ein -Teil des Bereichs der Unterlage, der jede der Siliziumeinkristallinseln umgibt, weist einen niedrigen elektrischen Widerstand auf, und an diesem Teil ist der Erdungskontakt angebracht.
  • Die Erfindung gibt also integrierte Ha lb leiterschaltungsbauelemente an, bei denen Siliziumeinkristallinseln in der Oberfläche einer Unterlage durch dielektrische Isolation gebildet sind, die Unterlage einen niedrigen elektrischen Widerstand und einen dem der Siliziumeinkristallinseln entgegengesetzten Leitungstyp aufweist, an einer der Hauptoberflächen der Unterlage ein Kontakt angebracht und dieser Kontakt geerdet ist, um die kapazitive Kopplung zwischen den integrierten Halbleiterschaltungsbauelementen zu reduzieren.
  • Die Erfindung wird anhand der in der Zeichnung veranschaulichten Ausführungsbeispiele näher erläutert; darin zeigen: Fig. 1 im Querschnitt integrierte Halb leiterschaltungsbauelemente bekannter Art, die untereinander durch dielektrische Isolation in einer polykristallinen Siliziumunter lage getrennt sind; Fig. 2 im Querschnitt integrierte Halbleiterschaltungsbauelemente als erstes Ausführungsbeispiel der Erfindung; Fig. 5 ein Aquivalentschaltbild zur Darstellung des Zustands der kapazitiven Kopplung zwischen den in Fig. 2 dargestellten dielektrisch isolierten Schaltungsbauelementen; Fig. 4 und 5 im Querschnitt modifizierte Ausführungsarten der in Fig. 2 dargestellten integrierten Halbleiterschaltungsbauelemente; Fig. 6 im Querschnitt integrierte Ha lb leiterschaltungsbauelemente als zweites Ausführungsbeispiel der Erfindung; Fig. 7 eine Aufsicht der Bauelemente in Fig. 6; Fig. 8 ein A'quivalentschaltbild zur Darstellung des Zustandes der kapazitiven Kopplung zwischen den in Fig. 6 dargestellten dielektrisch isolierten Bauelementen; Fig. 9 die Teile (a), (b) und (c) anderer Gestaltungen der erfindungsgemäß verwendeten polykristallinen Bereiche mit einem niedrigen elektrischen Widerstand; Fig.10 und 12 im Querschnitt integrierte Halbleiterschaltungsbauelemente als viertes Ausführungsbeispiel der Erfindung; Fig.15 bis 15 im Querschnitt die Reihenfolge der Verfahrensschritte zur Bildung einer in Fig. 10, 11 oder 12 gezeigten Unterlage; und Fig.16 und 17 im Querschnitt integrierte Schaltungsanordnungen, die durch Stirnseiteabwärtsverbindung solcher in Fig. 4 oder 5 dargestellter integrierter Halbleiterschaltungsbauelemente hergestellt sind.
  • Vor der Erläuterung der konkreten Ausführungsbeispiele der Erfindung werden nun bekannte integrierte Halbleiterschaltungsbauelemente, die durch dielektrische Isolation in einer polykristallinen Siliziumunterlage hergestellt sind, anhand der Fig. 1 beschrieben.
  • In Fig. 1, die im Querschnitt integrierte Halbleiterschaltungsbauelemente nach Herstellung durch dielektrische Isolation in einer polykristallinen Siliziumunterlage nach bekannten Verfahren zeigt, erkennt man eine polykristalline Siliziumunterlage 1, Siliziumeinkristallbereiche 2 (im folgenden als Siliziumeinkristallinseln bezeichnet), eine dielek trische Schicht 3 (üblicherweise aus SiO2) zur dielektrischen Isolation der Siliziumeinkristallinseln, die als Schaltungsbauelemente dienen, und einen SiO2-Oberflächenfilm 4. Wie in Fig. 1 zu erkennen ist, sind P-Diffusionszonen und eine N+-Diffusionszone in jeder N-Typ-Siliziumeinkristallinsel gebildet, um je einen Thyristor mit seinem Anodenkontakt 5, seinem Kathodenkontakt 6 und seinem Torkontakt 7 zu schaffen. Hierbei existiert, da die Siliziumeinkristallinseln strukturell voneinander mittels der jeweiligen dielektrischen Schicht 3 getrennt sind, keine solche kapazitive Kopplung infolge von parasitären aktiven Elementen, wie man sie bei Anwendung der PN-Übergangsisolation antrifft. Die Abwesenheit solcher parasitärer aktiver Elemente ergibt bei den integrierten Schaltungstechniken zahlreiche Vorteile. Da jedoch die polykristalline Siliziumunterlage elektrisch erdlos oder ungeerdet ist, gibt es elektrostatische kapazitive Kopplungen aufgrund der dielektrischen Schicht zwischen den Siliziumeinkristallinseln, die als Schaltungsbauelemente dienen. Dementsprechend treten, falls Signale in einem Hochfrequenzbereich oberhalb einiger MHz zu verarbeiten sind, die schon erwähnten Nebensprecherscheinungen der Signale zwischen den Schaltungsbauelementen auf, obwohl das Ausmaß des Nebensprechens hier geringer als im Fall der PN-Übergangsisolati,on ist.
  • Fig. 2 zeigt im Querschnitt integrierte Halbleiterschaltungsbauelemente als erstes Ausführungsbeispiel der Erfindung. Man erkennt in Fig. 2 eine polykristalline Siliziumunterlage 11 des P-Leitungstyps, die erfindungsgemäß mit hochkonzentrierten Verunreinigungen zur Entwicklung eines niedrigen elektrischen Widerstandes stark dotiert ist, Siliziumeinkristallinseln 12, eine dielektrische Schicht 15 (gewöhnlich aus sio2) zur dielektrischen Isolation der Siliziumeinkristallinseln voneinander und eine SiO2-Oberflächenschicht 14.
  • Bei diesem Ausführungsbeispiel sind P-Diffusionszonen und eine N+ -Diffusionszone in jeder N-Typ-Einkristallinsel 12 gebildet, so daß sich jeweils ein Thyristor mit seinem Anodenkontakt 15, seinem Kathodenkontakt 16 und seinem Torkontakt 17 ergibt. Außerdem ist erfindungsgemäß ein Kontakt 18 oben an der polykristallinen Siliziumunterlage 11 angebracht, zu welchem Zweck die SiO2-OberflSchenschicht hier durchbrochen ist.
  • Fig. 3 zeigt als Aquivalentschaltbild den Zustand der zwischen den Siliziumeinkristallinseln aufgrund der dielektrischen Isolation mittels der dielektrischen Schicht 13 gemäß Fig. 2 entstehenden kapazitiven Kopplung, wobei die in den Inseln 12 gebildeten Schaltungsbauelemente in Form der schwarzen Vierecke 19 und 19' dargestellt und die elektrostatische Kapazität des dielektrischen Teils und der geerdete Kontakt bei 20 bzw. 18 angedeutet sind. Es ist hier offenbar, daß sich die oben erwähnte kapazitive Kopplung durch den geerdeten Kontakt 18 beseitigen läßt. Es sei darauf hingewiesen, daß man bei der bekannten integrierten Schaltung, bei der die polykristalline Siliziumunterlage einen ziemlich hohen elektrischen Widerstand aufweist, die Wirkung der Erdung der Kontaktselektrode zur Beseitigung der kapazitiven Kopplung nicht voll erzielen könnte. Dagegen ist die polykristalline Siliziumunterlage erfindungsgemäß mit Verunreinigungen des P-Typs oder N-Typs -(in diesem Ausführungsbeispiel des P-Typs) hoher Konzentration dotiert, um den elektrischen Widerstand so zu senken, daß die Wirkung der Erdung zur Beseitigung der kapazitiven Kopplung zwischen den Siliziumeinkristallinseln in ausreichendem Maß erreicht wird.
  • Fig. 4 zeigt ein Beispiel, in dem ein solcher, dem in Fig. 2 entsprechender Kontakt 18' zur Erdung so angebracht ist, daß er die gesamte Hinterseite der polykristallinen P+ -Siliziumunterlage 11 bedeckt.
  • Fig. 5 zeigt ein weiteres Beispiel, nach dem die Rückseite der polykristallinen P+ -Siliziumunterlage 11 mit einer SiO2-Schicht 14' überzogen und ein Kontakt 18" zur Erdung an bzw. in einem Teil davon vorgesehen ist.
  • Da die polykristalline P+ -Siliziumunterlage 11 sehr stark mit Verunreinigungen dotiert ist, läßt sie sich gut in Ohm'schem Kontakt mit dem Erdungs; kontakt 18 halten.
  • Fig. 6 zeigt im Querschnitt integrierte Halbleiterschaltungsbauelemente als zweites Ausführungsbeispiel der Erfindung, und man erkennt hier eine polykristalline Siliziumunterlage 21, die Siliziumeinkristallinseln 22, je eine dielektrische Schicht 25 zur Isolation der Einkristallinseln 22 und eine SiO2-Oberflächenschicht 24. Das Schaltungsbauelement in jeder Siliziumeinkristallinsel 22 ist wie in Fig. 1 ein Thyristor mit seinem Anodenkontakt 25, seinem Kathodenkontakt 26 und seinem Torkontakt 27.
  • Die Bereiche 28 in den die Siliziumeinkristallinseln 22 umgebenden Teilen der polykristallinen Siliziumunterlage 21 sind stark mit P-Verunreinigungen dotiert, und die Kontakte 29 sind zur Erdung der Bereiche 28 vorgesehen.
  • Fig. 7 ist eine Aufsicht der integrierten Halbleiterschaltungsbauelemente nach Fig.6 und zeigt den Aufbau, bei dem die Siliziumeinkristallinseln 22 völlig von den P+-Bereichen 28 umgeben sind, die durch Eindiffusion von Hochkonzentrationsverunreinigungen des P-Typs in die polykristalline Siliziumunterlage 21 ausgebildet wurden. In Fig. 7 sind die Kontakte und die SiO2-Oberflächenschicht zur besseren Übersicht nicht dargestellt.
  • Fig. 8 ist ein Aquivalentschaltbild und zeigt in Form schwarzer Vierecke die in Fig. 6 dargestellten integrierten Halbleiterschaltungsbauelemente, die gegenseitig durch dielektrische Isolation in der polykristallinen Siliziumunterlage isoliert sind, wobei die einzelnen Schaltungsbauelemente in den Siliziumeinkristallinseln mit 50, 302 und 30", die elektrostatischen Kapazitäten der dielektrischen Schichten mit 51 und die zur Beseitigung der kapazitiven Kopplung zwischen den Schaltungsbauelementen geerdeten Kontakte mit 29 bezeichnet sind. Dementsprechend läßt sich bei dem zweiten, in Fig>6 und 7 dargestellten Ausführungsbeispiel der Erfindung der zur Beseitigung der kapazitiven Kopplung zwischen den Schaltungsbaue lementen ausreichende Erdung effekt durch Vorsehen der P+ -Bereiche 28 mit einem aufgrund der Eindiffusion der Hochkonzentrationsverunreinigungen niedrigen elektrischen Widerstand um die Siliziumeinkristallinseln 22 herum erreichen.
  • Fig. 9 zeigt andere BeSiplele (a), (b) und (c) des Aufbaues bzw, der Gestalt der Pf Bereiche, die den polykristallinen P# -Siliziumbereichen 28 in Fig. 7 entsprechen und einen niedrigen elektrischen Widerstand aufweisen. Man erkennt in Fig. 9 polykristalline P -Siliziumbereiche 41 w 42 und 45 mit einem niedrigen elektrischen Widerstand, die mit Seiten- oder Ecken-Unterbrechungen um die Siliziumeinkristallinseln herum vorgesehen sind und zu dem praktisch gleichen Ergebnis führen.
  • Fig. 10 zeigt im Querschnitt integrierte Halbleiterschaltungsbauelemente als drittes Ausführungsbeispiel der Erfindung, wo man eine Halbleiterunterlage 51 erkennt, die aus mit Hochkonzentrationsverunreinigungen dotierten polykristallinen -Siliziumbereichen 53 mit einem niedrigen elektrischen Widerstand und P -Siliziumeinkristallbereichen 54 mit dem gleichen Leitungstyp wie dem der Bereiche 53 und mit niedrigem elektrischen Widerstand besteht; außerdem zeigt die Fig. 10 Siliziumeinkristallinseln 52 des N-leitungstyps, dielektrische Schichten 55 (üblicherweise aus Silo2) zur isolierenden Trennung der Siliziumeinkristallinseln 52 voneinander in der Unterlage 51 und eine Si02-Oberflächenschicht 56. Das SchZaltungsbauelement in jeder Siliziumeinkristallinsel 52 ist ein Thyristor seitlichen Aufbaues, der durch die Diffusion von P- und N-Verunreinigungen gebildet ist und jeweils einen Anodenkontakt 57, einen Kathodenkontakt 58 und einen Torkontakt 59 aufweist. An den Bereichen 54 sind Kontakte 60 zur Erdung dieser die Siliziumeinkristallinseln 52 umgebenden P+ -Siliziumeinkristallbereiche 54 angebracht.
  • Fig. 11 und 12 zeigen im Querschnitt integrierte #alb leiterschaltüngsbaüelemente als viertes A usführungs -beispiel der Erfindung, bei dem die Unterlagen 51' aus polykristallinen Siliziumbereichen 53' und Siliziumeinkristallbereichen 54? bestehen, wobei Niedrigwiderstandsbereiche 61 bzw. 61' in den Siliziumeinkristallbereichen 54' gebildet sind, die die Siliziumeinkristallinseln 52 wie im Ausführungsbeispiel nach Fig. 6 umgeben, und Kontakte 62 bzw. 62' zür Erdung an den Bereichen 61 bzw. 61' angebracht sind.
  • Fig. 13 bis 15 veranschaulichen die einzelnen Schritte des Verfahrens zur Herstellung einer solchen Unterlage 51 nach Fig. 10. Wie Fig. 13 zeigt, werden in das N-Siliziumeinkristallplättchen 63 durch Ätzen Nuten 64 eingeschnitten, dielektrische Schichten 55 (üblicherweise aus sio2) zur Isolation werden auf die Teile aufgebracht, die als Siliziumeinkristallinseln dienen, und man laß#t die Bodenflächen der Nuten 64 frei, d. h. unbedeckt. Dann führt, wie in Fig 14 veranschaulicht ist, das Aufdampfungskristaliwachstum zur Bildung von polykristallinen P+-Sil4,ziumschichten 53 und P+ -Siliziumeinkristallschichten 54 auf den mit den dielektrischen Schichten 55 aus SiO2 bzw. den freien Bodenflächen der Nuten 64. Schließlich wird das N-Siliziumeinkristallplättchen 63 einem Xtzen oder Abpolieren auf eine gewünschte Tiefe entsprechend der Zwischenhorizontalen in Fig. 15 unterworfen, um eine Unterlage zur erz in dungsgemäßen Verwendung zu schaffen.
  • Fig. 16 und 17 zeigen integrierte Halbleiterschaltungsbauelemente nach Fig. 4 oder 5, die auf einer Unterlage 70 nach dem Oberseitenabwärtsverbindungsverfahren (face down bouding) montiert sind, wobei die Vorderseite des integrierten Schaltungsplättchens nach unten gewandt ist. Gemäß Fig. 16 ist der mit dem Erdungsleiter 71 für die Unterlage 70 verbundene Verdrahtungsleiter 72 durch ein Drahtverbindungsverfahren mit dem,lMetalldraht 75 verbunden, der an den an der gesamten Rückseite der polykristallinen Siliziumunterlage 11 vorgesehenen Erdungskontakt 18' angeschlossen ist. In Fig. 17 ist das integrierte Schaltungsplättchen auf einer Unterlage 70 nach dem Oberseitenabwärtsverbindungsverfahren montiert und von einer Gehäusekappe 74 eingehüllt. Ein Isolierharzfilm 75 ist, wie die Fig. 17 zeigt, auf der Unterlage 70 mit Ausnahme der Rückseite des auf der Unterlage 70 montierten integrierten Schaltungsplättchens und eines Teils des Erdungsleiters 71 und des Verdrahtungsleiters 72 vorgesehen.
  • Der in der Gehäusekappe 74 verbleibende Raum ist mit leitendes Material enthaltendem Kunstharz gefüllt, so daß der an der R«ckseite der polykristallinen Siliziumunterlage 11 angebrachte Kon takt 18" mit dem Erdungsleiter 71 durch das leitendes Material enthaltende Kunstharz 76 elektrisch verbunden ist.
  • Um den elektrischen Widerstand der Siliziumeinkristallbereichsunterlage allein oder der Siliziumeinkristall- und der polykristallinen Bereiche, wie sie in den Ausführungsbeispielen nach den Fig. 1 bis 12 verwendet werden, niedrig zu machen, können die Verunreinigungen entweder beim Aufdampfungskristallwachstumsschritt im Zuge des Verfahrens zur Bildung der Unterlage dotiert oder in die Unterlage nach deren Fertigstellung mit Ausnahme der Siliziumeinkristallinseln eindiffundiert werden. Außerdem kann die Bildung der Niedrigwiderstandsbereiche um die Siliziumeinkristallinseln herum in den in Fig.6 bis 9 und 11 bis 12 gezeigten Ausführungsbeispielen erleichtert werden, wenn sie gleichzeitig mit dem Verfahrensschritt zur Eindiffusion von Verunreinigungen, z. B. P-Verunreinigungen, bei der Bildung der integrierten Schaltungsbauelemente in den Siliziumeinkristallinseln erfolgt.
  • In allen obigen Ausführungsbeispielen ist angenommen, daß die Niedrigwiderstandsbereiche der Unterlage vom P-Leitungstyp sind, doch läßt sich ein entpsrechender Effekt der Beseitigung bzw. Vermeidung der kapazitiven Kopplung auch dann erreichen, wenn die Niedrigwiderstandsbereiche vom N-leitungstyp sind. Die vorliegende Erfindung ist also nicht nur bei P-, sondern auch bei N-Leitungstypunterlagen anwendbar. Im Fall einer Unterlage des P-Leitungstyps mit Inseln des N-Einkristalltyps wie nach den erläuterten Ausführungsbeispielen, gemäß denen die Unterlage geerdet ist, existiert,auch wenn ein Fehler, wie z. B. eine Pore in der dielektrischen Schicht auftritt, ein Sperr- oder Rückwärtsvorspannungszustand zwischen den Siliziumeinkristallinseln und dem umgebenden Unterlagenbereich, so daß eine Insel von der anderen durch die Isolation aufgrund des erläuterten Aufbaues mit der erfindungsgemäßen Erdung sicher isoliert ist. Im Fall von P-Inseln ist es nur erforderlich, eine N-Unterlage zu verwenden und die Unterlage mit einem erhöhten Potential, wie z. B. einer Batterie zu verbinden. Die Verbindung mit der Batterie ergibt den Effekt der Erdung für Wechselstromsignale. Demgemäß liefert diese Kombination von Inseln und einer Unterlage, deren Ieitungstyp dem der Inseln entgegengesetzt und deren elektrischer Widerstand niedrig ist, eine weitere vorteilhafte Ausführungsart der Erfindung. In dem in Fig. 10 gezeigten Ausführungsbeispiel können auch nur die Siliziumeinkristallbereiche 54 einen niedrigen elektrischen Widerstand haben. Außerdem ist die Anbringung des Erdungskontakts an der Rückseite der Unterlage zwar nur im ersten Ausführungsbeispiel der Erfindung nach den Varianten gemäß Fig. 4 und 5 erkennbar, doch läßt sich die gleiche Anordnung auch in den anderen Ausführungsbeispielen anwenden. In der vorstehenden Beschreibung sind die Schaltungsbauelemente in den Siliziumeinkristallinseln als Thyristoren erläutert, doch selbstverständlich läßt sich die gleiche Wirkung gemäß der Erfindung auchterzielen, wenn diese Schaltungsbauelemente Transistoren, PNPN-Dioden, Feldeffektanordnungen oder dergleichen sind.
  • Wie im Vorstehenden erläutert, lassen sich erfindungsgemäß die kapazitiven Kopplungen zwischen den Einkristallbereichen, die infolge der dielektrischen Isolation auftreten, wirksam beseitigen, indem man einfach die die Einkristallbereiche umgebende Unterlage erdet, so daß man erfindungsgemäß integrierte Halb leiters cha lt ungsbaue lemente herstellen kann, die auch im Hochfrequenzbereich praktisch frei von Nebensprecherscheinungen sind.

Claims (4)

Patentansprüche
1.Integrierte Halbleiterschaltungsbauelemente, die in Siliziumeinkristallinseln gebildet sind, die in einer Halbleiterunterlage untereinander durch dielektrische Isolation isoliert sind, d a d u r c h g e k e n n z e i c h n e t, daß wenigstens ein Teil (28; 41, 42, 4), 54; 61; 61') der Unterlage (11; 21; 21; 51; 51'; 51') einen niedrigen elektrischen Widerstand aufweist und an diesem Teil ein Erdungskontakt (18; 18', 183"; 29; BO; 62; 62') angebracht ist.
2. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß der Teil (28; 41, 42, 45; 54; 61; 61?) der Unterlage (21; 21, 51; 51'; 51') einen dem der Siliziumeinkristallinseln (22; 22; 52, 52; 52) entgegengesetzten Leitungstyp aufweist, 5.
Bauelemente nach Anspruch 1, dadurch gekennzeichnet, daß die Unterlage (11) einen den der Siliziumeinkristallinseln (12) entgegengesetzten Leitungstyp und einen niedrigen elektrischen Widerstand auf weist und an der Unterlage der Erdungskontakt (18; 18'; 18") angebracht ast,
4. Bauelemente nach Anspruch 1 oder 2 dadurch gekennzeichnet, daß die Unterlage (51'; 51') einen dem der Siliziumeinkristallinseln (52; 52) entgegengesetzten Leitungstyp aufweist, wenigstens ein Teil (61; 61') des Bereichs (54'; 54') der Unterlage, der jede der Siliziumeinkristallinseln (52; 52) umgibt, einen niedrigen elektrischen Widerstand aufweist und an diesem Teil der Erdungskontakt (62; 62?) angebracht ist.
L e e r s e i te
DE19742451861 1973-11-02 1974-10-31 Integrierte halbleiterschaltungsbauelemente Pending DE2451861A1 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP12276073A JPS5615574B2 (de) 1973-11-02 1973-11-02
JP12275973A JPS5615141B2 (de) 1973-11-02 1973-11-02
JP2626974A JPS50120781A (de) 1974-03-08 1974-03-08
JP8377674U JPS5113255U (de) 1974-07-17 1974-07-17
JP1974088378U JPS5117461U (de) 1974-07-26 1974-07-26

Publications (1)

Publication Number Publication Date
DE2451861A1 true DE2451861A1 (de) 1975-05-15

Family

ID=27520824

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742451861 Pending DE2451861A1 (de) 1973-11-02 1974-10-31 Integrierte halbleiterschaltungsbauelemente

Country Status (2)

Country Link
CA (1) CA1017875A (de)
DE (1) DE2451861A1 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4257060A (en) * 1977-12-23 1981-03-17 Hitachi, Ltd. Semiconductor switch
EP0145573A2 (de) * 1983-11-30 1985-06-19 Fujitsu Limited Verfahren zur Herstellung einer dielektrisch isolierten integrierten Schaltungsanordnung
DE3905149A1 (de) * 1989-02-20 1990-08-30 Fraunhofer Ges Forschung Leistungsschaltung mit einer integrierten cmos- oder bipolar-schaltung und verfahren zum herstellen einer integrierten schaltung
DE4042334A1 (de) * 1990-02-27 1991-09-05 Fraunhofer Ges Forschung Verfahren zum erzeugen einer isolierten, einkristallinen siliziuminsel
DE4006158A1 (de) * 1990-02-27 1991-09-12 Fraunhofer Ges Forschung Verfahren zum erzeugen einer isolierten, einkristallinen siliziuminsel
DE2953394C2 (de) * 1978-12-20 1993-01-07 Western Electric Co
DE4127925A1 (de) * 1990-02-27 1993-02-25 Fraunhofer Ges Forschung Verfahren zum erzeugen einer isolierten, einkristallinen siliziuminsel
EP0596414A2 (de) * 1992-11-06 1994-05-11 Hitachi, Ltd. Halbleiteranordnung mit dielektrischer Isolationsstruktur für integrierte Schaltung

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6104078A (en) * 1994-03-09 2000-08-15 Denso Corporation Design for a semiconductor device having elements isolated by insulating regions

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4257060A (en) * 1977-12-23 1981-03-17 Hitachi, Ltd. Semiconductor switch
DE2953394C2 (de) * 1978-12-20 1993-01-07 Western Electric Co
EP0145573A2 (de) * 1983-11-30 1985-06-19 Fujitsu Limited Verfahren zur Herstellung einer dielektrisch isolierten integrierten Schaltungsanordnung
EP0145573A3 (en) * 1983-11-30 1987-11-25 Fujitsu Limited A method for fabricating a dielectric isolated integrated circuit device
DE3905149A1 (de) * 1989-02-20 1990-08-30 Fraunhofer Ges Forschung Leistungsschaltung mit einer integrierten cmos- oder bipolar-schaltung und verfahren zum herstellen einer integrierten schaltung
DE4042334A1 (de) * 1990-02-27 1991-09-05 Fraunhofer Ges Forschung Verfahren zum erzeugen einer isolierten, einkristallinen siliziuminsel
DE4006158A1 (de) * 1990-02-27 1991-09-12 Fraunhofer Ges Forschung Verfahren zum erzeugen einer isolierten, einkristallinen siliziuminsel
DE4127925A1 (de) * 1990-02-27 1993-02-25 Fraunhofer Ges Forschung Verfahren zum erzeugen einer isolierten, einkristallinen siliziuminsel
EP0596414A2 (de) * 1992-11-06 1994-05-11 Hitachi, Ltd. Halbleiteranordnung mit dielektrischer Isolationsstruktur für integrierte Schaltung
EP0596414A3 (de) * 1992-11-06 1997-10-15 Hitachi Ltd Halbleiteranordnung mit dielektrischer Isolationsstruktur für integrierte Schaltung.
US5747829A (en) * 1992-11-06 1998-05-05 Hitachi, Ltd. Dielectric isolated high voltage semiconductor device
US5977606A (en) * 1992-11-06 1999-11-02 Hitachi, Ltd. Dielectric isolated high voltage semiconductor device

Also Published As

Publication number Publication date
CA1017875A (en) 1977-09-20

Similar Documents

Publication Publication Date Title
DE1933731C3 (de) Verfahren zum Herstellen einer integrierten Halbleiterschaltung
DE1614373C2 (de)
DE3032621A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE1489893B1 (de) Integrierte halbleiterschaltung
DE19640003B4 (de) Halbleitervorrichtung und Verfahren zu dessen Herstellung
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE10322593A1 (de) Halbleiterbauteil und dieses verwendender integrierter Schaltkreis
DE69835505T2 (de) Verfahren zur bereitstellung eines getters bei der herstellung von integrierten silizium-auf-isolator-schaltungen
EP1703560A2 (de) ESD-Schutzschaltung mit skalierbarer Stromfestigkeit und Spannungsfestigkeit
DE2542518B2 (de) Stromversorgungssystem fuer hochintegrierte halbleiterschaltungen
DE1943302C3 (de) Integrierte, sich selbst isolierende Transistoranordnung
DE2451861A1 (de) Integrierte halbleiterschaltungsbauelemente
DE2300116A1 (de) Hochfrequenz-feldeffekttransistor mit isolierter gate-elektrode fuer breitbandbetrieb
DE2633569A1 (de) Transistor mit niedrigem kollektorbahnwiderstand in einer integrierten schaltung, sowie das zugehoerige herstellungsverfahren
DE2456131A1 (de) Fotosensible vorrichtung
DE1639349C3 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode, Verfahren zu seiner Herstellung und Verwendung eines solchen Feldeffekt-Transistors in einer integrierten Schaltung
DE2206793A1 (de) Diffundierter Widerstand
DE1639549B1 (de) Integrierte Halbleiterschaltung
DE2433981C3 (de) Halbleitersprechpfadschalter
DE2641302A1 (de) N-kanal mis-fet in esfi-technik
DE4316509A1 (de) Halbleiter-Bauteil zur Steuerung elektrischer Leistung
DE2431011A1 (de) Halbleitervorrichtung
DE2101278C2 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
EP0317806B1 (de) Integrierte Schaltungsanordnung mit einer Kapazität
DE3900254A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung