DE4042334A1 - Verfahren zum erzeugen einer isolierten, einkristallinen siliziuminsel - Google Patents
Verfahren zum erzeugen einer isolierten, einkristallinen siliziuminselInfo
- Publication number
- DE4042334A1 DE4042334A1 DE19904042334 DE4042334A DE4042334A1 DE 4042334 A1 DE4042334 A1 DE 4042334A1 DE 19904042334 DE19904042334 DE 19904042334 DE 4042334 A DE4042334 A DE 4042334A DE 4042334 A1 DE4042334 A1 DE 4042334A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- silicon
- mask
- doping
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76281—Lateral isolation by selective oxidation of silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76289—Lateral isolation by air gap
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Description
Claims (25)
- - Sauerstoffimplantation in einen hochdotierten, ein kristallinen Siliziumbereich (1; 4a) zum Erzeugen einer vergrabenen, isolierten SiO2-Schicht (2);
- - Ausheilen der erzeugten Schichtstruktur (1, 2, 3);
- - Abscheiden einer einkristallinen Siliziumepitaxie schicht (4, 4a, 4b) mit einer verglichen mit der Do tierung des hochdotierten Siliziumbereiches niedrigen Dotierung;
- - Erzeugen einer Trenchätzmaske (5, 6, 7) auf der Sili ziumepitaxieschicht (4, 4b), die eine Dotierstoff diffusionsbarriere (6) enthält;
- - Definieren der Trenches (8) mittels Fotolithographie;
- - Ätzen der Trenches (8) bis zu der als Ätzstoppmaske dienenden, vergrabenen, isolierten SiO2-Schicht (2);
- - Isolieren (10) der Trenchseitenwände (9);
- - Auffüllen (11) der Trenches (8);
- - Erzeugen einer rückseitigen Maske auf der Silizium scheibenrückseite;
- - Lokales Öffnen der rückseitigen Maske mittels Foto lithographie; und
- - Anisotropes Ätzen des Siliziums (1) von der Silizium scheibenrückseite her durch die lokale Öffnung der Maske bis zu der als Ätzstopp dienenden, vergrabenen, isolierenden SiO2-Schicht (2).
daß die Dotierstoffe im Falle einer n⁺-Dotierung des Siliziumbereiches Arsen oder Antimon umfassen.
daß die Dotierstoffe im Falle einer p⁺-Dotierung des Siliziumbereiches Bor umfassen.
- - Abscheiden oder thermisches Aufwachsen einer Oxid schicht (5);
- - Abscheiden einer Nitridschicht (6); und
- - Abscheiden einer Oxidschicht (7).
daß die abgeschiedene oder thermisch aufgewachsene Oxidschicht (5) eine Dicke von 8 bis 25 nm hat.
- - das Erzeugen von Bauelementen in der Siliziuminsel.
den Verfahrensschritt der fotolithographischen Erzeu gung einer Dotierimplantationsmaske vor dem Hochdotie ren der oberflächennahen Schicht zur lokalen Begrenzung des Dotierimplantationsbereiches.
- - Abscheiden einer ersten einkristallinen Silizium epitaxieschicht (4a) mit einer ersten Schichtdicke auf einem hochdotierten Siliziumsubstrat (11);
- - Lokal hohes Dotieren der ersten Siliziumepitaxie schicht (4a) mittels Ionenimplantation unter Verwen den einer Dotiermaske;
- - Ausheilen des erzeugten Schichtsystemes (1, 4a);
- - Lokale Sauerstoffimplantation in die dotierte erste Siliziumepitaxieschicht (4a) und zum Erzeugen der vergrabenen, isolierenden SiO2-Schicht (2) unter Verwenden der Dotiermaske;
- - Ausheilen der Sauerstoffimplantation; und
- - Aufwachsen einer zweiten Siliziumepitaxieschicht (4b) mit einer zweiten Schichtdicke.
daß die zweite Schichtdicke 1 bis 10 Mikrometer be trägt, und
daß die erste Schichtdicke sich aus der nötigen Schichtdicke aufgrund der geforderten Spannungsfestig keit der Siliziuminsel vermindert und die zweite Schichtdicke ergibt.
den Verfahrensschritt des tiefen Implantierens von Dotierstoffen in die erste Siliziumepitaxieschicht (4a) unter die vergrabene, isolierende SiO2-Schicht (2) vor dem Verfahrensschritt des Aufwachsens der zweiten Sili ziumepitaxieschicht (4b) zum Erzeugen einer entgegen gesetzt zum Substrat dotierten Schicht (13); und
den Verfahrensschritt des Erzeugens eines Kontaktie rungsbereiches (14) für die entgegengesetzt zu dem Substrat dotierte Schicht (13) mittels Tiefdiffusion oder mittels Dotierung der Seitenwand (9) des Trenches (8), so daß eine Kontaktierung der entgegengesetzt zum Substrat dotierten Schicht zu der Oberfläche erzeugt wird.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19904042334 DE4042334C2 (de) | 1990-02-27 | 1990-02-27 | Verfahren zum Erzeugen einer isolierten, einkristallinen Siliziuminsel |
DE19914127925 DE4127925C2 (de) | 1990-02-27 | 1991-08-23 | Verfahren zum Erzeugen einer isolierten, einkristallinen Siliziuminsel |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19904042334 DE4042334C2 (de) | 1990-02-27 | 1990-02-27 | Verfahren zum Erzeugen einer isolierten, einkristallinen Siliziuminsel |
DE4006158A DE4006158A1 (de) | 1990-02-27 | 1990-02-27 | Verfahren zum erzeugen einer isolierten, einkristallinen siliziuminsel |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4042334A1 true DE4042334A1 (de) | 1991-09-05 |
DE4042334C2 DE4042334C2 (de) | 1993-11-18 |
Family
ID=25890585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19904042334 Expired - Fee Related DE4042334C2 (de) | 1990-02-27 | 1990-02-27 | Verfahren zum Erzeugen einer isolierten, einkristallinen Siliziuminsel |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4042334C2 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4226497A1 (de) * | 1992-08-11 | 1994-02-17 | Daimler Benz Ag | Verfahren zum Dünnätzen eines Siliziumsubstrates |
US5744719A (en) * | 1993-09-21 | 1998-04-28 | Siemens Aktiengesellschaft | Integrated micromechanical sensor device |
WO1998036247A1 (de) * | 1997-02-14 | 1998-08-20 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Strömungssensorkomponente |
EP0892438A2 (de) * | 1997-06-30 | 1999-01-20 | Matsushita Electric Works, Ltd. | Halbleiterrelais |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2451861A1 (de) * | 1973-11-02 | 1975-05-15 | Hitachi Ltd | Integrierte halbleiterschaltungsbauelemente |
US3897274A (en) * | 1971-06-01 | 1975-07-29 | Texas Instruments Inc | Method of fabricating dielectrically isolated semiconductor structures |
EP0325161A2 (de) * | 1988-01-21 | 1989-07-26 | Fujitsu Limited | Halbleiteranordnung mit Isolationsgräben |
EP0328331A2 (de) * | 1988-02-08 | 1989-08-16 | Kabushiki Kaisha Toshiba | Halbleiteranordnung und Verfahren zu dessen Herstellung |
-
1990
- 1990-02-27 DE DE19904042334 patent/DE4042334C2/de not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3897274A (en) * | 1971-06-01 | 1975-07-29 | Texas Instruments Inc | Method of fabricating dielectrically isolated semiconductor structures |
DE2451861A1 (de) * | 1973-11-02 | 1975-05-15 | Hitachi Ltd | Integrierte halbleiterschaltungsbauelemente |
EP0325161A2 (de) * | 1988-01-21 | 1989-07-26 | Fujitsu Limited | Halbleiteranordnung mit Isolationsgräben |
EP0328331A2 (de) * | 1988-02-08 | 1989-08-16 | Kabushiki Kaisha Toshiba | Halbleiteranordnung und Verfahren zu dessen Herstellung |
Non-Patent Citations (5)
Title |
---|
ANDREINI, A. et al.: A New Integrated Silicon Gate Technology Combining Bipolar Linear, CMOS Logic, and DMOS Power Parts in US-Z.: IEEE Trans- actions on Electron Devices, Vol. ED-33, No. 12, December 1986, S. 2025-2030 * |
BECKER, F.S.: Low Pressure Deposition of TEOS-Ar- senosilicateglass (AsSG) for Trench Doping in: ECS Ext. Abstract Proc., Bd. 86-2, 1986,S.396-397 * |
OHATA, Y., IZUMITA, T.: Dielectrically Isolated Intelligent Power Switch in IEEE Cust.Int.Circ. Conf., 1987, S. 443-446 * |
STOEV, I.G. et al.: Formation of Etch-Stop Struc- tures Utilizing Ion-Beam Synthesized Buried Oxide and Nitride Layers in Silicon, in NL-Z.: Sensors and Actuators, 19, 1989, S. 183-197 * |
WEBER, S.: A better way to protect VLSI Circuits from radiation, in US-Z.: Electronics, November 26, 1987, S. 127-129 * |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4226497A1 (de) * | 1992-08-11 | 1994-02-17 | Daimler Benz Ag | Verfahren zum Dünnätzen eines Siliziumsubstrates |
US5744719A (en) * | 1993-09-21 | 1998-04-28 | Siemens Aktiengesellschaft | Integrated micromechanical sensor device |
WO1998036247A1 (de) * | 1997-02-14 | 1998-08-20 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Strömungssensorkomponente |
US6460411B1 (en) | 1997-02-14 | 2002-10-08 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Flow sensor component |
EP0892438A2 (de) * | 1997-06-30 | 1999-01-20 | Matsushita Electric Works, Ltd. | Halbleiterrelais |
EP0892438A3 (de) * | 1997-06-30 | 2000-09-13 | Matsushita Electric Works, Ltd. | Halbleiterrelais |
US6211551B1 (en) | 1997-06-30 | 2001-04-03 | Matsushita Electric Works, Ltd. | Solid-state relay |
US6373101B1 (en) | 1997-06-30 | 2002-04-16 | Matsushita Electric Works | Solid-state relay |
US6580126B1 (en) | 1997-06-30 | 2003-06-17 | Matsushita Electric Works, Ltd. | Solid-state relay |
Also Published As
Publication number | Publication date |
---|---|
DE4042334C2 (de) | 1993-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102015108832B4 (de) | Verfahren zum Herstellen einer bipolaren Transistorstruktur | |
DE3688231T2 (de) | Dynamische speichervorrichtung mit wahlfreiem zugriff mit einem monokristallinen transistor auf einer rillenartigen kondensatorstruktur und herstellungsverfahren dafuer. | |
DE102011056157B4 (de) | Verfahren zur Herstellung eines Halbleiterbauteils und Halbleiterbauteile mit isolierten Halbleitermesas | |
DE112005003123B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements mit mehreren gestapelten Schichten mit Hybridorientierung | |
DE69303764T2 (de) | SOI-Scheibe für BICMOS mit dünnen und dicken SOI-Siliziumgebieten | |
DE3784958T2 (de) | Seitenwanddistanzschichten zur Spannungsaufnahme und Isolierung von CMOS Schaltungen und Herstellungsverfahren. | |
DE3789826T2 (de) | MOS-Halbleiteranordnung und Herstellungsverfahren. | |
DE69931890T2 (de) | Integrierter Leistungsschaltkreis mit vertikalem Stromfluss und dessen Herstellungsverfahren | |
EP0001574B1 (de) | Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung | |
DE3618000A1 (de) | Verfahren zur herstellung von transistoren auf einem siliziumsubstrat | |
DE102012206478A1 (de) | Extrem-dünner-Halbleiter-auf-Isolator(ETSOI)-FET mit einem Rück-Gate und verringerter Parasitärkapazität sowie Verfahren zu dessen Herstellung | |
EP0838858A2 (de) | Integrierte CMOS-Schaltunsanordnung und Verfahren zu deren Herstellung | |
DE3129558C2 (de) | ||
EP0293641B1 (de) | Verfahren zur Herstellung eines voll selbstjustierten Bipolartransistors | |
DE2943435C2 (de) | Halbleiteraufbau und Verfahren zu dessen Herstellung | |
DE3825701A1 (de) | Verfahren zur herstellung eines bipolaren transistors | |
US5108783A (en) | Process for producing semiconductor devices | |
EP0029900B1 (de) | Als bipolarer Transistor in einem Halbleitersubstrat ausgebildetes selbstjustiertes Schaltungs- oder Bauelement und Verfahren zur Herstellung | |
DE102016124207A1 (de) | Vergrabene isolierungsgebiete und verfahren zu deren bildung | |
DE69224009T2 (de) | Verfahren zur Herstellung einer Halbleiterstruktur mit MOS- und Bipolar-Bauteilen | |
EP1497855B1 (de) | Verfahren zur herstellung einer oder mehrerer einkristalliner schichten mit jeweils unterschiedlicher gitterstruktur in einer ebene einer schichtenfolge | |
DE4042334C2 (de) | Verfahren zum Erzeugen einer isolierten, einkristallinen Siliziuminsel | |
EP0517727B1 (de) | Verfahren zum erzeugen einer isolierten, einkristallinen siliziuminsel | |
DE3486144T2 (de) | Verfahren zur herstellung einer halbleiteranordnung. | |
DE3751402T2 (de) | Verwendung einer selektiven Epitaxie für BiCMOS-Verfahren. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AC | Divided out of |
Ref country code: DE Ref document number: 4006158 Format of ref document f/p: P |
|
OP8 | Request for examination as to paragraph 44 patent law | ||
AC | Divided out of |
Ref country code: DE Ref document number: 4006158 Format of ref document f/p: P |
|
AC | Divided out of |
Ref country code: DE Ref document number: 4006158 Format of ref document f/p: P |
|
AG | Has addition no. |
Ref country code: DE Ref document number: 4127925 Format of ref document f/p: P |
|
AC | Divided out of |
Ref country code: DE Ref document number: 4006158 Format of ref document f/p: P |
|
AG | Has addition no. |
Ref country code: DE Ref document number: 4127925 Format of ref document f/p: P |
|
D2 | Grant after examination | ||
AG | Has addition no. |
Ref country code: DE Ref document number: 4127925 Format of ref document f/p: P |
|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |