DE4226497A1 - Verfahren zum Dünnätzen eines Siliziumsubstrates - Google Patents

Verfahren zum Dünnätzen eines Siliziumsubstrates

Info

Publication number
DE4226497A1
DE4226497A1 DE19924226497 DE4226497A DE4226497A1 DE 4226497 A1 DE4226497 A1 DE 4226497A1 DE 19924226497 DE19924226497 DE 19924226497 DE 4226497 A DE4226497 A DE 4226497A DE 4226497 A1 DE4226497 A1 DE 4226497A1
Authority
DE
Germany
Prior art keywords
layer
silicon dioxide
silicon
dioxide layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19924226497
Other languages
English (en)
Inventor
Max Dr Rer Nat Kuisl
Karl Dr Strohm
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mercedes Benz Group AG
Original Assignee
Daimler Benz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daimler Benz AG filed Critical Daimler Benz AG
Priority to DE19924226497 priority Critical patent/DE4226497A1/de
Publication of DE4226497A1 publication Critical patent/DE4226497A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Dünnätzen eines Siliziumsubstrates nach dem Oberbegriff des Pa­ tentanspruchs 1.
In der Mikromechanik und Mikrosystemtechnik wird vielfach mit anisotropen Ätzen (z. B. KOH) gearbeitet. Es ist be­ kannt, daß hochdotiertes, p-leitendes Silizium von KOH nur sehr langsam angegriffen wird. Diese Tatsache wird ausge­ nutzt, indem dünne p⁺-leitende Schichten als Ätzstopp­ schichten eingesetzt werden. Beispiel hierfür ist die in der europäischen Patentschrift Nr. 0 167 948 beschriebene Röntgenmaske.
In der DE-OS P 37 18 684.1 und DE-OS P 37 18 683.3 sind Verfahren beschrieben, welche diese Eigenschaft von hoch­ dotiertem, p-leitenden Silizium ausnützen, um das Substrat von IMPATT-Dioden kontrolliert zu entfernen. Die als Stoppschicht wirkende p⁺-Schicht wirkt dabei zugleich als Startschicht für das epitaktische Wachstum und als p⁺-Kon­ takt für die Diode. Damit ist aber zugleich die Struktur der Diode festgelegt mit p-Dotierung am Substrat und n-Do­ tierung am Anschluß auf der Wärmesenke. Diese Technik kann nicht auf einen symmetrischen Aufbau mit einem n-leitenden Substratkontakt übertragen werden, da für n⁺-Silizium keine geeignete Stoppschicht zur Verfügung steht.
Schaltungstechnisch ist die Verwendung von n⁺- Siliziumsubstraten jedoch vorteilhafter und wird meist der oben beschriebenen Halbleiterstruktur mit p⁺-Stoppschicht vorgezogen.
Der Erfindung liegt deshalb die Aufgabe zugrunde ein Ver­ fahren zum Dünnätzen eines Siliziumsubstrates anzugeben, bei dem für ein n-dotiertes Siliziumsubstrat eine ge­ eignete Ätzstoppschicht erzeugt wird.
Die Aufgabe wird gelöst durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale. Vorteilhafte Ausgestaltungen und/oder Weiterbildungen sind den Unteran­ sprüchen zu entnehmen.
Vorteilhaft ist bei dem erfindungsgemäßen Verfahren die Verwendung von bereits bekannten sog. SIMOX-Substraten.
Mit SIMOX bezeichnet man ein Material, welches einkristal­ lines Silizium auf isolierender Unterlage enthält. Dazu wird in die Halbleiteroberfläche Sauerstoff implantiert. Die Implantationstiefe ist dabei gezielt einstellbar. Bei einer nachfolgenden Temperung bei etwa 1200°C bildet sich in einer gewissen Tiefe eine zusammenhängende Siliziumdio­ xidschicht. Das darüber liegende Halbleitermaterial wird ausgeheilt und ist einkristallin. Es kann deshalb für den Aufbau von Bauelementen benutzt werden, aber auch als Startschicht für weiteres epitaxiales Schichtenwachstum.
Geht man z. B. von n⁺-dotiertem Silizium des SIMOX-Sub­ strates aus, so kann auf diesem Substrat eine IMPATT-Diode mit n-leitendem Substratkontakt und z. B. einer n⁺npp⁺- Struktur hergestellt werden. Beim Entfernen des Substrats mit einer anisotropen Ätze, z. B. KOH, tritt an der einge­ bauten Siliziumdioxidschicht ein Ätzstopp ein. Die zutage tretende Siliziumdioxidschicht kann anschließend mit fluß­ säurehaltigen Ätzen leicht entfernt werden.
Das erfindungsgemäße Verfahren ist generell einsetzbar für die Herstellung von Halbleiterbauelementen bei denen die Entfernung des Substrates notwendig oder vorteilhaft ist. Beispiele hierfür sind neben den oben erwähnten IMPATT-Di­ oden, Beam-lead Schottky-Barrieren Dioden, Beam-lead PIN- Dioden u. a.
Das beanspruchte Verfahren ist ebenfalls vorteilhaft ein­ setzbar für die Herstellung von monolithisch integrierten Dioden in Resonator- und Oszillatorschaltkreisen mit Via­ hole Kontaktierung von der Rückseite des Substrates. Der­ artige integrierte Dioden sind in der DE-OS P 37 18 684.1 beschrieben. Es wird eine p⁺-Schicht als Stoppschicht ver­ wendet. Der Schichtaufbau der Diode ist dann durch die p⁺- Schicht festgelegt. Unter Anwendung eines SIMOX-Substrates ist jedoch ein Schichtaufbau auf einer n⁺-Substratkontakt­ schicht möglich. Dies ergibt für die Herstellung und Kon­ taktierung der Bauelemente schaltungstechnisch Vorteile.
Dabei wird auf der n⁺-Kontaktschicht des SIMOX-Substrates beispielsweise eine npp⁺-Schichtenfolge für die IMPATT-Di­ ode aufgewachsen; anschließend wird die Diode struktu­ riert.
Die der Diode gegenüberliegende Substratseite wird unter­ halb der Diode mit einer anisotropen Ätze, z. B. KOH derart entfernt, daß eine pyramidenstumpfartige Vertiefung für die Wärmesenke hergestellt wird. Die Ätze stoppt an der Siliziumdioxidschicht des SIMOX-Substrates. Anschließend wird die Siliziumdioxidschicht entfernt und die IMPATT-Di­ ode entsprechend dem in der DE-OS 37 18 684 beschriebenen Verfahren kontaktiert.
Weiterhin ist das erfindungsgemäße Verfahren zur Herstel­ lung von Röntgenmasken auf Silizium-Basis einsetzbar (siehe europäisches Patent Nr. O 167 948). Es wird ein SIMOX-Subtrat verwendet, das als Träger für die Absorber­ schicht der Maske ausgebildet wird. Dabei bildet die ein­ kristalline Siliziumschicht oberhalb der Si­ liziumdioxidschicht des SIMOX-Substrates die Membran der Maske, die Siliziumdioxidschicht des SIMOX-Substrates wird als Antireflexschicht und Ätzstoppschicht verwendet. Das Substrat unterhalb der Siliziumdioxidschicht des SIMOX- Substrates wird teilweise weggeätzt, so daß z. B. ein ring­ förmiger Träger entsteht. Die Ätze, z. B. KOH stoppt dabei an der Siliziumdioxidschicht.
Für die Ausbildung der Siliziumdioxidschicht als Antire­ flexschicht wird anschließend die Siliziumdioxidschicht auf die erforderliche Dicke gedünnt. Die Verwendung von SIMOX-Substraten für die Maskenherstellung hat den Vor­ teil, daß die Dotierung in der Silizium-Membran auf jeden gewünschten Wert einstellbar ist und dadurch zusätzliche Freiheitsgrade in der Einstellung der Membranspannung er­ zielt werden.

Claims (5)

1. Verfahren zum Dünnätzen eines Siliziumsubstrates, da­ durch gekennzeichnet,
  • - daß ein SIMOX-Substrat verwendet wird, bei dem durch Sauerstoffimplantation und anschließendem Ausheilprozeß eine Siliziumdioxidschicht im Sili­ ziumsubstrat erzeugt wird,
  • - daß die Implantationstiefe zur Herstellung der Si­ liziumdioxidschicht derart gewählt wird, daß das einkristalline Silizium oberhalb der Siliziumdioxidschicht für den Aufbau von Halbleiterbauelemen­ ten und/oder als Startschicht für darauf epitak­ tisch gewachsene Halbleiterschichten verwendbar ist, und
  • - daß das unterhalb der Siliziumdioxidschicht vor­ handene Siliziumsubstrat weggeätzt wird und, die Ätze an die Siliziumdioxidschicht gestoppt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
  • - daß n-dotiertes Silizium für das SIMOX-Substrat verwendet wird,
  • - daß das einkristalline, n-dotierte Silizium ober­ halb der Siliziumdioxidschicht des SIMOX-Sub­ strates als n-leitende Substratkontaktschicht aus­ gebildet wird,
  • - daß auf die n-leitende Substratkontaktschicht eine Halbleiterschichtenfolge für ein gewünschtes Halb­ leiterbauelement epitaktisch aufgewachsen wird,
  • - daß nach Strukturierung des Halbleiterbauelementes das Siliziumsubstrat unterhalb der Siliziumdioxid­ schicht ganz oder teilweise weggeätzt wird, der­ art, daß die Ätze an der Siliziumdioxidschicht stoppt, und
  • - daß anschließend die Siliziumdioxidschicht ent­ fernt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das SIMOX-Substrat für die Herstellung von Röntgenmas­ ken verwendet wird, derart, daß aus dem SIMOX-Substrat ein Trägerkörper für die Maske hergestellt wird, wobei die Si­ liziumdioxidschicht als Antireflexschicht ausgebildet wird, die Siliziumschicht oberhalb der Siliziumdioxid­ schicht als Membran der Maske verwendet wird und das Sub­ strat unterhalb der Siliziumdioxidschicht teilweise wegge­ ätzt wird, so daß ein Träger für die Maske gebildet wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Siliziumsubstrat mit einer anisotropen Ätze entfernt wird.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß flußsäurehaltige Ätzen zur Entfernung der Siliziumdioxidschicht verwendet werden.
DE19924226497 1992-08-11 1992-08-11 Verfahren zum Dünnätzen eines Siliziumsubstrates Withdrawn DE4226497A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19924226497 DE4226497A1 (de) 1992-08-11 1992-08-11 Verfahren zum Dünnätzen eines Siliziumsubstrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19924226497 DE4226497A1 (de) 1992-08-11 1992-08-11 Verfahren zum Dünnätzen eines Siliziumsubstrates

Publications (1)

Publication Number Publication Date
DE4226497A1 true DE4226497A1 (de) 1994-02-17

Family

ID=6465265

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19924226497 Withdrawn DE4226497A1 (de) 1992-08-11 1992-08-11 Verfahren zum Dünnätzen eines Siliziumsubstrates

Country Status (1)

Country Link
DE (1) DE4226497A1 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4601779A (en) * 1985-06-24 1986-07-22 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
DE3805752A1 (de) * 1988-02-24 1989-08-31 Fraunhofer Ges Forschung Anisotropes aetzverfahren mit elektrochemischem aetzstop
DE4010889A1 (de) * 1989-04-06 1990-10-11 Elect & Telecomm Research Inst Verfahren zum herstellen einer vergrabenen laserdiode mit heterostruktur
DE4003472A1 (de) * 1989-09-22 1991-04-04 Bosch Gmbh Robert Verfahren zum anisotropen aetzen von siliziumplatten
DE4042334A1 (de) * 1990-02-27 1991-09-05 Fraunhofer Ges Forschung Verfahren zum erzeugen einer isolierten, einkristallinen siliziuminsel
DE4035628A1 (de) * 1990-11-09 1992-05-14 Bosch Gmbh Robert Verfahren zur erzeugung von pn-uebergaengen in siliziumtraegern

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4601779A (en) * 1985-06-24 1986-07-22 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
DE3805752A1 (de) * 1988-02-24 1989-08-31 Fraunhofer Ges Forschung Anisotropes aetzverfahren mit elektrochemischem aetzstop
DE4010889A1 (de) * 1989-04-06 1990-10-11 Elect & Telecomm Research Inst Verfahren zum herstellen einer vergrabenen laserdiode mit heterostruktur
DE4003472A1 (de) * 1989-09-22 1991-04-04 Bosch Gmbh Robert Verfahren zum anisotropen aetzen von siliziumplatten
DE4042334A1 (de) * 1990-02-27 1991-09-05 Fraunhofer Ges Forschung Verfahren zum erzeugen einer isolierten, einkristallinen siliziuminsel
DE4035628A1 (de) * 1990-11-09 1992-05-14 Bosch Gmbh Robert Verfahren zur erzeugung von pn-uebergaengen in siliziumtraegern

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
et.al.: Application of Prefe- rential Electrochemical Etching of Silicon to Semiconductor Device Technology. In: Electrochemi-cal Society Active Member, July 1970, S.959-965 *
HWANGLEU,Shyang: The Novel Prepara-tion of P-N Junction Mesa Diodes by Silicon-Wafer direct Bonding (SDB). In: Jpn. J. Appl.Phys., Vol.31, 1992, S.1535-1540 *
N.N.: Nitrogen-free X-ray membrane for microscopy.In: IBM Technical Disclosure Bulletin, Vol.30, No.11, April 1988, S.6-7 *
THEUNISSEN, M.J.J. *
YEH, Ching-Fa *

Similar Documents

Publication Publication Date Title
DE69738278T2 (de) Herstellungsverfahren von einem dünnen Halbleiterfilm, der elektronische Anordnungen enthält
DE69133359T2 (de) Verfahren zur Herstellung eines SOI-Substrats
DE4331798B4 (de) Verfahren zur Herstellung von mikromechanischen Bauelementen
WO2011051499A1 (de) Verfahren zur herstellung von silizium-halbleiterscheiben mit einer schicht zur integration von iii-v halbleiterbauelementen
EP0001550A1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE4016472C2 (de)
DE4221039C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem vertikalen Halbleiterelement und einem weiteren Halbleiterbauelement
DE102009020819A1 (de) Verfahren zum Ausbilden eines Musters auf einem Gruppe-III-Nitridhalbleitersubstrat und Verfahren zum Herstellen einer Gruppe-III-Nitridhalbleiter-Lichtemissionseinrichtung
DE2813673A1 (de) Verfahren zur herstellung einer halbleiteranordnung
EP0293630A1 (de) Halbleiterkörper mit Wärmesenke
DE2103468A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE19936941B4 (de) Verfahren zur Herstellung dünner Schichten, insbesondere Dünnschichtsolarzellen, auf einem Trägersubstrat
EP0000114B1 (de) Verfahren zum Herstellen einer integrierten logischen Schaltung mit bipolaren Transistoren und integrierte Schaltung hergestellt nach diesem Verfahren.
DE4106933B4 (de) Strukturierungsverfahren
EP0763854A1 (de) Schaltkreis mit monolithisch integrierter PIN-/Schottky-Diodenanordnung
DE2737150A1 (de) Verfahren zur herstellung einer halbleiteranordnung
EP0068392B1 (de) Verfahren zur Herstellung von Schottky-Dioden
DE19603829A1 (de) Verfahren zur Herstellung von mikromechanischen Strukturen aus Silizium
DE19654686A1 (de) Verfahren zum Herstellen einer Dreifachwanne in einer Halbleitervorrichtung
DE4226497A1 (de) Verfahren zum Dünnätzen eines Siliziumsubstrates
DE69020819T2 (de) Verfahren zum Herstellen eines Mesa-MOS-Transistors des Typs SOI.
WO1991016608A1 (de) Verfahren zur herstellung mikromechanischer strukturen
DE102016117030B4 (de) Herstellung von Halbleiterstrukturen auf einem Trägersubstrat, die durch Überführungsdruck (Transfer Print) übertragbar sind.
DE4006158C2 (de)
DE69309274T2 (de) Verfahren zur herstellung eines eine integrierte halbleiterschaltung und eine selbsttragende mikrostruktur enthaltenden monolithischen chip

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8127 New person/name/address of the applicant

Owner name: DAIMLERCHRYSLER AG, 70567 STUTTGART, DE

8120 Willingness to grant licenses paragraph 23
8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee