DE4106933B4 - Strukturierungsverfahren - Google Patents

Strukturierungsverfahren Download PDF

Info

Publication number
DE4106933B4
DE4106933B4 DE4106933A DE4106933A DE4106933B4 DE 4106933 B4 DE4106933 B4 DE 4106933B4 DE 4106933 A DE4106933 A DE 4106933A DE 4106933 A DE4106933 A DE 4106933A DE 4106933 B4 DE4106933 B4 DE 4106933B4
Authority
DE
Germany
Prior art keywords
substrate
areas
silicon carrier
layer
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4106933A
Other languages
English (en)
Other versions
DE4106933A1 (de
Inventor
Joerg Dipl.-Ing. Muchow
Guenther Dipl.-Ing. Findler
Hans-Peter Dipl.-Min. Dr. Trah
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE4106933A priority Critical patent/DE4106933B4/de
Priority to US07/828,033 priority patent/US5242533A/en
Priority to JP04517692A priority patent/JP3320763B2/ja
Publication of DE4106933A1 publication Critical patent/DE4106933A1/de
Application granted granted Critical
Publication of DE4106933B4 publication Critical patent/DE4106933B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/924—To facilitate selective etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Pressure Sensors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Verfahren zur Strukturierung eines monokristallinen, mit einer Grunddortierung versehenen Siliziumträgers, bei dem mindestens eine Hauptoberfläche des Siliziumträgers mittels einer strukturierten Maskierschicht passiviert wird und bei dem in einem Ätzschritt durch Öffnungen in der Maskierschicht anisotrop in den Siliziumträger eingeätzt wird, dadurch gekennzeichnet,
– dass der Siliziumträger (10) aus einem monokristallinen, mit einer Grunddotierung versehenen Substrat (11) und mindestens einer darauf angebrachten monokristallinen Siliziumschicht (13) gebildet wird, indem zunächst von Teilen mindestens einer Hauptoberfläche des Substrats (11) ausgehend Dotierungen in das Substrat (11) eingebracht werden, derart, dass Gebiete (16) an der mindestens einen Hauptoberfläche des Substrats (11) entstehen, wobei zwischen den Gebieten (16) und dem Substrat (11) p/n-Übergänge entstehen, und anschließend auf die mindestens eine Hauptoberfläche des Substrats (11) die mindestens eine Schicht (13) aufgebracht wird, so dass die Gebiete (16) im Inneren des Siliziumträgers (10) angeordnet sind,
– dass in die Schicht (13) Dotierungen (14) zur elektrischen Kontaktierung...

Description

  • Die Erfindung geht aus von einem Verfahren zur Strukturierung eines monokristallinen Halbleiterträgers nach der Gattung des Anspruchs 1.
  • Zum Beispiel in A. Heuberger, Springer-Verlag 1989, "Mikromechanik" werden in Kapitel 3.1.2, Seiten 91 bis 97 Verfahren zum Erzeugen von n- und p-leitenden Schichten in Halbleiterkristallen beschrieben, bei denen Dotieratome gezielt an vorbestimmten Stellen der Kristallscheibe eingebracht werden. Die Dotierung kann beispielsweise entweder durch Eindiffusion aus der Gasphase oder dotierten Oberflächenbelägen erfolgen oder auch durch Einschießen von Dotieratomen in Form von extern beschleunigten Ionen. Im Kapitel 3.1.5, Seiten 114 bis 121 werden verschiedene Technologieverfahren zur Abscheidung von monokristallinen Siliziumschichten beschrieben. In Kapitel 3.2.1.3, Seiten 147 bis 150 wird das Ätzverhalten von Siliziumdioxid (SiO2) und Siliziumnitrid (Si3N4) in für Silizium anisotropen Ätzlösungen beschrieben. Derartige Schichten werden üblicherweise zur Passivierung von Siliziumoberflächen verwendet. Aus Kapitel 3.2.1.4, Seite 151 ist es bekannt, p/n-Übergänge, an die eine Spannung angelegt ist, als Ätzstop für anisotrope Ätzlösungen, wie zum Beispiel KOH- und Äthylendiamin-Lösungen, zu verwenden.
  • Aus der DE 34 45 774 A1 ist ein Verfahren bekannt, bei dem eine ätzstoppende Schicht in der Tiefe eines Substrats eingebracht ist. Als ätzstoppende Wirkung wird dabei ein p+-Ätzstop verwendet. Bei einem derartigen p+-Ätzstop handelt es sich um eine stark p-dotierte Schicht, die aufgrund der starken Dotierung von dem Ätzmedium nicht angegriffen wird.
  • Aus der US 4 783 237 ist bekannt, einen pn-Ätzstop, bei dem eine Passivierspannung angelegt wird, als Maskierungsschicht bei der Einätzung in einen Siliziumwafer zu verwenden. Zu diesem Zweck werden oberflächliche Schichten verwendet.
    •
  • Durch das erfindungsgemäße Verfahren zur Strukturierung eines monokristallinen, mit einer Grunddotierung versehenen Siliziumträgers mit den kennzeichnenden Merkmalen des unabhängigen Anspruchs 1 wird unter Verwendung einer Oberflächenmaskierschicht, die durch in der Mikroelektronik und Mikromechanik übliche Dotier- bzw. Abscheidungsverfahren herstellbar ist, mindestens eine Hauptoberfläche des in einem späteren Verfahrensschritt mit einer auf dieser Hauptoberfläche zu versehenden Schicht Siliziumträgers passiviert. Vorteilhaft ist dabei, dass die Passivierung von Teilen des Siliziumträgers gegen anisotrope Ätzlösungen wahlweise an- und abschaltbar ist, indem eine Spannung an den p/n-Übergang zwischen den passivierten Teilen des Siliziumträgers und dem Siliziumträger angelegt wird. Die Maskierschicht muss also nach der Strukturierung des Siliziumkörpers nicht entfernt werden, was das Verfahren vereinfacht. Vorteilhaft ist außerdem dass bei einer Strukturierung nach dem erfindungsgemäßen Verfahren Maskenebenen einsparbar sind, insbesondere bei der Herstellung von Strukturen mit definierten dotierten Gebieten. Dabei können in derselben Maskenebene sowohl die Ätzmaske als auch die definiert dotierten Gebiete erzeugt werden.
  • Weiterhin hat das erfindungsgemäße Verfahren den Vorteil, dass durch die Definition vergrabener Gebiete im Siliziumträger, wobei p/n-Übergänge zwischen diesen Gebieten und dem Siliziumträger bestehen, neue Ätzgeometrien herstellbar sind. So können beispielsweise schwingungsfähige Paddel in der Tiefe des Siliziumträgers hergestellt werden.
  • Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen der im unabhängigen Anspruch 1 angegebenen Maßnahmen möglich.
  • Vorteilhaft ist es, dass durch entsprechende Orientierung der Maskierschicht und der vergrabenen Gebiete Strukturen im Halbleiterträger gezielt unterätzbar sind.
  • Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • Es zeigen die 1a und b verschiedene Einsatzmöglichkeiten des bekannten Verfahren zur Passivierung von Oberflächen und die 2a bis e und 3a bis c einen Halbleiterträger in verschiedenen Stadien des erfindungsgemäßen Verfahrens zur Passivierung von vergrabenen Gebieten.
  • Beschreibung des Ausführungsbeispiels
  • In den 1a und 1b, die im wesentlichen den Stand der Technik darstellen, sind mit 10 jeweils Halbleiterträger bezeichnet, wobei in beiden 1a und 1b jeweils einen Hauptoberfläche des Halbleiterträgers 10 mit einer strukturierten Passivierschicht 12 versehen wurde. Bei beiden Beispielen wurde durch Öffnungen in der strukturierten Maskierschicht 12 mittels einer anisotropen Ätzlösung eingeätzt, wobei Ätzausnehmungen 30 erzeugt wurden. Bei den Halbleiterträgern 10 handelt es sich in diesen Beispielen um monokristalline Siliziumträger, die mit einer Grunddotierung versehen sind. In 1a ist ein Siliziumträger 10 mit (100)-Kristallorientierung dargestellt, in 1b ein Siliziumträger 10 mit (110)-Kristallorientierung, was die unterschiedlichen Geometrien der Ätzausnehmungen 30 erklärt. Üblicherweise handelt es sich bei der Grunddotierung von Siliziumwafern um eine p-Dotierung, denkbar wäre allerdings auch eine n-Dotierung. Bei den Maskierschichten 12 handelt es sich erfindungsgemäß um Schichten aus demselben Grundmaterial wie der Halbleiterträger 10, d. h. in diesem Falle also um monokristalline Siliziumschichten, die sich allerdings in der Dotierung vom Halbleiterträger 10 unterscheiden. Zwischen der Maskierschicht 12 und dem Halbleiterträger 10 besteht ein p/n-Übergang, an den über eine elektrische Kontaktierung 20 eine Spannung anlegbar ist. Die Stärke der angelegten Spannung wird in Abhängigkeit von dem Verhältnis der Dotierungen der Maskierschicht 12 und des Halbleiterträgers 10 so gewählt, daß der p/n-Übergang bei angelegter Spannung in Sperrichtung als Ätzstopgrenze wirkt. Die ätzstoppende Wirkung des p/n-Übergangs zwischen der Maskierschicht 12 und dem Halbleiterträger 10 kann also wahlweise durch Anlegen oder Abschalten der Spannung zwischen der Maskierschicht 12 und dem Halbleiterträger 10 an- oder abgeschaltet werden. Die Maskierschicht 12 kann beispielsweise durch Eindiffusion von Dotieratomen aus der Gasphase oder aus dotierten Oberflächenbelägen oder durch Einschießen von Dotieratomen in Form von extern beschleunigten Ionen erzeugt werden. Bei diesem Verfahren müssen die Bereiche der Oberfläche des Halbleiterträgers 10, in denen in der Maskierschicht Öffnungen angeordnet sein sollen, gegen die Eindiffusion oder Implantation von Dotieratomen geschützt werden. Eine weitere Möglichkeit zur Oberflächenmaskierung besteht in der Abscheidung einer strukturierten Epitaxieschicht mit entsprechender Dotierung auf der zu maskierenden Hauptoberfläche des Halbleiterträgers 10. Wesentlich ist, daß zwischen der Maskierschicht 12 und dem Halbleiterträger 10 ein p/n-Übergang besteht und daß die Maskierschicht 12 monokristallin ist und aus demselben Grundmaterial besteht wie der Halbleiterträger 10. Bei entsprechender Orientierung der Öffnungen in der Maskierschicht 12 bezüglich der Kristallorientierung des Halbleiterträgers 10 tritt keine Unterätzung der Maskierschicht 12 auf, wie in den 1a und 1b dargestellt.
  • In den 2a bis d sind verschiedene Stadien des erfindungsgemäßen Strukturierungsverfahrens mit vergrabenen Dotierungsgebieten dargestellt. In 2a ist mit 11 ein mit einer Grunddotierung versehenes monokristallines Halbleitersubstrat bezeichnet. In ein Gebiet 16 einer Hauptoberfläche des monokristallinen Substrats 11 ist eine Dotierung eingebracht, so daß zwischen dem Gebiet 16 und dem Halbleitersubstrat 11 ein p/n-Übergang besteht. Das Halbleitersubstrat kann beispielsweise ein mit einer p-Grunddotierung versehener Siliziumwafer sein, kann aber auch ein andersartig dotiertes Halbleitersubstrat aus einem andern Grundmaterial als Silizium sein. Anschließend wird auf der mit dem dotierten Gebiet 16 versehenen Oberfläche des Substrats 11 eine monokristalline Halbleiterschicht 13 abgeschieden, die aus demselben Grundmaterial wie das Substrat 11 besteht und in diesem Beispiel eine Grunddotierung vom selben Typ wie das Substrat 11 aufweist. Im Falle eines monokristallinen Siliziumwafers mit einer p-Grunddotierung kann die Schicht 13 beispielsweise durch eine p-dotierte Epitaxieschicht gebildet werden. Das Substrat 11 zusammen mit der Schicht 13 bilden den Halbleiterträger 10. In 2b ist der Halbleiterträger 10 nach dem Ausdiffundieren der Dotierung 16 in die Schicht 13 dargestellt. Zur Kontaktierung des in diesem Beispiel n-dotierten, vergrabenen Gebietes 16 wird eine Anschlußdiffusion 14 in die Oberfläche des Halbleiterträgers 10 eingebracht, was in 2c dargestellt ist. 2d zeigt den Halbleiterträger 10, nachdem eine Maskierschicht 12 entsprechend der 1a in die Oberfläche des Halbleiterträgers 10 eingebracht wurde. Die Maskierschicht 12 weist eine Öffnung 121 auf, durch die eine anisotrope Ätzlösung auf den Halbleiterträger 10 einwirken kann. Bei Anlegen einer Spannung in Sperrichtung an den p/n-Übergang zwischen der Maskierschicht 12 und dem vergrabenen Gebiet 16 über die Anschlußdiffusion 14 gegen den Halbleiterträger 10 wird das Gebiet 16 gegen eine Tiefenätzung passiviert. Bei entsprechender Orientierung des Gebiets 16 bezüglich der Kristallorientierung des Halbleiterträgers 10 entsteht bei der Tiefenätzung eine Struktur entsprechend der 2e. Die anisotrope Ätzlösung, die durch die Öffnung 121 auf den Halbleiterträger 10 einwirkt, erzeugt eine Ätzausnehmung 30 mit einer Unterätzung des vergrabenen Gebietes 16, so daß ein schwingungsfähiges Paddel in der Tiefe des Halbleiterträgers 10 entstanden ist.
  • In den 3a bis c ist eine weitere Variante des Verfahrens entsprechend 2a bis e dargestellt. In 3a ist mit 10 ein Halbleiterträger bezeichnet, der ebenfalls aus einem Substrat 11 und einer darauf aufgebrachten Epitaxieschicht 13 gebildet ist. An der Schichtgrenze zwischen Substrat 11 und Epitaxie 13 befindet sich ein vergrabenes, dotiertes Gebiet 16, das durch eine Anschlußdiffusion 14 von der einen Hauptoberfläche des Halbleiterträgers ausgehend kontaktiert werden kann. Dieser Aufbau des Halbleiterkörpers 10 aus dem Substrat 11 und der darauf aufgebrachten Schicht 13 mit dem vergrabenen Gebiet 16 und der Anschlußdiffusion 14 wurde entsprechend den 2a bis c erzeugt. Im Gegensatz zu dem in 2 dargestellten Ausführungsbeispiel weist jedoch die Schicht 13 eine Dotierung vom entgegengesetzten Typ der Dotierung des Substrats 11 auf, so daß zwischen der Schicht 13 und dem Substrat 11 ein pn-Übergang besteht. Wie genau sich dieser pn-Übergang in der Tiefe des Halbleiterträgers 10 lokalisieren läßt, hängt von dem Verhältnis der Dotierungen des Substrats 11 und der darauf aufgebrachten Schicht 13 zueinander ab. Das vergrabene Gebiet 16 mit der Anschlußdiffusion 14 weist eine Dotierung vom selben Typ wie die Epitaxieschicht 13 auf, ist jedoch wesentlich höher dotiert. Dadurch ist der pn-Übergang zwischen dem vergrabenen Gebiet 16 und dem Substrat 11 wesentlich schärfer definiert als der zwischen dem Substrat 11 und der Schicht 13. Außerdem ist der pn-Übergang zwischen dem vergrabenen Gebiet 16 und dem Substrat 11 tiefer im Halbleiterkörper 10 angeordnet als der pn-Übergang zwischen der Epitaxieschicht 13 und dem Substrat 11. In die Oberfläche der Schicht 13 ist ferner in einem Gebiet 18 eine Dotierung vom Typ des Substrats 11 eingebracht. Eine weitere Dotierung 15 vom Typ des Substrats 11 dient als Anschlußdiffision für das Substrat 11 durch die Schicht 13. In einem nächsten Verfahrensschritt wird in einem Gebiet 17 das sich zumindest teilweise mit dem Gebiet 18 überschneidet eine Dotierung vom entgegengesetzten Typ der Dotierung des Gebiets 18 eingebracht, so daß zwischen Teilen des Gebietes 17 und dem Gebiet 18 ein pn-Übergang besteht. Dies ist in 3b dargestellt. Über die Anschlußdiffusionen 14 und 15 wird nun eine Spannung in Sperrichtung an den pn-Übergang zwischen dem Gebiet 16 und dem Substrat 11 angelegt. In dem in 3 dargestellten Ausführungsbeispiel dient dieser in Sperrichtung gepolte pn-Übergang als Ätzstopgrenze für eine justiert gegen das vergrabene Gebiet 16 durchgeführte Rückseitenätzung, bei der eine Ausnehmung 31 erzeugt wird. Auf diese Weise können sehr einfach durch Einbringen einer starken Dotierung in ein Substrat und anschließendes Abscheiden einer Schicht in definierter Dicke, wobei ein scharf definierter pn-Übergang zwischen dem Substrat und der vergrabenen Dotierung entsteht, Membranen mit definierter Dicke erzeugt werden. Auch zwischen den Gebieten 17 und 18 wird eine Spannung so angelegt, daß der pn-Übergang zwischen diesen Gebieten in Sperrichtung gepolt ist. Durch einen anschließenden anisotropen Ätzschritt kann dann das Gebiet 17 durch Ausätzen des Gebiets 18 gezielt unterätzt werden, so daß eine Paddelstruktur in der Oberfläche des Halbleiterträgers 10 entsteht, was in 3c dargestellt ist.
    •

Claims (4)

  1. Verfahren zur Strukturierung eines monokristallinen, mit einer Grunddortierung versehenen Siliziumträgers, bei dem mindestens eine Hauptoberfläche des Siliziumträgers mittels einer strukturierten Maskierschicht passiviert wird und bei dem in einem Ätzschritt durch Öffnungen in der Maskierschicht anisotrop in den Siliziumträger eingeätzt wird, dadurch gekennzeichnet, – dass der Siliziumträger (10) aus einem monokristallinen, mit einer Grunddotierung versehenen Substrat (11) und mindestens einer darauf angebrachten monokristallinen Siliziumschicht (13) gebildet wird, indem zunächst von Teilen mindestens einer Hauptoberfläche des Substrats (11) ausgehend Dotierungen in das Substrat (11) eingebracht werden, derart, dass Gebiete (16) an der mindestens einen Hauptoberfläche des Substrats (11) entstehen, wobei zwischen den Gebieten (16) und dem Substrat (11) p/n-Übergänge entstehen, und anschließend auf die mindestens eine Hauptoberfläche des Substrats (11) die mindestens eine Schicht (13) aufgebracht wird, so dass die Gebiete (16) im Inneren des Siliziumträgers (10) angeordnet sind, – dass in die Schicht (13) Dotierungen (14) zur elektrischen Kontaktierung der Gebiete (16) eingebracht werden, – dass jeweils voneinander elektrisch isolierte Gebiete (16) und der Siliziumträger (10) elektrisch kontaktiert werden, so dass vor dem Ätzschritt zwischen den kontaktierten Gebieten (16) und dem Siliziumträger (10) eine Spannung anlegbar ist, derart, dass die p/n-Übergänge in Sperrichtung gepolt sind und als Ätzstop für die Tiefenätzung dienen.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, – dass die Spannung, die an einen p/n-Übergang angelegt wird, um eine ätzstoppende Wirkung zu erzeugen, in Abhängigkeit vom Dotierungsverhältnis der Schichten gewählt wird, zwischen denen der p/n-Übergang besteht.
  3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, – dass die ätzstoppende Wirkung eines p/n-Überganges während des Ätzschrittes durch Anlegen und Abschalten der Spannung an dem p/n-Übergang an- und abgeschaltet wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, – dass ein oder mehrere Gebiete (16) so bezüglich einer zu erzeugenden Ätzausnehmung (30) angeordnet sind, dass die Gebiete (16) zumindest teilweise durch eine anisotrope Ätzlösung unterätzbar sind, so dass sie schwingungsfähige Strukturen in der Tiefe des Siliziumträgers bilden.
DE4106933A 1991-03-05 1991-03-05 Strukturierungsverfahren Expired - Lifetime DE4106933B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE4106933A DE4106933B4 (de) 1991-03-05 1991-03-05 Strukturierungsverfahren
US07/828,033 US5242533A (en) 1991-03-05 1992-01-30 Method of structuring a semiconductor chip
JP04517692A JP3320763B2 (ja) 1991-03-05 1992-03-03 構造化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4106933A DE4106933B4 (de) 1991-03-05 1991-03-05 Strukturierungsverfahren

Publications (2)

Publication Number Publication Date
DE4106933A1 DE4106933A1 (de) 1992-09-10
DE4106933B4 true DE4106933B4 (de) 2004-12-16

Family

ID=6426483

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4106933A Expired - Lifetime DE4106933B4 (de) 1991-03-05 1991-03-05 Strukturierungsverfahren

Country Status (3)

Country Link
US (1) US5242533A (de)
JP (1) JP3320763B2 (de)
DE (1) DE4106933B4 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3333560B2 (ja) * 1992-10-23 2002-10-15 リコーエレメックス株式会社 シリコン基板のエッチング方法
US5949118A (en) * 1994-03-14 1999-09-07 Nippondenso Co., Ltd. Etching method for silicon substrates and semiconductor sensor
US5865938A (en) * 1996-06-25 1999-02-02 Xerox Corporation Wafer chuck for inducing an electrical bias across wafer heterojunctions
US5637189A (en) * 1996-06-25 1997-06-10 Xerox Corporation Dry etch process control using electrically biased stop junctions
DE19700982A1 (de) * 1997-01-14 1998-07-16 Siemens Ag Verfahren zur Bildung von Lochstrukturen in einem Siliziumsubstrat
US6284670B1 (en) 1997-07-23 2001-09-04 Denso Corporation Method of etching silicon wafer and silicon wafer
DE19903380B4 (de) 1998-02-02 2007-10-18 Denso Corp., Kariya Halbleitersensoren für eine physikalische Grösse und ihre Herstellungsverfahren
JP4238437B2 (ja) 1999-01-25 2009-03-18 株式会社デンソー 半導体力学量センサとその製造方法
US6535318B1 (en) * 1999-11-12 2003-03-18 Jds Uniphase Corporation Integrated optoelectronic devices having pop-up mirrors therein and methods of forming and operating same
EP1760037A1 (de) * 2005-09-06 2007-03-07 Infineon Technologies SensoNor AS Verfahren zum Herstellen von mikromechanischen Strukturen
EP1760038B1 (de) * 2005-09-06 2013-06-26 Infineon Technologies AG Verfahren zum Herstellen eines Masse-Feder Systems
JP2008078202A (ja) * 2006-09-19 2008-04-03 Yokogawa Electric Corp ボロン拡散型単結晶振動子及びその製造方法
DE102010061795A1 (de) * 2010-11-23 2012-05-24 Robert Bosch Gmbh Verfahren zum Erzeugen einer mikromechanischen Membranstruktur und MEMS-Bauelement

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3445774A1 (de) * 1983-12-27 1985-07-04 Fuji Electric Co., Ltd., Kawasaki, Kanagawa Verfahren zur herstellung eines kapazitiven halbleiterdruckaufnehmers
US4597003A (en) * 1983-12-01 1986-06-24 Harry E. Aine Chemical etching of a semiconductive wafer by undercutting an etch stopped layer
US4783237A (en) * 1983-12-01 1988-11-08 Harry E. Aine Solid state transducer and method of making same
US4922756A (en) * 1988-06-20 1990-05-08 Triton Technologies, Inc. Micro-machined accelerometer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4672354A (en) * 1985-12-05 1987-06-09 Kulite Semiconductor Products, Inc. Fabrication of dielectrically isolated fine line semiconductor transducers and apparatus
JPH07104217B2 (ja) * 1988-05-27 1995-11-13 横河電機株式会社 振動式トランスデューサとその製造方法
US5129983A (en) * 1991-02-25 1992-07-14 The Charles Stark Draper Laboratory, Inc. Method of fabrication of large area micromechanical devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4597003A (en) * 1983-12-01 1986-06-24 Harry E. Aine Chemical etching of a semiconductive wafer by undercutting an etch stopped layer
US4783237A (en) * 1983-12-01 1988-11-08 Harry E. Aine Solid state transducer and method of making same
DE3445774A1 (de) * 1983-12-27 1985-07-04 Fuji Electric Co., Ltd., Kawasaki, Kanagawa Verfahren zur herstellung eines kapazitiven halbleiterdruckaufnehmers
US4922756A (en) * 1988-06-20 1990-05-08 Triton Technologies, Inc. Micro-machined accelerometer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HEUBERGER, A. (Hrsg.): Mikromechanik, Springer- Verlag 1989, Kapitel 3 *

Also Published As

Publication number Publication date
DE4106933A1 (de) 1992-09-10
JPH04318977A (ja) 1992-11-10
US5242533A (en) 1993-09-07
JP3320763B2 (ja) 2002-09-03

Similar Documents

Publication Publication Date Title
DE4331798B4 (de) Verfahren zur Herstellung von mikromechanischen Bauelementen
DE4341271B4 (de) Beschleunigungssensor aus kristallinem Material und Verfahren zur Herstellung dieses Beschleunigungssensors
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE4106933B4 (de) Strukturierungsverfahren
DE102007035251B3 (de) Verfahren zur Herstellung von Isolationsgräben mit unterschiedlichen Seitenwanddotierungen
DE4016472C2 (de)
DE4318466B4 (de) Verfahren zur Herstellung eines mikromechanischen Sensors
DE4106287A1 (de) Verfahren zum anisotropen aetzen von monokristallinen, scheibenfoermigen traegern
DE4003473C2 (de)
DE4030466A1 (de) Piezo-widerstandsvorrichtung
DE2328090A1 (de) Halbleiterkondensator mit grosser kapazitaet und verfahren zu seiner herstellung
DE2133979B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
CH693158A5 (de) Verfahren zur Herstellung metallischer Mikrostrukturen.
DE3625742C2 (de) Integrierte CMOS-Schaltung
DE102005008191B4 (de) Verfahren zur Herstellung von VDMOS-Transistoren
DE2010448A1 (de)
DE69528406T2 (de) Abdichtung für die kontrollierte Auflösung eines Wafers im Mikro-Bearbeitungsverfahren
DE4035628C2 (de) Verfahren zur Erzeugung von pn-Übergängen in Siliziumträgern
DE4003472C2 (de) Verfahren zum anisotropen Ätzen von Siliziumplatten
EP0626100A1 (de) Verfahren zur herstellung einer halbleiterstruktur
DE2627307C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1908901B2 (de) Verfahren zum herstellen von halbleiterbauelementen unter verwendung einer maske mit einem feinen markierungsmuster
DE2005940C3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19908399B4 (de) Verfahren zur Herstellung von Mehrschichtdioden oder Thyristoren mit Emitterkurzschlusstruktur
WO1999062112A1 (de) Verfahren zur herstellung von schottky-dioden

Legal Events

Date Code Title Description
8120 Willingness to grant licences paragraph 23
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 21/3063

8125 Change of the main classification

Ipc: B81C 1/00

8364 No opposition during term of opposition
R071 Expiry of right