DE2010448A1 - - Google Patents

Info

Publication number
DE2010448A1
DE2010448A1 DE19702010448 DE2010448A DE2010448A1 DE 2010448 A1 DE2010448 A1 DE 2010448A1 DE 19702010448 DE19702010448 DE 19702010448 DE 2010448 A DE2010448 A DE 2010448A DE 2010448 A1 DE2010448 A1 DE 2010448A1
Authority
DE
Germany
Prior art keywords
substrate
junction
group
area
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702010448
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Publication of DE2010448A1 publication Critical patent/DE2010448A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H1/00—Contacts
    • H01H1/0036—Switches making use of microelectromechanical systems [MEMS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H2239/00—Miscellaneous
    • H01H2239/052—Strain gauge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Pressure Sensors (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)

Description

DEUTSCHE ITT INDUSTRIES GESELLSCHAFT MIT BESCHRÄNKTER HAFTUNG
FREIBURG I.B.
Herstellungsverfahren für ein Halbleiterbauelement
Die Priorität der Anmeldung in Großbritannien Nr. 12226/69 vom 7. März 1969 wird in Anspruch genommen.
Die Erfindung befaßt sich mit einem Verfahren zur Herstellung eines Halbleiterbauelementes aus Silicium.
Aufgabe der Erfindung ist ein verbessertes Verfahren zur Herstellung eines Halbleiterbfcuelementes unter Einbeziehung einer selektiven Ätzung des Halbleitermaterials.
Die Erfindung betrifft demnach ein Verfahren zur Herstellung eines Halbleiterbauelementes, das zumindest ein erstes Material des einen Leitfähigkeitstyps, ein zweites Material mit vom ersten unterschiedlichen Leitfähigkeitstyp und eine Sperrschicht zwischen ersten und zweiten Material enthält, wobei das Verfahren eine Ätzung des ersten Materials einschließt, indem das Ätzmittel selektiv nur auf das erste Material nicht aber auf das zweite Material wirkt.
Erfindungsgemäß wird eine Ätslösung verwendet, die aus einer Mischung von DiamiB? Catechol und Wasser besteht und- die di© Eigenschaft hat, in Substraten t die beide Leitfähigkeitstypea
009839/UU
BAD ORIGINAL
"ΪΊ 624 J.C. Greenwood 6
unter Bildung einer Sperrschicht enthalten, das n-leitende Silicium zu ätzen nicht aber das p-leitende, wobei die maximale Tiefe der aus dem Substrat herausgeätzten Flächen durch den pn-übergeing begrenzt ist.
Zum besseren Verständnis der Erfindung dient die folgende Beschreibung und die Zeichnungen mit den einzelnen Figuren. Es werden einzelne Stufen in der Herstellung von Dioden mit einer Schutzring-(Guardring)-Struktur und von Dehnungsmessern dargestellt.
Die Fig. IA bis IE zeigen die verschiedenen Stufen bei der Herstellung der Dioden nach dem erfindungsgemäßen Verfahren; die Flg. 2 zeigt eine weitere Stufe bei der Herstellung der Dioden nach dem erfindungsgemäßen Verfahren; die Fig. 3A bis 3D zeigen die verschiedenen Stufen bei der Herstellung eines Dehnungsmessers nach dem erfindungsgemäßen Verfahren.
Zur Vorbereitung wird ein entweder n- oder p-leitendes Siliciumsubstrat mit einer Sperrschicht versehen. Für Zwecke dieser Beschreibung wird angenommen, daß ein η-leitendes Siliciumsubstrat verwendet wird. Der pn-übergang wird entweder durch Eindiffusion eines p-dotierenden Mittels,, beispielsweise Bor, aus dessen Oxyden in eine größere Oberfläche des Substrates gebildet oder indem eine Schien', vo;, p-le.».tendcm Silicium auf einer größeren Oberfläche as-.s :'.ihn'- ■,. \t*z epLtiVfctlscr. mifwüchct,
•)ie bevorzug ::e Ktzlösur j isc &Lae -^V-.ung von K5:.; ■, la:; dl am in. CstecKol. r ν* \/-Λ=·;5.·>:ί, ο";, ■.'■-.■- 1 ·■■.-.·. : . '.ζνΔίΊ- -r^r ^.ΌρνΊοη-d.i.'.r..· ο a; ::;.■.··■:: <■-.. - K thy U-ν'. ■· -- -ν.-.. ■ ■.: : -.ν ^πν-^ά:.
BAD ORIGINAL
Fl 624 J.C. Greenwood 6
Die Herstellung einer Gruppe von Dioden und einer Gruppe von Dehnungsmessern wird nun in groben Zügen dargestellt. Die Darstellung soll als Beispiel für das Verfahren nach der Erfindung dienen und die verschiedenen Anwendungsmöglichkeiten illustrieren« Dabei ist leicht einzusehen, daß einzelne Anordnungen durch dasselbe Verfahren hergestellt werden können. Das Ausgangsmaterial für die Herstellung einer Gruppe von Dioden ist ein Siliciumsubstrat 1« vorzugsweise mit 1-0-0 Orientierung, in dem, wie in Fig. IA gezeigt, ein pn-übergang gebildet wurde, der durch die p-leitenden und η-leitenden Schich- % ten 2 und 3 bestimmt ist. In der ersten Stufe des Herstellungs- : prozesses wird die in Flg. IB gezeigte Struktur dadurch erhalten,, daß die Oberfläche der n-leitenden Schicht 3 mit einer Schicht 4 aus Siliciumoxyd, beispielsweise Siliciummonoxyd oder Siliciumdioxyd, durch irgendein bekanntes Verfahren überzogen wird, danach werden die fensterähnlichen Öffnungen 5 durch die Schicht 4 mittels Flußsäure geätzt, wobei die umgebende Fläche während der Ätzung beispielsweise durch eine photolithographische Technik maskiert wird.
In der nächsten Stufe des Herstellungsprozesses wird die Ätzung der η-leitenden Schicht mittels der Diamin-Catechol-Wasser- μ Ätzlösung eingeführt, um,die in Fig. 1 C gezeigte Struktur zu erhalten. Die Tiefe der geätzten Flächen 6 wird begrenzt durch den pn-übergang, während die verbleibende Dicke des Siliciumsubstrates an diesen Punkten sich aus der Dicke der p-leitenden Schicht 2 ergibt. Ein η -dotierender Stoff, beispielsweise Phosphor, wird nun aus seinen Oxyden in die Wälle der geätzten Flächen 6 zur Bildung der Schichten 7 eindiffundiert, so daß sich die in Fig. ID gezeigte Struktur ergibt. Das verbleibende Siliciumoxyd wird danach vom Substrat entfernt.
0098 39/ -1..4 44
2010U8
Pl 624 j.C. Greenwood 6
In der nächsten Stufe des Herstellungsprozesses werden die metallischen Schichten 8 und 9, beispielsweise aus Aluminium oder Nickel, nacheinander aufgedampft und mit der Oberfläche der Schicht 2f den·diffundierten Schichten 7 und dem verbliebenen Teil der Oberfläche der Schicht 3 legiert, so daß sich die in Fig. IE gezeigte Struktur ergibt. Die Schichten 8 und 9 bilden die Elektroden der Dioden.
In der letzten Stufe des Herstellungsprozesses wird die in Fig. IE gezeigte Struktur in einzelne Dioden geteilt, indem die Struktur entlang der in IC gezeigten Linien 11 und 12 getrennt wird.
Andererseits kann die Gruppe von Dioden dadurch in einzelne Dioden aufgeteilt werden, daß der Herstellungsprozeß in der in Fig. 2 gezeigten Art verändert wird. Bei dieser Anordnung wird eine Vertiefung 13 mit v-förmigem Querschnitt entlang der Linien 11 und 12 eingebracht, die das Brechen des Substrates in einzelne Dioden gestattet. Der Ätzprozeß mittels Diamin, Catechol und Wasser ergibt bei Abwesenheit irgendwelcher anderer Begrenzungskriterien eine pyramidenförmige Höhlung, deren Tiefe sich aus den Abmessungen der belichteten Fläche auf der η-leitenden Schicht 3 ergibt. Die Ätzrate ist bis zu diesem Punkt sehr hoch, während sie danach beträchtlich abfällt. Wenn daher vorher während der Ätzung im Herstellungsprozeß oder in einem anderen Falle bei einer früheren oder späteren Stufe die Siliciumoxydschicht 4 mit fensterähnlichen öffnungen versehen wurde, deren Positionen den Positionen der Vertiefung 13 entsprechen, können die Vertiefungen in die n-leitende Schicht geätzt werden. Die Breite der fensterähnlichen öffnungen muß so groß sein, daß die Vertiefungen in derselben Zeit gebildet werden, in der sich auch die geätzten Flachen 6 bilden (siehe Fig. IC),
009839/UU
- 5 - ■ ' Fl 624 J.C. Greenwood 6
Die metallische Schicht 9 kann durch Ausfüllen der geätzten Flächen 6 nach der Bildung der Schichten 7 mit Kupfer nach irgendeinem bekannten Verfahren ersetzt werden. Die Kupferfüllung bildet die eine Elektrode der Diode und hat außerdem die Funktion einer Wärmeableitung.
Das Ausgangsmaterial bei der Herstellung einer Gruppe von Dehnungsmessern ist ein η-leitendes Siliciumsubstrat. Zur besseren Verständlichkeit wird nur ein Teil desSubstrates mit zwei darin gebildeten Dehnungsmessern dargestellt,, In der ä ersten Stufe des Herstellungsprozesses wird die in FigD 3Ä gezeigte Struktur erhalten, indem eine Oberfläche des n-lsitenden Siliciumsubstrates 14 poliert und mit einer Schicht 15 aus Siliciumoxyd, beispielsweise Siliciummonoxyd oder Silicium.·9 dioxyd, nach irgendeinem bekannten Verfahren übersogen wurdeβ Danach werden fensterähnliche Öffnungen 16 djurch die Schicht 15 · mittels Flußsäure geätscj, wobei die umgebende Fläche,beispielsweise mittels photoli :hographischer Technik,während der Ätzung. maskiert wurde. Ein p*1-dotierender Stoff, beispielsweise Bor? wird nun aus seinen Oxyden in die Oberfläche eines Substrates eindiffundiert, um so die Gebiete 17 zu bilden t von denen jedes ein aktives Element eines Dehnungsmessers darstellt» Für j
maximale Empfindlichkeit wird das Substrat so orientiert, daß ' die Meßstrukturen entlang der 1-1-1-Achse, cLh-. entlang der Richtung des Pfeiles X1, liegen.
Während des Diffusionsprozesses wächst wieder Silici«mossyd auf," Um die in Fig. 3B gezeigte Struktur zu erhaltene· müssen die fensterähnllchen öffnungen 18 mit der vorher Technik durch die Oxydschicht geätzt werden.
BAD
009839/1444
Fl 6 24
j,C» Greenwood 6
In der nächsten Stufe des Kerstellungsprozesses werden die Kontakte 19 au;; beispielsv/f^f.sc-. aluminium oder Nickel auf der Oberfläche ;:--.rr dlffuncHerten Gebiete 17 nach einer geeigneten Maskierung durch Vakuum:u>fdämpfung und Legierung gebildet. Ein Ansch.U; Girant 20 wird arisch mit jedem der Kontakte 19 mittels irgendeines bekannten Verfahrens verbunden. Für viele Anwendungen "i^^cr Γ-shhungrinieSstreifen ist die Meßstruktur vor t-ilhaf ^n.'i.!sr in ein .isolierendes Material f wie Glas oder Kunststoff» οtrgeschlossen* Deshalb wird eine Schicht 21 aus entweder Kunststoff oder Glas vorgesehen, die;falls gewünscht, auch die Kor. ■·α H-.-3 19 einschließt und die verbleibende, freiliegende r;b;;·■-■.'? Oberfläche der Schiebb 15 überzieht. Die resultierende struktur ist in FLg, 3 C gezeigt.
In der nach«te;. Stute dec Pro:" Λ>ί£"ί5 wird das n-leitende Silicium des Sub:.-· Li ites mittels 1--: Dia^in-Catacl-Joi-Wasser-Xtzlösung v-:.v;qe!itzt( Viährene. ■:· .·-'. mci.1: V-^n Metal i.e durch die Ktz-
*;f en wa.r-'l^n, Ist es U4U, notwendig, die
Irjsung tvv::nj. -in-'
A.r\schlußdr/llh■; e ':) während d-\r ^ta^a-.i" "iu schützen. Nach diesem iitzprooO.? k/u'nr ?"-:<Ii.G *ϊ.·,.-.;·:;:a:·.' ','ftv/iLnschfc wird, eine Schicht 2 2 aus ^ntwc-'iar Glas oder P :..!;-■ tik voc^a^ehen werden, die die diffundiert^·-: Gebiete 17 aii:-i?hii33t und die verbleibende freigeliv/te f;be rf leiche der -''vKir-at .:. S überzif "i.f·,
!■'·.. der iotz:'-:1!) 'i'.;jfe
l'.inj dar i
::.-in vora
·'1.Π· Γι;'
?.-.■ π al.-;
v;ird durch Tei »Ht^ri struktur
'.·: 'Jif iundier-νιο Hantel forni
0 0 9 8 3 9 / U 4 4
BAD ORiQfMAL
Fl 624 J.C. Greenwood 6
Der Dehnungsmesser, wie er im vorangegangenen dargestellt wurde, kann als integraler Teil einer integrierten Schaltung ausgeführt werden. Die integrierte Schaltung muß dann während der Diamin-Catechol-Wasser-Ätzung geschützt werden. Dies kann man entweder durch Einschluß in p-leitendes Silicium erreichen oder durch Aufbringen von Quarz auf die Oberflächen des Substrates, in dem die integrierte Schaltung gebildet ist* Der im vorangegangenen dargestellte Dehnungsmesser kann in einzelner Anwendung oder auch in mehrfacher Anwendung das aktive Element von elektromechanischen Wandlern, wie beispielsweise Druckkastenschaltern, Kraft- und Beschleunigungswandlern, Programmsteuerungen oder Vibrationsdetektoren von mechanischen Resonatoren bilden.
Es ist offensichtlich, daß die durch Diffusion hergestellten Elemente der Dehnungsmeßstreifen sehr empfindlich auf Biegung reagieren, da der größte Teil des Stromes nahe der ursprünglichen oberen Oberfläche des Slliciumsubstrates geleitet wird.
Es ist verständlich, daß die Erfindung nicht auf die vorstehend beschriebenen Beispiele beschränkt ist.
0 09839/U

Claims (13)

  1. Fl 624 J.C. Greenwood 6
    PATENTANSPRÜCHE
    Verfahren zur Herstellung eines Halbleiterbauelementes, das zumindest ein erstes Material des einen Leitfähigkeitstyps, ein zweites Material mit vom ersten unterschiedlichen Leitfähigkeitstyp und eine Sperrschicht zwischen ersten und zweiten Material enthält und daß das Verfahren eine Ätzung des ersten Materials einschließt, indem das Ätzmittel selektiv nur auf das erste Material nicht aber auf das zweite Material wirkt, dadurch gekennzeichnet, daß eine Ätzlösung verwendet wird, die aus einer Mischung von Diaminy Catechol und Wasser besteht und die die Eigenschaft hat, in Substraten, die beide Leitfähigkeitstypen unter Bildung einer Sperrschicht enthalten, das η-leitende Silicium zu ätzen nicht aber das p-leitende, wobei die maximale Tiefe der aus dem Substrat herausgeätzten Flächen durch den pn-übergang begrenzt ist.
  2. 2. Verfahren nach Anspruch l, dadurch gekennzeichnet, daß der pn-übergang in dem Substrat durch Eindiffusion eines Dotierungsmittels, das den entgegengesetzten Leitfähigkeitstyp als den des Substrates hervorruft, in ein Gebiet des Substrates von einer Hauptfläche aus hervorgerufen wurde.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das den pn-übergang enthaltende Siliciumsubstrat dadurch gebildet wurde, daß eine Schicht von Silicium auf der Oberfläche eines Siliciumsubstrates vom entgegengesetzten Leitfähigkeitstyp epitaktisch aufwuchs.
    009839/1 4U
    - 9 Fl 624 J.C. Greenwood 6
  4. 4. Verfahren nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß das Diamin einer Gruppe enthaltend Äthylendiamin, Hydrazendiamin oder Propylendiamin entstammt.
  5. 5. Verfahren nach Anspruch l bis 4, dadurch gekennzeichnet, daß das Catecholderivat ein lr2 Hydroxyl-4 Methylbenzen ist. ■
  6. 6. Verfahren nach Anspruch 1 bis 4, wobei die Ätzlösung eine Mischung von 17 ml Äthylendiamin, 3 g Catechol und 8 ml Wasser darstellt.
  7. 7. Verfahren nach Ansprüchen lr 2, 4, 5 und 6, dadurch gekennzeichnet, daß es sich bei dem Halbleiterbauelement um eine Diode mit Schutzringstruktur handelt, deren geätzter Teil des η-leitenden Gebietes des Substrates sich bis zum pn-übergang unter Bildung einer Höhlung ausdehnt, die die Grenzen des pn-Uberganges der Diode festlegt und die Im wesentlichen dadurch hergestellt wird, daß ein ndotierender Stoff in die Wälle der Höhlung diffundiert wird, daß eine ohmsche Kontaktfläche auf diesen diffundierten Gebieten der Höhlung und der Oberfläche des nleitenden Gebietes abgeschieden wird und daß eine ohmsche Kontaktfläche auf der größeren Oberfläche des p-leitenden Gebietes des Substrates abgeschieden wird.
  8. 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Dioden mit Schutzringstruktur in einer Koordinatengruppe in dem Substrat gebildet werden und anschließend in einzelne Dioden aufgeteilt werden.
    -If: ■ -
    - 10 -
    009839/U
    Fl 624 J.C. Greenwood 6
  9. 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Teilung der Gruppe in einzelne Dioden durch folgende Schritte bewirkt wird: Ätzung einer Fläche des n-leitenden Gebietes, das sich zwischen den Reihen und Kolonnen der besagten Anordnung erstreckt, wobei die geätzten Flächen bis zum pn-übergang reichen und v-förmige Gräben bilden,und Brechen in den Gräben über einer Erhöhung zur Bildung einzelner Dioden.
  10. 10. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß es sich bei dem Bauelement um einen Dehnungsmesser handelt, das Substrat η-Leitfähigkeit besitzt, die diffundierten Gebiete ein aktives Element des Dehnungsmessers bilden und eine geätzte Fläche sich unter Bildung einer Höhlung bis zum pn-übergang erstreckt, wobei sie das diffundierte Gebiet freilegt und daß das Verfahren den zusätzlichen Schritt der Ablagerung von ohmschen Kontaktflächen auf dem diffundierten Gebiet beinhaltet.
  11. 11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß als weiterer Schritt die Verkapselung des Dehnungsmessers in einem isolierenden Material erfolgt.
  12. 12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß das isolierende Material aus einer Gruppe von Glas oder Kunststoff ausgewählt wird.
  13. 13. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß es als weitere Schritte die Bildung einer Gruppe von Dehnungsmessern in dem Substrat und Teilung dieser Gruppe in einzelne Bauelemente enthält.
    009839/UU
DE19702010448 1969-03-07 1970-03-05 Pending DE2010448A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB1222669A GB1211499A (en) 1969-03-07 1969-03-07 A method of manufacturing semiconductor devices

Publications (1)

Publication Number Publication Date
DE2010448A1 true DE2010448A1 (de) 1970-09-24

Family

ID=10000667

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702010448 Pending DE2010448A1 (de) 1969-03-07 1970-03-05

Country Status (4)

Country Link
JP (1) JPS4834454B1 (de)
DE (1) DE2010448A1 (de)
FR (1) FR2034731B1 (de)
GB (1) GB1211499A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0012861A1 (de) * 1978-12-29 1980-07-09 International Business Machines Corporation Verfahren zum selektiven Feststellen von durch Polieren verursachten Fehlern auf der Oberfläche von Siliziumplättchen
US5264074A (en) * 1991-05-17 1993-11-23 Sony Corporation Flattening method for interlayer insulating film

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4203128A (en) 1976-11-08 1980-05-13 Wisconsin Alumni Research Foundation Electrostatically deformable thin silicon membranes
IT1212404B (it) * 1979-02-22 1989-11-22 Rca Corp Metodo comportante un singolo attacco per la formazione di un mesa presentante una parete a piu'gradini.
US4234361A (en) 1979-07-05 1980-11-18 Wisconsin Alumni Research Foundation Process for producing an electrostatically deformable thin silicon membranes utilizing a two-stage diffusion step to form an etchant resistant layer
US4498229A (en) * 1982-10-04 1985-02-12 Becton, Dickinson And Company Piezoresistive transducer
US4605919A (en) * 1982-10-04 1986-08-12 Becton, Dickinson And Company Piezoresistive transducer
JPS59136977A (ja) * 1983-01-26 1984-08-06 Hitachi Ltd 圧力感知半導体装置とその製造法
GB2145875B (en) * 1983-08-12 1986-11-26 Standard Telephones Cables Ltd Infra-red-detector
GB2146697B (en) * 1983-09-17 1986-11-05 Stc Plc Flexible hinge device
GB2209245A (en) * 1987-08-28 1989-05-04 Gen Electric Co Plc Method of producing a three-dimensional structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3099591A (en) * 1958-12-15 1963-07-30 Shockley William Semiconductive device
NL256986A (de) * 1960-01-04
FR1472688A (fr) * 1965-03-31 1967-03-10 Westinghouse Electric Corp Circuits intégrés à semi-conducteurs et procédé de fabrication correspondant
FR1483890A (fr) * 1965-04-26 1967-06-09 Siemens Ag Procédé de fabrication de circuits à semi-conducteurs

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0012861A1 (de) * 1978-12-29 1980-07-09 International Business Machines Corporation Verfahren zum selektiven Feststellen von durch Polieren verursachten Fehlern auf der Oberfläche von Siliziumplättchen
US5264074A (en) * 1991-05-17 1993-11-23 Sony Corporation Flattening method for interlayer insulating film

Also Published As

Publication number Publication date
FR2034731A1 (de) 1970-12-11
FR2034731B1 (de) 1975-09-26
GB1211499A (en) 1970-11-04
JPS4834454B1 (de) 1973-10-22

Similar Documents

Publication Publication Date Title
DE2153103C3 (de) Verfahren zur Herstellung integrierter Schaltungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
EP0588296B1 (de) Verfahren zur Herstellung eines Bauelementes mit porösem Silizium
DE3202608C2 (de)
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2010448A1 (de)
DE2926334C2 (de)
DE1924712C3 (de) Integrierter Dünnschicht-Abblockbzw. Entkopplungskondensator für monolithische Schaltungen und Verfahren zu seiner Herstellung
DE2328090A1 (de) Halbleiterkondensator mit grosser kapazitaet und verfahren zu seiner herstellung
DE102013105631A1 (de) Träger für einen optoelektronischen Halbleiterchip und optoelektronisches Bauteil
DE2556668A1 (de) Halbleiter-speichervorrichtung
DE2133979B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2500775B2 (de) Hochspannungsfestes planares Halbleiterbauelement
DE2643016A1 (de) Verfahren zur herstellung eines integrierten halbleiterkreises
DE4106933A1 (de) Strukturierungsverfahren
DE1964837C3 (de) Verfahren zur Herstellung einer lichtemittierenden Halbleiterdiode
DE2340950A1 (de) Verfahren zur herstellung einer halbleiter-photokathode und nach dem verfahren hergestellte halbleiter-photokathode
DE2501074A1 (de) Transistoreinrichtung und verfahren zu ihrer herstellung
DE2149247A1 (de) Verfahren zur Ausformung eines Halbleiterkoerpers
DE3743776C2 (de) Verfahren zur Herstellung vergrabener Halbleiterbauelemente
DE2408402A1 (de) Verfahren zur herstellung integrierter schaltungen bzw. nach einem solchen verfahren hergestellte integrierte halbleiterschaltungseinheit
DE1489193B2 (de) Verfahren zum herstellen einer halbleiteranordnung
DE19908399B4 (de) Verfahren zur Herstellung von Mehrschichtdioden oder Thyristoren mit Emitterkurzschlusstruktur
WO2006066658A2 (de) Halbleitersubstrat mit pn-übergang und verfahren zur herstellung