DE2501074A1 - Transistoreinrichtung und verfahren zu ihrer herstellung - Google Patents
Transistoreinrichtung und verfahren zu ihrer herstellungInfo
- Publication number
- DE2501074A1 DE2501074A1 DE19752501074 DE2501074A DE2501074A1 DE 2501074 A1 DE2501074 A1 DE 2501074A1 DE 19752501074 DE19752501074 DE 19752501074 DE 2501074 A DE2501074 A DE 2501074A DE 2501074 A1 DE2501074 A1 DE 2501074A1
- Authority
- DE
- Germany
- Prior art keywords
- base
- contact
- region
- masking layers
- different masking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 28
- 230000000873 masking effect Effects 0.000 claims description 21
- 235000012239 silicon dioxide Nutrition 0.000 claims description 18
- 239000000377 silicon dioxide Substances 0.000 claims description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 16
- 238000005468 ion implantation Methods 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 239000010953 base metal Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 3
- 238000004018 waxing Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000000429 assembly Methods 0.000 description 4
- 230000000712 assembly Effects 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Description
2501074 Dipl.-Phys. O.E. Weber D_8 München 71
Palentanwalt Hofbrunnstraße 47
Telefon: (089)7915050
Telegramm: monopolweber münchen
M 113
MOTOROLA IMJ. Delaware/USA
Transistoreinrichtung und Verfahren zu ihrer Herstellung
Die Erfindung betrifft allgemein selbstausrichtende Transistor;-,
einrichtungen sowie Verfahren zu ihrer Herstellung und bezieht sich insbesondere auf selbstausrichtende Transistoranordnungen,
welche durch Ionenimplantation hergestellt werden, wobei ein Paar von auf Abstand angeordneten, hochdotierten Basis-Kontaktbereichen
in bezug auf den Umfang eines Zwischen-Emitterbereichs ausgerichtet sind. Weiterhin erstreckt sich die Erfindung auch
auf die Herstellung solcher Anordnungen.·
609831/0541
Selbstausrichtende bzw. selbst ausgerichtete Transistoranordnungen
und Verfahren au deren Herstellung sind bereits bekannt. Verschiedene Techniken sind bisher angewandt worden, um Transistoranordnungen
herzustellen, so daß mit hohem Wirkungsgrad
bzw. hoher Ausbeute zuverlässige Bauelemente erzeugt werden. Bei der Herstellung von Hehrfach-Emitterkontakt-, Mehrfach-Basiskontakt-Halbleiteranordnungen
mit hoher Dichte, welche einen einzelnen Kollektorkontakt aufweisen, wobei die Anordnungen
insbesondere zur Anwendung im Mikrowellenbereich geeignet sind, waren Jedoch die bisher angewandten Techniken nicht
geeignet, zu einem Verfahren zu gelangen, welches dazu führen kann, mit hohem Wirkungsgrad bzw. mit hoher Ausbeute in reproduzierbarer
Weise eine selbstausrichtende bzw. selbst ausgerichtete Transistoranordnung zu erzeugen.
Aufgabe der Erfindung ist es, eine Transistoranordnung sowie ein Verfahren zu deren Herstellung zu schaffen, wie es eingangs
näher erläutert ist, so daß es ermöglicht wird, bei außerordentlich geringen Fertigungskosten in reproduzierbarer
Weise und mit besonders hoher Ausbeute eine Halbleitereinrichtung der eingangs erläuterten Art zu fertigen.
Gegenstand der Erfindung ist somit eine mit Hilfe von Ionenimplantation
hergestellte selbstausrichtende bzw. selbst ausgerichtete Transistoreinrichtung, sowie ein geeignetes Verfahren
zu deren Herstellung, wobei der Emitterbereich und ein Paar von hochdotierten Basis-Kontaktbereichen auf Abstand in
selbstausrichtender bzw. selbst ausgerichteter Weise von dem Umfang des Emitterbereichs erzeugt werden, um die Basis-Kontaktbereiche
exakt auf einem vorgegebenen Abstand von dem Umfang des Emitterbereichs anzuordnen. Siliciumnitrid- und SiIiciumdioxid-Isolationsschichten
werden gemeinsam mit einem Unterschneidungs-Ätzvorgang
dazu angewandt, das Paar von auf Abstand angeordneten, hochdotierten Basis-Kontaktbereichen in bezug auf
den Umfang des Emitterbereichs exakt auszurichten. Die endgül-
509831/0541
tige fertiggestellte Halbleiteranordnung verwendet eine einzelne
Basis-Metallkontaktelektrode, welche einen Kontakt mit allen auf
Abstand angeordneten, hochdotierten Basis-Kontaktbereichen herstellt.
Eine einzelne Emitter-Metallkontaktelektrode ist den Emitterbereichen zugeführt, welche außerhalb des Umfangs der
inneren, auf Abstand angeordneten, hochdotierten Basis-Kontaktbereiche
angeordnet sind.
Gemäß der Erfindung ist der wesentliche Vorteil erreichbar, daß eine Halbleiteranordnung geschaffen wird, welche selbstausrichtende
bzw. selbst ausgerichtete Basis-Kontaktbereiche aufweist, die vom Umfang des Emitterbereichs einen exakten Abstand
haben.
Weiterhin ist es gemäß der Erfindung in vorteilhafter Weise erreichbar, durch Ionenimplantation Basis-Kontaktbereiche zu
schaffen, welche einen genauen Abstand von dem Umfang des Emitterbereichs aufweisen.
509831/0541
Die Erfindung wird nachfolgend beispielsweise anhand der
Zeichnung beschrieben; in dieser zeigen:
Fig. 1 eine Reihe von Querschnitten, welche einzelne Schritte des 'erfindungsgemäßen Verfahrens zur
Herstellung eines Teils eines selbstausrichtenden Halbleiter-Transistoraufbaus mit implantierten Ionen veranschaulicht, und
Herstellung eines Teils eines selbstausrichtenden Halbleiter-Transistoraufbaus mit implantierten Ionen veranschaulicht, und
Fig. 2 eine Draufsicht auf die fertiggestellte Mehrfach-Emitterkontakt-,
Mehrfachbasiskontakt-Halbleiter-Transistoranordnung mit gemeinsamen Emitter- und
Basis-Metallkontakten zu den entsprechenden Emitter- und Basis-Bereichen der Halbleiter-Transistoranordnung.
Basis-Metallkontakten zu den entsprechenden Emitter- und Basis-Bereichen der Halbleiter-Transistoranordnung.
Im Schritt 1 gemäß Fig. 1 ist ein Substrat 10 dargestellt, welches in diesem Ausführungsbeispiel vom Leitfähigkeitstyp
N+ ist. Für den Fachmann dürfte ersichtlich sein, daß die Halbleiterbereiche, welche in der Zeichnung in einem bestimmten
Leitfähigkeitstyp dargestellt sind, auch durch
entsprechende Halbleiterbereiche des entgegengesetzten
Leitfähigkeitstyps ersetzt werden können, falls dies erwünscht ist, um anstatt der in der Zeichnung dargestellten NPN-Transistoranordnung eine PNP-Transistoranordnung zu bilden. Beispielsweise kann das Substrat 10 vom Leitfähigkeitstyp N+ eine Dicke von etwa 0,38 mm (15 mils) und eine Verunreinigungskonzentration von 10 Verunreinigungen pro Kubikzentimeter Silicium haben. Die Verunreinigungen können aus einem beliebigen Dotierstoff vom Typ N wie Phosphor, Arsen, usw. ausgewählt werden.
entsprechende Halbleiterbereiche des entgegengesetzten
Leitfähigkeitstyps ersetzt werden können, falls dies erwünscht ist, um anstatt der in der Zeichnung dargestellten NPN-Transistoranordnung eine PNP-Transistoranordnung zu bilden. Beispielsweise kann das Substrat 10 vom Leitfähigkeitstyp N+ eine Dicke von etwa 0,38 mm (15 mils) und eine Verunreinigungskonzentration von 10 Verunreinigungen pro Kubikzentimeter Silicium haben. Die Verunreinigungen können aus einem beliebigen Dotierstoff vom Typ N wie Phosphor, Arsen, usw. ausgewählt werden.
Im Schritt 2 wird ein Bereich 12 vom Typ N durch Epitaxialwachstum
auf dem Substrat lOvom Typ N+ gebildet. Vorzugsweise
hat der Bereich 12 vom Typ N eine Dicke von etwa 4· Mikron,
509831/0541
16 17 und eine Verunreinigungskonzentration von etwa 10 bis 10
Verunreinigungen pro Kubikzentimeter Silicium. Wiederum kann das für die Epitaxialschicht 12 verwendete Dotiermittel vom
Typ N entweder Phosphor, Arsen oder ein beliebiges anderes Dotiermittel vom Typ N sein.
Im Schritt 3 wird eine Siliciumdioxidschicht 14- vorzugsweise
auf der Schicht 12 vom Typ N abgelagert oder durch Wachstum erzeugt, um eine Maskierungsschicht für den nächsten ■Verarbeitungsschritt
zu bilden. Beispielsweise wurde in der Zeichnung eine Siliciumdioxidschicht mit einer Dicke von etwa
5000 & als bevorzugte Ausführungsform dargestellt, welche
als Maskierungsschicht dient.
Im Schritt 4- wird eine in ihrer Gesamtheit mit dem Bezugszeichen 16 bezeichnete Öffnung in der Siliciumdioxidschicht
14· ausgebildet, um die Bildung eines Bereichs 18 vom Typ P
zu ermöglichen, welcher innerhalb des Bereichs 12 vom Typ N erzeugt werden soll. Entweder eine Ionenimplantation oder
-diffusion kann dazu verwendet werden, den Bereich vom Typ P zu bilden, der vorzugsweise eine Oberflachenverunreinigungs-
18
konzentration von 10 Verunreinigungen pro Kubikzentimeter Silicium aufweist. Beispielsweise würde der Bereich 18 vom Typ P eine Tiefe von 1/2 Mikron aufweisen und einen Dotierstoff vom Typ P wie Bor enthalten.
konzentration von 10 Verunreinigungen pro Kubikzentimeter Silicium aufweist. Beispielsweise würde der Bereich 18 vom Typ P eine Tiefe von 1/2 Mikron aufweisen und einen Dotierstoff vom Typ P wie Bor enthalten.
Im Schritt 5 wird zunächst eine Siliciumnitridschicht 20 auf
dem Bereich 18 vom Typ.P abgelagert, wonach die Siliciumdioxidschicht
22 auf der Siliciumnitridschicht 20 aufgebracht wird. Beispielsweise kann die Siliciumnitridschicht
20 durch ein pyrolytisches Verfahren oder durch ein HF-Sprühverfahren
aufgebracht werden, und die Siliciumdioxidschicht .22 kann auf ähnliche Weise durch ein pyrolytisches Verfahren
oder durch ein HF-Sprühverfahren aufgebracht werden. Im dargestellten
Ausführungsbeispiel hat die Siliciumnitridschicht 20 eine Dicke von 1000 S, und die Siliciumdioxidschicht 22
hat ebenfalls eine Dicke von 1000 8. .
609831/0S41
Im Schritt 6 wird eine in ihrer Gesamtheit mit 24 bezeichnete
Öffnung durch eine herkömmliche photolithographische Maskierungs- und Ätztechnik ausgebildet, um durch einen Teil der
siliciumdioxidschicht 22 und der Siliciumnitridschicht 20 hindurchzuätzen, indem nacheinander Siliciumdioxid- und
Sildiciumnitrid-Ätzmittel angewandt werden. Anschließend
wird ein Bereich 26 vom Typ N+ in dem Bereich 18 vom Typ P
mittels einer Ionenimplantation bei Raumtemperatur erzeugt, um ein Glühen der Siliciumnitridschicht 20 zu vermeiden, was
ein Verhärten derselben herbeiführen würde und damit die Siliciumnitridschicht 20 für den im Schritt 7 nachfolgenden Unterschneidungs
-Ätzprozeß ungeeignet werden lassen würde.
Vorzugsweise wird durch die Ionenimplantation, welche zur Erzeugung des Bereichs 26 vom.Typ N+ verwendet wird, eine
Tiefe des Bereichs 26 von etwa 1/4 Mikron erzeugt, und zwar
?1
mit einer Verunreinigungskonzentration von etwa 10 Verunreinigungen
pro Kubikzentimeter Silicium. Vorzugsweise werden Arsen oder Phosphor als Verunreinigung verwendet, um
den Emitterbereich 26 vom Typ N+ zu bilden.
Im Schritt 7 wird Phosphorsäure dazu verwendet, um vorzugsweise einen Teil der Siliciumnitridschicht 20 zu ätzen, um
die Unterschneidungskonfiguration zu erreichen, welche allgemein durch die Pfeile angedeutet ist, welche mit der Bezugszahl
28 gekennzeichnet sind. Auf diese Weise kann ein sehr genauer Ätzvorgang ausgeführt werden, um den Abstand
des ringförmigen Randes der verbleibenden Siliciumnitridschicht von dem Umfang des Bereichs 26 vom Typ N+ sorgfältig
zu-steuern. Dieser exakte Ätz- oder Unterschneidungsvorgang ist für die nachfolgende Ausbildung der auf Abstand angeordneten
Basis-Kontaktbereiche vom Typ P+ in dem Bereich 18 vom
Typ P kritisch, welche auf einem exakten Abstand vom Umfang des Emitterbereichs 26 vom Typ N+ angeordnet sind. Es sei
darauf hingewiesen, daß die im Schritt 7 veranschaulichte
B09831/0541
Ausführungsform nur ein Teil der Mehrfach-Emitterkontakt-,
Mehrfach-Basiskontakt-Transistoranordnung ist, welche in der Fig. 2 genauer dargestellt ist.
Im Schritt 8 wird ein"Oxid-Ätzvorgang ausgeführt, um vorzugsweise
nur die Siliciumdioxidschicht 22 zu entfernen, so daß
dadurch der Siliciumnitridschicht-Teil 30 verbleibt, welcher
während des Unterschneidungsvorgangs hergestellt wurde, wie er in der Fig. 1 im Schritt 7 dargestellt ist.
Im Schritt 9 wird eine Siliciumdioxidschicht 32 gebildet, und zwar vorzugsweise durch Anwendung von thermischen Wachstumsverfahren, und bedeckt die Öffnung über den Bereich 26 vom Typ
N+ und den Bereich 18 vom Typ P, welcher innerhalb der Öffnung vorhanden ist, die durch den verbleibenden Teil der Siliciumnitridschicht
30 festgelegt ist. Vorzugsweise hat diese Siliciumdioxidschicht
32 eine Dicke von etwa 2000 A.
Im Schritt 10 werden die Siliciumnitridteile 30 durch ein SiIiciumnitrid-Ätzmittel
entfernt, so daß dadurch Öffnungen für die nachfolgende Ausbildung von Basis-Kontaktbereichen 34- vom Typ P+
im Bereich 18 vom Typ P bleiben. Die Basis-Kontaktbereiche 34
vom Typ P+ sind ein Paar von getrennten, auf Abstand angeordneten Bereichen, welche in der Fig. 2 deutlicher dargestellt
sind, wobei die Anordnung so getroffen ist, daß ein vorgegebener, sich selbst einstellender Abstand von dem'Zwischen-Emitterbereich
26 eingehalten ist. Vorzugsweise haben die Basis-Kontaktbereiche 34 vom Typ P+ eine Tiefe von etwa 1/4 Mikron und enthalten
Borverunreinigungen mit einer Konzentration von etwa 10 Verunreinigungen pro Kubikzentimeter. Anschließend an den Ionenimplantationsschritt,
der zur Ausbildung der Basis-Kontaktbereiche 34 vom Typ P+ verwendet wird, erfolgt eine Wärmebehandlung in einer
nichtoxidierenden Umgebung, so daß keine Wärmeoxidschicht
auf dem Halbleiterbereich über den Bads-Kontaktbereichen 34 vom
Typ P+ gebildet wird, damit ein Eindringen der Verunreinigungen,
509831/0541
vom Typ P in die Bereiche 34 vom Typ P+ ermöglicht wird,
um einen gewünschten Pegel zu erreichen, wobei jedoch die Oberfläche der Bereiche 34 vom Typ P+ von Isolatoren oder
Oxidstoffen freibleibt, um anschließend die Ausbildung eines guten ohmschen Kontaktes mit den Basis-Kontaktbereichen
vom Typ P+ zu ermöglichen, was im Schritt 1'1 veranschaulicht
ist.
Im Schritt 11 wird vorzugsweise ein Aluminiummetall-Kontakt zu den Bereichen 34 vom Typ P+ hergestellt, indem beispielsweise
Aluminiummetall mit einer Dicke von 5^00 S auf die Oberfläche
der im Schritt 11 veranschaulichten Halbleiteranordnung aufgebracht wird. Es sei bemerkt, daß durch das Aluminium ein
ohmscher Kontakt mit außerordentlich geringem Widerstand zu den auf Abstand angeordneten Basis-Kontaktbereichen 34 vom
Typ P+ erzeugt wird und daß kein ohmscher Kontakt zu dem Zwischen-Emitterbereich 26 vom Typ N+ hergestellt wird (wie
es in der Fig. 1 veranschaulicht ist), und zwar aufgrund des Schutzes, der durch die Siliciumdioxidschicht 32 gebildet
wird. Nachfolgend wird vorzugsweise ein eutektischer GoId-Silicium-Metallkontakt
38 an der Rückseite des im Schritt 11 veranschaulichten Halbleiteraufbaus angebracht, indem Gold
auf den Bereich 10 vom Typ N+ aufgedampft wird und anschließend die Anordnung einer Wärmebehandlung bei einer Temperatur von
etwa 4500O ausgesetzt wird, um einen eutektische!! Gold-Silicium-Metallkontakt
zu dem Kollektorsubstratbereich 10 (N+) herzustellen.
Gemäß Fig. 2 wird eine Basis-Metallkontakt-Elektrode, die
gestrichelt dargestellt ist, allen Basis-Kontaktbereichen 34 vom Typ P+ zugeführt (in einer Weise, wie es im Schritt
11 beschrieben ist), und zwar dadurch, daß das metallische Aluminium in ohmschem Kontakt mit den Basis-Kontaktbereichen
34 vom Typ P+ steht, und zwar durch die Öffnungen in dem SiIiciumdioxid-Isolator
(32 oder 14), welcher auf der Oberfläche
509831/0541
der Halbleiteranordnung aufgebracht ist. Gemäß der Darstellung sind die Bereiche 26 vom Typ N+ in dem Muster gemäß
Fig. 2 kontinuierlich und gegen einen Kontakt mit der Basis-Metall-Kontaktelektrode
durch eine Isolationsschicht 32 geschützt (die in der Figur nicht dargestellt ist).
Dies führt zu dem Ergebnis, daß die einzelne Basis-Metall-Kontaktelektrode
eine einzelne Elektrode zu allen Mehrfach-Basis-Kontaktbereichen 34- bildet, und zwar als Bestandteil
der selbstausrichtenden Präzisionsgeometrie-Anordnung gemäß der Erfindung. In dieser Figur ist eine Emitter-Metall-Kontaktelektrode
gestrichelt dargestellt und dient dazu, eine elektrische Verbindung zu den Emitter-Kontaktbereichen herzustellen,
die nur auf dem Umfang des Bereichs 26 vomTyp N+ vorhanden und jeweils auf der linken und der rechten Seite der im wesentlichen
U-förmigen Emitter-Metall-Kontaktelektrode gestrichelt dargestellt sind, innerhalb von welcher die Basis-Kontaktbereiche
34- vom Typ P+ angeordnet sind. Gemäß der Darstellung
umgibt der Bereich 18 vom Typ P die auf Abstand angeordneten Bas is-Kontaktbereiche 34- vom Typ P+ und den kontinuierlichen
Emitterbereich 26 vom Typ N+, und er ist auf dem Umfang der Transistoranordnung gemäß Fig. 2 angeordnet. Die
Emitter-Metall-Kontaktelektrode stellt nur einen ohmschen Kontakt mit den verlängerten Teilen des Bereichs 26 vom Typ N+
durch eine (nicht dargestellte) Öffnung in der Oberflächenisolationsschicht her.
- Patentansprüche -
509831/0541
Claims (12)
1.^Verfahren zur Herstellung einer selbstausrichtenden
^*—s Transistoreinrichtung, wobei zwei verschiedene Maskierungsschichten
auf die Oberfläche eines Basisbereichs von einem bestimmten Leitfähigkeitstyp aufgebracht
werden, wobei eine der zwei "verschiedenen Maskierungsschichten mit der Oberfläche des Basisbereichs
in Kontakt ist, und wobei ein Emitterbereich vom entgegengesetzten Leitfähigkeitstyp in dem Basisbereich
ausgebildet wird, und zwar durch eine anfängliche Öffnung, welche in den zwei verschiedenen Maskierungsschichten angeordnet ist, dadurch gekennzeichnet, daß ein Teil (28) der einen der zwei
verschiedenen Maskierungsschichten um die anfängliche Öffnung herum selektiv weggeä-tzt wird, während die andere
der zwei verschiedenen Maskierungsschichten unversehrt
bleibt, daß die andere der zwei verschiedenen Maskierungsschichten
entfernt wird, so daß dadurch der verbleibende Teil (30) der einen der zwei verschiedenen
Maskierungsschichten mit der Oberfläche des Basisbereichs in Kontakt bleibt, daß eine weitere Maskierungsschicht (32) in der öffnung in der einen der zwei verschiedenen
Maskierungsschichten mit e^'nem anderen Material als dem Material der einen der zwei verschiedenen
Maskierungsschichten gebildet wird, daß der verbleibende Teil (30) der einen der zwei verschiedenen Maskierungsschichten entfernt wird und daß im Basisbereich auf einem
vorgegebenen Abstand von dem Umfang des Emitterbereichs hochdotierte Basis-Kontaktbereiche (34·) erzeugt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß die eine der zwei verschiedenen
Maskierungsschichten aus Siliciumnitrid gebildet wird und daß die andere der zwei verschiedenen Maskierungs-,
schichten aus Siliciumdioxid gebildet wird.
509831/05A1
3· Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß die Transistoreinrichtung eine NPN-Transistoreinrichtung
ist.
4-. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß durch thermisches Wachsen eine Schicht aus
Siliciumdioxid für die andere Maskierungsschicht gebildet wird.
Siliciumdioxid für die andere Maskierungsschicht gebildet wird.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die eine der zwei verschiedenen Maskierungsschichten aus Siliciumnitrid gebildet wird, daß die andere
der zwei verschiedenen Maskierungsschichten aus Siliciumdioxid gebildet wird und daß durch thermisches Wachsen von
Siliciumdioxid eine Schicht für die andere Maskierungsschicht gebildet wird.
6. Verfahren nach Anspruch 5j dadurch gekennzeichnet,
daß der verbleibende Teil der Siliciumnitrid-Maskierungsschicht
weggeätzt wird.
7» Verfahren nach Anspruch 5> dadurch gekennzeichnet,
daß durch Ionenimplantation Verunreinigungen eingebracht werden, um die Basis-Kontaktbereiche zu erzeugen.
8. Verfahren nach Anspruch 7» dadurch gekennzeichnet,
daß durch Ionenimplantation Verunreinigungen eingebracht werden, um den Emitterbereich zu erzeugen.
9· Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß durch Ionenimplantation Verunreinigungen eingebracht werden, um die Basis-Kontaktbereiche zu erzeugen.
10. Verfahren nach Anspruch 9» dadurch gekennzeichnet,
daß durch Ionenimplantation Verunreinigungen eingebracht werden, um den Emitterbereich zu erzeugen.
50983 1 /OSA 1
11. Selbstausrichtende Transistoreinrichtung mit einem durch
Ionenimplantation erzeugten Emitterbereich eines bestimmten Leitfähigkeitstyps, welcher in einem Basisbereich des
entgegengesetzten Leitfähigkeitstyps angeordnet ist, dadurch gekennzeichnet, daß durch Ionenimplantation
erzeugte, hochdotierte Basis-Kontaktbereiche (J4-) vorgesehen sind, welche auf einem vorgegebenen Abstand
von dem Umfang des Emitterbereichs in dem Basisbereich angeordnet sind, daß weiterhin ein Kollektorbereich (12) in Kontakt
mit dem Basisbereich vorhanden ist und daß getrennte Metallkontakte mit dem Emitter-Kontaktbereich, mit dem
Basis-Kontaktbereich und dem Kollektorbereich verbunden sind.
12. Einrichtung nach Anspruch 11, dadurch gekennzeichnet , daß auf Abstand angeordnete Basis-Kontaktbereiche
in dem Basisbereich vorgesehen sind und daß der Metallkontakt zu den auf Abstand angeordneten Basis-Kontaktbereichen
eine einzelne Basis-Metallelektrode ist.
13· Einrichtung nach Anspruch 11, dadurch gekennzeichnet, daß der Metallkontakt zu dem Kollektorbereich
auf der gegenüberliegenden Oberfläche der.Transistoreinrichtung in bezug auf die Metallkontakte zu dem Basisbereich
und dem Emitterbereich angeordnet ist.
14-, Einrichtung nach Anspruch 12, dadurch gekennzeichnet, daß der Metallkontakt zu dem Kollektorbereich
auf der gegenüberliegenden Oberfläche der Transistoreinrichtung in bezug auf die Metallkontakte zu dem Basisbereich
und dem Emitterbereich angeordnet ist.
509831 /054 1
Leerseite
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/434,177 US3951693A (en) | 1974-01-17 | 1974-01-17 | Ion-implanted self-aligned transistor device including the fabrication method therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2501074A1 true DE2501074A1 (de) | 1975-07-31 |
Family
ID=23723126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19752501074 Pending DE2501074A1 (de) | 1974-01-17 | 1975-01-13 | Transistoreinrichtung und verfahren zu ihrer herstellung |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US3951693A (de) |
| JP (1) | JPS5524701B2 (de) |
| DE (1) | DE2501074A1 (de) |
| FR (1) | FR2258708A1 (de) |
| GB (1) | GB1474871A (de) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4131497A (en) * | 1977-07-12 | 1978-12-26 | International Business Machines Corporation | Method of manufacturing self-aligned semiconductor devices |
| US4110126A (en) * | 1977-08-31 | 1978-08-29 | International Business Machines Corporation | NPN/PNP Fabrication process with improved alignment |
| US4197630A (en) * | 1978-08-25 | 1980-04-15 | Rca Corporation | Method of fabricating MNOS transistors having implanted channels |
| JPS561568A (en) * | 1979-06-19 | 1981-01-09 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS61255888A (ja) * | 1985-05-10 | 1986-11-13 | Fuji Rubber Kk | キ−トツプ耐摩耗印刷法 |
| JPS6314395Y2 (de) * | 1986-02-03 | 1988-04-22 | ||
| GB2188479B (en) * | 1986-03-26 | 1990-05-23 | Stc Plc | Semiconductor devices |
| JPH0515422U (ja) * | 1991-08-07 | 1993-02-26 | 株式会社東海理化電機製作所 | 温度検出端子付バイポーラトランジスタ |
| US5932922A (en) * | 1994-08-08 | 1999-08-03 | Semicoa Semiconductors | Uniform current density and high current gain bipolar transistor |
| CN101115708B (zh) * | 2005-02-07 | 2010-10-13 | 出光兴产株式会社 | 芳香族胺衍生物以及使用其的有机电致发光元件 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3660735A (en) * | 1969-09-10 | 1972-05-02 | Sprague Electric Co | Complementary metal insulator silicon transistor pairs |
| US3681153A (en) * | 1970-01-05 | 1972-08-01 | Motorola Inc | Process for fabricating small geometry high frequency semiconductor device |
| NL173110C (nl) * | 1971-03-17 | 1983-12-01 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een uit ten minste twee deellagen van verschillend materiaal samengestelde maskeringslaag wordt aangebracht. |
| DE2253001A1 (de) * | 1971-10-29 | 1973-05-10 | Motorola Inc | Verfahren zur herstellung von halbleiteranordnungen |
| US3725150A (en) * | 1971-10-29 | 1973-04-03 | Motorola Inc | Process for making a fine geometry, self-aligned device structure |
| US3771218A (en) * | 1972-07-13 | 1973-11-13 | Ibm | Process for fabricating passivated transistors |
| US3793090A (en) * | 1972-11-21 | 1974-02-19 | Ibm | Method for stabilizing fet devices having silicon gates and composite nitride-oxide gate dielectrics |
-
1974
- 1974-01-17 US US05/434,177 patent/US3951693A/en not_active Expired - Lifetime
-
1975
- 1975-01-13 DE DE19752501074 patent/DE2501074A1/de active Pending
- 1975-01-16 GB GB192575A patent/GB1474871A/en not_active Expired
- 1975-01-16 FR FR7501323A patent/FR2258708A1/fr not_active Withdrawn
- 1975-01-17 JP JP720675A patent/JPS5524701B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| GB1474871A (en) | 1977-05-25 |
| FR2258708A1 (de) | 1975-08-18 |
| US3951693A (en) | 1976-04-20 |
| JPS5524701B2 (de) | 1980-07-01 |
| JPS50104872A (de) | 1975-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1614283C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| DE1197548C2 (de) | Verfahren zum herstellen von silizium-halbleiterbauelementen mit mehreren pn-uebergaengen | |
| DE2721397C3 (de) | Verfahren zur Herstellung eines mindestens eine Planardiode enthaltenden HF-Halbleiterbauelementes | |
| DE2928923C2 (de) | ||
| DE3037316C2 (de) | Verfahren zur Herstellung von Leistungsthyristoren | |
| DE2703877A1 (de) | Mis-feldeffekttransistor mit kurzer kanallaenge | |
| DE1282196B (de) | Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge | |
| DE2728985A1 (de) | Halbleiterbauelemente mit minimaler anzahl von kristallgitterstoerungsgaengen | |
| DE2133184A1 (de) | Verfahren zum Herstellen von Halbleiterbauteilen | |
| DE2019655C2 (de) | Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers | |
| DE2500207A1 (de) | Integrierte halbleiteranordnung und verfahren zu ihrer herstellung | |
| DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
| DE2124764B2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE3223230A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
| DE19900610B4 (de) | Herstellungsverfahren für ein Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium | |
| DE2501074A1 (de) | Transistoreinrichtung und verfahren zu ihrer herstellung | |
| DE1934859A1 (de) | Verfahren zum Herstellen einer Mehrzahl von Halbleiteranordnungen | |
| DE2152298A1 (de) | Verfahren zur Herstellung von Feldeffekt-und bipolaren Transistoreinrichtungen | |
| DE3230569A1 (de) | Verfahren zur herstellung eines vertikalkanaltransistors | |
| DE2341374A1 (de) | Verfahren zur herstellung eines halbleiterbauelements in mesastruktur | |
| DE1489250A1 (de) | Halbleitereinrichtung und Verfahren zu ihrer Herstellung | |
| DE1814747C2 (de) | Verfahren zum Herstellen von Feldefekttransistoren | |
| DE3512841A1 (de) | Heterouebergang-bipolartransistor mit planarstruktur und verfahren zu seiner herstellung | |
| DE2100292A1 (de) | Halbleiteranordnung mit relativ kleinen geometrischen Abmessungen und Verfahren zur Herstellung derselben | |
| DE2100224B2 (de) | Maskierungs- und Metallisierungsverfahren bei der Herstellung von Halbleiterzonen |