DE2728985A1 - Halbleiterbauelemente mit minimaler anzahl von kristallgitterstoerungsgaengen - Google Patents

Halbleiterbauelemente mit minimaler anzahl von kristallgitterstoerungsgaengen

Info

Publication number
DE2728985A1
DE2728985A1 DE19772728985 DE2728985A DE2728985A1 DE 2728985 A1 DE2728985 A1 DE 2728985A1 DE 19772728985 DE19772728985 DE 19772728985 DE 2728985 A DE2728985 A DE 2728985A DE 2728985 A1 DE2728985 A1 DE 2728985A1
Authority
DE
Germany
Prior art keywords
zone
emitter
crystal lattice
layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19772728985
Other languages
English (en)
Inventor
Klaus Dietrich Beyer
Gobinda Das
Michael Robert Poponiak
Tsu-Hsing Yeh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2728985A1 publication Critical patent/DE2728985A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26526—Recoil-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/024—Defect control-gettering and annealing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Böblingen, den 24. Juni 1977 bu-cn-som
Anmelderin:
International Business Machines Corporation, Armonk, N.Y. 10504
Amtliches Aktenzeichen: Neuanmeldung
Aktenzeichen der
Anmelderin:
FI 975 050
Vertreter:
Patentanwalt, Dipl.-Ing, Robert Busch
7030 Böblingen
Bezeichnung:
Halbleiterbauelemente mit minimaler Anzahl von Kristallgitterstörungsgängen
709881/109?
Die Erfindung betrifft eine Anordnung, wie sie dem Oberbegriff des Patentanspruchs 1 zu entnehmen ist. Das Ziel der Entwicklung bei monolithisch integrierten Halbleiterschaltungen geht zu immer höheren Packungsdichten von Schaltkreisen in einem Chip, wobei angestrebt wird, sogar die Anzahl von einigen Tausend Schaltkreisen pro mm auf einer Halbleiterscheibe zu überschreiten. Angesichts einer derart hohen Packungsdichte von Schaltkreisen übt das Auftreten von Mikrodefekten, wie Ausfällungen, Wanderung von Fremdatomen, kristallographischen Defekte, Versetzungen, Stapelfehler, einen dominierenden Einfluß auf Ausbeute, Güte und Zuverlässigkeit fertiggestellter Halbleiterbauelemente aus. Diese Defekte lassen sich vielfach auf Kristallgitter-Störungsgänge (pipes) im Silicium zurückführen, so daß Kurzschlüsse zwischen Emitter und Kollektor, schleichende Durchbrüche, Undefinierte übergänge, ungleichförmige Dotierung und Abkürzung der Ladungsträger-Lebensdauer, Widerstandsänderungen usw. auftreten können, die dann ihrerseits zu erheblichen Änderungen der bedeutsamsten Bauelementparameter, wie Gewinn, Ableitungsstromfestigkeit, Sättigungsspannung usw., beitragen und zwar mit unerwünschten Nebenerscheinungen, wie erhöhte Verlustleistung, Rauschenerzeugung usw.
Das Kristallgitter-Störungsgangphänomen ist altbekannt. Es gibt eine Anzahl unterschiedlicher Arten. Eine davon rührt von Oberflächenmikrodefekten in der Silicium-Halbleitersubstrat- \scheibe her, auf der eine Epitaxieschicht abgeschieden ist. Die sich nach oben erstreckenden Kristallgitter-Störungsgänge stel-< len Versetzungelinien dar. Andere Arten der Kristallgitter- j Störungsgänge resultieren aus Mikrodefekten an der Oberfläche j und im Bereich der Epitaxieschicht. Diese stellen nach unten ;reichende Kristallgitter-Störungsgänge oder Versetzungslinien dar, die für die vorliegende Erfindung von Bedeutung sind. So erscheinen z. B. Kristallgitter-Störungsgänge in NPN-Transistoren als N-Zonen, die sich von der N-Emitterzone über die P-Basiszone hindurch zur N-Kollektorzone erstrecken. Speziell
709881/1092
wirken sich kristallographische Defekte, wie ζ. Β. Stapelfehler und Versetzungen, oft als diejenigen Stellen, an denen derartige Kristallgitter-Störungsgänge zur Ausbildung gelangen. Des ■weiteren wird oft die Diffusion längs derartiger Effekte begünstigt, und zwar speziell längs der Versetzungslinien. Daraus entstehen Emitter-Kollektorkurzschlüsse oder Stromableitungen, die der Güte hergestellter Halbleiterbauelemente in monolithisch integrierten Halbleiterschaltkreisen äußerst abträglich sind.
Die Aufgabe der Erfindung besteht deshalb darin, Halbleiterbauelemente, insbesondere für monolithisch integrierte Halbleiterschaltungen, bereitzustellen, bei denen die Anzahl dieser Kristallgitter-Störungsgänge auf einen absolut unschädlichen Wert herabgedrückt ist, ohne daß der Aufwand zur Herstellung derartiger Halbleiterschaltungen wesentlich erhöht wird, so daß die Erfindung bei Herstellung monolithisch integrierter Halbleiterschaltkreise hoher Packungsdichte äußerst vorteilhaft ist.
Erfindungsgemäß wird diese Aufgabe gelöst, wie es dem Kennzeichen des Patentanspruchs 1 zu entnehmen ist.
Es werden also gemäß der Erfindung Keimbildungsstellen in denjenigen Zonen von Halbleiterbauelementen bereitgestellt, die als Emitter vorgesehen sind, wobei dann erst in diese Zonen, die nun diese Keimbildungsstellen aufweisen, die Emitter-Fremdatome eingebracht werden, um die Emitterzone zu bilden. Bei einem derartigen Einbringen der Fremdatome werden diese Keimildungsstellen in kleine, elektrisch unschädliche Versetzungschlingen umgewandelt, so daß die Ausbildung von Kristallgittertörungsgängen in erheblicher Weise unterbunden wird. Dank der so geschaffenen Bedingungen werden schädliche Defekte, die ent-, jweder nachträglich bei Anwendung weiterer Herstellungsverfahrensschritte zur Einwirkung gelangen können, oder bereits vorhanden sind, daran gehindert, in die Bereiche der Übergänge !abzuwandern.
7OSS81/109:
Vorzugsweise sind, wie gesagt, die Keimbildungsstellen mittels Ionenimplantation nlcht-dotierender Fremdatome, dargestellt durch träge Gase, Silicium oder Sauerstoff bereitgestellt.
Andere Maßnahmen zum Einbringen derartiger Keimbildungsstellen sind außerdem möglich, wie z. B. absichtlich angebrachte, mechanische Schadstellen, gerichtete Strahlung, z.B. eines Laserstrahls, welche insgesamt auch Versetzungsschiingen herbeizuführen vermögen.
Vorteilhafte Weiterbildungen der Erfindung sind den Unteransprüchen zu entnehmen.
Die Erfindung wird anschließend anhand einer Ausführungsbeispielsbeschreibung mit Hilfe der unten aufgeführten Zeichnungen näher erläutert.
Es zeigen:
Fign. 1 bis 4 jeweils einen Querschnittsausschnitt der verschiedenen Fertigungsstufen zur Ausbildung eines NPN-Bipolartransistors in einer monolithisch integrierten Halbleiterschaltung,
Fign. 5 bis 8 jeweils einen Querschnittsausschnitt zur Darstellung einzelner Herstellungsverfahrensschritte eines NPN-Bipolartransistors in abgewandelter Form.
Den Darstellungen nach Fig. 1 bis 4 liegt ein P-Siliciumsubstrat zugrunde, das zur Aufnahme eines NPN-Transistors vorgesehen ist. Es versteht sich natürlich, daß die Erfindung ebensogut auch auf die Verwendung von PNP-Bipolartransistoren gerichtet sein kann.
rl975O5°
In Fig. 1 trägt ein P-leitendes Substrat 10 eine N+-Zone 11, die mittels üblicher Photolithographie und Ätzverfahren aufgebracht sein kann. Die N+-Zone 11 entsteht durch thermische Diffusion von N-Fremdatomen wie Phosphor, Arsen, Antimon oder dgl. wie üblich durch ein Siliciumdioxidfenster, wobei die Konzentration entsprechend der entarteten Doktierung gewählt ist. Vorzugsweise jedoch wird zur Bildung der Zone 11 Arsen verwendet, die im Ergebnis zur Bildung des vergrabenen Subkollektors des NPN-Transistors vorgesehen ist. Um zu gewährleisten, daß der Serienwiderstand der Subkollektorzone des NPN-Transistors ausreichend gering ist, sollte die ursprüngliche Arsen- oder Antimonkonzent:
2 χ 10 Fremdatomen/cm liegen.
19 liehe Arsen- oder Antimonkonzentration zwischen 6 χ 10 bis
Eine N-leitende Epitaxiezone 12 wird oberhalb der N+-Zone aufgebracht. Die Dicke dieser Zone 12 liegt vorzugsweise zwischen 1,5 bis 3 um, wobei die Fremdatomkonzentration _< 10 Fremdatorae/cm ist. Während des Niederschlagsprozesses diffundiert die Zone 11 partiell in die Epitaxieschicht 12 aus. Dies ist an sich alles bekannt und bedarf hier keiner weiteren Erläuterung.
Als nächstes wird die P-Zone 13 gebildet, die für die Basis des NPN-Bipolartransistors vorgesehen ist. Im vorliegenden Fall wird die Basiszone 13 durch Diffusion von Bor aus der Verbindung Bortribromid gebildet, wie es ebenfalls an sich bekannt ist. Die Dicke der Zone 13 beträgt etwa 7.000 8, kann jedoch nach Bedarf auch anders gewählt sein. Die Oberflächen der Zonen 12 und 13 sind in üblicher Weise thermisch oxidiert. So läßt sich z. B. das Siliciumsubstrat 10 in oxidierender Atmosphäre, wie Dampf oder trockenem Sauerstoff, bei erhöhter Temperatur einbringen. Dies stellt die gebräuchlichste Methode zur Oxidierung von Silicium dar, obgleich auch pyroIytischer Niederschlag von Siliciumdioxid oder anderer isolierender {Materialien Anwendung finden könnte, die Dicke der Siliciumdioxidschicht 14 beträgt im vorliegenden Falle etwa 8OO 8.
Fi 975 050 709881/100,
Auf der Oberfläche der Schicht 14 wird dann eine Siliciumnitridechlcht 15 aufgebracht, indem vorzugsweise eine Mischung von Ammoniums!lan und einem Trägergas aus Stickstoff bei einer Temperatur von etwa 1.OOO 0C über die Schicht 14 geleitet wird, bis die Dicke von etwa 1.600 8 erreicht ist. Eine Photolackschicht 16 wird auf die so gebildete Schicht 15 aufgebracht, um unter Anwendung üblicher Photolithographie und Ätzverfahren Fenster einzubringen, die zur Kontaktierung des Basisbereichs 17 und des Emitterbereichs 18 dienen. Die Siliciumnitrid-Schicht 15, die durch die in Schicht 16 gebildeten Fenster freigelegt ist, kann in heißer Phosphorsäure oder einem anderen Ätzmittel, das die Siliciumdioxidschicht 14 nicht anzugreifen vermag, angeätzt werden. Die Photolackschicht 16 wird dann nicht vollständig abgetragen. Falls erforderlich, läßt sich ein trockenes Ätzverfahren an sich bekannter Art anwenden, um die Siliciumnitridschicht 15 wie an sich bekannt in den Fensterbereichen zu entfernen.
In Fig. 2 sind gemäß der Erfindung Keimbildungsstellen für die Versetzungsschiingen 19 in die Basiszone 13 nahe der Grenzfla- i ehe der Zone 13 und der Oxidschicht 14, und zwar noch vor BiI- ; dung der eigentlichen Emitterzone, eingebracht. Vorzugsweise '. werden diese Keimbildungsstellen mittels Ionenimplantation > von nicht-dotierenden Fremdatomen, im vorliegenden Falle vorzugsweise Argon, gebildet. Um zu verhindern, daß bei Ionenim- ; plantation ein Eindringen in den Teil 20 der Basiszone 13 un- I terhalb der noch auszubildenden Emitterzone stattfindet, erfolgt die Argon-Ionenimplantation bei verhältnismäßig geringer Ener-j
16 2 '
gie von etwa 30 keV mit einer Dosis von 10 Atomen pro cm . Entsprechend "LSS"-Bereichsstatistiken besitzt Argon mit einer Energie von 30 keV einen veranschlagten Bereich von 250 R in !Siliciumdioxid (σ«66Α) , 194 & in Siliciumnitrid (σ»52Α) und 319 8 in Silicium (aa*i0iA). Diese "LSS"-Bereichsstatistiken finden sich in dem Buch "Semiconductor and Related Material" von J. F. Gibbons, W. S. Johnson und S. W. Mylroic, 2. Auflage, jDowden, Hutchinson und Ross, Inc., Stroudsburg, Pa. 1975. Aus
PI 975 05O
709881/109 2
mm £ mm
diesen Daten läßt sich ersehen, daß die in den Fenstern 17 und 18 gelegenen Bereiche der Siliciumdioxidschicht 14 verhindern, daß die Argon-Ionen die Basiszone erreichen können. Jedoch ist zu beachten, daß die Argon-Ionen Silicium- und Sauerstoffatome in der Schicht 14 verlagern können und dazu noch in die Basiszone eintreiben, um hier Keimbildungsstellen 19 hervorzurufen.
Bisher ist Argon als bevorzugtes nicht-dotierendes Ion genannt. Es lassen sich jedoch auch andere träge Gase wie Helium, Neon, Krypton, Xenon, ebenso wie die Stoffe Silicium und Sauerstoff anwenden. Energie und Dosierung lassen sich gemäß Angaben im oben zitierten Buch einstellen, um die Eindringtiefe oberhalb des Bereichs 20 der Basiszone zu begrenzen. Im allgemeinen sollte die Eindringtiefe geringer sein als etwa 25 % der Dicke der noch auszubildenden Emitterzone. Ist so z. B. die Dicke der Emitterzone 5.000 8, dann sollte die maximale Eindringtiefe rund 1.250 8 betragen.
Es versteht sich, daß neben der Implantation der Argon-Ionen in die Siliciumdioxidschicht Energie und Dosierung auch so gewählt sein können, daß die nicht-dotierenden Ionen direkt in die Basiszone implantiert werden, entweder durch entsprechende Wahl der Ionenart, der Energie und/oder Dosierung, um sicherzustellen, daß die Ionen durch die Siliciumdioxidschicht hindurch gelangen können oder durch Ätzen der Siliciumdioxidschicht 14 im Bereich des Fensters des Emitterkontaktbereichs 18, bevor die Implantation vorgenommen wird. i
Neben der Einbringung von Keimbildungsstellen im vorgesehenen, noch zu bildenden Emitterbereich der Basiszone werden außerdem Keimbildungsstellen in den Basiskontaktbereich der Basiszone eingebracht. Beim anschließenden thermischen Verfahrensschritt werden die im Basiskontaktbereich befindlichen Keimbildungsstellen in Versetzungsschiingen umgewandelt, um eine Getterfunktion durchzuführen. Selbstverständlich werden auch Mikrodefekte 21 in der Siliciumnitridschicht 15 während des Ionen-
FI 975W 709881/109 2
β 15 *~
implantations-Verfahrensschrittes gebildet.
Nach einem ersten überzug des Basisbereichsfensters 17 mit Photolack wird die Siliciumdioxidschicht 14 im Emitterbereichfenster 18 durch Ätzen mit einer Lösung aus in Ammoniakfluorid gepufferter Fluorwasserstoffsäure abgetragen, wobei dieses Ätzmittel Siliciumnitrid nicht anzugreifen vermag. Als Alternative läßt sich ein trockener Ätzverfahrensschritt anwenden. Wie in Fig. 3 gezeigt, wird die N -Zone 22 durch thermische Diffusion von N -Fremdatomen wie Phosphor, Arsen, Antimon oder dgl. gebildet, wobei Arsen der Vorzug zu geben ist. Im vorliegenden Fall beträgt die Diffusionstiefe etwa 5.000 8. Während der Diffusion der N -Fremdatome werden die vorher bei der Ionenimplantation gebildeten Keimbildungsstellen in kleine, elektrisch harmlose Versetzungsschiingen umgewandelt.
Zum Fertigstellen des NPN-Bipolartranslstors werden nach Entfernen der Siliciumdioxidschicht im Basiszonenbereich 17 die Emitterkontaktmetallisierung 23 und die Basiskontaktmetallisierung 24 aufgebracht. Dies kann z. B. durch Vakuumaufdampfen von Aluminium geschehen. Ein nicht gezeigter Kollektorkontakt wird in gleicher Weise gebildet.
Ein anderes Ausführungsbeispiel vorliegender Erfindung läßt sich anhand der Fign. 5 bis 8 erläutern. Bei diesem Ausführungsbeispiel wird eine Oxidschicht 25 mit einer Dicke von etwa 1.000 Ä* pyrolytisch auf die Siliciumnitridschicht 15 aufgebracht. Nach Entfernen der pyrolytischen Oxidschicht 25, der Siliciumnitridschicht 15 und der thermisch aufgewachsenen Oxidschicht 14 im Basiszonenbereich 17 und Emitterzonenbereich 18 wird erneut eine Oxidschicht 26 (Fig. 6) mit einer Dicke von etwa 800 8 in diesen Bereichen pyrolytisch aufgebracht. Wie aus Fig. 6 hervorgeht, werden Mikrodefekte während des Ionenimplantationsschrittes nicht in der Siliciumnitridschicht ! 15 gebildet, und zwar aufgrund der Maskierung durch die pyrolytisch aufgebrachte Oxidschicht 25. Die verbleibenden Ver-
PI975O5° 708881/1092
fahrensschritte, wie sie sich anhand der Fign. 7 und 8 erläutern lassen, sind die gleichen wie die, die den Fign. 3 und 4 zugrunde liegen, mit der Ausnahme allerdings, daß eine entsprechende Ätzung der pyrolytisch aufgetragenen Oxidschicht 25 im Emitterfensterbereich 18 aufgrund eines überdimensionierten Fensters in der Photolackschicht stattfindet, um so Ausrichtungstoleranzen herabzumindern.
Um die Dichte von Kristallgitter-Störungsgängen zu reduzieren, sind die in untenstehender Tabelle gebrachten Daten, wie sie sich aus einer praktischen Untersuchung ergaben, bedeutsam. Silicium-Halbleiterscheiben sind hierzu gemäß den Verfahrensschritten nach den Fign. 1 bis 4 hergestellt, wobei jeweils eine Waferhälfte der Ionenimplementation ausgesetzt und die andere Hälfte nicht der Ionenimplementation ausgesetzt ist. Im gleichen Verfahrensgang sind zusätzliche Wafer unter Anwendung des anhand der Fign. 5 bis 8 beschriebenen Prozesses hergestellt.
F1975O5° 709881/1092
Kristallgitterstörungsgang-Dichte2 (Anzahl von Störungsgängen pro μπι )
Waferseite
Fig. 1-4-Prozeß
152,5.127,0 pni Emitter Zone I Zone II Zone III
Implantat.gem. Erfindung
ohne Implantat.
Fig. 5-8-Prozeß
Implantat.gern. Erfindung
ohne Implantat.
14.1O"6 14.1Ο"6 25·10"6
22.10
-6
42.10~6 102-10
25.10
-6
23-10
-6
39-10
-6
163.10 v 201-10 ö 155.10 7,6·7,6 /an Emitter
Zone I Zone II Zone III
51·10~6 74·10~6 111-10"6
2Ο2-1Ο"6 330·10~6 592·1θ"6
100«10~6 111-10
-6
84-10
"*6
~6
860-10"*6 933.10~6 640.1O
OO CD OO (Jl
«2,
Aus dieser Tabelle läßt sich leicht ersehen, daß die Störungsgangdichte gegenüber solchen Emittern, die ohne diesen erfindungsgemäßen Ionenimplantations-Verfahrensschritt bereitgestellt sind, bei denjenigen Emittern wesentlich reduziert, bzw. auf einen Minimalwert herabgedrückt wird, die anschließend an den erfindungsgemäßen Implantationsverfahrensschritt eingebracht sind.
Unter Anwenden der Durchleuchtungs-Elektronenmikroskopie und Stereomikroskopie läßt sich erkennen, daß die durch die vor Emitterbildung implantierten Argon-Ionen verursachte Schädigung eine große Anzahl von Keimbildungsstellen für Versetzungsschiingen und kleine Ausfällungen (nämlich in der Größe zwischen 50 und 100 R) zur Folge hat. Während der anschließenden Diffusion zur Erstellung der Emitterzone bilden sich viele Versetzungsschiingen mit einem Durchmesser von etwa 2OO bis 300 8 im flachen Schädigungsbereich, dessen Tiefe etwa 1.000 A* ist. Wegen ihrer geringen Abmessungen können sich diese Versetzungsschiingen nicht bis zu einem oder mehreren der übergänge ausbreiten und sind deshalb harmlos. Bei keinen, durch die Implantation hervorgerufenen Schädigungen werden lediglich einige große Versetzungsschiingen mit einem Durchmesser von 1 bis 2 /um während des Einbringens der Emitterzone mittels entsprechender Diffusion gebildet. Diese Versetzungsschiingen erstrecken sich dann über einen oder mehrere der übergänge und sind damit in elektrischer Hinsicht schädlich.
FI *75 05°
7098Ö1/ 1092
Leerseite

Claims (1)

  1. PATENTANSPRÜCHE
    Halbleiterbauelement, bestehend aus einer Basiszone eines ersten Leitungstyps in einem den Kollektor bildenden Substrat entgegengesetzten Leitungstyps und enthaltend eine Emitterzone vom gleichen Leitungstyp wie der des Substrats, wobei der Emitter mit einem Elektrodenanschluß versehen ist, dadurch gekennzeichnet, daß zur Verringerung der Anzahl von Kristallgitterstörungsgangen in die Emitterzone nicht-dotierende Ionen implantiert sind.
    Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die nicht-dotierenden Ionen in der Emitterzone in einem Bereich eingebracht sind, dessen Tiefe nicht größer als 25 % der Dicke der Emitterzone, gemessen vom Elektrodenanschluß, ist.
    Anordnung nach Anspruch 1 und/oder 2, dadurch gekennzeichnet, daß die nicht-dotierenden Ionen aus einer Gruppe von Elementen entnommen ist, die die Edelgase Silicium und Sauerstoff umfaßt.
    Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß für die nicht-dotierenden Ionen Argon gewählt ist.
    7. . i/101r
    PI 975 050
    ORIGINAL INSPECTED
DE19772728985 1976-07-02 1977-06-28 Halbleiterbauelemente mit minimaler anzahl von kristallgitterstoerungsgaengen Withdrawn DE2728985A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/701,789 US4069068A (en) 1976-07-02 1976-07-02 Semiconductor fabrication method for improved device yield by minimizing pipes between common conductivity type regions

Publications (1)

Publication Number Publication Date
DE2728985A1 true DE2728985A1 (de) 1978-01-05

Family

ID=24818687

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772728985 Withdrawn DE2728985A1 (de) 1976-07-02 1977-06-28 Halbleiterbauelemente mit minimaler anzahl von kristallgitterstoerungsgaengen

Country Status (7)

Country Link
US (1) US4069068A (de)
JP (1) JPS535965A (de)
CA (1) CA1090005A (de)
DE (1) DE2728985A1 (de)
FR (1) FR2357065A1 (de)
GB (1) GB1521879A (de)
IT (1) IT1114884B (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4133701A (en) * 1977-06-29 1979-01-09 General Motors Corporation Selective enhancement of phosphorus diffusion by implanting halogen ions
US4131487A (en) * 1977-10-26 1978-12-26 Western Electric Company, Inc. Gettering semiconductor wafers with a high energy laser beam
US4144099A (en) * 1977-10-31 1979-03-13 International Business Machines Corporation High performance silicon wafer and fabrication process
US4144100A (en) * 1977-12-02 1979-03-13 General Motors Corporation Method of low dose phoshorus implantation for oxide passivated diodes in <10> P-type silicon
US4170492A (en) * 1978-04-18 1979-10-09 Texas Instruments Incorporated Method of selective oxidation in manufacture of semiconductor devices
US4320312A (en) * 1978-10-02 1982-03-16 Hewlett-Packard Company Smaller memory cells and logic circuits
US4231809A (en) * 1979-05-25 1980-11-04 Bell Telephone Laboratories, Incorporated Method of removing impurity metals from semiconductor devices
JPS5617011A (en) * 1979-07-23 1981-02-18 Toshiba Corp Semiconductor device and manufacture thereof
US4249962A (en) * 1979-09-11 1981-02-10 Western Electric Company, Inc. Method of removing contaminating impurities from device areas in a semiconductor wafer
US4257827A (en) * 1979-11-13 1981-03-24 International Business Machines Corporation High efficiency gettering in silicon through localized superheated melt formation
JPS5693367A (en) * 1979-12-20 1981-07-28 Fujitsu Ltd Manufacture of semiconductor device
JPS58132922A (ja) * 1982-02-01 1983-08-08 Toshiba Corp 半導体装置の製造方法
US4569120A (en) * 1983-03-07 1986-02-11 Signetics Corporation Method of fabricating a programmable read-only memory cell incorporating an antifuse utilizing ion implantation
JPS60501927A (ja) * 1983-07-25 1985-11-07 アメリカン テレフオン アンド テレグラフ カムパニ− 浅い接合の半導体デバイス
JPS6031231A (ja) * 1983-07-29 1985-02-18 Toshiba Corp 半導体基体の製造方法
JPS6084813A (ja) * 1983-10-17 1985-05-14 Toshiba Corp 半導体装置の製造方法
JPS6295869A (ja) * 1985-10-22 1987-05-02 Nec Corp 半導体装置
US4837172A (en) * 1986-07-18 1989-06-06 Matsushita Electric Industrial Co., Ltd. Method for removing impurities existing in semiconductor substrate
US4796073A (en) * 1986-11-14 1989-01-03 Burr-Brown Corporation Front-surface N+ gettering techniques for reducing noise in integrated circuits
US4849365A (en) * 1988-02-16 1989-07-18 Honeywell Inc. Selective integrated circuit interconnection
US5034337A (en) * 1989-02-10 1991-07-23 Texas Instruments Incorporated Method of making an integrated circuit that combines multi-epitaxial power transistors with logic/analog devices
US5358879A (en) * 1993-04-30 1994-10-25 Loral Federal Systems Company Method of making gate overlapped lightly doped drain for buried channel devices
US5840590A (en) * 1993-12-01 1998-11-24 Sandia Corporation Impurity gettering in silicon using cavities formed by helium implantation and annealing
KR20050013108A (ko) * 2002-05-29 2005-02-02 더 보드 오브 트러스티스 오브 더 리랜드 스탠포드 주니어 유니버시티 금속막의 산화로 형성된 나노급 다공성기판상의 전해질 박막
JP2004304099A (ja) * 2003-04-01 2004-10-28 Toshiba Corp 半導体装置
US20060220112A1 (en) * 2005-04-01 2006-10-05 International Business Machines Corporation Semiconductor device forming method and structure for retarding dopant-enhanced diffusion
US20080204068A1 (en) * 2007-02-28 2008-08-28 International Business Machines Corporation Method for estimating defects in an npn transistor array

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3457632A (en) * 1966-10-07 1969-07-29 Us Air Force Process for implanting buried layers in semiconductor devices
US3540925A (en) * 1967-08-02 1970-11-17 Rca Corp Ion bombardment of insulated gate semiconductor devices
US3622382A (en) * 1969-05-05 1971-11-23 Ibm Semiconductor isolation structure and method of producing
US3663308A (en) * 1970-11-05 1972-05-16 Us Navy Method of making ion implanted dielectric enclosures
AU464038B2 (en) * 1970-12-09 1975-08-14 Philips Nv Improvements in and relating to semiconductor devices
JPS5226433B2 (de) * 1971-09-18 1977-07-14
US3756861A (en) * 1972-03-13 1973-09-04 Bell Telephone Labor Inc Bipolar transistors and method of manufacture
FR2191272A1 (de) * 1972-06-27 1974-02-01 Ibm France
JPS5630704B2 (de) * 1973-05-24 1981-07-16
US3948694A (en) * 1975-04-30 1976-04-06 Motorola, Inc. Self-aligned method for integrated circuit manufacture
US4025364A (en) * 1975-08-11 1977-05-24 Fairchild Camera And Instrument Corporation Process for simultaneously fabricating epitaxial resistors, base resistors, and vertical transistor bases

Also Published As

Publication number Publication date
JPS535965A (en) 1978-01-19
FR2357065A1 (fr) 1978-01-27
IT1114884B (it) 1986-01-27
FR2357065B1 (de) 1979-03-23
GB1521879A (en) 1978-08-16
US4069068A (en) 1978-01-17
CA1090005A (en) 1980-11-18

Similar Documents

Publication Publication Date Title
DE2728985A1 (de) Halbleiterbauelemente mit minimaler anzahl von kristallgitterstoerungsgaengen
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
DE2823967C2 (de)
DE2507366C3 (de) Verfahren zur Unterdrückung parasitärer Schaltungselemente
EP0020998B1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2615754C2 (de)
EP0071665B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
DE2542153A1 (de) Halbleiterbaustein und verfahren zur herstellung desselben
DE2441432B2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2718449C2 (de)
DE2449012A1 (de) Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
DE2450070A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE3340143A1 (de) Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben
DE2560576C2 (de) Verfahren zum Herstellen einer integrierten Injektions-Schaltungsanordnung
DE3148323A1 (de) Halbleiterschaltung
EP0003330B1 (de) Verfahren zum Herstellen von hochintegrierten Halbleiteranordnungen mit aneinandergrenzenden, hochdotierten Halbleiterzonen entgegengesetzten Leitungstyps
DE2058442C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2501074A1 (de) Transistoreinrichtung und verfahren zu ihrer herstellung
DE3010986A1 (de) Integrierte halbleiterschaltung
EP0116654A1 (de) Verfahren zum Herstellen von bipolaren Planartransistoren
DE2039091A1 (de) Transistor mit minimaler Seiteninjektion in einem monolithischen Halbleiterkoerper und Verfahren zur Herstellung dieses Transistors

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee