DE2450070A1 - Verfahren zum herstellen eines halbleiterbauteils - Google Patents
Verfahren zum herstellen eines halbleiterbauteilsInfo
- Publication number
- DE2450070A1 DE2450070A1 DE19742450070 DE2450070A DE2450070A1 DE 2450070 A1 DE2450070 A1 DE 2450070A1 DE 19742450070 DE19742450070 DE 19742450070 DE 2450070 A DE2450070 A DE 2450070A DE 2450070 A1 DE2450070 A1 DE 2450070A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- silicon
- cover material
- implanted
- atoms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/003—Anneal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/015—Capping layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/043—Dual dielectric
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/113—Nitrides of boron or aluminum or gallium
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/114—Nitrides of silicon
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/145—Shaped junctions
Description
Dipl.-lng. H. Sauenla^u · Dr.-ing. R. König ■ Dipl.-lng. K. Bergen
Patentanwälte · 4ooo noe-seldcrf εο · Cecilienallee 7b · Telefon 43273a
21. Oktober 1974 29 576 B
RCA Corporation, 30 Rockefeiler Plaza,
New York« N0Y. 10020 (V.St0A0)
"Verfahren zum Herstellen eines Halbleiterbauteils"
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen eines Halbleiterbauteils, insbesondere auf ein Verfahren,
bei dem Dotierstoffatome durch einen Oberflächenbereich in ein Halbleitermaterial implantiert werden.
Bei der Herstellung eines Hälbleiterbauteils, beispielsweise
eines Transistors^, mit Hilfe der Ionenimplantation von Dotierelementen in ein Siliziumseheibchen wird das
Silizium des implantierten Bereichs gewöhnlich beschädigt
„ Gewöhnlich tritt ein Ausdiffundieren der Dotieratome zur Oberfläche des Siliziumscheibchens und/oder
Verdampfen der Dotieratome aus der Oberfläche ein, wenn auf die Ionenimplantation konventionelle Wärmebehandlungen
folgen,, Es hat sich herausgestellt, daß die ■Wärmebehandlung eines ionenimplantierten Transistors,
wie .sie bisher praktiziert wird, unbrauchbar ist, um das gewünschte Dotierniveau und den Konzentrationsverlauf
eines ionenimplantierten Emitters zu erreichen. In einigen Fällen hat sich gezeigt, daß die Emitter-Dotier-Konzentration
auf ein Dreißigstel der für Transistoren, die mit Hilfe herkömmlicher Diffusionsmethoden
hergestellt wurden^ gewünschten Konzentration reduziert wurde. Somit führt eine herkömmliche Wärme-
fu S09818/Q872
_ 2 —
behandlung ionenimplantierter Transistoren zu reduziertem und variablem Emitterdotieren und als Folge davon
zu Transistoren, die niedrigere und schwankende Stromverstärkungseigenschaften besitzen,, Wenn die Emitter-Dotieratome
tief implantiert werden, um das durch die nachfolgende Wärmebehandlung hervorgerufene Ausdiffundieren
auf ein Minimum zu bringen, können im Transistor jedoch nachteilige Emitter-Kollektorkurzschlüsse auftreten.
Die Emitterdotierung in einem Transistor sollte relativ
hoch und gleichmäßig sein, damit der Emitter mit bestem Wirkungsgrad arbeitet» Hohe Dotierung an der Oberfläche
führt zu gewünscht niedrigem Kontaktwiderstand» Auch
sollten die Diffusionslängen der Ladungsträger am pnübergang lang seinf d„h. das Silizium sollte nicht beschädigt
und die Lebensdauer der Ladungsträger lang sein. Ein plötzlicher bzw» steiler pn-übergang zwischen
Emitter- und Basisbereichen des Transistors ist ebenfalls" erwünscht„
Aufgabe der vorliegenden Erfindung ist es, ein Verfahren vorzuschlagen, das die vorangegebenen Bedingungen erfüllt
und sich gleichzeitig zur Herstellung von Halbleiterbauteilen mittels Ionenimplantation eignet, ohne
daß ein Ausdiffundieren und/oder Verdampfen von Dotierstoff atomen aus den ionenimplantierten Bereichen des
Bauteils eintritt. Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß auf den für die Implantation vorgesehenen
Durchtrittsbereich der Oberfläche nach Beendigung der Implantation eine Schicht aus Deckmaterial
aufgebracht wird, das gegenüber den Dotieratomen bezüglich thermischer Diffusion undurchdringlich ist,
und daß das Bauteil sodann geglüht wird«,
S09818/Q872
Bei Anwendlang des erfindungsgemäßen Verfahrens kann ein ionenimplantiertes Halbleiterbauteil, "beispielsweise
ein Transistor, geglüht werden, ohne daß ein nennenswerter Verlust an Emitter-Dotieratomen auftritt, so
daß ein Bauteil mit hoher, kontrollierbarer und reproduzierbarer Stromverstärkung geschaffen wird0 Die
Sperrschicht-Durchbruchsspannung und die Sperrstrom-Eigenschaften der Grenzschichten erfindungsgemäß hergestellter,
ionenimplantierter Transistoren werden ebenfalls verbessert.
Bei einem bevorzugten Ausführungsbeispiel der Erfindung besteht das Deckmaterial aus einem Isolierstoff, der
unterschiedlich von dem Material ist, auf.das er aufgebracht
wird.
Bei einem anderen Ausführungsbeispiel der Erfindung besteht das Deckmaterial aus hitzebeständigem Metall, das
während des Glühens nicht in das Halbleitermaterial diffundiert«
In weiterer Ausgestaltung der Erfindung kann das Deckmaterial aus demselben Material bestehen wie der Halbleiter,
in den die Dotieratome' implantiert werden, wobei
das Deckmaterial mit Dotierstoffen dotiert wird ähnlich denen, die ionenimplantiert werden. Das Deckmaterial ist jedoch unterschiedlich von dem Material,
das das Fenster, bildet, durch das die Dotieratome in
das Halbleitermaterial implantiert werden«,
Ein wichtiges Merkmal der Erfindung besteht darin, daß das Deckmaterial mit einem Ätzmittel entfernt werden
kann, das das darunterliegende Material nicht ätzt oder angreift (erweitert). Wenn dies nämlich so wäre,
dann würde das auf das Deckmaterial einwirkende Ätz-
509818/0
mittel auch das darunter liegende Material wegätzen und somit gewünscht kleine Bereiche, die durch das
unterliegende Material begrenzt werden, aufweiten. Derartige Einflüsse können in außerordentlich nachteiligen
Kurzschlüssen verschiedener benachbarter Bereiche des Transistors bei nachfolgender Metallisierung
resultieren.
Ein weiteres wichtiges Merkmal der Erfindung besteht darin, daß das Deckmaterial auf dem ionenimplantierten
Bereich nach der Ionenimplantation jedoch vor dem Wärmebehandlungsschritt angebracht wird. Die Erfinder
haben festgestellt, daß bei Anbringen des Deckmaterials auf dem mit Ionen zu implantierenden Bereich
vor dem Implantationsprozeß ein Teil der Dotierionen im Deckmaterial (gewöhnlich Siliziumdioxid oder
Siliziumnitrid) während der Ionenimplantation eingefangen werden, mit dem Ergebnis, daß das Deckmaterial
stark ätzbeständig, hart, bröcklig wird mit der Neigung, während des Glühens zu brechen, und unerwünscht
schwer zu entfernen ist» Ein Bruch im Deckmaterial ermöglicht Ausdiffundieren und Verdampfen der ionenimplantierten
Atome. Weiterhin ist es schwierig, die gewünscht hohen Dotierkonzentrationen in bestimmten Bereichen
innerhalb annehmbar kurzer Zeitdauer zu erreichen, wenn ein Teil der Dotierionen im zuvor aufgebrachten
Deckmaterial eingefangen wird.
Anhand der beigefügten Zeichnung wird die Erfindung nachfolgend im Zusammenhang mit der Herstellung eines
bipolaren Transistors beschrieben. Es ist jedoch selbstverständlich, daß das erfindungsgemäße Verfahren
nicht auf die Anwendung bei der Herstellung von Transistoren beschränkt ist, sondern bei der Herstellung
jeglicher ionenimplantierter Bauteile verwendbar ist,
$0981 a/OS 72
bei denen eine Wärmebehandlung nach erfolgter Implantation von Dotieratomen erforderlich und/oder gewünscht
ist. In der Zeichnung zeigen:
Fig. 1 Ms 6 Ausschnitte eines npn-Transistors kreisförmiger
Symmetrie in verschiedenen Herstellungsstadien, im Seitenquerschnitt.
In Fig. 1 ist ein Halbleiterscheibchen 10 dargestellt, das beispielsweise aus einkristallinem, n-leitendem
Silizium besteht und für die Herstellung eines npn-Transistors vorgesehen ist. Das Scheibchen 10 hat
eine Dicke von ungefähr 0,025 cm und eine Konzentration
15/3 an Donatorladungsträgern von ungefähr 1 χ 10 /cm .
Eine Schicht 12 aus thermisch gewachsenem Siliziumdioxid mit einer Dicke von ungefähr 1 JLL m ist auf der oberen
Oberfläche 14 des Scheibchens 10 vorgesehen; eine n+-Kollektorkontaktschicht 16 mit einer Dicke von ungefähr
1/^-m ist auf der unteren Oberfläche 18 des
Scheibchens 10 angebracht. Die thermisch aufgewachsene.
Siliziumdioxidschicht 12 kann in bekannter Weise hergestellt sein, beispielsweise durch Erhitzen des Scheibchens
10 in Dampf. Die η -Kontaktschicht 16 kann durch
Diffusion eines geeigneten"Dotierstoffes, wie Phosphordotieratome,
aus einer dotierten Schicht Siliziumdioxid gebildet werden, die nachfolgend entfernt wird» Die
maximale Donatorträgerkonzentration in der ^-Kontaktschicht ist vorzugsweise größer als 5 x 10 "/cm „
Eine Öffnung, beispielsweise ein ringförmiges Fenster 20 wird 'in der Siliziumdioxidschicht 12 gebildet, wie
aus Fig. 1 hervorgeht,, Ein ringförmiger, schachtartig
eingelassener Basiskontakt 22 wird sodann mit Hilfe der Ionenimplantation von Bor-Dotieratomen vorzugsweise
mit einer maximalen Trägerkonzentration von mehr als
50981 870872
5 χ 1O19/cm3 gebildet.
Ein Teil der durch den ringförmigen Basiskontakt 22 begrenzten Siliziumdioxidschicht 12 wird weggeätzt, z.Be
mit gepufferter Flußsäure, und es wird ein Basisbereich 24 gemäß Fig. 2 im Scheibchen 10 gebildet. Bor-Dotieratome
werden in den Bereich 24 mit einer maximalen
1 6
Ladungsträgerkonzentration zwischen ungefähr 1 χ 10
bis 1 χ 10 '/cm implantiert.
Sodann werden Vorkehrungen getroffen, um eine Öffnung, oder ein Fenster, für einen Emitterbereich zu begrenzen.
Hierfür wird eine Siliziumdioxidschicht 26 mit einer Dicke von ungefähr 0,5/6m benutzt» Die Silizium™
dioxidschicht 26 wird durch Dampfniederschlagen aus der
Reaktion von Silan in Sauerstoff in bekannter Weise auf die Oberfläche 14 gebracht. Mit Hilfe fotolithografischer
!Techniken,, die ebenfalls bei der Herstellung von Ha3.bleitern
bekannt sind, wird in der Siliziumdioxidschicht 26 ein Fenster 28 gebildet, um einen Teil der Oberfläche
14 des Scheibchens 10 gemäß Fig. 4 freizulegen» Emitter-Dotieratome,
wie Arsenatome mit einer maximalen Konzentration zwischen ungefähr 5 x 10 ^ und 5 x 10 /cia ,
werden nunmehr durch das Fenster 28 ionenimplantiert, um einen Emitterbereich 30 des Bauteils zu bilden. Sofern
das in Fig. 4 dargestellte Bauteil nunmehr so wärmebehandelt werden müßte, wie dies beim konventionellen
Glühen bisher durchgeführt wurde, würden sämtliche ionenimplantierte Dotieratome des Emitterbereichs
30 ausdiffundieren und/oder verdampfen, und zwar durch
den durcn das Fenster 29 begrenzten Bereich der Oberfläche 14j so daß der Wirkungsgrad und die Betriebscharakteristiken des Transistors erheblich eingeschränkt
würden,,
509818/0872
Erfindungsgemäß kann das in Fig. 4 dargestellte Halbleiterbauteil
geglüht werden, ohne daß sein Leistungsvermögen "beeinträchtigt wird, indem zunächst im Emitterbereich
30, auf der Oberfläche 14 und innerhalb des Fensters 28 ein Deckmaterial aufgebracht wird, das gegenüber
den Dotieratomen hinsichtlich thermischer Diffusion undurchdringlich ist» So wird eine Siliziumnitridschicht
32 über der Siliziumdioxidschicht 26 und über der Oberfläche
14 des Scheibchens 10 innerhalb des Fensters 28, das den Emitterbereich 30 begrenzt, angebracht, wie aus
Fig. 5 hervorgeht. Ein derart abgedecktes Halbleiterbauteil
kann in Stickstoffatmosphäre bei einer Temperatur zwischen ungefähr 7000C und 10000C zwischen ungefähr
15 Minuten und 1 Stunde lang geglüht werden, ohne daß
irgendein Verlust an Dotieratomen im Emitterbereich 30 eintritt.
Das Deckmaterial (Siliziumnitridschicht 32) wird vorzugsweise
so ausgesucht, daß es später, nachdem die Wärmebehandlung beendet ist, entfernt werden kann, ohne
daß auch nur der geringste Teil der darunter liegenden Schichten zerstört oder weggeätzt wird. Wenn die Schicht
26 aus Siliziumdioxid besteht, wird für die darüber liegende Schicht 32 vorzugsweise ein Material verwendet,
das mit Hilfe eines Ätzmittels entfernt werden kann, das die darunter liegende Siliziumdioxidschicht 26
nicht angreift. Die Siliziumnitridschicht 32 kann in einfacher Weise mit Hilfe eines Ätzmittels aus heißer
Phosphorsäure entfernt werden, ohne daß die darunter liegende Siliziumdioxidschicht 26 angegriffen wird.
Da die Breite des Emitterbereichs 30 in der Größenordnung von 1 oder 2 JLLm. liegt, muß darauf geachtet werden,
daß von der Schicht 32 auf gar keinen Fall mehr entfernt wird, als direkt über der Emitterschicht 30
liegt, um auf alle Fälle beim nachfolgenden Metall-
509818/0872
kontaktieren Kurzschlüsse des Emitterbereichs 30 mit dem Basisbereich 24 zu vermeiden.
Nach dem Glühen wird die Siliziumnitridschicht 32 entfernt, z.B. mit heißer Phosphorsäure, und ein ringförmiges
Fenster 34 oberhalb des Basiskontaktbereichs 22 durch die Siliziumdioxidschicht 26 geätzt.
Sodann werden Metallkontakte hergestellt, z.B. mit Hilfe
fotolithografischer Verfahren sowie durch Aufdampfen von Schichten aus Chrom und Gold innerhalb des ringförmigen
Fensters 34 und des Fensters 28, um Basis- und Emitterkontakte 36 bzw. 38 in bekannter Weise herzustellen.
Ein Metallkontakt 40 aus Chrom und Gold wird in ähnlicher Weise auf der Kollektorkontaktschicht 16
vorgesehen.
Für das erfindungsgemäße Verfahren ist es wichtig,daß
das Deckmaterial, mit dem ein Ausdiffundieren und/oder
Verdampfen von Dotieratomen aus einem Halbleitermaterial während der Wärmebehandlung verhindert wird,
mit einem Mittel geätzt werden kann, das die darunterliegenden Materialschichten nicht angreift. Wenn z.B.
das Deckmaterial aus Siliziumnitrid besteht, wird für das darunter liegende Material gemäß Fig. 5 vorzugsweise
Siliziumdioxid gewählt, und umgekehrt. Das Deckmaterial sollte undurchdringlich für Dotieratome durch
thermische Diffusion sein und sollte selbst zumindest nicht leicht in die darunter liegenden Bereiche diffundieren.
Das Deckmaterial kann daher auch aus hitzebeständigem Metall bestehen, das einen Schmelzpunkt aufweist,
der oberhalb der für die Wärmebehandlung erforderlichen Temperatur liegt. Auch dieses Metall
sollte während der Wärmebehandlung nicht in das HaIb-
0 9 818/0872
leitermaterial diffundieren. Geeignete Metalle als Deckmaterial im Rahmen der Erfindung sind z.B. Wolfram,
Molybdän, Platin, .Palladium, und zwar einzeln sowie nebeneinander.
Eine Schicht aus geeignet dotiertem Silizium, z.B. arsendotiertes Silizium, kann als Deckmaterial Verwendung
finden. Die dotierte Schicht sollte eine Dicke zwischen 1 und 5 /i aufweisen und könnte durch Niederschlagen
aus der Dampfphase durch die Reduktion von Silan in Gegenwart des Dotiermittels in bekannter Weise
hergestellt werden«, Da die aufgedampfte, dotierte Siliziumschicht
eine Epitaxialschicht aus Silizium darstellt, kann sie als geeignetes Deckmaterial für den
ionenimplantierten Emitterbereich 30 dienen. Gemäß Fig. 5 ergibt sich somit fügendes: Sofern die Schicht
32 aus epitaktisch aufgebrachtem, dotiertem Silizium besteht und das Dotiermaterial aus Dotieratomen gebildet
wird, die ähnlich denen sind, die in den Emitterbereich 30 ionenimplantiert wurden, kann der Transistor
geglüht werden, ohne daß ein Verlust an ionenimplantierten Dotieratomen eintritt. Dies ist möglich, weil ein
Ausdiffundieren und Verdampfen aus dotiertem, epitaktisch aufgebrachtem Silizium im Verhältnis sehr viel
langsamer vor sich geht, als aus Silizium (Emitterbereich 30) in das Dotieratome ionenimplantiert wurden.
Sofern die Basis-, Emitter- und Kollektorkontakte 36,
38 bzw. 40 aus einem der zuvor erwähnten Metalle oder Zusammensetzungen daraus bestehen, kann das Transistorbauteil
in fertigem Zustand erstmals geglüht werden, ohne daß irgendein Verlust an Dotieratomen auftritt,
so daß einige Verfahrensschritte der bisherigen Herstellungsprozesse vermieden werden.
509818/08 72
Obwohl das erfindungsgemäße Verfahren zuvor im Zusammenhang mit der Herstellung eines npn-Transistors beschrieben
und dargestellt wurde, ist es selbstverständlich
in gleicher Weise für die Herstellung anderer Halbleite rbauteile anwendbar, die ionenimplantierte Bereiche aufweisen. Darüber hinaus sei erwähnt, daß keiner der
zuvor erwähnten Zahlenwerte kritisch ist, da diese
Werte nur als Beispiellß angegeben wurden.
in gleicher Weise für die Herstellung anderer Halbleite rbauteile anwendbar, die ionenimplantierte Bereiche aufweisen. Darüber hinaus sei erwähnt, daß keiner der
zuvor erwähnten Zahlenwerte kritisch ist, da diese
Werte nur als Beispiellß angegeben wurden.
5 0 9 8 187 0 8 7 2
Claims (1)
- RCA Corporation, 30 Rockefeller Plaza, New York, N.T. 10020 (V0St0A.)Patentansprüche:!-/Verfahren zum Herstellen eines Halbleiterbauteils, "bei dem durch einen Teil einer Oberfläche Dotierstoffatome in■ein Halbleitermaterial implantiert werden, dadurch gekennzeichnet , daß auf den für die Implantation vorgesehenen Durchtrittstreich der Oberfläche (14) nach Beendigung der Implantation eine Schicht (32) aus Deckmaterial aufgebracht wird, das gegenüber den Dotieratomen bezüglich thermischer Diffusion undurchdringlich ist, und daß das Bauteil sodann geglüht wird.2, Verfahren nach Anspruch 1, dadurch g e k e nn zeichnet , daß der Wärmebehandlungsschritt aus einem Erhitzen des Bauteils auf eine Temperatur zwischen ungefähr 7000C und 1000°C für eine Zeitdauer von ungefähr 15 Minuten bis 1 Stunde besteht, und daß der Durchtrittsbereich der Oberfläche (14) des Halbleitermaterials durch ein Fenster (28) begrenzt wird, das aus einem Material (26) besteht, das vom Deckmaterial (32.) verschieden ist.3· Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß der Durchtrittsbereich an der Oberfläche des Halbleitermaterials durch eine Öffnung in einer Siliziumdioxid- oder Siliziumnitridschicht begrenzt wird, und daß zum Aufbringen einer Schicht aus Deckmaterial auf dem Durchtrittsbereich eine Siliziumnitrid- bzw. Siliziumdioxid-5 09818/0872schicht vorgesehen wird.4. Verfahren nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet , daß die Schicht, die die zur Begrenzung des Durchtrittsbereichs erforderliche öffnung aufweist, aus isolierendem Material besteht, und daß als Deckschicht eine Metallschicht aufgebracht wird, deren Schmelzpunkt oberhalb der für die Wärmebehandlung erforderlichen Temperatur liegt, wobei das Metall bis zu Temperaturen von 1OOO°C nicht in der Lage ist, in das Halbleitermaterial zu diffundieren.5. Verfahren nach Anspruch 4, dadurch g e kennzeichnet,. daß das Metall aus der aus Wolfram, Molybdän, Platin und Palladium bestehenden Gruppe gewählt wird.6. Verfahren nach einem oder mehreren der Ansprüche 1 bis5, dadurch gekennzeichnet , ι daß bei der Herstellung eines Transistors der Durchtrittsbereich der Oberfläche den Emitterbereich des Transistors darstellt, der durch ein Fenster in einer Siliziumdioxidschicht begrenzt wird, und daß als Deckmaterial Siliziumnitrid verwendet wird.7· Verfahren nach einem oder mehreren der Ansprüche 1 bis6, dadurch gekennzeichnet , daß das Halbleitermaterial aus Silizium besteht, während als Deckmaterial eine Schicht aus Silizium verwendet wird, das mit Atomen dotiert ist, die ähnlich den in das Halbleitermaterial ionenimplantierten Atomen sind.809818/0872
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US410548A US3880676A (en) | 1973-10-29 | 1973-10-29 | Method of making a semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2450070A1 true DE2450070A1 (de) | 1975-04-30 |
Family
ID=23625209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19742450070 Pending DE2450070A1 (de) | 1973-10-29 | 1974-10-22 | Verfahren zum herstellen eines halbleiterbauteils |
Country Status (11)
Country | Link |
---|---|
US (1) | US3880676A (de) |
JP (1) | JPS50113169A (de) |
BE (1) | BE821565A (de) |
BR (1) | BR7408804D0 (de) |
DE (1) | DE2450070A1 (de) |
FR (1) | FR2249442A1 (de) |
GB (1) | GB1446268A (de) |
IN (1) | IN140574B (de) |
IT (1) | IT1021262B (de) |
NL (1) | NL7413791A (de) |
SE (1) | SE401965B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2733146A1 (de) * | 1977-07-22 | 1979-01-25 | Licentia Gmbh | Implantationsverfahren |
DE2921793A1 (de) * | 1979-05-29 | 1980-12-04 | Fujitsu Ltd | Verfahren zum herstellen einer halbleitervorrichtung mit ionenimplantation |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4033788A (en) * | 1973-12-10 | 1977-07-05 | Hughes Aircraft Company | Ion implanted gallium arsenide semiconductor devices fabricated in semi-insulating gallium arsenide substrates |
JPS5210673A (en) * | 1975-07-15 | 1977-01-27 | Matsushita Electronics Corp | Manufacturing method of silicon semi-conductor device |
US4055444A (en) * | 1976-01-12 | 1977-10-25 | Texas Instruments Incorporated | Method of making N-channel MOS integrated circuits |
US4058413A (en) * | 1976-05-13 | 1977-11-15 | The United States Of America As Represented By The Secretary Of The Air Force | Ion implantation method for the fabrication of gallium arsenide semiconductor devices utilizing an aluminum nitride protective capping layer |
US4881111A (en) * | 1977-02-24 | 1989-11-14 | Harris Corporation | Radiation hard, high emitter-base breakdown bipolar transistor |
DE2755418A1 (de) * | 1977-12-13 | 1979-06-21 | Bosch Gmbh Robert | Verfahren zur herstellung eines halbleiter-bauelements |
EP0042380B1 (de) * | 1979-12-28 | 1986-03-19 | International Business Machines Corporation | Verfahren zum erreichen eines idealen fremdstoffkonzentrationsverlaufs für die basiszone eines transistors |
DE3021215A1 (de) * | 1980-06-04 | 1981-12-10 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur stabilisierung der stromverstaerkung von npn-siliciumtransistoren |
US4263066A (en) * | 1980-06-09 | 1981-04-21 | Varian Associates, Inc. | Process for concurrent formation of base diffusion and p+ profile from single source predeposition |
EP0067507A3 (de) * | 1981-05-19 | 1983-05-04 | The Secretary of State for Defence in Her Britannic Majesty's Government of the United Kingdom of Great Britain and | Schirme für Kathodenstrahlröhren |
JPS60116160A (ja) * | 1983-11-29 | 1985-06-22 | Sony Corp | 半導体装置の製造方法 |
USRE35642E (en) * | 1987-12-22 | 1997-10-28 | Sgs-Thomson Microelectronics, S.R.L. | Integrated high-voltage bipolar power transistor and low voltage MOS power transistor structure in the emitter switching configuration and relative manufacturing process |
IT1217323B (it) * | 1987-12-22 | 1990-03-22 | Sgs Microelettronica Spa | Struttura integrata di transistor bipolare di potenza di alta tensione e di transistor mos di potenza di bassa tensione nella configurazione"emitter switching"e relativo processo di fabbricazione |
CN104465372B (zh) * | 2014-12-24 | 2017-03-29 | 上海华虹宏力半导体制造有限公司 | 双极型三极管的制造方法及结构 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1053406A (de) * | 1963-05-18 | |||
US3279963A (en) * | 1963-07-23 | 1966-10-18 | Ibm | Fabrication of semiconductor devices |
NL6504750A (de) * | 1964-04-15 | 1965-10-18 | ||
DE1544273A1 (de) * | 1965-12-13 | 1969-09-04 | Siemens Ag | Verfahren zum Eindiffundieren von aus der Gasphase dargebotenem Dotierungsmaterial in einen Halbleitergrundkristall |
FR2014382B1 (de) * | 1968-06-28 | 1974-03-15 | Motorola Inc | |
US3638300A (en) * | 1970-05-21 | 1972-02-01 | Bell Telephone Labor Inc | Forming impurity regions in semiconductors |
US3756861A (en) * | 1972-03-13 | 1973-09-04 | Bell Telephone Labor Inc | Bipolar transistors and method of manufacture |
-
1973
- 1973-10-29 US US410548A patent/US3880676A/en not_active Expired - Lifetime
-
1974
- 1974-09-05 IN IN1997/CAL/74A patent/IN140574B/en unknown
- 1974-09-10 IT IT27149/74A patent/IT1021262B/it active
- 1974-10-21 FR FR7435300A patent/FR2249442A1/fr not_active Withdrawn
- 1974-10-22 DE DE19742450070 patent/DE2450070A1/de active Pending
- 1974-10-22 GB GB4562274A patent/GB1446268A/en not_active Expired
- 1974-10-22 NL NL7413791A patent/NL7413791A/xx not_active Application Discontinuation
- 1974-10-23 BR BR8804/74A patent/BR7408804D0/pt unknown
- 1974-10-24 JP JP49123258A patent/JPS50113169A/ja active Pending
- 1974-10-25 SE SE7413466A patent/SE401965B/xx unknown
- 1974-10-28 BE BE149954A patent/BE821565A/xx unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2733146A1 (de) * | 1977-07-22 | 1979-01-25 | Licentia Gmbh | Implantationsverfahren |
DE2921793A1 (de) * | 1979-05-29 | 1980-12-04 | Fujitsu Ltd | Verfahren zum herstellen einer halbleitervorrichtung mit ionenimplantation |
Also Published As
Publication number | Publication date |
---|---|
US3880676A (en) | 1975-04-29 |
BE821565A (fr) | 1975-02-17 |
NL7413791A (nl) | 1975-05-02 |
JPS50113169A (de) | 1975-09-05 |
IT1021262B (it) | 1978-01-30 |
BR7408804D0 (pt) | 1975-08-26 |
IN140574B (de) | 1976-12-04 |
SE401965B (sv) | 1978-06-05 |
SE7413466L (de) | 1975-04-30 |
GB1446268A (en) | 1976-08-18 |
FR2249442A1 (de) | 1975-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0025854B1 (de) | Verfahren zum Herstellen von bipolaren Transistoren | |
EP0018520B1 (de) | Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung | |
DE2450070A1 (de) | Verfahren zum herstellen eines halbleiterbauteils | |
DE2449688A1 (de) | Verfahren zur herstellung einer dotierten zone eines leitfaehigkeitstyps in einem halbleiterkoerper sowie nach diesem verfahren hergestellter transistor | |
DE3037316C2 (de) | Verfahren zur Herstellung von Leistungsthyristoren | |
DE3205022A1 (de) | Verfahren zum herstellen einer integrierten halbleiterschaltung | |
DE10214066A1 (de) | Halbleiterelement mit retrogradem Dotierprofil in einem Kanalgebiet und ein Verfahren zur Herstellung desselben | |
DE2521568A1 (de) | Verfahren zum herstellen von integrierten halbleiterbauelementen | |
DE102008064719B4 (de) | Verfahren zum Herstellen eines Halbleiterelements in einem Substrat | |
DE2728985A1 (de) | Halbleiterbauelemente mit minimaler anzahl von kristallgitterstoerungsgaengen | |
DE2707693A1 (de) | Verfahren zum herstellen von dotierten zonen mittels ionenimplantation | |
DE112006001791T5 (de) | Nicht-Punch-Through Hochspannungs-IGBT für Schaltnetzteile | |
DE1073632B (de) | Drift-Transistor mit einer Zonenfolge P-N-P bzw. N-P-N und Verfahren zu seiner Herstellung | |
DE2529598A1 (de) | Bipolare integrierte schaltung | |
DE2247975B2 (de) | Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren | |
DE2617293C3 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE2030403B2 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
DE1764847B2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2718449A1 (de) | Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung | |
DE2124764A1 (de) | Verfahren zur Herstellung einer Halb leiteranordnung | |
DE19615324A1 (de) | Verfahren zum Herstellen eines vertikalen bipolaren Transistors | |
DE2502547A1 (de) | Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung | |
DE2545513A1 (de) | Halbleitervorrichtung und verfahren zu deren herstellung | |
DE2501074A1 (de) | Transistoreinrichtung und verfahren zu ihrer herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OHN | Withdrawal |