DE2545513A1 - Halbleitervorrichtung und verfahren zu deren herstellung - Google Patents

Halbleitervorrichtung und verfahren zu deren herstellung

Info

Publication number
DE2545513A1
DE2545513A1 DE19752545513 DE2545513A DE2545513A1 DE 2545513 A1 DE2545513 A1 DE 2545513A1 DE 19752545513 DE19752545513 DE 19752545513 DE 2545513 A DE2545513 A DE 2545513A DE 2545513 A1 DE2545513 A1 DE 2545513A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor layer
semiconductor
semiconductor substrate
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19752545513
Other languages
English (en)
Inventor
Tadao Kaji
Tsuneaki Kamei
Keiji Miyamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2545513A1 publication Critical patent/DE2545513A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/036—Diffusion, nonselective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/969—Simultaneous formation of monocrystalline and polycrystalline regions

Description

Priorität: 18. Oktober 1974, Japan, Nr. 119 357
Halbleitervorrichtung_und_Verfah^
Die Erfindung bezieht sich auf eine Halbleitervorrichtung und auf ein Verfahren zu deren Herstellung, insbesondere zur gegenseitigen Isolation von Elementen in einer integrierten Schaltung.
Der Stand der Technik und die Erfindung werden anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 einen schematischen Querschnitt zur Erläuterung eines bekannten Isolationsverfahrens;
Fig. 2A
bis 2D schematische Querschnitte eines Ausführungsbeispiels der erfindungsgemäßen Halbleitervorrichtung in der Reihenfolge der erfindungsgemäßen Verfahrensschritte; und
Fig. 3A
bis 3D ein Beispiel eines Verfahrens zur Bildung einer Ätzmaske bei dem Ausführungsbeispiel.
Bei der Herstellung von integrierten Halbleiterschaltungen ist die elektrische Isolation der Schaltungselemente unerläßlich.
809818/0721
Ein Beispiel dieser Isolationstechnik ist in Fig. 1 dargestellt. Eine nichtkristalline Fremdsubstanz 2, beispielsweise Siliciumdioxid (SiOp) (der Wachstumskern für einen Polykristall), wird in einem gewählten Bereich einer Oberfläche eines p-leitenden Siliciumsubstrats (Si) 1 ausgebildet, das eine n+-leitende Schicht 30 mit einer n-leitenden Verunreinigung hoher Konzentration enthält. Eine epitaktisch gewachsene Schicht (E -Schicht) 3 wird auf dem sich ergebenden Substrat ausgebildet. Dabei entsteht einkristallines Silicium 3a auf der oberen Oberfläche des Substrats außerhalb des Bereichs der Fremdsubstanz (z.B. SiOp) 2, während auf den Bereichen der Fremdsubstanz 2 polykristallines Silicium 3b entsteht. Da das polykristalline Silicium 3b isolierend ist, wird es für einen Isolationsbereich unter mehreren Bereichen des einkristallinen Siliciums 3a verwendet, in dem die jeweiligen Schaltelemente ausgebildet werden (eine solche Isolationstechnik ist beispielsweise in den Japanischen Offenlegungsschriften 13 095/1969 und 23 498/1970 beschrieben).
Bei Verwendung von polykristallinem Silicium 3b als Isolierbereich liegt dessen Breite bisher bei etwa 10^. Obwohl die Größe zum Teil auf die Beschränkungen der Musterausbildung, z.B. des Fotoätzverfahrens, zurückzuführen ist, besteht der wesentliche Grund darin, daß die maximale Lastspannung zwischen den im Einkristall 3a ausgebildeten Elementen, mit anderen Worten die zwischen dem p-leitenden Substrat 1 und dem mit dem Element gebildeten Bereich 3a anliegende Spannung berücksichtigt v/erden muß. Wegen der Abmessungen nimmt der aus polykristallinem Silicium 3b gebildete Isolationsbereich eine beträchtliche Fläche ein und verhindert eine v/eitere Erhöhung der Integrationsdichte von Halbleitervorrichtungen.
Der Erfindung liegt die Aufgabe zugrunde, die Breite W des Isolationsbereichs zu vermindern und dadurch die Integrationsdichte der gesamten Halbleitervorrichtung zu erhöhen.
609018/07^1
Erfindungsgemäß wird unter Berücksichtigung der Ausdehnung einer Verarmungsschicht infolge der maximalen Belastungsspannung zwischen den Elementen der Wachstumskern für den Polykristall so ausgebildet, daß er in Richtung der Tiefe des Substrats eine große Ausdehnung hat.
Die Fig. 2A bis 2D zeigen schematische Querschnitte eines Ausführungsbeispiels der erfindungsgemäßen Halbleitervorrichtung während der einzelnen Schritte des erfindungsgemässen Verfahrens.
Zunächst wird gemäß Fig. 2A nach dem bekannten Diffusionsverfahren auf der gesamten Fläche eines Substrats 4 aus p-leitendem Silicium (Si) eine n+-leitende Diffusionsschicht 5 mit einer η-leitenden Verunreinigung mit hoher Konzentration ausgebildet. Darauf werden auf dem sich ergebenden Substrat eine Schicht 6 aus Siliciumoxid (SiO2) und eine Ätzmaskenschicht 7 für die SiOp-Schicht 6 hergestellt. Ein Verfahren zur Herstellung der Ätzmaske wird im folgenden noch erläutert. Durch Ätzen der SiCU-Schicht 6 durch eine feine Öffnung 7a in der Maske 7 hindurch wird eine feine Öffnung 6a gebildet, die der feinen Öffnung 7a ähnelt. Die feine Öffnung 6a (7a) wird an einer Stelle ausgebildet, die dem Teil auf dem Si-Substrat 4 entspricht, in dem der Isolierbereich ausgebildet werden soll. Die Breite der feinen Öffnung v/ird zwischen 0,1 und 2yu gewählt. Sie muß zumindest kleiner sein als die Tiefe einer im nächsten Verfahrensschritt herzustellenden Ätznut 8.
Im nächsten Schritt wird gemäß Fig. 2B die Ätznut 8 ausgebildet, indem das Substrat 4 durch die feinen Öffnungen 6a und 7a auf dem Si-Substrat 4 hindurch geätzt wird. Die Tiefe.der Ätznut 8 wird so gewählt, daß sie die ^-leitende Diffusionsschicht 5 durchdringt und daß eine Stehspannung zwisehen den Elementen erreicht wird, die in einer E -Schicht, wie im folgernden noch beschrieben wird, ausgebildet werden. Die Tiefe der Nut 8 beträgt beispielsweise 2 bis 4 αι. Als Ätzverfahren v/ird ein Ätzverfahren
B η q ρ 1 » ■■■ η 7 2 1
hoher Direktivität angewendet, beispielsweise Metallzerstäubung und Ionenätzung.
Gemäß Fig. 2C wird die Maske 7 geätzt und entfernt, worauf das Si-Substrat 4 einer thermischen Oxidation durch Erhitzung auf eine hohe Temperatur, beispielsweise 1.0000C, unterworfen wird. Auf diese Weise wird die Ätznut 8 mit 9 gefüllt, dem Kern für die Bildung eines Polykristalls. Die Ätznut 8 wird allmählich mit SiOp unter dem Zustand gefüllt, unter dem die SiO2-TeUe, die an beiden Seiten der Nut durch thermische Oxidation gebildet werden, gegeneinander stoßen. Auf diese Weise wird die Wärmebehandlung zur Bildung des SiOp-Bereichs 9 innerhalb kurzer Zeit beendet.
Nachfolgend wird, wie in Fig. 2D gezeigt, die auf dem Si-Substrat 4 ausgebildete SiO2~Schicht 6 nach einem bekannten Ätzverfahren entfernt, worauf durch bekanntes chemisches. Aufdampfen eine η-leitende Epitaxialschicht 10 auf dem Substrat 4 ausgebildet wird. Auf diese Weise wird, wie beschrieben, als Teil auf dem SiOp-Bereich 9 polykristallines Sicilium 11 gebildet. Daher wird gleichzeitig mit dem epitaktischen Aufbringen ein Isolationsbereich 12 (9, 11) fertiggestellt.
Die auf diese Weise gebildete Halbleitervorrichtung wird zur Herstellung einer integrierten Schaltung verwendet. In den durch das polykristalline Silicium 11 getrennten Bereichen 101 und 102 der epitaktisch aufgebrachten Schicht 10 werden Schaltelemente ausgebildet, beispielsweise ein Transistor bzw. ein Widerstand. In der Regel wird in beiden Bereichen 101 und 102 je ein einzelnes Schaltelement ausgebildet. Auch wenn an die Bereiche 101 und 102 zum Betreiben der Schaltelemente eine Spannung angelegt wird, reichen die Verarmungsschichten, die sich von den pn-Übergängen zwischen dem p-leitenden Substrat 4 und der n+-leitenden Schicht 5 infolge der Spannung in
609818/0721
das p-leitende Substrat 4 erstrecken, nicht über die Tiefe der SiOp-Schicht 9 hinaus, die im Substrat 4 liegt. Infolge der Verarmungsschichten werden also die Bereiche 101 und 102 niemals leitend miteinander verbunden. Das heißt, die Bereiche 101 und 102 schlagen nie über das Substrat 4 durch.
Wichtig ist, daß die Tiefe der im p-leitenden Substrat 4 auszubildenden SiOp-Schicht 9 größer gemacht wird als die Tiefe der Verarmungsschicht, die sich bei der maximalen Belastungsspannung, die an den ein Element bildenden Bereich 101 oder 102 und das Substrat 4 angelegt wird, in das p-leitende Substrat 4 erstrecken soll.
In dem vorstehend beschriebenen Ausführungsbeispiel wird zwar die n+-leitende Diffusionsschicht 5 vor dem Wachstumskern 9 für den Polykristall ausgebildet. Diese Reihenfolge kann Jedoch auch umgekehrt werden. Die η -leitende Diffusionsschicht 5 kann statt durch Diffusion epitaktisch aufgebracht werden.
Anhand der Fig. 3A bis 3D soll die Herstellung der Maske mit der feinen Öffnung 7a beschrieben werden.
Zuerst wird, wie in Fig. 3A dargestellt, nach der Ausbildung der n+-leitenden Diffusionsschicht 5 und der SiO2-Schicht durch thermische Oxidation auf dem Si-Substrat 4 eine Schicht 71 aus Chrom (Cr) zur Ausbildung der Maske auf dem sich ergebenden Substrat hergestellt. Auf der Chromschicht 71 wird darauf eine sich über einen Teil der Fläche erstreckende Polyamidharzschicht 13 zum Abnehmen hergestellt. Nachfolgend wird gemäß Fig. 3B die Chromschicht 71 selektiv geätzt und durch Anwendung der Polyamidharzschicht 13 der obersten Schicht als Ätzmaske entfernt. Dabei beträgt die seitliche Ätztiefe etwa 1 ,u, das ist mehr als die Tiefe, bis zu der sich das Chrom unterhalb der Maske 13 durch Verdampfung beim nächsten Verdampfungsschritt erstreckt. Darauf
609 818/0721
wird gemäß Fig. 3C eine Chromschicht 14 auf die gesamte Fläche der Oberseite des Si-Substrats 4 aufgedampft, nachdem die Ätzbehandlung der Chromschicht 71 beendet ist. Die aufgedampfte Chromschicht 14 lagert sich kaum auf der seitlichen Oberfläche der Polyamidharzschicht 13 ab, weil diese zum Abheben verhältnismäßig stark ist. Es bildet sich daher zwischen dem auf der Schicht 13 und dem auf der SiOp-Schicht 6 abgelagerten Teil der Chromschicht 14 eine Stufe aus, die die Chromteile voneinander trennt. Die seitliche Ätztiefe der Chromschicht 71 unter der Polyamidharzschicht
13 wird größer gewählt als der überragende Teil der aufgedampften Chromschicht 14, so daß zwischen der Chromschicht
14 und der Chromschicht 7' auf der SiO2~Schicht 6 ein feiner Spalt 15 entsteht. Darauf wird gemäß Fig. 3D der Teil der Chromschicht 14 gleichzeitig mit der Ätzung und Entfernung der Schicht 13 entfernt, der auf der Polyamidharzschicht 13 liegt. Darauf wird die aus den Teilen 7' und 14 gebildete Chrommaskenschicht 7, die die feine Öffnung 7a bzw. 15 enthält, auf der SiO2-Schicht 6 fertiggestellt. Obwohl die Chrommaskenschicht 7 auch nach einer Feinbearbeitungstechnik unter Anwendung eines Elektronenstrahls, eines Laserstrahls oder dergleichen hergestellt werden kann, können jeweilige Pellets auf einem Si-Plättchen gleichzeitig entsprechend der vorstehend beschriebenen Bearbeitungstechnik unter Anwendung des Abhebeverfahrens bearbeitet werden.
Nach dem erfindungsgemäßen Verfahren zur Herstellung von Halbleitervorrichtungen wird also der Kern zur Bildung des Polykristalls in Richtung der Stärke des Substrats unter Berücksichtigung der Ausbreitung der Verarmungsschicht infolge der maximalen Belastungsspannung zwischen den Elementen tief ausgeführt. Die Breite kann daher kleiner gehalten werden als nach dem bekannten Verfahren. Demzufolge wird der Platz, den der am Kern zu bildende Polykristall oder der Isolationsbereich einnimmt, klein, wodurch die Integrationsdichte erhöht wird.
60981 8/0721

Claims (2)

1. !Halbleitervorrichtung, gekennzeichnet durch ein Halbleitersubstrat (4) mit einem ersten Leitfähigkeitstyp, durch eine Halbleiterschicht (5) eines zweiten Leitfähigkeitstyps, die auf dem Halbleitersubstrat ausgebildet ist und mit dem Halbleitersubstrat einen pnübergang bildet, durch eine Nut (8), die die Halbleiterschicht begrenzt und in mehrere voneinander isolierte Bereiche unterteilt, die von einer Oberfläche der Halbleiterschicht bis in eine bestimmte Tiefe des Halbleitersubstrats unter Durchdringung der Halbleiterschicht und des pn-Übergangs reichen, wobei die Tiefe des Halbleitersubstrats größer als die Tiefe einer sich vom pn-übergang erstreckenden "Verarmungsschicht ist, und durch eine in der Nut ausgebildete Isolierschicht (9, 11).
2. Verfahren zur Herstellung von Halbleitervorrichtungen unter Ausnutzung der Bildung einer polykristallinen •Schicht auf einem Oxid bei Ausbildung einer epitaktisch aufgebrachten Schicht auf einem zum Teil mit dem Oxid gebildeten Halbleitersubstrat, wobei der polykristalline Teil als Isolationsbereich für in der epitaktisch aufgebrachten Schicht auszubildende Elemente dient, dadurch gekennzeichnet, daß ein Halbleitersubstrat mit wenigstens einer ersten Halbleiterschicht eines ersten Leitfähigkeitstyps in einem Hauptflächenteil desselben hergestellt wird, daß der Hauptflächenteil des Halbleitersubstrats zur Bildung einer Nut mit einer bestimmten Tiefe von einer Hauptfläche der ersten Halbleiterschicht zum Teil geätzt wird, wobei die Tiefe der Nut größer als die Tiefe der Verarmungsschicht gewählt wird, die sich von einem auf der Hauptfläche der ersten Halbleiterschicht auszubildenden pn-übergang erstreckt, daß der in Form einer Nut ausgebildete Teil des Halbleitersubstrats zur Bildung eines Oxids des HalbleiterSubstrats
60981 8/(1721
in der Nut oxidiert wird, und daß auf die gesamte Hauptfläche des Halbleitersubstrats eine Halbleiterschicht aufgebracht wird, so daß die auf dem Oxid in dem nutfprmigen Teil abgelagerte Halbleiterschicht eine polykristalline Schicht wird, während die auf die andere Fläche aufgebrachte Halbleiterschicht eine epitaktisch gewachsene Schicht wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleitersubstrat auf der ersten Halbleiterschicht eine zweite Halbleiterschicht eines zweiten Leitfähigkeitstyps enthält, die mit der ersten einen pn-übergang bildet, und daß die Nut in der ersten Halbleiterschicht derart ausgebildet wird, daß sie die zweite Halbleiterschicht durchdringt.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleitersubstrat nur aus der ersten Halbleiterschicht besteht, und daß eine Verunreinigung eines zweiten Leitfähigkeitstyps in den Hauptflächenteil der ersten Halbleiterschicht eindiffundiert wird, nachdem das Oxid in dem nutförmigen Teil ausgebildet ist.
609818/0721
DE19752545513 1974-10-18 1975-10-10 Halbleitervorrichtung und verfahren zu deren herstellung Ceased DE2545513A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP49119357A JPS5146083A (en) 1974-10-18 1974-10-18 Handotaisochino seizohoho

Publications (1)

Publication Number Publication Date
DE2545513A1 true DE2545513A1 (de) 1976-04-29

Family

ID=14759476

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752545513 Ceased DE2545513A1 (de) 1974-10-18 1975-10-10 Halbleitervorrichtung und verfahren zu deren herstellung

Country Status (4)

Country Link
US (1) US3997378A (de)
JP (1) JPS5146083A (de)
DE (1) DE2545513A1 (de)
GB (1) GB1501483A (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4104090A (en) * 1977-02-24 1978-08-01 International Business Machines Corporation Total dielectric isolation utilizing a combination of reactive ion etching, anodic etching, and thermal oxidation
US4219369A (en) * 1977-09-30 1980-08-26 Hitachi, Ltd. Method of making semiconductor integrated circuit device
US4140558A (en) * 1978-03-02 1979-02-20 Bell Telephone Laboratories, Incorporated Isolation of integrated circuits utilizing selective etching and diffusion
US4275286A (en) * 1978-12-04 1981-06-23 Hughes Aircraft Company Process and mask for ion beam etching of fine patterns
US4211582A (en) * 1979-06-28 1980-07-08 International Business Machines Corporation Process for making large area isolation trenches utilizing a two-step selective etching technique
US4290843A (en) * 1980-02-19 1981-09-22 Texas Instruments Incorporated Epitaxial growth of magnetic memory film on implanted substrate
US4274909A (en) * 1980-03-17 1981-06-23 International Business Machines Corporation Method for forming ultra fine deep dielectric isolation
US4506435A (en) * 1981-07-27 1985-03-26 International Business Machines Corporation Method for forming recessed isolated regions
US4454647A (en) * 1981-08-27 1984-06-19 International Business Machines Corporation Isolation for high density integrated circuits
US4454646A (en) * 1981-08-27 1984-06-19 International Business Machines Corporation Isolation for high density integrated circuits
IT1200725B (it) * 1985-08-28 1989-01-27 Sgs Microelettronica Spa Struttura di isolamento in dispositivi mos e procedimento di preparazione della stessa
JP2641781B2 (ja) * 1990-02-23 1997-08-20 シャープ株式会社 半導体素子分離領域の形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3135638A (en) * 1960-10-27 1964-06-02 Hughes Aircraft Co Photochemical semiconductor mesa formation
US3386865A (en) * 1965-05-10 1968-06-04 Ibm Process of making planar semiconductor devices isolated by encapsulating oxide filled channels
US3447984A (en) * 1965-06-24 1969-06-03 Ibm Method for forming sharply defined apertures in an insulating layer
US3537925A (en) * 1967-03-14 1970-11-03 Gen Electric Method of forming a fine line apertured film
FR1527898A (fr) * 1967-03-16 1968-06-07 Radiotechnique Coprim Rtc Agencement de dispositifs semi-conducteurs portés par un support commun et son procédé de fabrication
US3607466A (en) * 1967-11-22 1971-09-21 Sony Corp Method of making semiconductor wafer
US3617822A (en) * 1967-12-05 1971-11-02 Sony Corp Semiconductor integrated circuit
US3947299A (en) * 1971-05-22 1976-03-30 U.S. Philips Corporation Method of manufacturing semiconductor devices
US3861968A (en) * 1972-06-19 1975-01-21 Ibm Method of fabricating integrated circuit device structure with complementary elements utilizing selective thermal oxidation and selective epitaxial deposition
US3954522A (en) * 1973-06-28 1976-05-04 Motorola, Inc. Integrated circuit process

Also Published As

Publication number Publication date
JPS5342638B2 (de) 1978-11-13
GB1501483A (en) 1978-02-15
JPS5146083A (en) 1976-04-20
US3997378A (en) 1976-12-14

Similar Documents

Publication Publication Date Title
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE2745857C2 (de)
DE3037316C2 (de) Verfahren zur Herstellung von Leistungsthyristoren
DE2214935A1 (de) Integrierte Halbleiterschaltung
EP0020998B1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE1439935A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE2610828C2 (de) Thyristor mit passivierter Oberfläche
DE69627933T2 (de) Bipolartransistor mit optimierter Struktur
DE2615754C2 (de)
DE2441432B2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE3242736A1 (de) Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
DE3034894C2 (de)
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3223230C2 (de)
DE3030385A1 (de) Mos-halbleitervorrichtung und verfahren zur herstellung derselben
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2545513A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE3022565A1 (de) Halbleiteranordnung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE19900610B4 (de) Herstellungsverfahren für ein Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2645014C3 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstrukrur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat
DE2541651C2 (de) Verfahren zur Herstellung einer Ladungsübertragungsanordnung
DE2643016A1 (de) Verfahren zur herstellung eines integrierten halbleiterkreises

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

8131 Rejection