DE3223230C2 - - Google Patents

Info

Publication number
DE3223230C2
DE3223230C2 DE3223230A DE3223230A DE3223230C2 DE 3223230 C2 DE3223230 C2 DE 3223230C2 DE 3223230 A DE3223230 A DE 3223230A DE 3223230 A DE3223230 A DE 3223230A DE 3223230 C2 DE3223230 C2 DE 3223230C2
Authority
DE
Germany
Prior art keywords
layer
base
area
npn transistor
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3223230A
Other languages
English (en)
Other versions
DE3223230A1 (de
Inventor
Koichi Kawasaki Jp Kanzaki
Minoru Oomiya Saitama Jp Taguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP56096203A external-priority patent/JPS57211265A/ja
Priority claimed from JP56116082A external-priority patent/JPS5817661A/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE3223230A1 publication Critical patent/DE3223230A1/de
Application granted granted Critical
Publication of DE3223230C2 publication Critical patent/DE3223230C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer I2L-Halbleitervorrichtung mit einem vertikalen npn- Transistor und einem lateralen pnp-Transistor gemäß dem Oberbegriff des Anspruches 1.
Ein derartiges Verfahren ist aus der EP-OS 00 21 403 be­ kannt. Gemäß diesem bekannten Verfahren wird in einer Halbleiterschicht eines ersten Leitfähigkeitstyps, die die obere Schicht eines Halbleitersubstrats und den Emit­ ter des npn-Transistors bildet, ein erster Störstellenbe­ reich eines zweiten Leitfähigkeitstyps ausgebildet. Auf dem ersten Störstellenbereich wird eine leitfähige Schicht des ersten Leitfähigkeitstyps und über der leitfähigen Schicht selektiv eine erste Isolierschicht ausgebildet, und es wird dann unter Anwendung einer Ätztechnik wenig­ stens ein vorspringender Bereich ausgebildet, welcher die leitfähige Schicht und die erste Isolierschicht enthält. Ferner wird über der gesamten Oberfläche des Halbleitersubstrats mit dem wenigstens einen vorspringenden Bereich ein Isolierfilm ausgebildet, und in Bereichen neben dem wenigstens einen vorspringenden Bereich wird ein zweiter Störstellenbereich des zweiten Leitfähigkeitstyps ausgebildet, der eine Basis­ zone des npn-Transistors und eine Emitterzone des pnp-Tran­ sistors bildet. Daraufhin wird der Isolierfilm selektiv so weggeätzt, daß die Seitenflächen des vorspringenden Be­ reiches von dem Isolierfilm bedeckt bleiben und es wird schließlich eine Metallschicht ausgebildet, um den zweiten Störstellenbereich elektrisch zu kontaktieren.
Bei der mit Hilfe dieses bekannten Verfahrens hergestell­ ten Halbleiterstruktur kann nicht immer eine effektive Trennung zwi­ schen einem Störstellenbereich des einen Leitfähigkeits­ typs und einem danebenliegenden Störstellenbereich des an­ deren Leitfähigkeitstyps erreicht werden, wie dies wün­ schenswert wären um Leckströme zu vermeiden.
Aus der GB-PS 15 71 621 ist ein Verfahren zur Herstellung einer I2L-Schaltungsanordnung bekannt, wobei die einzelnen Verfahrensschritte zur Herstellung dieser Schaltungsanord­ nung in etwa den zuvor erläuterten Verfahrensschritten ent­ sprechen. Auch bei der Herstellung dieser bekannten I2L- Schaltungsanordnung werden zwar vorspringende Bereiche her­ gestellt, jedoch wird auch bei dieser bekannten Schaltungs­ anordnung nicht die zuvor erläuterte wünschenswerte Trennung erreicht.
Es wurden zahlreiche Untersuchungen angestellt, um bei I2L-Schaltungsanordnungen eine höhere Arbeitsgeschwindigkeit zu erreichen. Es wurde dargelegt, daß es wichtig ist, eine kurze Speicherzeit zu erreichen, das ist die Zeit, die der Schalttransistor benötigt, um die im Emitter- oder Basisbereich eines Schalttransistors der folgenden Stufe gespeicherten Minoritätsladungsträger abzuführen. Dies ist z. B. beschrieben im IEEE Journal of Solid-State Circuits, Vol. SC-14, No. 2, April 1979, s. 327 bis 336. Um das Speichern der Minoritätsladungsträger zu verringern, ist es zweckmäßig, das Konzentrationsprofil der Epitaxial­ halbleiterschicht und des Emitterbereichs zu optimieren sowie die Größe des Bereichs, in dem die Minoritätsla­ dungsträger gespeichert sind, so klein wie möglich zu halten. Aus dieser Sicht wurde bisher vorgeschlagen, eine I2L-Schaltungsanordnung mit nachfolgend beschriebe­ nem Verfahren herzustellen. Bei einem aus "D. D. Tang et al", I.E.D.M. (1979), Seiten 201 bis 204 bekannten Verfah­ ren, das in den Fig. 1a bis 1c dargestellt ist, wird eine verdeckt liegende n⁺-Schicht 2 selektiv in einem p-Sili­ ciumsubstrat 1 gebildet. Nach Aufwachsen einer n-Epita­ xialschicht 3 auf dem Substrat 1 wird ein dicker Feld­ oxidfilm 4 durch selektive Oxidation als Elementisolation gebildet. Nach selektiver Bildung eines Siliciumoxidfilms 5 auf dem das zukünftige Element bildenden Bereich mit einem CVD-Prozeß wird Bor thermisch diffundiert, wobei der Siliciumoxidfilm 5 als Maske wirkt, um einen p-Basis­ bereich 6 und einen p-Injektor 7 zu schaffen (Fig. 1a). In der nächsten Stufe wird ein arsendotierter, polykri­ stalliner Siliciumfilm (Arsen ist eine n-Verunreinigung) über der gesamten Oberfläche des beschriebenen Aufbaus ausgebreitet. Der arsendotierte, polykristalline Sili­ ciumfilm wird selektiv geätzt zur Bildung eines n⁺-poly­ kristallinen Siliciummuters 8 a und 8 b (Fig. 1b). Durch Er­ hitzen wird eine thermische Oxidation vorgenommen, damit ein dicker thermischer Oxidfilm 9 um die polykristallinen Muster 8 a und 8 b und ein dünner thermischer Oxidfilm 10 auf dem p-Injektor 7 wächst. In die Musterbereiche 8 a, 8 b aus polykristallinem Silicium hineindotiertes Arsen dif­ fundiert dabei in den p-Basisbereich 6 und bildet n⁺-Kol­ lektorbereiche 11 a und 11 b. Der dünne thermische Oxidfilm 10 wird weggeätzt, wodurch die polykristallinen silixium­ musterbereiche 8 a und 8 b als Kollektorelektroden 12 a und 12 b entstehen. Nachdem ein Aluminiumfilm über der gesamten Oberfläche ausge­ breitet worden ist, wird der Aluminiumfilm am Feld­ oxidfilm 4 und der Siliciumoxidfilm 5 in einem Muster so weggeätzt, daß eine Basiselektrode 13 und eine Injektorelektrode 14 entsteht. Damit ist eine I2L-Schaltungsanordnung fertiggestellt (Fig. 1c). In der Fig. 1c bezeichnen die Ziffern 15 a bis 15 d Basiskontaktlöcher, während die Ziffer 16 ein Injektorkontaktloch kennzeichnet.
Bei dem herkömmlichen Herstellungsverfahren können beim Herstellen eines eine I2L-Schaltungsanordnung integrierten Schaltkreises die Basiskon­ taktlöcher in Selbstausrichtung mit den Kollek­ torelektroden 12 a und 12 b hergestellt werden, so daß die Basiselektrode 13 in der Lage ist, den Basisbereich 6 mit relativ großer Fläche zu berühren. Außerdem kann der Bereich der Basiszone 6 kleiner gemacht werden als der Gesamtbereich der Kollektorzonen 11 a und 11 b. Eine so hergestellte I2L-Schaltungsanordnung ist in der Lage, sehr schnell zu arbeiten, und das Verhältnis von Kollektorbereich zu Basisbereich ist erhöht. Damit lassen sich ein verbesserter Stromverstärkungsfaktor und eine höhere Integration erzielen. Bei einer derartigen I2L-Schaltungsanordnung kommen jedoch die Kollektorbereiche 11 a und 11 b und die Basiskontaktlöcher 15 a und 15 b sehr nahe zu­ sammen, wenn der Oxidfilm zu stark geätzt wird, so daß dann dazwischen ein Leckstrom fließen kann.
Unter Berücksichtigung vorstehend aufgeführter Probleme liegt der Erfindung die Aufgabe zugrunde, ein Verfahren zur Herstellung einer I2L-Halbleitervorrichtung mit einem vertikalen npn-Transistor und einem lateralen pnp-Transi­ stor der angegeben Gattung zu schaffen, welches die Mög­ lichkeit bietet, die Halbleitervorrichtung so auszubilden, daß das Entstehen von Leckströmen zwischen Basis und Kol­ lektor des npn-Transistors wirksam vermieden werden kann.
Die Lösung dieser Aufgabe ergibt sich aus dem Kennzeich­ nungsteil des Anspruches 1.
Eine nach dem erfindungsgemäßen Verfahren hergestellte I2L- Halbleitervorrichtung besitzt eine sehr feine Musterung, die für eine hohe Integrationsdichte erforderlich ist.
Vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Im folgenden wird die Erfindung anhand von Ausführungsbei­ spielen unter Hinweis auf die Zeichnung näher erläutert. Es zeigen
Fig. 1a bis 1c eine Schnittwiedergabe zur Verdeutli­ chung der Gerstellungsschritte einer I2L-Vorrichtung nach herkömmlichem Verfahren;
Fig. 2a bis 2f Schnittdarstellungen, die die Herstel­ lungsschritte eines ersten Ausführungs­ beispiels zeigen.
Die Beschreibung gilt dem Ausführungs­ beispiel der I2L-Vorrichtung unter Bezugnahme auf die Fig. 2a bis 2f. Gemäß Fig. 2a wird Antimon selektiv in ein p-Siliciumsubstrat 101 diffundiert, um eine versenkt liegende n⁺-Schicht 102 darin auszubilden. Nach dem Aufwachsen einer n-Siliciumepitaxialschicht 103 (Halbleiter einer ersten Leitfähigkeitstype) wird um einen für die Bildung eines I2L-Gates vorgesehenen Bereiches ein Feldoxidfilm 104 ausgebildet. Ein p--Basisbereich 105 (erster Störstellenbereich einer zweiten Leitfähigkeitstype) für npn- Transistoren wird durch Ionenimplantation oder thermi­ sche Diffusion in einem Teil der Siliciumepitaxial­ schicht 103 ausgebildet. Durch thermische Oxidation, CVD-Filmbildung oder selektives Ätzen wird ein Silicium­ oxidfilm 106 hergestellt, um den Basisbereich des pnp-Transistors zu überdecken. Anschließend werden nacheinander ein arsendotierter, polykristalliner n⁺- Siliciumfilm 108, ein CVD-SiO2-Film 109 und ein Siliciumnitridfilm 110 gebildet.
Der Siliciumnitridfilm 110 wird geätzt, wodurch Siliciumnitridfilmmuster 110 a und 110 b entstehen. Unter Verwendung der Siliciumnidridfilmmuster 110 a und 110 b als Maske wird der CVD-SiO2-Film 109 geätzt, so daß CVD-SiO2-Filmmuster 109 a und 109 b entstehen. Freilie­ gende Bereiche des polykristallinen n⁺-Siliciumfilms 108 werden dann unter Verwendung eines Ätzmittels in der Form HF : HNO3 : CH3COOH = 1 : 3 : 8 oder durch reaktives Ionenätzen geätzt (Fig. 2b). Der polykristal­ line n⁺-Siliciumfilm 108 kann einen Doppelschichtauf­ bau haben, in dem eine Schicht aus einem Metall wie Wolfram oder Molybdän mit hohem Schmelzpunkt oder eine Schicht aus einem Metallsilizid wie Molybdänsilizid mit hohem Schmelzpunkt auf der polykristallinen n⁺- Siliciumschicht ausgebildet ist.
Freiliegende Zonen des Siliciumsubstrats in Fig. 2b werden dann durch anisotropes Ätzen etwa nach dem RIE-Verfahren geätzt, um Rillen 107 (Fig. 2c) herzu­ stellen. Die Tiefe der Nuten 107 gegenüber dem Siliciumsubstrat beträgt vor­ zugsweise 0,15 bis 0,7 µm. Sind die Nuten 107 flacher als oben angegeben, diffundieren die n-Störstellen im polykristallinen n⁺-Siliciumbereich transversal, was zu einem Leckstromfluß zwischen Basis und Kollektor führt. Werden die Nuten 107 jedoch tiefer ausgeführt, ist die Trennung zwischen p⁺-Basisschicht 112 p-- Basisschicht 105 zu weit, worunter die Arbeitsge­ schwindigkeit des I2L leidet, was aus Fig. 2e deutlich wird. Dies trifft auch für den Doppelschichtaufbau zu, bei dem Molybdändsilizid auf den polykristallinen n⁺-Siliciummustern 108 a und 108 b abgelagert ist. Bei dieser Anordnung ist der Leitungsverbindungswiderstand besonders herabgesetzt.
Das so entstandene Plättchen wird in einem Dampfstrom niedriger Temperatur oder in einer feuchten Atmo­ sphäre von 700 bis 900°C getemptert. Da die Ätzge­ Ätzgeschwindigkeit der polykristallinen n⁺-Siliciummuster 108 a und 108 b vier- bis zehnmal höher liegt als die der n-Siliciumepitaxialschicht 103 oder der p--Basiszone 105, wird ein dicker thermischer Oxidfilm 111 a an den freiliegenden Seitenflächen der polykristallinen n-- Siliciummuster 108 a und 108 b erzeugt, während sich ein dünner thermischer Oxidfilm 111 b an den freiliegenden Flächen der n-Siliciumepitaxialschicht 103 und den freiliegenden Seitenflächen des p--Basisbereichs 105 bildet, wie in Fig. 2d gezeigt.
Wie die Fig. 2e zeigt, werden durch den dünnen thermi­ schen Oxidfilm 111 b p-Störstellen z. B. aus Bor im Ionenimplantierungsverfahren eingebracht. Anschließend wird das Plättchen getempert, wobei eine äußere p⁺- Basisschicht 112 gebildet wird. Gleichzeitig wird in den Polykristallinen n⁺-Siliciummustern 108 a und 108 b enthaltenes Arsen in die Silicium­ schicht 103 hineindiffundiert zur Bildung von n⁺- Kollektorbereichen 113 a und 113 b.
Wie Fig. 2f zeigt, wird ein Teil des dünnen thermi­ schen Oxidfilms 111 b, der auf dem Grund der Nut 107 ausgebildet ist, durch anisotropes Ätzen in selbst­ justierender Weise zur Bildung von Kontaktlöchern ge­ ätzt. Eine Al-Si-Legierungsmetallschicht wird abge­ lagert und überdeckt die gesamte Fläche. Sie wird zur Bildung einer Injektorelektrode 114 und einer Basis­ elektrode 115, die die Basiskontaktlöcher verbindet, mustermäßig gestaltet. Damit ist eine I2L-Vorrichtung gemäß Fig. 2f hergestellt.
Das obige Ausführungsbeispiel zeigt, daß die Kollek­ torschichten und die polykristallinen n⁺-Siliciummuster 108 a und 108 b der Vertikaltransistoren durch Vorsprünge gebildet werden, die durch Nuten 107 voneinander ge­ trennt sind. Dadurch erstrecken sich die n⁺-Kollektor­ schichten nicht transversal. Diese Schichten liegen dadurch nicht für die selbstjustierenden Basiskontakt­ löcher am Grund der Nuten 107 frei. Leckstromfluß und Kurzschluß zwischen Basis und Kollektor des I2L-Schalttransistors sind damit verhindert. Außerdem wird ansotropes Ätzen wie das RIE-Verfahren für das Steuern der Musterab­ messungen der n⁺-Kollektorschichten verwendet. Man er­ hält dadurch eine bipolare integrierte Schaltung mit sehr schnell arbeitenden I2L-Elementen bei hoher Elementendichte.
Bei dem beschriebenen Beispiel wird mit Arsen dotiertes polykristallines n⁺-Silicium verwendet. Es ist jedoch auch möglich, das polykristalline Silicium mit Phosphor oder anderen Verunreinigungen zu dotieren.

Claims (5)

1. Verfahren zur Herstellung einer I2L-Halbleitervor­ richtung mit einem vertikalen npn-Transistor und einem lateralen pnp-Transistor, bei dem
  • a) in einer n-Halbleiterschicht (103), die die obere Schicht eines Halbleitersubstrats und den Emitter des npn-Transistors sowie die Basis des pnp-Transistors bildet, ein p-Basis­ bereich mit geringer Dotierungskonzentration (105) ausgebildet wird,
  • b) eine n-dotierte leitfähige Schicht (108 a, 108 b) auf dem p-Basisbereich (105) und eine erste Isolierschicht (109 a, 109 b) über der leitfähi­ gen Schicht (108 a, 108 b) selektiv gebildet wird,
  • c) dann unter Anwendung einer anisotropen Ätz­ technik wenigstens ein vorspringender Bereich ausgebildet wird, welcher die leitfähige Schicht (108 a, 108 b) und die erste Isolier­ schicht (109 a, 109 b) erhält,
  • d) ein Isolierfilm (111 b) über der gesamten Anord­ nung ausgebildet wird,
  • e) in Bereichen neben dem wenigstens einen vor­ springenden Bereich ein äußerer p-Basisbereich (112) mit hoher Dotierungskonzentration ausge­ bildet wird, der die Kollektorzone des pnp- Transistors sowie zusammen mit dem p-Basis­ bereich mit geringer Dotierungskonzentration die Basiszone des npn-Transistors bildet,
  • f) der Isolierfilm (111 b) selektiv so geätzt wird, daß die Seitenflächen des vorspringenden Be­ reichs von dem Isolierfilm (111 b) bedeckt bleiben, und
  • g) eine Metallschicht (115) ausgebildet wird, um den äußeren p-Basisbereich (112) elektrisch zu kontaktieren,
dadurch gekennzeichnet, daß bei der Ausführung des Verfahrensschrittes c) unter Verwen­ dung der Isolierschicht (109 a, 109 b) als Maske in den äußeren p-Basisbereich (105) eine Nut eingeätzt wird, deren Bodenfläche so tief gelegen ist, daß in der leitfähigen Schicht (108 a, 108 b) vorhandene Störstellen nicht transversal diffundieren können und eine Trennung zwischen den beiden die Basiszone des npn-Transistors bildenden Bereichen (105, 112) weitgehend vermieden wird, daß der äußere p-Basis­ bereich (112) gemäß dem Verfahrensschritt e) in der Bodenfläche der Nut ausgebildet wird und daß in der leitfähigen Schicht (108 a, 108 b) enthaltene Dotierstoffe zur Bildung eines Kollektors des npn-Tran­ sistors in dem wenigstens einen vorspringenden Be­ reich ausdiffundiert werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei der Ausführung des Verfahrensschrittes b) die n-do­ tierte leitfähige Schicht (108) als Doppelschicht ausgebildet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Bodenfläche der Nut tiefer als die untere Fläche einer Kollektorschicht (113 a, 113 b) ausgebildet wird, die durch Diffusion von Störstellen aus der n-dotierten leitfähigen Schicht (108) gebildet wird.
4. Verfahren nach Anspruch 1 oder 3, dadurch gekennzeichnet, daß die Ätztiefe der Nut 0,15 bis 0,7 µm beträgt.
DE19823223230 1981-06-22 1982-06-22 Halbleitervorrichtung und verfahren zu ihrer herstellung Granted DE3223230A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP56096203A JPS57211265A (en) 1981-06-22 1981-06-22 Manufacture of bipolar type integrated circuit
JP56116082A JPS5817661A (ja) 1981-07-24 1981-07-24 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE3223230A1 DE3223230A1 (de) 1983-02-17
DE3223230C2 true DE3223230C2 (de) 1988-07-14

Family

ID=26437412

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823223230 Granted DE3223230A1 (de) 1981-06-22 1982-06-22 Halbleitervorrichtung und verfahren zu ihrer herstellung

Country Status (2)

Country Link
US (1) US4539742A (de)
DE (1) DE3223230A1 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3476295D1 (en) * 1983-09-19 1989-02-23 Fairchild Semiconductor Method of manufacturing transistor structures having junctions bound by insulating layers, and resulting structures
US4713355A (en) * 1984-04-16 1987-12-15 Trw Inc. Bipolar transistor construction
US5065208A (en) * 1987-01-30 1991-11-12 Texas Instruments Incorporated Integrated bipolar and CMOS transistor with titanium nitride interconnections
US4847670A (en) * 1987-05-11 1989-07-11 International Business Machines Corporation High performance sidewall emitter transistor
US4916083A (en) * 1987-05-11 1990-04-10 International Business Machines Corporation High performance sidewall emitter transistor
US5005066A (en) * 1987-06-02 1991-04-02 Texas Instruments Incorporated Self-aligned NPN bipolar transistor built in a double polysilicon CMOS technology
US4784966A (en) * 1987-06-02 1988-11-15 Texas Instruments Incorporated Self-aligned NPN bipolar transistor built in a double polysilicon CMOS technology
US5075241A (en) * 1988-01-29 1991-12-24 Texas Instruments Incorporated Method of forming a recessed contact bipolar transistor and field effect device
JP2905500B2 (ja) * 1988-07-27 1999-06-14 三菱電機株式会社 半導体装置の製造方法
US4997776A (en) * 1989-03-06 1991-03-05 International Business Machines Corp. Complementary bipolar transistor structure and method for manufacture
JPH0779102B2 (ja) * 1990-08-23 1995-08-23 富士通株式会社 半導体装置の製造方法
US5328857A (en) * 1992-09-25 1994-07-12 Sgs-Thomson Microelectronics, Inc. Method of forming a bilevel, self aligned, low base resistance semiconductor structure
EP0600693A3 (de) * 1992-11-30 1994-11-30 Sgs Thomson Microelectronics Selektives Grabenätzen und selbstausrichtende Basis-Emitter-Struktur.
US5338698A (en) * 1992-12-18 1994-08-16 International Business Machines Corporation Method of fabricating an ultra-short channel field effect transistor
JPH07235602A (ja) * 1994-02-21 1995-09-05 Mitsubishi Electric Corp Ｉｉｌ回路を有する半導体装置およびその製造方法
US5455449A (en) * 1994-06-30 1995-10-03 National Semiconductor Corporation Offset lattice bipolar transistor architecture
JP3489265B2 (ja) * 1995-05-19 2004-01-19 ソニー株式会社 半導体装置の製法
KR100689884B1 (ko) * 2005-02-15 2007-03-09 삼성전자주식회사 쇼트키 다이오드를 이용한 노이즈 제거를 위한 반도체 소자및 그 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2337432A1 (fr) * 1975-12-29 1977-07-29 Radiotechnique Compelec Perfectionnement a la structure des circuits integres a transistors bipolaires complementaires et procede d'obtention
DE2757762C2 (de) * 1977-12-23 1985-03-07 Siemens AG, 1000 Berlin und 8000 München Monolithische Kombination zweier komplementärer Bipolartransistoren
FR2420241A1 (fr) * 1978-03-14 1979-10-12 Thomson Csf Structure d'operateur logique a haute densite d'integration
US4338622A (en) * 1979-06-29 1982-07-06 International Business Machines Corporation Self-aligned semiconductor circuits and process therefor
DE3063191D1 (en) * 1979-11-29 1983-06-16 Tokyo Shibaura Electric Co Method for manufacturing a semiconductor integrated circuit
JPS56115560A (en) * 1980-02-18 1981-09-10 Toshiba Corp Manufacture of semiconductor device
JPS5936432B2 (ja) * 1980-08-25 1984-09-04 株式会社東芝 半導体装置の製造方法
US4433470A (en) * 1981-05-19 1984-02-28 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing semiconductor device utilizing selective etching and diffusion

Also Published As

Publication number Publication date
US4539742A (en) 1985-09-10
DE3223230A1 (de) 1983-02-17

Similar Documents

Publication Publication Date Title
DE3223230C2 (de)
EP0001550B1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
EP0005728B1 (de) Verfahren zum Herstellen eines lateralen PNP- oder NPN-Transistors mit hoher Verstärkung und dadurch hergestellter Transistor
EP0001586B1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2612667A1 (de) Verfahren zur herstellung dielektrisch isolierter halbleiterbereiche
DE4444776C2 (de) Verfahren zur Herstellung eines Bipolartransistors mit einer selbstjustierenden vertikalen Struktur
DE3034894C2 (de)
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2718449C2 (de)
DE10352765B4 (de) Hetero-Bipolartransistor mit einem schmalen Dotierungsprofil
DE1950069B2 (de) Verfahren zum Herstellung einer Halbleiteranordnung
DE19615324A1 (de) Verfahren zum Herstellen eines vertikalen bipolaren Transistors
DE2643016A1 (de) Verfahren zur herstellung eines integrierten halbleiterkreises
DE2558925A1 (de) Verfahren zur herstellung einer halbleitervorrichtung in der technik der integrierten injektionslogik
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE3235467A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE1514656A1 (de) Verfahren zum Herstellen von Halbleiterkoerpern
DE60127777T2 (de) Widerstand mit Feldplatte und mit darüber angeordnetem und erweiterten Leitweglenkungsgebiet
EP0017021B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit komplementären Transistoren
DE2657822C2 (de)
DE3026779C2 (de)
DE1947299A1 (de) Transistor mit hohem Emitterwirkungsgrad und niedrigem Basiswiderstand sowie Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8128 New person/name/address of the agent

Representative=s name: EITLE, W., DIPL.-ING. HOFFMANN, K., DIPL.-ING. DR.

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee