DE69113987T2 - Monolitische Halbleiteranordnung bestehend aus einer integrierten Kontrollschaltung und aus mindestens einem Leistungstransistor, die auf demselben Chip integriert sind und Herstellungsverfahren. - Google Patents

Monolitische Halbleiteranordnung bestehend aus einer integrierten Kontrollschaltung und aus mindestens einem Leistungstransistor, die auf demselben Chip integriert sind und Herstellungsverfahren.

Info

Publication number
DE69113987T2
DE69113987T2 DE69113987T DE69113987T DE69113987T2 DE 69113987 T2 DE69113987 T2 DE 69113987T2 DE 69113987 T DE69113987 T DE 69113987T DE 69113987 T DE69113987 T DE 69113987T DE 69113987 T2 DE69113987 T2 DE 69113987T2
Authority
DE
Germany
Prior art keywords
epitaxial layer
conductivity type
control circuit
power transistor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69113987T
Other languages
English (en)
Other versions
DE69113987D1 (de
Inventor
Raffaele Zambrano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Original Assignee
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno filed Critical CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Publication of DE69113987D1 publication Critical patent/DE69113987D1/de
Application granted granted Critical
Publication of DE69113987T2 publication Critical patent/DE69113987T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Description

  • Gegenstand der vorliegenden Erfindung ist eine monolithische Halbleiteranordnung, bestehend aus einer integrierten Steuerschaitung und mindestens einem Leistungstransistor, die auf demselben Chip integriert sind, und ein zugehöriges Herstellungsverfahren.
  • Bei bekannten monolithischen Anordnungen des oben erwähnten Typs weist die Steuerschaltung gewöhnlich mehrere Niederspannungstransistoren und eine diffundierte horizontale Trennzone (DHI) vom p-Typ auf, erhalten durch selektive Dotierstofflmplantation und nachfolgende Diffusion. Da die DHI-Zone gemeinsam mit den Kollektorzonen des Leistungstransistors und der überdeckten Schicht vom n-Typ (BL in Fig. 1) die Entstehung eines parasitären npn-Transistors hervorrufen kann, dessen Zündung vermieden werden sollte, erfordert sie eine sehr tiefgehende Lage des Halbleiterübergangs und sehr kritische Auslegung des Dotierungsprofils. Andere Anordnungen sind in der JP-A-5687360 und in der JP-A-5674940 beschrieben. Dies wirkt sich negativ auf das Leistungsvermögen der Anordnung, auf die Kosten und auf die Produktivität aus.
  • Die monolithische Halbleiteranordnung gemäß der vorliegenden Erfindung, wie sie in den Patentansprüchen 1 und 2 beschrieben ist, und das Verfahren nach Anspruch 6 überwinden die oben genannten Nachteile und bringen andere Vorteile.
  • Gemäß einer erfindungsgemäßen Lösung enthält sie mindestens einen Transistor einer integrierten Steuerschaltung, eine horizontale Trennzone für diese Schaltung und mindestens einen im selben Chip integrierten bipolaren Leistungstransistor, wobei der Leistungstransistor und der Transistor der Steuerschaltung beide vom npn- oder vom pnp-Typ sind, dadurch gekennzeichnet, daß:
  • - der Chip ein Substrat eines ersten Leitfähigkeitstyps und drei darüberliegende Epitaxieschichten aufweist, deren erste und dritte vom ersten Leitfähigkeitstyp sind und deren zweite von einem zweiten, dem obigen entgegengesetzten Leitfähigkeitstyp ist;
  • - die Epitaxieschicht des zweiten Leitfähigkeitstyps eine gleichmäßige oder variable Dotierstoffkonzentration mit höherer Dotierung an ihrer Grenzfläche zur darunterliegenden Epitaxialschicht und mit niedrigerer Dotierung an ihrer Grenzfläche zur oberen Epitaxieschicht hat; - die horizontale Trennzone der Steuerschaltung und die Basis des Leistungstransistors beide aus Teilen der zweiten Epitaxieschicht bestehen. Weitere innovative Lösungen sind in den weiter unten stehenden Patentansprüchen angegeben.
  • Die Erfindung wird näher erläutert durch die nachstehende Beschreibung und die beigefügten Zeichnungen eines Beispiels des Standes der Technik und nicht-einschränkend auf zufassender Beispiele der Erfindung, wobei:
  • Fig. 1 eine monolithische Halbleiteranordnung nach dem Stand der Technik zeigt, die eine integrierte Steuerschaltung und eine in demselben Chip integrierte Leistungsstufe aufweist;
  • Figuren 2-7 die Schritte eines Herstellungsverfahrens für eine erfindungsgemäße Anordnung zeigen;
  • Figuren 8a und 8b eine erste Variante des Herstellungsverfahrens nach den Figuren 2-7 zeigen;
  • Figuren 9a und 9b eine zweite Variante des Herstellungsverfahrens nach den besagten Figuren zeigen;
  • Fig. 10 ein Beispiel einer Struktur mit einer einen npn- Transistor aufweisende Leistungsstufe und einer einen pnp-Transistor aufweisenden integrierten Steuerschaltung zeigt;
  • Fig. 11 ein Beispiel der Struktur mit einer einen npn-Transistor aufweisende Leistungsstufe und einer integrierten Steuerschaltung zeigt, die sowohl einen npn-Transistor als auch einen pnp-Transistor enthält.
  • Die Fig. 1 zeigt schematisch die Struktur einer monolithischen Halbleiteranordnung gemäß dem Stand der Technik, mit einer integrierten Steuerschaltung und einer Leistungsstufe, die in demselben Chip integriert sind.
  • Zur Vereinfachung ist eine einzige Komponente der integrierten Steuerschaltung (der npn-Niederspannungstransistor mit Emitter-, Basis- und Kollektoranschlüssen EL, BL und CL) und ein einziger Leistungstransistor (der npn-Transistor mit Emitter-, Basis- und Kollektoranschlüssen EP, BP und CP) dargestellt.
  • Die horizontale Trennzone der integrierten Steuerschaltung, mit DHI bezeichnet (diffundierte horizontale Isolierung), und die Basis des Leistungstransistors werden durch Zonen vom p- Typ gebildet, die durch ein Verfahren selektiver Implantation und einer nachfolgenden Diffusionsperiode erhalten werden.
  • Die Dotierstoffkonzentration dieser DHI-Zone wird auf der Basis zweier gegensätzlicher Forderungen festgelegt, nämlich:
  • - die Notwenigkeit geringer Dotierstoffkonzentrationen, um die Betriebsspannung der Komponenten der integrierten Steuerschaltung zu erhöhen (z.B. darf eine Spitzenkonzentration von 10¹&sup6; Atomen/m³ nicht überschritten werden, um für die Isolierung eine Durchbruchsspannung von 60 V zu erhalten);
  • - die Notwendigkeit hoher Konzentrationen zur Reduzierung des Verstärkungsfaktors des in Fig. 1 gestrichelt dargestellten parasitären npn-Transistors und seiner Umkehrung, die man durch Vertauschung von Emitter und Kollektor enthält.
  • Die Bildung der überdeckten Schicht vom n-Typ (BL-Zone) hat die Tendenz, den zur Bildung der DHI-Zone eingeführten Dotierstoff teilweise zu kompensieren und dadurch sowohl den spezifischen Widerstand der DHI-Zone als auch den Verstärkungsfaktor des oben erwähnten parasitären npn-Transistors zu erhöhen.
  • Was die Leistungsstufe angeht, so sind die Parameter, die durch die oben erwähnte Kompromißlösung benachteiligt werden, der gegen Durchbruch in Sperrichtung sichere Betriebsbereich (RBSOA) und die Schaltcharakteristiken, und zwar wegen des hohen Basis-Eigenleitungswiderstandes rbb'.
  • Starke Diffusionen sind daher obligatorisch für die DHI-Zone (mit einer Tiefe des Halbleiterübergangs nach der Diffusion von sogar größer als 10 Mikron), um eine übermäßige Kompensierung dieser Zone durch die BL-Zone zu vermeiden.
  • Das Ergebnis ist unter anderem eine beträchtliche Anhebung des Substrates 21 (dotiert mit Sb) und daher eine Vergrößerung der Dicke der ersten Epitaxieschicht 20, was sich ungünstig auf die Kosten und die Produktivität auswirkt.
  • Die den Gegenstand der vorliegenden Erfindung bildende Prozeßfolge zur Herstellung der Anordnung ist schematisch in den Figuren 2-7 dargestellt, worin zur Vereinfachung nur eine Komponente der integrierten Steuerschaltung (ein npn-Niederspannungstransistor) und ein einziger Leistungstransistor, ebenfalls vom npn-Typ, gezeigt ist.
  • Die Folge sieht vor:
  • 1) Züchtung einer Epitaxieschicht 2 vom n-Typ auf einem Substrat 1 vom n&spplus;-Typ (Fig. 2);
  • 2) Züchtung einer Epitaxieschicht 3 vom p-Typ auf der vorhergehenden n-leitenden Epitaxieschicht 2 (Fig. 2); diese zweite Züchtung findet unmittelbar nach der vorhergehenden statt, ohne Zwischenoperationen;
  • 3) Definierung der Diffusionszone 4, welche die integrierte Steuerschaltung von der Leistungsstufe trennt (Fig. 3);
  • 4) Definierung der Zonen 5 zur Bildung der n-leitenden überdeckten Schicht der integrierten Steuerschaltung, und der Zone 6 zur Bildung des Emitters des Leistungstransistors (Fig. 4);
  • 5) Züchtung einer neuen Epitaxieschicht 7 vom n-Typ (Fig. 5);
  • 6) Bildung der Zonen 8 zur Trennung der Komponenten der integrierten Steuerschaltung voneinander und von dem Leistungstransistor (Fig. 6);
  • 7) Bildung der Senkenzonen 9 zur Verbindung der überdeckten Schicht 5 und des Emitters 6 mit der Oberfläche (Fig. 6).
  • Die mit dem vorstehend beschriebenen Prozeß erhaltene Struktur ist in Fig. 7 dargestellt, worin die Bezugszahl 30 die Basiszone des Leistungstransistors und 31 die horizontale Trennzone der integrierten Steuerschaltung bezeichnet.
  • Sie unterscheidet sich von bekannten Strukturen darin, daß die DHL-Zonen durch epitaxiale horizontale Trennzonen (EHI) der p- leitenden Epitaxieschicht 3 ersetzt sind, die nach der n- leitenden Epitaxieschicht 2 in einem einzigen Schritt oder in zwei einzelnen Schritten ohne andere Zwischenoperationen gezüchtet werden, wie bereits erwähnt.
  • Die Konzentration dieser Schicht ist über die ganze Fläche gleichmäßig und gleich der Spitzenkonzentration der äquivalenten Diffusionszone. Daher sind gleichzeitig der spezifische Widerstand der EHI-Zonen und der Verstärkungsfaktor des parasitären Transistors minimiert.
  • Es ist auch möglich, eine Epitaxieschicht 3 mit variabler Dotierung zu züchten, z.B. mit einer Dotierung, die an der Grenzfläche zur Epitaxieschicht 2 höher ist als an der Grenzfläche zur Epitaxieschicht 7, und dies wird erreicht durch Variieren des Flusses des Dotierstoffes in dem für die Züchtung verwendeten Reaktor während des Schrittes der epitaxialen Züchtung. Diese Epitaxieschicht mit variabler Dotierung im oben beschriebenen Sinne führt zur einer weiteren Reduzierung des spezifischen Widerstandes der horizontalen Trennzone und des Verstärkungsfaktors des parasitären Transistors, ohne daß dies auf Kosten der maximalen Betriebsspannung der Komponenten der integrierten Steuerschaltung geht.
  • Die Struktur nach Fig. 7 ist auch für die Leistungsstufe vorteilhaft.
  • In der Tat hat der bipolare Leistungstransistor eine epitaxiale Basis, wodurch bekanntlich ermöglicht wird, rbb' zu reduzieren und dadurch Schalt- und Robustheitselgenschaften zu erzielen, die besser sind als bei einem Transitor mit diffundierter Basiszone und einer der Epitaxieschicht gleichen Spitzenkonzentration, und zwar als Folge des verminderten Basisbahnwiderstandes. Außerdem kann die Basiszone nötigenfalls durch selektive Implantierung weiter mit Dotierstoff angereichert werden.
  • Die Charakteristiken des Leistungstransistors sind verbessert, weil die Dotierung der Emitterzone ein derartiges Profil hat, daß sie den Wirkungsgrad dieser Zone maximiert.
  • Natürlich kann das oben beschriebene Verfahren auch variiert werden. Zwei mögliche Varianten verlangen nach der Weglassung des Schrittes 3).
  • In der Tat kann gemäß einer ersten Variante die Zone 4, welche die Leistungsstufe von der integrierten Steuerschaltung trennt, statt durch eine Diffusionszone dadurch vorgesehen werden, daß vor dem Schritt 5) ihr gegenüber eine Nut oder ein Graben 24 in die Epitaxieschicht 3 gegraben wird, durch selektive anisotrope Ätzung dieser Schicht (Fig. 8a). Dieser Graben wird dann durch die Epitaxieschicht 7 während deren Wachstums aufgefüllt, so daß man am Ende des oben beschriebenen Schrittes 5) zur Zone 24' der Struktur nach Fig. 8b kommt.
  • Gemäß einer anderen Variante werden die Zone 4 und die darüberliegende Zone 7 der Fig. 6 ersetzt durch einen Graben 14, der durch die gesamte Tiefe der Schichten 7 und 3 und teilweise in die Schicht 2 reicht und durch selektive anisotrope Ätzung wie im vorstehend beschriebenen Fall nach dem Schritt 5 geschaffen wird, um so zu der Struktur nach Fig. 9a zu gelangen.
  • Anschließend, vor dem Beginn des Schrittes 6, wird der Graben mit dielektrischem Material wie z.B. SiO&sub2; aufgefüllt, wie in Fig. 9b dargestellt.
  • Es sei bemerkt, daß die Struktur bei allen diesen Varianten in einer für Fachleute einsichtigen Weise auch für den Aufbau von Anordnungen verwendet werden kann, bei denen die integrierte Steuerschaltung pnp-Transistoren mit vertikalem Stromfluß aufweist, z.B. desjenigen Typs, wie er im US-Patent 4 898 836 des Anmelders SGS-THOMSON Microelectronics beschrieben ist. In diesem Fall dient die EHI-Zone als der Kollektor für die pnp- Transistoren.
  • Die Fig. 10 zeigt ein Beispiel einer Struktur, bei welcher die Leistungsstufe einen npn-Transistor enthält und eine integrierte Steuerschaltung einen pnp-Transistor aufweist, dessen mit der Bezugszahl 32 bezeichnete Kollektorzone zur Elektrode C' führt und dessen Basis- und Emitterzone zu den Elektroden B' und E' führten.
  • Die Fig. 11 zeigt ein Beispiel einer Struktur, bei welcher die Leistungsstufe einen npn-Transistor enthält und die integrierte Steuerschaltung sowohl einen npn-Transistor als auch einen pnp-Transistor aufweist.
  • Wenn gewünscht wird, einen Leistungstransistor vom pnp-Typ vorzusehen, genügt es, die anhand der Figuren 2-11 beschriebenen Strukturen und Prozesse mit dem jeweils umgekehrten Leitfähigkeitstyp der verschiedenen Schichten und Zonen durchzuführen, also die Struktur mit einem Substrat vom p-Typ zu beginnen, usw..
  • Die vorstehende Beschreibung verdeutlicht die Vorteile der Struktur, die durch das den Gegenstand der vorliegenden Erfindung bildende Verfahren erhalten wird, gegenüber den Strukturen, die durch das Verfahren nach dem Stand der Technik erhalten werden, und diese Vorteile lassen sich wie folgt zusammenfassen:
  • 1) gleichzeitige Minimierung des spezifischen Widerstandes der horizontalen Trennzone und des Verstärkungsfaktors der parasitären Transistoren;
  • 2) Optimierung der Qualität der Leistungsstufe als Folge der Reduzierung des Basisbahnwiderstandes;
  • 3) Reduzierung der Dicke der ersten Epitaxieschicht, weil starke Diffusionen für die DHI-Zonen nicht mehr notwendig sind.
  • Die nachfolgenden Vorteile gelten insbesondere für das in den Figuren 9a und 9b dargestellte Verfahren:
  • 4) Die Bereiche, die hohen Spannungen gewachsen sein müssen, d.h. die Bereiche zwischen den Schichten 2 und 3, sind flach, und somit ist es nicht nötig, Abschlußtechniken anzuwenden, so daß Platz und Verfahrenskosten gespart werden;
  • 5) die Dotierung der Epitaxieschicht 7 ist unabhängig von der Betriebsspannung der Leistungsstufe, weil keine Bereiche vorhanden sind, in denen sie Kontakt mit der Epitaxieschicht 2 bildet.
  • Die vorstehende Beschreibung bezieht sich auf eine Leistungsstufe, die mit einem einzigen Transistor versehen ist. Die Erfindung ist jedoch auch auf eine Leistungsstufe mit mehreren Transistoren anwendbar, z.B. mit Darlington- oder Trilington- Transistoren.

Claims (11)

1. Monolithische Halbleiteranordnung, die, in demselben Chip integriert, mindestens einen bipolaren Transistor einer integrierten Steuerschaltung, eine horizontale Trennzone dieser Schaltung und mindestens einen bipolaren Leistungstransistor enthält, wobei der Leistungstransistor und der Transistor der Steuerschaltung beide vom npn- oder vom pnp-Typ sind, dadurch gekennzeichnet, daß
- der Chip ein Substrat (1) eines ersten Leitfähigkeitstyps und drei darüberliegende Epitaxieschichten (2, 3, 7) aufweist, deren erste und dritte von einem ersten Leitfähigkeitstyp sind und deren zweite von einem zweiten, dem ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyp ist;
- die Epitaxieschicht (3) des zweiten Leitfähigkeitstyps eine gleichmäßige oder eine variable Dotierstoffkonzentration mit mehr Dotierstoff an der Grenzfläche zur darunterliegenden Epitaxieschicht (2) und weniger Dotierstoff an der Grenzfläche zur oberen Epitaxieschicht (7) hat;
- sowohl die horizontale Trennzone (31) der Steuerschaltung als auch die Basiszone (30) des Leistungstransistors aus Teilen der zweiten Epitaxieschicht (3) bestehen.
2. Monolithische Halbleiteranordnung, die, in demselben Chip integriert, mindestens einen bipolaren Transistor einer integrierten Steuerschaltung, eine horizontale Trennzone dieser Schaltung und mindestens einen bipolaren Leistungstransistor enthält, wobei der Leistungstransistor vom npn-Typ und der Transistor der Steuerschaltung vom pnp-Typ sind, oder umgekehrt, dadurch gekennzeichnet, daß:
- der Chip ein Substrat (1) eines ersten Leitfähigkeitstyps und drei darüberliegende Epitaxieschichten (2, 3, 7) aufweist, deren erste von einem ersten Leitfähigkeitstyp, deren zweite von einem dem ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyp und deren dritte vom ersten Leitfähigkeitstyp ist;
- die Epitaxieschicht (3) des zweiten Leitfähigkeitstyps eine gleichmäßige oder variable Dotierstoffkonzentration mit mehr Dotierstoff an der Grenzfläche zur darunterliegenden Epitaxieschicht (2) und weniger Dotierstoff an der Grenzfläche zur oberen Epitaxieschicht (7) hat;
- sowohl die Kollektorzone (32) des Transistors der Steuerschaltung als auch die Basiszone (30) des Leistungstransistors aus Teilen der zweiten Epitaxieschicht (3) bestehen.
3. Monolithische Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Leistungstransistor und die Steuerschaltung voneinander durch zwei Zonen (4, 7) des ersten Leitfähigkeitstyps getrennt sind, von denen eine (4) der diffundierte Typ ist.
4. Monolithische Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Leistungstransistor und die Steuerschaltung voneinander durch zwei Zonen (24', 7) des ersten Leitfähigkeitstyps voneinander getrennt sind, deren eine (24') aus einem Graben (24) besteht, der mit einem Teil der dritten Epitaxieschicht aufgefüllt ist.
5. Monolithische Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Leistungstransistor und die Steuerschaltung voneinander durch einen Graben (14) getrennt sind, der über die ganze Tiefe der zweiten und der dritten Epitaxieschicht und in einen Teil der ersten Epitaxieschicht reicht und mit dielektrischem Material (14') gefüllt ist.
6. Verfahren zur Herstellung einer monolithischen Halbleiteranordnung, die, in demselben Chip integriert, einen bipolaren Transistor, eine integrierte Steuerschaltung, eine horizontale Trennzone dieser Schaltung und mindestens einen bipolaren Leistungstransistor enthält, gekennzeichnet durch die folgenden Schritte:
a) Züchtung einer ersten Epitaxieschicht (2) eines ersten Leitfähigkeitstyps auf einem Substrat (1) desselben Leitfähigkeitstyps;
b) Züchtung einer zweiten Epitaxieschicht (3) eines zweiten Leitfähigkeitstyps, der demjenigen der genannten ersten Epitaxieschicht (2) entgegengesetzt ist;
c) in der zweiten Epitaxieschicht (3) Definierung einer Zone (5) des ersten Leitfähigkeitstyps, die zur Bildung einer überdeckten Schicht der integrierten Steuerschaltung angelegt ist, und einer ebenfalls den ersten Leitfähigkeitstyp aufweisenden Zone (6), die zur Bildung des Emitters des Leistungstransistors angelegt ist;
d) Züchtung einer dritten Epitaxieschicht (7) des ersten Leitfähigkeitstyps;
e) in der dritten Epitaxieschicht (7) Bildung von Zonen (8) des zweiten Leitfähigkeitstyps, die angelegt sind, um die Komponenten der integrierten Steuerschaltung voneinander und vom Leistungstransistor zu trennen;
f) in der dritten Epitaxieschicht Bildung von Senkenzonen (9), die angelegt sind, um die Oberfläche der überdeckten Schicht der integrierten Steuerschaltung und den Emitter des Lelstungstransistors zu verbinden.
7. Herstellungsverfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Züchtung der zweiten Epitaxieschicht (3) unmittelbar nach der Züchtung der ersten Epitaxieschicht (2) ohne andere Zwischenoperationen stattfindet.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß zwischen den Schritten b) und c) ein Schritt stattfindet, durch den in der zweiten Epitaxieschicht (3) eine Diffusionszone (4) des ersten Leitfähigkeitstyps gebildet wird, die angelegt ist zur Trennung der integrierten Steuerschaltung vom Leistungstransistor.
9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß zwischen dem Schritt c) und dem Schritt d) durch selektive anisotrope Ätzung in der zweiten Epitaxieschicht ein Graben (24) geschaffen wird, der angelegt ist, um durch die Züchtung der dritten Epitaxieschicht während des nachfolgenden Schritte d) gefüllt zu werden und eine Zone (24') zum Trennen des Leistungstransistors von der Steuerschaltung zu bilden.
10. Herstellungsverfahren nach Anspruch 7, dadurch gekennzeichnet, daß zwischen dem Schritt d) und dem Schritt e) durch selektive anisotrope Ätzung ein Graben (14) über die gesamte Tiefe der dritten und der zweiten Epitaxieschicht und einen Teil der Tiefe der ersten Epitaxieschicht geschaffen wird, der anschließend mit dielektrischem Material gefüllt wird und angelegt ist, um eine Trennzone für die Leistungsstufe zu bilden und alle einer hohen Spannung ausgesetzten Halbleiterübergänge zu nivellieren.
11. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Emitterzone des Leistungstransistors ein Dotierungsprofil hat, das zur Maximierung des Wirkungsgrades des genannten Emitters ausgelegt ist.
DE69113987T 1986-10-01 1991-04-17 Monolitische Halbleiteranordnung bestehend aus einer integrierten Kontrollschaltung und aus mindestens einem Leistungstransistor, die auf demselben Chip integriert sind und Herstellungsverfahren. Expired - Fee Related DE69113987T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT8606613A IT1215024B (it) 1986-10-01 1986-10-01 Processo per la formazione di un dispositivo monolitico a semiconduttore di alta tensione
EP91830151A EP0509183B1 (de) 1986-10-01 1991-04-17 Monolitische Halbleiteranordnung bestehend aus einer integrierten Kontrollschaltung und aus mindestens einem Leistungstransistor, die auf demselben Chip integriert sind und Herstellungsverfahren

Publications (2)

Publication Number Publication Date
DE69113987D1 DE69113987D1 (de) 1995-11-23
DE69113987T2 true DE69113987T2 (de) 1996-04-25

Family

ID=40227708

Family Applications (2)

Application Number Title Priority Date Filing Date
DE87201791T Expired - Fee Related DE3788486T2 (de) 1986-10-01 1987-09-19 Verfahren zur Herstellung einer monolithischen Hochspannungshalbleiterschaltung.
DE69113987T Expired - Fee Related DE69113987T2 (de) 1986-10-01 1991-04-17 Monolitische Halbleiteranordnung bestehend aus einer integrierten Kontrollschaltung und aus mindestens einem Leistungstransistor, die auf demselben Chip integriert sind und Herstellungsverfahren.

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE87201791T Expired - Fee Related DE3788486T2 (de) 1986-10-01 1987-09-19 Verfahren zur Herstellung einer monolithischen Hochspannungshalbleiterschaltung.

Country Status (5)

Country Link
US (2) US4780430A (de)
EP (2) EP0262723B1 (de)
JP (2) JP2501602B2 (de)
DE (2) DE3788486T2 (de)
IT (1) IT1215024B (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1221587B (it) * 1987-09-07 1990-07-12 S G S Microelettronics Spa Procedimento di fabbricazione di un dispositivo integrato monolitico a semiconduttore avente strati epitas siali a bassa concentrazione di impurita'
USRE38510E1 (en) * 1987-12-22 2004-05-04 Stmicroelectronics Srl Manufacturing process for a monolithic semiconductor device comprising at least one transistor of an integrated control circuit and one power transistor integrated on the same chip
IT1217322B (it) * 1987-12-22 1990-03-22 Sgs Microelettronica Spa Procedimento di fabbricazione di un dispositivo nonolitico a semiconduttope comprendente almeno un transistor di un circuito integrato di comando e un transistor di rotenza in tegrato nella stessa piastrina
IT1217323B (it) * 1987-12-22 1990-03-22 Sgs Microelettronica Spa Struttura integrata di transistor bipolare di potenza di alta tensione e di transistor mos di potenza di bassa tensione nella configurazione"emitter switching"e relativo processo di fabbricazione
US4902633A (en) * 1988-05-09 1990-02-20 Motorola, Inc. Process for making a bipolar integrated circuit
IT1228900B (it) * 1989-02-27 1991-07-09 Sgs Thomson Microelectronics Struttura integrata monolitica per sistema di pilotaggio a due stadi con componente circuitale traslatore di livello del segnale di pilotaggio per transistori di potenza.
US5246871A (en) * 1989-06-16 1993-09-21 Sgs-Thomson Microelectronics S.R.L. Method of manufacturing a semiconductor device comprising a control circuit and a power stage with a vertical current flow, integrated in monolithic form on a single chip
GB2248142A (en) * 1990-09-19 1992-03-25 Koninkl Philips Electronics Nv A method of manufacturing a semiconductor device
US5597742A (en) * 1991-04-17 1997-01-28 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Semiconductor device and method
KR100243961B1 (ko) * 1991-07-02 2000-02-01 요트.게.아. 롤페즈 반도체장치
EP0632502B1 (de) * 1993-06-28 1999-03-17 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Bipolar-Leistungstransistor mit hoher Kollektor-Durchbrucksspannung und Verfahren zu seiner Herstellung
US5591655A (en) * 1995-02-28 1997-01-07 Sgs-Thomson Microelectronics, Inc. Process for manufacturing a vertical switched-emitter structure with improved lateral isolation
EP0735580B1 (de) 1995-03-31 2004-11-17 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Verfahren zur Herstellung von Isolationsgraben
US5633180A (en) * 1995-06-01 1997-05-27 Harris Corporation Method of forming P-type islands over P-type buried layer
DE69534488D1 (de) * 1995-07-31 2006-02-09 St Microelectronics Srl Monolitische Hochspannungshalbleiteranordnung mit integrierter Randstruktur und Verfahren zur Herstellung
DE69530216T2 (de) * 1995-12-19 2004-02-12 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno - Corimme Monolithische Halbleiteranordnung mit Randstruktur und Verfahren zur Herstellung
EP0788151A1 (de) * 1996-01-31 1997-08-06 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Verfahren zur Herstellung von übergangsisolierten Halbleiteranordnungen
US6365447B1 (en) 1998-01-12 2002-04-02 National Semiconductor Corporation High-voltage complementary bipolar and BiCMOS technology using double expitaxial growth
EP0981163A1 (de) 1998-08-14 2000-02-23 STMicroelectronics S.r.l. Halbleiter-Leistungsbauelement mit isoliertem Schaltkreis und Herstellungsverfahren
EP1032031B1 (de) * 1998-10-23 2007-10-10 STMicroelectronics S.r.l. Monolithisch auf einem Halbleiter integriertes elektronisches Leistungsbauelement mit Strukturen zum Schutz der Ecken mit begrenzter Flächengrösse und zugehöriges Herstellungsverfahren
EP1037274A3 (de) * 1998-10-23 2001-03-14 STMicroelectronics S.r.l. Auf einem Halbleiter integriertes elektronisches Leistungsbauelement mit einem ersten Bereich für das Leistungsbauelement und mindestens einem zweiten Bereich und einer Isolationsstruktur mit begrenzter Flächengrösse
DE69936175T2 (de) * 1998-11-04 2008-01-24 Lucent Technologies Inc. Induktivität oder Leiterbahn mit geringem Verlust in einer integrierten Schaltung
DE69931890T2 (de) * 1999-04-06 2007-01-11 Stmicroelectronics S.R.L., Agrate Brianza Integrierter Leistungsschaltkreis mit vertikalem Stromfluss und dessen Herstellungsverfahren
US6451655B1 (en) 1999-08-26 2002-09-17 Stmicroelectronics S.R.L. Electronic power device monolithically integrated on a semiconductor and comprising a first power region and at least a second region as well as an isolation structure of limited planar dimension
US6495423B1 (en) 1999-08-26 2002-12-17 Stmicroelectronics S.R.L. Electronic power device monolithically integrated on a semiconductor and comprising edge protection structures having a limited planar dimension
US6642538B2 (en) 2001-10-24 2003-11-04 The United States Of America As Represented By The Secretary Of The Navy Voltage controlled nonlinear spin filter based on paramagnetic ion doped nanocrystal
WO2004079789A2 (en) * 2003-03-05 2004-09-16 Rensselaer Polytechnic Institute Interstage isolation in darlington transistors
US7714381B2 (en) * 2005-04-01 2010-05-11 Semiconductor Components Industries, Llc Method of forming an integrated power device and structure
EP1724822A3 (de) * 2005-05-17 2007-01-24 Sumco Corporation Halbleitersubstrat und Verfahren zu dessen Herstellung
JP5048242B2 (ja) * 2005-11-30 2012-10-17 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
CN107887486B (zh) * 2017-09-26 2024-04-05 华润微集成电路(无锡)有限公司 一种光电晶体管及其制作方法
CN113474878A (zh) * 2018-10-12 2021-10-01 瑟其福耐斯特有限公司 制造晶体管器件的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3982974A (en) * 1971-11-22 1976-09-28 International Business Machines Corporation Compensation of autodoping in the manufacture of integrated circuits
US4132573A (en) * 1977-02-08 1979-01-02 Murata Manufacturing Co., Ltd. Method of manufacturing a monolithic integrated circuit utilizing epitaxial deposition and simultaneous outdiffusion
US4458158A (en) * 1979-03-12 1984-07-03 Sprague Electric Company IC Including small signal and power devices
JPS5674940A (en) * 1979-11-22 1981-06-20 Mitsubishi Electric Corp Integrated semiconductor device
JPS5687360A (en) * 1979-12-19 1981-07-15 Pioneer Electronic Corp Transistor device
JPS5726462A (en) * 1980-07-24 1982-02-12 Mitsubishi Electric Corp Semiconductor device
JPS6058633A (ja) * 1983-09-12 1985-04-04 Hitachi Ltd 半導体集積回路装置
JPH0614515B2 (ja) * 1984-03-21 1994-02-23 セイコ−エプソン株式会社 半導体装置の製造方法
IT1214805B (it) * 1984-08-21 1990-01-18 Ates Componenti Elettron Spositivi a semiconduttore con giunprocesso per la fabbricazione di dizioni planari a concentrazione di carica variabile e ad altissima tensione di breakdown
IT1214806B (it) * 1984-09-21 1990-01-18 Ates Componenti Elettron Dispositivo integrato monolitico di potenza e semiconduttore
IT1214808B (it) * 1984-12-20 1990-01-18 Ates Componenti Elettron Tico e semiconduttore processo per la formazione di uno strato sepolto e di una regione di collettore in un dispositivo monoli
IT1218230B (it) * 1988-04-28 1990-04-12 Sgs Thomson Microelectronics Procedimento per la formazione di un circuito integrato su un substrato di tipo n,comprendente transistori pnp e npn verticali e isolati fra loro
US5034337A (en) * 1989-02-10 1991-07-23 Texas Instruments Incorporated Method of making an integrated circuit that combines multi-epitaxial power transistors with logic/analog devices

Also Published As

Publication number Publication date
JP2501602B2 (ja) 1996-05-29
DE3788486D1 (de) 1994-01-27
DE69113987D1 (de) 1995-11-23
EP0262723A2 (de) 1988-04-06
EP0509183B1 (de) 1995-10-18
US4780430A (en) 1988-10-25
DE3788486T2 (de) 1994-04-28
JP3202785B2 (ja) 2001-08-27
IT1215024B (it) 1990-01-31
EP0262723B1 (de) 1993-12-15
EP0262723A3 (en) 1990-05-23
EP0509183A1 (de) 1992-10-21
US5432376A (en) 1995-07-11
IT8606613A0 (it) 1986-10-01
JPS6392058A (ja) 1988-04-22
JPH05121678A (ja) 1993-05-18

Similar Documents

Publication Publication Date Title
DE69113987T2 (de) Monolitische Halbleiteranordnung bestehend aus einer integrierten Kontrollschaltung und aus mindestens einem Leistungstransistor, die auf demselben Chip integriert sind und Herstellungsverfahren.
DE69328758T2 (de) Verfahren zur Herstellung von SOI-Bipolar- und MOS-Transistoren
DE69125390T2 (de) Laterale Bipolartransistorstruktur mit integriertem Kontrollschaltkreis und integriertem Leistungstransistor und deren Herstellungsprozess
DE2203183A1 (de) Integrierte Halbleiterschaltungsanordnung
DE4444776C2 (de) Verfahren zur Herstellung eines Bipolartransistors mit einer selbstjustierenden vertikalen Struktur
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE69505348T2 (de) Hochspannungs-MOSFET mit Feldplatten-Elektrode und Verfahren zur Herstellung
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE4445345A1 (de) Verfahren zur Herstellung eines Bipolartransistors
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE68917434T2 (de) Halbleiteranordnung mit veminderter parasitischer Kapazität und Verfahren zu ihrer Herstellung.
DE2238450A1 (de) Halbleiterbaugruppe und verfahren zur herstellung derselben
DE68918967T2 (de) Bipolare Transistorstruktur und Verfahren zu ihrer Herstellung.
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE69122598T2 (de) Integrierte Struktur eines bipolaren Leistungstransistors und eines Wiederspannungsbipolartransistors in Emittorschaltungs- oder Halbbrückenanordnung und dies bezügliche Herstellungsverfahren
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE69722833T2 (de) Bipolarer Transistor mit einer verbesserten epitaktischen Basiszone und dessen Herstellungsverfahren
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE60028816T2 (de) Herstellung von unipolaren Komponenten
DE69131390T2 (de) Verfahren zur Herstellung einer vergrabenen Drain- oder Kollektorzone für monolythische Halbleiteranordnungen
DE2256447A1 (de) Integrierte halbleiteranordnung und verfahren zur herstellung
DE3851991T2 (de) Bipolartransistoren.
DE3851815T2 (de) Feldeffekttransistor und dessen Herstellungsmethode.
DE3852362T2 (de) Verfahren zur Herstellung eines monolithischen Halbleiterbauelementes mit epitaxischer Mehrschichtstruktur und geringer Konzentration an Verunreinigungen.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee