DE69931890T2 - Integrierter Leistungsschaltkreis mit vertikalem Stromfluss und dessen Herstellungsverfahren - Google Patents

Integrierter Leistungsschaltkreis mit vertikalem Stromfluss und dessen Herstellungsverfahren Download PDF

Info

Publication number
DE69931890T2
DE69931890T2 DE1999631890 DE69931890T DE69931890T2 DE 69931890 T2 DE69931890 T2 DE 69931890T2 DE 1999631890 DE1999631890 DE 1999631890 DE 69931890 T DE69931890 T DE 69931890T DE 69931890 T2 DE69931890 T2 DE 69931890T2
Authority
DE
Germany
Prior art keywords
layer
semiconductor layer
silicon
insulating material
recesses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1999631890
Other languages
English (en)
Other versions
DE69931890D1 (de
Inventor
Piero Fallica
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of DE69931890D1 publication Critical patent/DE69931890D1/de
Publication of DE69931890T2 publication Critical patent/DE69931890T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf eine Hochspannungs-Halbleitervorrichtung und das damit verbundene Herstellungsverfahren. Spezieller bezieht sich die Erfindung auf ein integriertes Leistungsbauelement mit vertikalem Stromfluß.
  • Ein sehr verbreitetes Problem bei integrierten Leistungsbauelementen liegt in dem Vorhandensein von parasitären Effekten aufgrund der unerwünschten Wechselwirkung zwischen den Elementen der integrierten Schaltung und dem Leistungstransistor. Tatsächlich sind diese Bauelemente auf dem gleichen Siliziumsubstrat integriert und voneinander durch sperrgepolte Übergänge isoliert. Deshalb ist bei der Verwirklichung des Leistungsbauelementes die Ausbildung von parasitären Komponenten unvermeidlich. Letzteres kann, vor allem während seines Ein-/Ausschaltens einige starke Störungen auf den damit verbundenen Schaltungskomponenten induzieren. Die Störungen wachsen sowohl mit der Höhe der Schaltgeschwindigkeit als auch mit der Höhe der Spannung oder des Stromes, mit denen das Leistungsbauelement arbeitet. Diese Störungen sind im Falle von integrierten Leistungsbauelementen mit vertikalem Stromfluß beachtlicher.
  • Der Stand der Technik stellt die Verwendung von einigen Technologien für die Verringerung oder die Beseitigung, wo es möglich ist, der parasitären Komponenten bereit, die in dem integrierten Leistungsbauelement vorhanden sind. Diese Technologien sehen eine wesentliche Veränderung des Aufbaus der integrierten Leistungsbauelemente vor durch die Einführung einer dielektrischen Schicht, am häufigsten einer Oxidschicht, zum Isolieren der Komponenten.
  • Für die Isolierung der Komponenten der integrierten Leistungsbauelemente mit lateralem Stromfluß sind einige Technologien bekannt, wie zum Beispiel LOCOS und Trench, und eine Technologie, welche die Verwendung eines vergrabenen Oxids vorsieht, auch als SOI bezeichnet. Diese Technologie wird darüber hinaus auch für die Isolierung der integrierten Leistungsbauelemente mit vertikalem Stromfluß verwendet. Die "SOI"-Technologie eignet sich jedoch für verschiedene Methoden der Implementierung.
  • Eine öfter verwendete Methode ist die sogenannte "dielektrische Trennung". Diese für integrierte Leistungsbauelemente mit lateralem Stromfluß verwendete Methode erfordert zusätzliche Herstellungsvorgangsschritte. Beginnend mit einem Siliziumsubstrat werden durch ein selektives Ätzen des Siliziums Gräben mit schrägen Wänden realisiert. Dann wird die Siliziumoberfläche oxidiert und eine dicke Polysilizium-Lage wird darauf abgeschieden. Danach wird die Siliziumlage des Ausgangssubstrats mechanisch entfernt, um zu dem Boden der vorher freigelegten Gräben zu gelangen. Am Ende werden Siliziuminseln erhalten, die vollständig von Oxid umschlossen sind, auf denen es möglich ist, Schaltungskomponenten herzustellen. Die Siliziumlage dient lediglich als eine mechanische Unterstützung und zum Vermeiden der Abscheidung sehr dicker Polysilizium-Lagen ist es möglich, als eine Abwandlung dieser Methode, den so erhaltenen Siliziumwafer auf ein anderes Siliziumsubstrat zu löten, welches zusammen mit der Polysilizium-Lage als eine mechanische Unterstützung dient.
  • Eine weitere Verwirklichungsmethode der "SOI"-Technologie ist "SDB" (Silizium-Direktbonden). Diese für ein integriertes Leistungsbauelement mit lateralem Stromfluß verwendete Methode besteht aus der Verwendung von zwei Siliziumwafern, die zunächst oxidiert und dann gelötet werden. Einer der beiden Si liziumwafer ist abgedünnt und poliert. Der andere Siliziumwafer, einer gegebenen Dicke dient als eine mechanische Unterstützung. Deshalb wird ein einzelner Siliziumwafer erhalten bestehend aus einer dünnen Siliziumlage, die auf eine Oxidschicht einer gegebenen Dicke gesetzt ist, welche sich aus der Vereinigung der Oxidschichten der beiden Ausgangswafer ableitet, die einer Siliziumlage einer gegebenen Dicke überlagert ist. Die Schaltungskomponenten werden in der abgedünnten Siliziumlage verwirklicht. Die Realisierung der lateralen Isolation des integrierten Bauelementes wird erhalten durch Vorsehen von Gräben in dem Silizium, welche zum Erreichen der vergrabenen Oxidschicht tief sind und mit geeigneten Dielektrika aufgefüllt werden, beispielsweise thermischem Oxid mit einem Siliziumnitrid.
  • Das zuvor beschriebene "SDB"-Verfahren kann ebenfalls für die Realisierung der integrierten Leistungsschaltungen mit vertikalem Stromfluß verwendet werden. Nachdem das Löten der beiden Siliziumwafer ausgeführt ist und einer der beiden Wafer auf die gewünschte Dicke verringert wurde, wird in einigen Bereichen des Bauelementes eine Photolithographie ausgeführt zum Entfernen des Siliziums und des abgeschiedenen Oxids. Das epitaktische Aufwachsen des dotierten Siliziums wird durchgeführt und die dotierte Siliziumschicht wird planarisiert. Auf diese Weise werden einige "Inseln" des vergrabenen Oxids erhalten, in denen die Niederspannungskomponenten des integrierten Bauelementes, wie jene für Signale oder die Steuerung, erhalten werden, während die Leistungskomponente in den Bereichen, in denen das Oxid fehlt, hergestellt wird. Die laterale Isolation des Bauelementes wird durchgeführt durch Realisieren von Gräben in dem Silizium, die so tief sind, daß sie die vergrabene Oxidschicht erreichen, und mit geeigneten Dielektrika aufgefüllt sind, beispielsweise thermischem Oxid mit Nitrid.
  • Eine Variante des oben beschriebenen Verfahrens für die Realisierung des Leistungsbauelementes mit vertikalem Stromfluß sieht unterschiedlich zu dem oben beschriebenen Verfahren vor dem Löten der beiden Wafer die Realisierung der Oxidinseln durch einen photolithographischen Prozeß vor.
  • Ein weiteres für die Realisierung des Leistungsbauelementes mit vertikalem Stromfluß verwendetes Verfahren ist "SIMOX" (Trennung durch implantierten Sauerstoff). Dieses Verfahren besteht in dem Implantieren von Sauerstoffionen mit sehr hohen Dosen (1017–1018 Ionen/cm2) in den dotierten Siliziumwafer durch eine geeignete Photolithographiemaske. Nach passenden thermischen Prozessen reagiert die implantierte Sauerstoffschicht mit dem Silizium und bildet in der zuvor implantierten Region Siliziumoxid. Wenn die Implantationsenergie hinreichend hoch ist, verbleibt über der Lage aus Siliziumoxid eine dünne kristalline Siliziumlage, ausreichend zum Verwirklichen der Niederspannungskomponenten, während in dem Bereich des Bauelementes, in dem das Siliziumoxid nicht vorhanden ist, die Leistungskomponente mit vertikalem Stromfluß verwirklicht werden kann.
  • Die zuvor beschriebenen Methoden für die Verwirklichung der Leistungsbauelemente haben jedoch beachtliche Nachteile. Tatsächlich gestattet das "dielektrische Trenn"-Verfahren, aufgrund des Vorhandenseins von schrägen Wänden, nicht die Verringerung der Abmessungen der Komponenten über einen bestimmten Punkt hinaus. Das für die Verwirklichung der integrierten Leistungsschaltungen mit vertikalem Stromfluß verwendete "SDB"-Verfahren zeigt eine beachtliche Komplexität der Realisierung. Der Vorgang des Waferlötens, das epitaktische Wachstum des dotierten Siliziums und das nachfolgende Implantieren sind sehr kostspielige Prozesse. Auch wird das epitaktische Aufwachsen des dotierten Siliziums in dem Bereich, in dem die Oxidschicht lateral zu der Oberfläche zeigt, defekte Siliziumzonen hervorrufen. Die oben beschriebene Variante des "SDB"-Verfahrens für die Realisierung des Leistungsbauelementes mit vertikalem Stromfluß zeigt eine praktische Schwierigkeit. Tatsächlich erweist sich das Löten der Wafer, deren Oberfläche nicht gleichförmig ist, in unserem Falle Oberflächen, welche sich mit Siliziumoxidzonen abwechselnde Siliziumzonen zeigen, als problematischer und liefert eine geringere Ausbeute. Das "SIMOX"-Verfahren für die Realisierung des Leistungsbauelementes mit vertikalem Stromfluß ist sehr kostspielig wegen der sehr hohen Dosen der Sauerstoffimplantation. Die Siliziumschicht über dem Oxid zeigt eine Anzahl an Defekten, die sich insbesondere als schädlich für die Realisierung der bipolaren Komponenten erweisen. Es ist ebenfalls möglich, daß in dem Umfangsbereich der vergrabenen Oxidinsel wegen der unterschiedlichen thermischen Ausdehnungskoeffizienten der beiden Materialien Defekte verursacht werden, welche sich in das umgebende Silizium fortsetzen.
  • Eine integrierte Schaltung des Standes der Technik gemäß dem Oberbegriff des Anspruchs 1 ist in US-A-5 223 450 offenbart.
  • Angesichts des oben beschriebenen Standes der Technik ist es eine Aufgabe der vorliegenden Erfindung, ein integriertes Leistungsbauelement mit vertikalem Stromfluß bereit zu stellen, bei dem die durch Umschalten des Leistungstransistors hervorgerufenen Störungen wesentlich verringert sind, und daß eine effektivere, einfachere und weniger kostspielige Lösung darstellt, als die vorhandenen Leistungsbauelemente.
  • Gemäß der vorliegenden Erfindung wird solch eine Aufgabe gelöst durch eine integrierte Schaltung, wie sie in Anspruch 1 definiert ist. Ein entsprechendes Verfahren ist im unabhängigen Anspruch 10 beansprucht. Spezielle Ausführungsformen sind in den abhängigen Ansprüchen definiert.
  • Dank der vorliegenden Erfindung ist es möglich, ein integriertes Leistungsbauelement mit vertikalem Stromfluß zu realisieren, bei dem die durch das Umschalten des Leistungstransistors hervorgerufenen Störungen beachtlich verringert sind, was eine dreidimensionale Integration des Bauelementes erlaubt und nicht eine Beseitigung der Schicht des vergrabenen Isolationsmaterials für die Herstellung der Hochspannungskomponente erfordert, einfacher herzustellen ist als die beschriebenen Herstellungsverfahren, keine zusätzlichen Prozeßschritte benötigt, wie zum Beispiel ein epitaktisches Aufwachsen der Siliziumschicht oder die Planarisierung des Siliziumwafers, bei dem die Herstellungskosten des Bauelementes verringert sind, was eine beachtliche Verringerung der Abmessungen des Bauelementes gestattet.
  • Die Merkmale und die Vorteile der vorliegenden Erfindung werden ersichtlich gemacht durch die folgende detaillierte Beschreibung von einigen speziellen Ausführungsformen, die als nicht begrenzende Beispiele in den beigefügten Zeichnungen veranschaulicht sind, wobei:
  • 1 eine schematische Querschnittsansicht einer integrierten Schaltung gemäß einer ersten Ausführungsform der vorliegenden Erfindung ist,
  • 1a ähnlich zu 1 ist, aber eine detailliertere Ansicht ist,
  • 2 bis 11 Querschnittsansichten gleich jener von 1 sind, die die Hauptschritte eines Herstellungsvorgangs gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigen,
  • 12 in einer Ansicht ähnlich zu jener von 4 eine Abwandlung des Herstellungsvorgangs gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt,
  • 13, 14 Querschnittsansichten sind, die sich auf einen Herstellungsvorgang gemäß einer zweiten Ausführungsform der vorliegenden Erfindung beziehen,
  • 15, 16 Querschnittsansichten sind, die sich auf einen Herstellungsvorgang gemäß einer dritten Ausführungsform der vorliegenden Erfindung beziehen,
  • 17 eine Querschnittsansicht ist, die sich auf einen Herstellungsvorgang gemäß einer vierten Ausführungsform der vorliegenden Erfindung bezieht,
  • 18 eine Querschnittsansicht ist, die sich auf einen Herstellungsvorgang gemäß einer fünften Ausführungsform der vorliegenden Erfindung bezieht.
  • Mit Bezugnahme auf die beigefügten Zeichnungen, und speziell auf 1, ist eine integrierte Schaltung 40 gemäß der vorliegenden Erfindung im Querschnitt gezeigt, die eine Leistungskomponente, beispielsweise einen bipolaren NPN-Transistor, mit vertikalem Stromfluß 100 aufweist. Diese integrierte Schaltung 40 weist eine Halbleiterschicht 1 mit hoher Konzentration des N-Typ-Dotanden, beispielsweise Antimon oder Arsen, auf. Solch eine Siliziumschicht 1 ist an ihrer Bodenfläche mit einer Metallelektrode 101 verbunden, welche aus einer oder mehreren Metallschichten ausgebildet ist, die den Kollektorkontakt der Leistungskomponente 100 darstellt. Über der Deckfläche der Schicht 1 ist eine Siliziumschicht 2 mit einer niedrigen Konzentration des N-Typ-Dotanden angeordnet. Solch eine Schicht 2 wird im allgemeinen auf der Schicht 1 durch ein epitaktisches Aufwachsen ausgebildet. Die Dicke der Schicht 2 wird durch den Entwerfer in Abhängigkeit von der Spannung festgelegt, welche durch die Leistungskomponente 100 groß sein muß. Die Schicht 2 stellt den Kollektor der Komponente 100 dar. In der Mitte der Schicht 2 ist ein Siliziumbereich 6 mit einem P-Typ-Dotanden vorhanden. Eine derartige Region 6 stellt die Basis der Leistungskomponente 100 dar und enthält einen Siliziumbereich 7 mit hoher Konzentration eines N-Typ-Dotanden. Ein derartiger Bereich 7 stellt den Emitter der Leistungskomponente 100 dar. Auf der Oberfläche der durch die Siliziumschichten 1 und 2 gebildeten Lage 102 ist eine Schicht eines vergrabenen Isolationsmaterials 4, beispielsweise Oxid, angeordnet, nicht kontinuierlich, aber eine Lochreihenfolge zeigend. Auf der Deckfläche der derartigen Isolationsschicht 4 ist eine Siliziumschicht 111 mit niedriger Konzentration des N-Typ-Dotanden angeordnet. Die Deckfläche der Schicht 111 ist durch eine Siliziumoxidschicht 103 bedeckt. In der Siliziumoxidschicht 103, in der Siliziumschicht 111 und in der Schicht des vergrabenen Isolationsmaterials 4 sind Ausnehmungen 23 ausgebildet, deren vertikale Wände durch ein dielektrisches Material 104, beispielsweise thermisches Oxid oder abgeschiedenes Oxid oder Siliziumnitrid, bedeckt sind. Solche Ausnehmungen 23 sind mit einem Leitermaterial 230, beispielsweise Metall oder dotiertes Polysilizium gefüllt. Die derartigen Ausnehmungen 23 begrenzen Siliziumbereiche 8 mit niedriger Konzentration des N-Typ-Dotanden, die oben durch die Silizium oxidschicht 103 umschlossen sind, und lateral durch die dielektrischen Wände 104 und an ihrer Unterseite durch die Schicht vergrabenen Isolationsmaterials 4. Die derartigen Bereiche 8 sind geeignet, Nieder- oder Mittelspannungs-Komponenten des integrierten Leistungsbauelementes 40 zu enthalten. Die Ausnehmungen 23 sind in Entsprechung zu den Bereichen 6 und 7 ausgebildet und dank des Leitermaterials, mit dem sie gefüllt sind, erlauben sie das oberflächliche Kontaktieren der Basis und des Emitters der Leistungskomponente 100 mit passenden Metallelektroden 105, 106, die mit der Elektrode 101 externe Kontakte der Leistungskomponente 100 darstellen. Nieder- und Mittelspannungskomponenten sind in den Bereichen 8 realisiert, die über der Basis 6 und dem Emitter 7 des Leistungstransistors 100 angeordnet sind. Sie sind vollständig durch dielektrisches Material umgeben und sind dann vollständig voneinander und von der Leistungskomponente 100 isoliert. Wenn diese Bereiche 6 und 7 auf niedrigem Potential sind, haben jedoch Störungen aufgrund des An-/Ausschaltens des Leistungstransistors 100 eine geringere Bedeutung als bei den traditionellen Technologien für das integrierte Leistungsbauelement mit vertikalem Stromfluß.
  • Wie in 1a gezeigt, kann die Siliziumschicht 111 aus zwei überlagerten Siliziumschichten mit einer unterschiedlichen Konzentration des N-Typ-Dotanden bestehen, einer Bodenschicht 51 mit einer hohen Dotandenkonzentration und einer Deckschicht 3 mit einer niedrigen Konzentration. Dies ist zum Beispiel nützlich, wenn Niederspannungskomponenten ausgebildet werden sollen, wie zum Beispiel NPN-Transistoren mit vertikalem Stromfluß, wie beispielsweise in 1a gezeigt, in der die Nieder- und Mittelspannungskomponenten ein vertikaler NPN-Bipolartransistor 30, ein lateraler PNP-Bipolartransistor 31, ein P-Kanal-MOS-Transistor 32, ein lateraler DMOS 33 sind.
  • Diese Komponenten sind durch isolierende Materialschichten vollständig voneinander und von der Leistungskomponente 100 isoliert.
  • Die Schicht 4 des Bauelementes 40 kann nicht nur durch eine einzelne isolierende Materialschicht ausgebildet sein, sondern durch eine Aufeinanderfolge von dielektrischen Schichten, beispielsweise thermischem Oxid und abgeschiedenem Oxid oder thermischem Oxid und Siliziumnitrid.
  • Mit Bezug auf die 2 bis 11 werden die Hauptschritte des Vorgangs der Herstellung des integrierten Bauelementes 40 hier gezeigt.
  • In 2 ist ein typisches Siliziumsubstrat 1 mit hoher Konzentration eines N-Typ-Dotanden, beispielsweise Antimon oder Arsen, gezeigt. Eine Siliziumschicht 2 mit niedriger Konzentration des N-Typ-Dotanden wird epitaktisch auf dieses Substrat aufgewachsen, wie in 3 gezeigt. Es ist ebenfalls möglich, zwei oder mehr N-Typ-Siliziumschichten mit unterschiedlicher Dotandenkonzentration epitaktisch aufzuwachsen, so daß das Leistungsbauelement die vorgeschriebenen Spannungswerte unterstützen kann. Der aus den Siliziumschichten 1 und 2 zusammengesetzte Siliziumwafer 10 wird oxidiert zum Erhalt eines Siliziumwafers 11, wie in 4 gezeigt. Zur gleichen Zeit wird ein zweiter Siliziumwafer 12, bestehend aus einem Siliziumsubstrat mit einer niedrigen Konzentration des N-Typ-Dotanden, oxidiert. Die beiden oxidierten Siliziumwafer 11 und 12 werden durch einen thermischen Vorgang zusammengelötet ("Silizium-Direktbonden") zum Erhalt eines einzigen Wafers 13, wie in 5 gezeigt. Zu dieser Zeit wird das Siliziumsubstrat 3 durch einen mechanischen und chemischen Prozeß abgedünnt zum Erhalt einer Siliziumschicht mit einer Dicke von ei nigen Mikrometern oder Mikrometerbruchteilen. Sobald die beiden Siliziumoxidschichten 41 und 42 einmal zusammengelötet sind, bilden sie eine einzige vergrabene Siliziumoxidschicht 4, die eine erste Halbleiterschicht 111, zusammengesetzt aus der Siliziumschicht 3, von der zweiten Halbleiterschicht 102, zusammengesetzt aus den Schichten 1 und 2, trennt. Wie in 6 gezeigt, wird dann eine neue Oxidation des Wafers 13 realisiert zum Ausbilden einer Oxidschicht 43 auf der freien Oberfläche der Schicht 111, eine Photolithographietechnologie wird verwendet unter Verwendung einer Maske eines gebildeten Resists 5, beispielsweise mit lichtempfindlichem Harz, wie zum Beispiel Polyamid, zum selektiven Entfernen des Oxids 43 und zum Definieren einer Öffnung 44 darin. Dann wird der Wafer 13 einer nachfolgenden Implantation der P-Typ-Dotierungsionen, typischerweise Bor, ausgesetzt zum Realisieren einer Siliziumregion 6 mit einem P-Typ-Dotanden in der Schicht 2, in der Lage 102. Der Dotand wird mit einer sehr hohen Energie von 2 MeV bis 5 MeV implantiert, so daß die meisten der implantierten Ionen in dem Bereich 6 der Siliziumschicht 2 abstoppen. Der Bereich 6 wird die Basis des Leistungstransistors 100 werden, der realisiert werden soll. In ähnlicher Weise werden in einem nachfolgenden Schritt eine zweite Oxidation und eine zweite Photolithographie auf der ersten Siliziumschicht 111 durchgeführt zum Definieren in Übereinstimmung mit dem Bereich 6 einer schmaleren Öffnung auf der Oberfläche der Schicht 111. Eine nachfolgende Implantation von N-Typ-Dotierungsionen, typischerweise Phosphor, wird in dem Bereich 6 mit hoher Konzentration des N-Typ-Dotanden durchgeführt, wie in 7 gezeigt. Der bei der photolithographischen Technik verwendete Resist hat eine Dicke und eine derartige Zusammensetzung, daß ein Sichausbreiten der implantierten Ionen in die Siliziumzonen unter dem Resist verhindert wird. Der Bereich 7 wird der Emitter des Leistungstransistors 100 werden, der realisiert werden soll. Auf der Oberfläche der Schicht 3 wird eine Oxidschicht 20 ausgebildet (7). Wie in 8 gezeigt, wird dann eine weitere Photolithographie bei der ersten Siliziumschicht 111 durchgeführt zum Definieren von einigen Zonen auf der Oberfläche der Schicht 111. Das oberflächliche Siliziumoxid 20, die Siliziumschicht 111 und die Siliziumoxidschicht 4 werden geätzt, um zu den Siliziumbereichen unterhalb der selben Oxidschicht zu gelangen zum Ausbilden von vertikalen Ausnehmungen 23, die "Trenchgräben" genannt werden. Wie in 9 gezeigt, werden danach die Trenchwände 23 mit einer oder mehreren dielektrischen Schichten 104 bedeckt, beispielsweise thermischem Oxid, abgeschiedenem Oxid, Siliziumnitrid. Die an dem Boden der Trenchgräben 23 angeordneten isolierenden dielektrischen Schichten werden entfernt unter Verwendung von bereits bekannten Techniken, wie in 10 gezeigt. Die Trenchgräben 23 werden mit einem leitenden Material 230, beispielsweise Polysilizium oder Metall, aufgefüllt, wie in 11 gezeigt. Wenn Polysilizium verwendet wird, so muß es unterschiedlich dotiert sein, das heißt durch P-Typ-Dotanden oder N-Typ-Dotanden, falls dasselbe Polysilizium in Kontakt zu den entsprechend P-dotierten bzw. N-dotierten Bereichen ist. Die Dotierung des Polysiliziums wird mit typischen Verfahren durchgeführt, beispielsweise durch Implantation von Dotierungsionen und nachfolgendes Diffundieren derselben in das Polysilizium. Das Diffusionsvermögen der Dotanden in dem Polysilizium ist höher als in dem Silizium. Dies gestattet es, die Dotierungskonzentration in den Trenchgräben 23 gleichförmig zu machen. Das Polysilizium kann durch Bordotanden dotiert werden durch eine Borabscheidung über der ersten Schicht 111. In solch einem Fall muß aber das Polysilizium der auf die N-Typ-Siliziumbereiche aufgebrachten Trenchgräben 23 mit einer hohen N-Typ-Dotierungskonzentration dotiert werden, beispielsweise mit Phosphor, unter Verwendung einer Photolithographie zum De finieren der oberflächlichen Bereiche über den Trenchgräben 23 und einer nachfolgenden Implantation von N-Typ-Dotierungsionen. Ebenfalls wird eine Planarisierung der freien Oberfläche der Oxidschicht 20 mit den freien oberflächlichen Elementen der dielektrischen Schicht 104 und des leitenden Materials 230 durch einen chemischen Ätzvorgang oder mechanischen Vorgang durchgeführt. Danach werden die aktiven und passiven Komponenten mit niedriger oder mittlerer Leistung der Steuerschaltungen in den Bereichen 8 durch bekannte VLSI-Techniken ausgebildet. In 1a sind nach einer Phototechnik zum definieren der Kontaktbereiche und nachfolgender Metallabscheidung die Kontaktbereiche zwischen den aktiven Regionen der Komponenten und den Metallelektroden bezeichnet. Die geeigneten Metalle werden durch Standardtechniken über die Rückseite des Wafers abgeschieden.
  • Der Herstellungsprozeß der integrierten Leistungsschaltung mit vertikalem Stromfluß gemäß der Erfindung eignet sich für verschiedene Ausführungsformen.
  • Eine Variante des zuvor beschriebenen Herstellungsprozesses sieht, wie in 12 gezeigt, die Verwendung eines unterschiedlichen Typs des Siliziumwafers 61 vor, welcher im Vergleich zu dem Siliziumwafer 12 der 4 eine Siliziumschicht 51 mit hoher N-Dotandenkonzentration zeigt, die mit der Schicht 3 verbunden ist. Eine derartige Schicht 51 wird vor der Oxidation des Wafers 61 durch eine Implantation und nachfolgende Diffusion von N-Typ-Dotierungsionen, beispielsweise Antimon oder Arsen, ausgebildet. Die Schicht 51, die zusammen mit der Schicht 3 die erste Siliziumschicht 111 bildet, ist nützlich zum Realisieren von vertikalen NPN-Transistoren mit niedriger Spannung, beispielsweise dem vertikalen NPN- Transistor 30 in 1a, da die Schicht 51 die Kollektorregion dieser Transistoren bildet.
  • Die vergrabene Isolationsmaterialschicht 4 der integrierten Leistungsschaltung gemäß der Erfindung kann nicht lediglich durch eine einzige Siliziumoxidschicht zusammengesetzt sein, sondern durch eine Abfolge von dielektrischen Schichten, beispielsweise thermischem Oxid und abgeschiedenem Oxid oder thermischem Oxid und Siliziumnitrid.
  • Eine zweite Ausführungsform des Herstellungsprozesses der Vorrichtung, die in 13 und 14 gezeigt ist, sieht eine Alternative für die Verwendung der einzelnen Ätzung für die Ausbildung der Trenchgräben 23 vor, nämlich eine Ätzung in zwei aufeinanderfolgenden Schritten. Zu einem ersten Zeitpunkt werden Ausnehmungen 70 lediglich in der ersten Siliziumschicht 111 bestehend aus einer Siliziumschicht mit niedriger Dotierungskonzentration ausgebildet und die Wände und der Boden der Ausnehmung 70 werden mit abgeschiedenem Oxid 72 bedeckt. Zu einem zweiten Zeitpunkt werden durch eine Photolithographie, die Oberflächenbereiche in den Ausnehmungen definiert, enge aber tiefere Trenchgräben 71 durch eine Ätzung des abgeschiedenen Oxids und des vergrabenen Oxids 4 ausgebildet und die Trenchgräben 71 werden mit einem leitenden Material aufgefüllt. Es ist nicht notwendig, die Wände der Trenchgräben 71 durch ein Dielektrikum zu bedecken, wie in 9 beschrieben, aufgrund des Vorhandenseins von Oxid entlang der Ausnehmungen. Weiterhin ist es nicht notwendig, einen Prozeßschritt vorzusehen zum Entfernen des Oxids von den Böden der Ausnehmungen, wie anstelle dessen in 10 gezeigt ist, da dies vorher zusammen mit der Ätzung des Siliziumoxids 72 erreicht wurde.
  • Eine dritte Ausführungsform des Herstellungsprozesses der integrierten Schaltung gemäß der Erfindung, die in den 15, 16 gezeigt ist, stellt eine alternative Lösung für die Verwendung der Trenchgräben bereit. In den Bereichen, in denen die Ausnehmungen hergestellt werden müssen zum Kontaktieren der aktiven Bereiche der Leistungskomponente 100 kann statt dem direkten Herstellen der Ausnehmungen (Trenchgräben) in der ersten Siliziumschicht 111, die durch eine Siliziumschicht mit niedriger Dotierungskonzentration ausgebildet ist (8), und dem Bedecken der Wände dieser Ausnehmungen durch Isolationsmaterial (9) eine selektive und lokale Oxidation (LOCOS) der gesamten Dicke der Siliziumschicht 111 durchgeführt werden, um an der Oberfläche dünne Oxidbereiche und dicke Oxidbereiche 65, die sich zu der vergrabenen Oxidschicht 4 erstrecken, zu erhalten. Innerhalb jedes Bereichs des dicken Oxids 65 wird eine Ausnehmung 66 definiert durch eine Photolithographie zum Definieren von Oberflächenbereichen, die eine geringere Breite als die Breite der dicken Oxidbereiche 65 aufweisen, und durch nachfolgendes Ätzen des dicken Oxids 65. Die so durchgeführten Ausnehmungen in den dicken Oxidbereichen 65 werden schließlich mit leitendem Material aufgefüllt, beispielsweise dotiertem Polysilizium. Da die Ausnehmungen 66 in den dicken Oxidbereichen 65 hergestellt werden, bestehen ihre Wände automatisch aus isolierendem Material, so daß ein Bedekken der Wände der Ausnehmungen durch ein Dielektrikum nicht mehr notwendig ist, wie anstelle dessen in 9 in dem Falle der direkt in der Siliziumschicht 111 ausgebildeten Ausnehmungen beschrieben ist. Auch das Vorsehen eines Schrittes zum Entfernen des Oxids von den Böden der Ausnehmungen ist nicht notwendig, wie in 10 gezeigt, da dies vorher gleichzeitig mit der Ätzung des dicken Oxids 65 erreicht wurde.
  • Eine vierte Ausführungsform des Herstellungsverfahrens der integrierten Schaltung gemäß der Erfindung, die in 17 gezeigt ist, stellt einen unterschiedlichen Weg der Ausbildung der vergrabenen Oxidschicht 4 bereit. In dem Substrat 2 des Wafers 10 von 3 wird eine Sauerstoffimplantation durchgeführt zum Erhalt eines Siliziumwafers 80. Danach wird auf dem gesamten Wafer 80 ein thermischer Prozeß durchgeführt, um den implantierten Sauerstoff mit dem Silizium zur Reaktion zu bringen zum Ausbilden der vergrabenen Oxidschicht 4 (Separation by IMplanted OXygen). Danach wird die Implantation der Basisregion und der Emitterregion durchgeführt, wie in 6 und 7 beschrieben, und der Prozeß schreitet wie vorher beschrieben voran.
  • Eine unterschiedliche Prozeßabfolge zum Ausbilden der in den 1 bis 12 beschriebenen integrierten Leistungsschaltung ist erforderlich, wenn das zum Auffüllen des Trenchgrabens verwendete leitende Material Metall anstelle von Polysilizium ist. Da das Metall lediglich in dem letzten Schritt des Herstellungsprozesses des Bauelementes abgeschieden werden kann, ist es tatsächlich notwendig, zunächst die Nieder- und Mittelspannungskomponenten zu realisieren und nachfolgend die Trenchgräben 23 auszubilden. Nachdem die Wände der Trenchgräben durch ein Dielektrikum bedeckt wurden und das Dielektrikum von dem Boden entfernt wurde, können die Trenchgräben 23 mit Metall aufgefüllt werden zum Kontaktieren der aktiven Regionen der Leistungskomponente 100.
  • Eine fünfte Ausführungsform des Herstellungsprozesses der integrierten Schaltung, die in 18 gezeigt ist, stellt einen unterschiedlichen Weg zum Realisieren der Region 6 des Bauelementes bereit, welche den Emitter der Leistungskomponente 100 darstellt. Statt der Durchführung der Phosphorimplantation mit sehr hoher Energie wird nach dem Auffüllen der Trenchgräben 23 mit Polysilizium und dem nachfolgenden Dotieren mit Phosphor, was den Kontakt zu dem Emitter der Leistungskomponente 100 herstellen muß, ein Diffusionsvorgang durchgeführt. Einige der in dem Polysilizium innerhalb der Trenchgräben enthaltenen Dotanden diffundieren in den Siliziumbereich, der unterhalb der Gräben liegt, und bilden einen "Spot"-Emitter 90.
  • Die vorliegende Erfindung kann in gleicher Weise auf integrierte Schaltungen mit mehr Metallisierungsschichten angewendet werden, beispielsweise können zum Kontaktieren von mehreren Komponenten des Bauelementes zwei Metallisierungsebenen verwendet werden.
  • Es wird bemerkt, daß in all den vorangehenden Ausführungsformen die Halbleiterschicht 111 nicht lediglich aus einer einzelnen Schicht mit niedriger Dotierungskonzentration zusammengesetzt sein kann, wie in den entsprechenden Figuren gezeigt, sondern durch zwei überlagerte Schichten mit unterschiedlicher Dotandenkonzentration, einer Siliziumschicht mit hoher Dotandenkonzentration in Kontakt zu der vergrabenen Isolationsmaterialschicht 4 und einer Siliziumschicht mit niedriger Dotandenkonzentration.

Claims (25)

  1. Integrierte Schaltung mit einem Leistungsbauelement (100) mit vertikalem Stromfluß und zumindest einem Nieder- oder Mittelspannungsbauelement, welches in einer ersten Halbleiterschicht (111), getrennt von einer zweiten Halbleiterschicht (102) durch eine Isolationsmaterialschicht (4), ausgebildet ist, wobei das Leistungsbauelement (100) mit vertikalem Stromfluß in der zweiten Halbleiterschicht (102) ausgebildet ist, dadurch gekennzeichnet, daß die erste Halbleiterschicht (111) über der zweiten Halbleiterschicht (102) angeordnet ist und Ausnehmungen (23, 66, 71) in der Isolationsmaterialschicht (4) und der ersten Halbleiterschicht (111) ausgebildet sind, die sich von einer freien Oberfläche der ersten Halbleiterschicht (111) bis zu der zweiten Halbleiterschicht (102) erstrecken, wobei die Ausnehmungen (23, 66, 71) seitliche Wände eines Isolationsmaterials (104, 65, 72) aufweisen und mit einem Leitermaterial (230) aufgefüllt sind, das aktive Regionen (6, 7; 6, 90) des Leistungsbauelements (100) in der zweiten Halbleiterschicht (102) und Elektroden (105; 106), welche an der freien Oberfläche der ersten Halbleiterschicht (111) plaziert sind, elektrisch kontaktiert.
  2. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß das zumindest eine Nieder- oder Mittelspannungsbauelement in einer dotierten Siliziumregion (8), die in der ersten Halbleitermaterialschicht (111) ausgebildet ist, ausgebildet ist, wobei die Region (8) vollständig isoliert ist, da sie seitlich und unten von Isolationsmaterial (104, 4; 65, 4; 72, 4) umgeben ist.
  3. Integrierte Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß das Leistungsbauelement (100) ein Bipolartransistor ist, der eine Kollektorregion (2) und die aktiven Regionen (6, 7; 6, 90) aufweist, wobei die aktiven Regionen eine Basisregion (6) und eine Emitterregion (7; 90) aufweisen und die Kollektorregion (2) und die aktiven Regionen (6, 7; 6, 90) alle innerhalb der zweiten Halbleiterschicht (102) der integrierten Schaltung (40) ausgebildet sind und wobei die Kollektorregion (2) durch eine Elektrode (101), die auf einer unteren Oberfläche der zweiten Halbleiterschicht (102) angeordnet ist, kontaktiert ist, die Basisregion (6) durch Elektroden (105), die auf der freien Oberfläche der ersten Halbleiterschicht (111) angeordnet sind, kontaktiert ist, die Emitterregion (7) durch Elektroden (106), die an der freien Oberfläche der ersten Halbleiterschicht (111) angeordnet sind, kontaktiert ist.
  4. Integrierte Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Isolationsmaterialschicht (4) eine vergrabene Siliziumoxidschicht ist.
  5. Integrierte Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Isolationsmaterialschicht (4) aus einer Aufeinanderfolge von Isolationsmaterialschichten besteht.
  6. Integrierte Schaltung nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, daß das leitende Material, das die Ausnehmungen (23, 66, 71) auffüllt, aus dotiertem Polysilizium des gleichen Dotierungstyps, der in den aktiven Regionen (6, 7; 6, 90) verwendet wird, die durch es kontaktiert werden, besteht.
  7. Integrierte Schaltung nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, daß das leitende Material, das die Ausnehmungen (23, 66, 71) auffüllt, aus einem Metall besteht.
  8. Integrierte Schaltung gemäß einem der Ansprüche 6 oder 7, dadurch gekennzeichnet, daß die Regionen (8) der ersten Halbleiterschicht (111) durch Silizium mit einer niedrigen Konzentration des N-Typ-Dotanden gebildet sind.
  9. Integrierte Schaltung nach einem der Ansprüche 6 oder 7, dadurch gekennzeichnet, daß die Regionen der ersten Schicht (111) aus zwei Siliziumschichten gebildet sind, einer ersten unteren Schicht, mit einer hohen Konzentration des N-Typ-Dotanden, und einer höheren Schicht mit einer niedrigen Konzentration desselben Dotanden-Typs, zur Ermöglichung der Ausbildung eines NPN-Bipolartransistors mit vertikalem Stromfluß (30) als Nieder- oder Mittelspannungsbauelemente.
  10. Verfahren zur Herstellung einer integrierten Schaltung, die ein Leistungsbauelement (100) mit vertikalem Stromfluß aufweist, das die Bildung einer ersten Halbleiterschicht (111) über einer zweiten Halbleiterschicht (102) und einer vergrabenen Isolationsmaterialschicht (4) zwischen der ersten und der zweiten Halbleiterschicht aufweist, das weiterhin aufweist: die Bildung von aktiven Regionen (6, 7; 6, 90) des Leistungsbauelements (100) in der zweiten Halbleiterschicht; die Bildung von Ausnehmungen (23, 66, 71) in der ersten Halbleiterschicht (111) und in der vergrabenen Isolationsmaterialschicht (4), die sich von einer freien Oberfläche der ersten Halbleiterschicht zu der zweiten Halbleiterschicht erstrecken, seitliche Wände (104, 65, 72) des Isolationsmaterials aufweisen und mit dem leitenden Material (230) aufgefüllt sind und die aktiven Regionen (6, 7; 6, 90) des Leistungsbauelements von der freien Oberfläche der ersten Halbleiterschicht her elektrisch kontaktieren; die Bildung von Nieder- und/oder Mittelspannungsbauelementen (30–33) in der ersten Halbleiterschicht (111).
  11. Verfahren gemäß Anspruch 10, dadurch gekennzeichnet, daß die vergrabene Isolationsmaterialschicht (4) eine Oxidschicht ist, die gebildet ist durch eine Sauerstoffimplantation und ein nachfolgendes thermisches Verfahren zur Bewirkung einer Reaktion des implantierten Sauerstoffs mit dem Halbleiter.
  12. Verfahren nach Anspruch 10, gekennzeichnet durch das Vorsehen der Bildung einer ersten Isolationsmaterialschicht (41) bzw. einer zweiten Isolationsmaterialschicht (42), getrennt voneinander, beginnend von der ersten bzw. der zweiten Halbleiterschicht auf den beiden entsprechenden Oberflächen der ersten bzw. der zweiten Halbleiterschicht, und das thermische Verschweißen der ersten und der zweiten Schicht des Isolationsmaterials zum Bilden der vergrabenen Isolationsmaterialschicht (4).
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die vergrabene Isolationsmaterialschicht (4) durch eine Siliziumoxidschicht gebildet wird, die aus der Überlappung der Siliziumoxidschichten herrührt.
  14. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die vergrabene Isolationsmaterialschicht (4) durch eine dielektrische Mehrfachschicht gebildet wird.
  15. Verfahren nach einem der Ansprüche 13 oder 14, dadurch gekennzeichnet, daß die erste Schicht (111) durch eine Schicht mit einer niedrigen Dotierungskonzentration (3) gebildet wird.
  16. Verfahren nach einem der Ansprüche 13 oder 14, dadurch gekennzeichnet, daß die erste Schicht (111) zwei übereinandergelagerte Siliziumschichten aufweist, eine obere Siliziumschicht mit einer niedrigen Dotierungskonzentration (3) und eine untere Siliziumschicht mit einer hohen Dotierungskonzentration (51), wobei die letztere die vergrabene Isolationsmaterialschicht (4) berührt.
  17. Verfahren nach einem der Ansprüche 13, 15 oder 16, dadurch gekennzeichnet, daß die Ausnehmungen (23) durch Ätzen und selektives Entfernen der ersten Halbleiterschicht und der vergrabenen Isolationsmaterialschicht bis zu der zweiten Halbleiterschicht entsprechend den aktiven Regionen (6, 7; 6, 90) des Leistungsbauelements (100) gebildet werden.
  18. Verfahren nach Anspruch 17, gekennzeichnet durch das Vorsehen der Bedeckung der seitlichen Wände der Ausnehmungen (23) durch eine dielektrische Schicht (104).
  19. Verfahren nach einem der Ansprüche 11, 15 oder 16, gekennzeichnet durch das Vorsehen einer selektiven und lokalen Oxidation der gesamten Dicke der ersten Halbleiterschicht (111) zum Erhalt von Dickoxidbereichen (65), die sich zu der vergrabenen Oxidschicht (4) erstrecken, Ätzen und selektives Entfernen der Dickoxidbereiche (65) und der darunterliegenden vergrabenen Oxidschicht (4) zur Definition von Ausnehmungen (66) in jedem der Dickoxidbereiche (65).
  20. Verfahren nach einem der Ansprüche 11, 15 oder 16, dadurch gekennzeichnet, daß die Ausnehmungen (71) durch Bilden von ersten Ausnehmungen (70) in der ersten Halbleiterschicht (111), Bedecken der ersten Ausnehmungen (70) durch abgeschiedenes O xid (72) und Ätzen und selektives Entfernen des abgeschiedenen Oxids in den ersten Ausnehmungen (70) und der darunter liegenden vergrabenen Oxidschicht (4) ausgebildet werden.
  21. Verfahren nach einem der Ansprüche 17, 19, oder 20, dadurch gekennzeichnet, daß die Ausnehmungen (23, 66, 71) durch Polysilizium aufgefüllt werden, das mit demselben Dotierungstyp dotiert ist, der in den Siliziumregionen verwendet wird, die das Polysilizium kontaktiert.
  22. Verfahren nach einem der Ansprüche 17, 19 oder 20, dadurch gekennzeichnet, daß die Ausnehmungen (23, 66, 71) mit abgeschiedenem Metall aufgefüllt werden.
  23. Verfahren nach einem Ansprüche 21 oder 22, dadurch gekennzeichnet, daß die aktiven Regionen (6, 7) des Leistungsbauelements (100) durch selektives Implantieren von Dotanden mit hoher Energie von der freien Oberfläche der ersten Halbleiterschicht (111) her ausgebildet werden.
  24. Verfahren nach Anspruch 21, gekennzeichnet durch das Vorsehen einer selektiven Implantation bei hoher Energie von Dotanden von der freien Oberfläche der ersten Halbleiterschicht (111) her für die Bildung der aktiven Regionen (6, 90) des Leistungsbauelements (100) zum Bilden einer ersten (6) der aktiven Regionen, eine Diffusion der dotierten Ionen, die in dem Polysilizium, das die Ausnehmungen (23, 66, 71) auffüllt, enthalten sind, in den darunterliegenden Siliziumbereich zum Bilden einer zweiten (90) der aktiven Regionen, wobei die zweite aktive Region (90) eine „Spot"-Aktivregion bildet.
  25. Verfahren nach einem der Ansprüche 23 oder 24, dadurch gekennzeichnet, daß die Ausnehmungen (23, 66, 71) mit seitlichen Isolationsmaterialwänden in Kombination mit der vergrabenen Isolationsmaterialschicht (4) in der ersten Halbleiterschicht (111) Halbleiterregionen (8) definieren, die dielektrisch voneinander und von der zweiten Halbleiterschicht (102) isoliert sind und so ausgelegt sind, daß sie die Nieder- und/oder Mittelspannungsbauelemente enthalten.
DE1999631890 1999-04-06 1999-04-06 Integrierter Leistungsschaltkreis mit vertikalem Stromfluss und dessen Herstellungsverfahren Expired - Fee Related DE69931890T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP19990830196 EP1043775B1 (de) 1999-04-06 1999-04-06 Integrierter Leistungsschaltkreis mit vertikalem Stromfluss und dessen Herstellungsverfahren

Publications (2)

Publication Number Publication Date
DE69931890D1 DE69931890D1 (de) 2006-07-27
DE69931890T2 true DE69931890T2 (de) 2007-01-11

Family

ID=8243341

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1999631890 Expired - Fee Related DE69931890T2 (de) 1999-04-06 1999-04-06 Integrierter Leistungsschaltkreis mit vertikalem Stromfluss und dessen Herstellungsverfahren

Country Status (3)

Country Link
US (2) US6559505B1 (de)
EP (1) EP1043775B1 (de)
DE (1) DE69931890T2 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768183B2 (en) * 2001-04-20 2004-07-27 Denso Corporation Semiconductor device having bipolar transistors
US7939420B2 (en) * 2002-08-14 2011-05-10 Advanced Analogic Technologies, Inc. Processes for forming isolation structures for integrated circuit devices
US20080197408A1 (en) * 2002-08-14 2008-08-21 Advanced Analogic Technologies, Inc. Isolated quasi-vertical DMOS transistor
US7834421B2 (en) * 2002-08-14 2010-11-16 Advanced Analogic Technologies, Inc. Isolated diode
US7667268B2 (en) * 2002-08-14 2010-02-23 Advanced Analogic Technologies, Inc. Isolated transistor
US7825488B2 (en) * 2006-05-31 2010-11-02 Advanced Analogic Technologies, Inc. Isolation structures for integrated circuits and modular methods of forming the same
US8513087B2 (en) * 2002-08-14 2013-08-20 Advanced Analogic Technologies, Incorporated Processes for forming isolation structures for integrated circuit devices
US7902630B2 (en) * 2002-08-14 2011-03-08 Advanced Analogic Technologies, Inc. Isolated bipolar transistor
US7812403B2 (en) * 2002-08-14 2010-10-12 Advanced Analogic Technologies, Inc. Isolation structures for integrated circuit devices
US8089129B2 (en) 2002-08-14 2012-01-03 Advanced Analogic Technologies, Inc. Isolated CMOS transistors
US7956391B2 (en) 2002-08-14 2011-06-07 Advanced Analogic Technologies, Inc. Isolated junction field-effect transistor
US20040222485A1 (en) * 2002-12-17 2004-11-11 Haynie Sheldon D. Bladed silicon-on-insulator semiconductor devices and method of making
US7651897B2 (en) * 2004-12-07 2010-01-26 National Semiconductor Corporation Integrated circuit with metal heat flow path coupled to transistor and method for manufacturing such circuit
JP4839685B2 (ja) * 2005-06-13 2011-12-21 株式会社デンソー 半導体装置
US7244975B2 (en) * 2005-07-05 2007-07-17 United Microelectronics Corp. High-voltage device structure
US7868394B2 (en) * 2005-08-09 2011-01-11 United Microelectronics Corp. Metal-oxide-semiconductor transistor and method of manufacturing the same
KR100867977B1 (ko) 2006-10-11 2008-11-10 한국과학기술원 인도시아닌 그린 혈중 농도 역학을 이용한 조직 관류 분석장치 및 그를 이용한 조직 관류 분석방법
US8188543B2 (en) * 2006-11-03 2012-05-29 Freescale Semiconductor, Inc. Electronic device including a conductive structure extending through a buried insulating layer
US7820519B2 (en) * 2006-11-03 2010-10-26 Freescale Semiconductor, Inc. Process of forming an electronic device including a conductive structure extending through a buried insulating layer
US7795681B2 (en) * 2007-03-28 2010-09-14 Advanced Analogic Technologies, Inc. Isolated lateral MOSFET in epi-less substrate
US7737526B2 (en) * 2007-03-28 2010-06-15 Advanced Analogic Technologies, Inc. Isolated trench MOSFET in epi-less semiconductor sustrate
US20080288720A1 (en) * 2007-05-18 2008-11-20 International Business Machines Corporation Multi-wafer 3d cam cell
US20100117153A1 (en) * 2008-11-07 2010-05-13 Honeywell International Inc. High voltage soi cmos device and method of manufacture
US8222695B2 (en) * 2009-06-30 2012-07-17 Semiconductor Components Industries, Llc Process of forming an electronic device including an integrated circuit with transistors coupled to each other
US8124468B2 (en) * 2009-06-30 2012-02-28 Semiconductor Components Industries, Llc Process of forming an electronic device including a well region
FR2987699A1 (fr) * 2012-03-01 2013-09-06 St Microelectronics Sa Composant electronique realise sur un substrat fdsoi
US20130264654A1 (en) * 2012-04-06 2013-10-10 Infineon Technologies Dresden Gmbh Integrated Switching Device with Parallel Rectifier Element
US9640611B2 (en) 2014-03-19 2017-05-02 Texas Instruments Incorporated HV complementary bipolar transistors with lateral collectors on SOI with resurf regions under buried oxide

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4016596A (en) 1975-06-19 1977-04-05 International Business Machines Corporation High performance integrated bipolar and complementary field effect transistors
JPS60113455A (ja) * 1983-11-24 1985-06-19 Hitachi Ltd 半導体集積回路装置
JPS61184843A (ja) * 1985-02-13 1986-08-18 Toshiba Corp 複合半導体装置とその製造方法
IT1215024B (it) * 1986-10-01 1990-01-31 Sgs Microelettronica Spa Processo per la formazione di un dispositivo monolitico a semiconduttore di alta tensione
US4819052A (en) * 1986-12-22 1989-04-04 Texas Instruments Incorporated Merged bipolar/CMOS technology using electrically active trench
JP2685244B2 (ja) * 1988-09-30 1997-12-03 株式会社日本自動車部品総合研究所 半導体装置の製造方法
IT1234252B (it) * 1989-06-16 1992-05-14 Sgs Thomson Microelectronics Dispositivo a semiconduttore comprendente un circuito di comando e uno stadio di potenza a flusso di corrente verticale integrati in modo monolitico nella stessa piastrina e relativo processo di fabbricazione
JPH03194974A (ja) * 1989-12-22 1991-08-26 Fuji Electric Co Ltd Ｍｏｓ型半導体装置
JPH03283636A (ja) * 1990-03-30 1991-12-13 Nippon Soken Inc 半導体基板の製造方法
JP2503718B2 (ja) * 1990-04-13 1996-06-05 ダイキン工業株式会社 制御装置
JP3063128B2 (ja) 1990-09-03 2000-07-12 日産自動車株式会社 半導体装置
JP2799254B2 (ja) 1991-07-11 1998-09-17 三菱電機株式会社 半導体装置の製造方法
JP2785919B2 (ja) * 1991-07-26 1998-08-13 ローム株式会社 絶縁層の上に成長層を有する半導体装置の製造方法
JP3252569B2 (ja) * 1993-11-09 2002-02-04 株式会社デンソー 絶縁分離基板及びそれを用いた半導体装置及びその製造方法
JP3575908B2 (ja) * 1996-03-28 2004-10-13 株式会社東芝 半導体装置
US5994188A (en) * 1996-04-15 1999-11-30 Delco Electronics Corporation Method of fabricating a vertical power device with integrated control circuitry
JP3082671B2 (ja) * 1996-06-26 2000-08-28 日本電気株式会社 トランジスタ素子及びその製造方法
US5872029A (en) * 1996-11-07 1999-02-16 Advanced Micro Devices, Inc. Method for forming an ultra high density inverter using a stacked transistor arrangement
US6133610A (en) * 1998-01-20 2000-10-17 International Business Machines Corporation Silicon-on-insulator chip having an isolation barrier for reliability and process of manufacture
JP2000243967A (ja) * 1999-02-22 2000-09-08 Sony Corp 半導体装置の製造方法
US6498057B1 (en) * 2002-03-07 2002-12-24 International Business Machines Corporation Method for implementing SOI transistor source connections using buried dual rail distribution

Also Published As

Publication number Publication date
EP1043775A1 (de) 2000-10-11
US20030134481A1 (en) 2003-07-17
US6559505B1 (en) 2003-05-06
DE69931890D1 (de) 2006-07-27
EP1043775B1 (de) 2006-06-14
US6835629B2 (en) 2004-12-28

Similar Documents

Publication Publication Date Title
DE69931890T2 (de) Integrierter Leistungsschaltkreis mit vertikalem Stromfluss und dessen Herstellungsverfahren
DE3889245T2 (de) Integrierter und kontrollierter Leistungs-MOSFET.
DE3105118C2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat
DE3881799T2 (de) Verfahren zur Herstellung von CMOS-Bauelementen.
DE3245064C2 (de)
DE2612667A1 (de) Verfahren zur herstellung dielektrisch isolierter halbleiterbereiche
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE69429467T2 (de) Halbleiteranordnung mit einer Isolationszone
EP0001100A2 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE69127837T2 (de) Hochgeschwindigkeits-SOI-Bauelement und Herstellungsverfahren dafür
DE2808257A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE19808168A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE112018003459T5 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE2335799A1 (de) Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE68918967T2 (de) Bipolare Transistorstruktur und Verfahren zu ihrer Herstellung.
DE10107012A1 (de) Verfahren zur Herstellung eines Polysilicium-Kondensators unter Verwendung von FET- und bipolaren Basis-Polysiliciumschichten
DE3022565A1 (de) Halbleiteranordnung
DE60127052T2 (de) Herstellungsverfahren einer integrierten Halbleiterschaltung
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE19647324B4 (de) Halbleiterbauelement
DE3625742C2 (de) Integrierte CMOS-Schaltung
DE19618866A1 (de) Verfahren zur Bauelementisolation in einem Halbleiterbauelement
DE3486144T2 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee