DE19618866A1 - Verfahren zur Bauelementisolation in einem Halbleiterbauelement - Google Patents
Verfahren zur Bauelementisolation in einem HalbleiterbauelementInfo
- Publication number
- DE19618866A1 DE19618866A1 DE19618866A DE19618866A DE19618866A1 DE 19618866 A1 DE19618866 A1 DE 19618866A1 DE 19618866 A DE19618866 A DE 19618866A DE 19618866 A DE19618866 A DE 19618866A DE 19618866 A1 DE19618866 A1 DE 19618866A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- diffusion layer
- channel stop
- field oxide
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zur Bauelement
isolation in einem Halbleiterbauelement.
Die Bauelementisolation ist ein wichtiger Prozeß bei der Her
stellung hochintegrierter Halbleiterbauelemente, wofür be
reits verschiedene Arten von Bauelementisolationstechniken
verwendet wurden, beispielsweise eine Technik der lokalen
Oxidation von Silizium (LOCOS) eine modifizierte LOCOS-
Technik und eine Grabentechnik. Bei diesen Bauelementisolati
onsverfahren kann ein Schritt zur Erzeugung einer Kanalstopp-
Störstellenschicht vorgesehen sein, um die Bauelementisolati
onseigenschaft zu verstärken. In einigen Fällen kann eine
solche Kanalstopp-Störstellenschicht eine nachteilige Wirkung
auf die Bauelementeigenschaften hinsichtlich der Betriebspa
rameter ausüben. Speziell bei der LOCOS- und der modifizier
ten LOCOS-Technik treten mit höherem Integrationsgrad schwer
wiegendere Probleme auf.
Die Fig. 1A und 1B veranschaulichen ein Halbleiterbauelement
isolationsverfahren unter Verwendung der typischen LOCOS-
Technik. Dabei sind ein Halbleitersubstrat (1), ein Oxidauf
lagefilm (3), eine Siliziumnitrid-Schichtstruktur (5), Kanal
stopp-Fremdatome (7), eine Kanalstopp-Störstellenschicht (9),
eine Feldoxidschicht (11) und eine Diffusionsschicht (13) ge
zeigt.
Fig. 1A veranschaulicht den Schritt zur Erzeugung der Silizi
umnitrid-Schichtstruktur (5) auf dem Halbleitersubstrat (1)
und zur Implantation der Kanalstopp-Fremdatome (7). Dazu wer
den nacheinander der Oxidauflagefilm (3) und eine Siliziumni
tridschicht auf das Halbleitersubstrat (1) aufgebracht, wo
nach die Siliziumnitridschicht zur Bildung der Siliziumni
trid-Schichtstruktur (5) geätzt wird, die das Halbleiter
substrat (1) in ein aktives Gebiet und ein nicht aktives Ge
biet unterteilt. Anschließend werden die Kanalstopp-
Fremdatome (7) in das nicht aktive Gebiet des Substrates im
plantiert, d. h. in denjenigen Teil, der nicht von der Silizi
umnitrid-Schichtstruktur (5) abgedeckt ist, wodurch die Ka
nalstopp-Störstellenschicht (9) gebildet wird.
Fig. 1B veranschaulicht den Schritt zur Erzeugung der Feld
oxidschicht (11) in dem nicht aktiven Gebiet. Die Feldoxid
schicht (11) wird mittels Oxidieren des nicht aktiven
Substratgebietes erzeugt, innerhalb dem die Kanalstopp
störstellenschicht (9) gebildet ist. Daraufhin werden die Si
liziumnitrid-Schichtstruktur (5) und der Oxidauflagefilm (3)
entfernt. Da jedoch der Oxidationsprozeß zum Aufwachsen der
Feldoxidschicht (11) bei einer hohen Temperatur von ungefähr
1000°C durchgeführt wird, können Fremdatome von der im nicht
aktiven Substratgebiet gebildeten Kanalstopp-Störstellen
schicht (9) in das aktive Gebiet diffundieren.
Wenn speziell ein n-Kanal-Transistor im aktiven Gebiet gebil
det wird, kann Bor (B) als Kanalstopp-Fremdatom verwendet
werden. Während des Aufwachsens der Feldoxidschicht (11) be
sitzt nun das Bor eine Tendenz zur Migration in die Feldoxid
schicht (11), was die Konzentration der Störstellen in der
Kanalstopp-Störstellenschicht verringert. Hierzu sei erwähnt,
daß hochintegrierte Halbleiterbauelemente hohe Störstellen
konzentrationen der Kanalstopp-Störstellenschicht erfordern,
um die Bauelementisolationseigenschaft zu verstärken. Derar
tige Kanalstopp-Störstellenschichten mit hoher Störstellen
konzentration erzeugen jedoch ein starkes elektrisches Feld
mit der im aktiven Gebiet gebildeten Diffusionsschicht, was
zu einem erhöhten Leckstrom beiträgt und dadurch die Auf
frischcharakteristik des Bauelements verschlechtert.
Zur Lösung dieser Schwierigkeit wurde bereits ein Verfahren
vorgeschlagen, bei dem nach Erzeugung der Feldoxidschicht die
Kanalstopp-Fremdatome mit einer geringeren Konzentration un
ter Verwendung hoher Energiewerte in das nicht aktive Gebiet
implantiert werden. Dabei wird jedoch ein zusätzlicher photo
lithographischer Prozeß benötigt, um festzulegen, wo die Ka
nalstopp-Fremdatome niedriger Konzentration zu implantieren
sind.
Der Erfindung liegt als technisches Problem die Bereitstel
lung eines Verfahrens zur Bauelementisolation in einem Halb
leiterbauelement mit hinsichtlich Leckstrom und Auffrischcha
rakteristik verbesserten Eigenschaften zugrunde.
Die Erfindung löst dieses Problem durch die Bereitstellung
eines Verfahrens mit den Merkmalen des Anspruchs 1, 6 oder 9.
Mit diesem Verfahren lassen sich elektrische Bauelemente, die
in einem Halbleiterbauelement integriert sind, unter Erzie
lung verbesserter Leckstrom- und Auffrischeigenschaften von
einander isolieren.
Weiterbildungen dieses Verfahrens sind in den Unteransprüchen
angegeben.
Bevorzugte, nachfolgend näher erläuterte Ausführungsformen
der Erfindung sowie das zu deren besserem Verständnis oben
erläuterte, herkömmliche Ausführungsbeispiel sind in den
Zeichnungen illustriert, in denen zeigen:
Fig. 1A und 1B Querschnittansichten durch ein Halbleiterbauelement
zur Erläuterung eines herkömmlichen Bauelementisola
tionsverfahrens unter Verwendung einer typischen
LOCOS-Technik,
Fig. 2A bis 2C Querschnittsansichten durch ein Halbleiterbauelement
entlang einer Wortleitungsrichtung zur Veranschauli
chung eines ersten Beispiels des erfindungsgemäßen
Bauelementisolationsverfahrens,
Fig. 3A bis 3C Querschnittsansichten des Halbleiterbauelementes ent
sprechend den Fig. 2A bis 2C, jedoch in einer zur
Wortleitungsrichtung senkrechten Schnittrichtung,
Fig. 4A bis 4C Querschnittsansichten eines Halbleiterbauelementes
zur Veranschaulichung eines zweiten Beispiels des er
findungsgemäßen Bauelementisolationsverfahrens,
Fig. 5 eine Querschnittsansicht eines Halbleiterbauelementes
zur Veranschaulichung eines dritten Beispiels des er
findungsgemäßen Bauelementisolationsverfahrens und
Fig. 6 eine Querschnittsansicht eines Halbleiterbauelementes
zur Veranschaulichung eines vierten Beispiels des er
findungsgemäßen Bauelementisolationsverfahrens.
Die Fig. 2A bis 2C sowie 3A bis 3C veranschaulichen ein er
stes erfindungsgemäßes Verfahrensbeispiel zur Bauelementiso
lation in einem Halbleiterbauelement, wobei die Fig. 2A bis
2C Schnitte in einer Wortleitungsrichtung, d. h. einer Gate-
Elektrodenrichtung, zeigen, während die Fig. 3A bis 3C
Schnitte senkrecht zur Gate-Elektrode wiedergeben. Hierbei
sind ein Halbleitersubstrat (21), eine Feldoxidschicht (23),
eine Gate-Elektrode (25), eine Schutzschicht (27) für die Ga
te-Elektrode, eine Kontaktstellenauflage (29), eine Kanal
stopp-Fremdatomimplantation (31) und eine Kanalstopp-Stör
stellenschicht (33) gezeigt.
Die Fig. 2A und 3A veranschaulichen den Schritt zur Erzeugung
der Feldoxidschicht (23) und der Gate-Elektrode (25). Die
Feldoxidschicht (23) wird in einem nicht aktiven Gebiet des
Halbleitersubstrates (21) erzeugt, woraufhin nacheinander die
Gate-Elektrode (25) und die Schutzschicht (27) für die Gate-
Elektrode gebildet werden. Die Feldoxidschicht (23) wird da
bei mittels einer üblichen LOCOS-Technik hergestellt.
Die Fig. 2B und 3B veranschaulichen den Schritt zur Erzeugung
der Kontaktstellenauflage (29). Dazu wird auf das mit der
Feldoxidschicht (23) und der Gate-Elektrode (25) versehene
Halbleitersubstrat (21) eine nicht gezeigte Verdrahtungs
schicht aufgebracht, wonach ein nicht gezeigtes, photosensi
tives Schichtmuster auf der Verdrahtungsschicht erzeugt wird.
Danach wird die Kontaktstellenauflage (29) mittels Ätzen der
Verdrahtungsschicht unter Verwendung des photosensitiven
Schichtmusters hergestellt.
Die Kontaktstellenauflage (29) wird zwischen einer Diffusi
onsschicht und einer Verdrahtungsschicht gebildet. Wenn folg
lich deren Oberfläche mit anwachsendem Integrationsgrad des
Halbleiterbauelementes unebener wird, begünstigt die Kontakt
stellenauflage die Verbindung der Verdrahtungsschicht, z. B.
einer Bitleitung, mit der Diffusionsschicht, z. B. einer Sour
ce-/Drain-Schicht, zwischen den Gate-Elektroden. Wenn ein
Kontaktloch zur Kontaktierung der Kontaktstellenauflage (29)
mit der nicht gezeigten Diffusionsschicht in einem photoli
thographischen Prozeß gebildet wird, verursacht eine Fehlju
stierung einer zur Kontaktlochbildung verwendeten Maske Kon
taktierungsfehler aufgrund des mit höherem Integrationsgrad
kleiner werdenden Rasterabstands der Gate-Elektroden. Bei ei
nem erfindungsgemäß verwendeten Kontaktierungsverfahren mit
Selbstjustierung wird hingegen zunächst die mit der Diffusi
onsschicht verbundene Kontaktstellenauflage durch das Kon
taktloch hindurch gebildet und dann die Verdrahtungsschicht
mit der Kontaktstellenauflage kontaktiert. Kontaktierungsfeh
ler aufgrund einer Maskenfehljustierung können auf diese Wei
se verhindert werden. Die erfindungsgemäße Kontaktstellenauf
lage (29) ist mit der nicht gezeigten Diffusionsschicht ver
bunden und bedeckt einen Teil der Diffusionsschicht sowie den
der Diffusionsschicht benachbarten, peripheren Teil der Feld
oxidschicht (23).
Die Fig. 2C und 3C veranschaulichen den Schritt zur Erzeugung
der Kanalstopp-Störstellenschicht (33). Letztere wird im
Halbleitersubstrat (21) unter der Feldoxidschicht (23) mit
tels Implantieren der Kanalstopp-Fremdatome (31) ganzflächig
in die Oberfläche des mit der Kontaktstellenauflage (29) ver
sehenen Substrates gebildet. Diese Implantation der Kanal
stopp-Fremdatome kann auf eine der folgenden drei Arten be
werkstelligt werden. Erstens durch Implantieren der Kanal
stopp-Fremdatome ohne Entfernung des photosensitiven Schicht
musters, um das Abschirmen der Kanalstopp-Fremdatome zu ver
stärken; zweitens durch Implantieren der Kanalstopp-Fremd
atome nach Entfernen des photosensitiven Schichtmusters; oder
drittens dadurch, daß nach Entfernen des photosensitiven
Schichtmusters zunächst ganz flächig ein Isolationsfilm auf
das Substrat aufgebracht und dann ein nicht gezeigter Ab
standshalter an den Seitenwänden der Kontaktstellenauflage
durch anisotropes Ätzen des Isolationsfilms gebildet wird.
Bei der dritten Vorgehensweise ist der Abstand zwischen den
auf der Feldoxidschicht (23) gebildeten Bereichen der Kon
taktstellenauflagen um den Abstandshalter verringert. Beim
anschließenden Implantieren der Kanalstopp-Fremdatome kann
auf diese Weise das Profil der Kanalstopp-Störstellenschicht
verbessert werden.
Da erfindungsgemäß eine Bauelementisolationstechnik verwendet
wird, bei der die Kanalstopp-Fremdatome (31) nach Durchfüh
rung eines eine Hochtemperaturbehandlung erfordernden Schrit
tes, z. B. desjenigen zur Erzeugung der Feldoxidschicht (23),
implantiert werden, braucht die Fremdatomkonzentration nicht
hoch sein, und die Störstellenkonzentration in der Kanal
stopp-Störstellenschicht kann verglichen mit der herkömmli
chen Vorgehensweise genauer eingestellt werden. Da außerdem
die Kanalstopp-Störstellenschicht (33) nur im Bereich des
Halbleitersubstrates (21) unterhalb der mittleren Bereiche
der Feldoxidschicht (23) gebildet wird, ist die Wahrschein
lichkeit gering, daß sich die Kanalstopp-Störstellenschicht
(33) mit der in einem aktiven Gebiet gebildeten Diffusions
schicht verbindet. Folglich können die Leckstrom- und Auf
frischeigenschaften verbessert werden. Zudem läßt sich der
Herstellungsvorgang für das Halbleiterbauelement dadurch ver
einfachen, daß kein zusätzlicher photolithographischer Prozeß
ausgeführt zu werden braucht, um festzulegen, wo die Kanal
stopp-Fremdatome (31) zu implantieren sind.
Die Fig. 4A bis 4C veranschaulichen ein zweites erfindungsge
mäßes Verfahrensbeispiel zur Bauelementisolation. Hierbei
sind ein Halbleitersubstrat (41), ein Oxidauflagefilm (43),
eine Siliziumnitrid-Schichtstruktur (45), eine Implantation
erster Kanalstopp-Fremdatome (47), eine erste Kanalstopp
störstellenschicht (49), eine Feldoxidschicht (51), eine Kon
taktstellenauflage (53), eine Implantation zweiter Kanal
stopp-Fremdatome (55) sowie eine zweite Kanalstopp-Stör
stellenschicht (57) gezeigt.
Fig. 4A veranschaulicht den Schritt zur Erzeugung der ersten
Kanalstopp-Störstellenschicht (49). Hierzu werden zunächst
der Oxidauflagefilm (43) und eine nicht gezeigte Siliziumni
tridschicht nacheinander auf die Oberseite des Halbleiter
substrats (41) aufgebracht. Dann wird mittels Entfernen der
Siliziumnitridschicht auf dem nicht aktiven Gebiet durch ei
nen photolithographischen Prozeß die Siliziumnitrid-Schichtstruktur (45)
erzeugt, die das aktive Gebiet des Halbleiter
substrats bedeckt. Anschließend wird mittels Implantieren der
ersten Kanalstopp-Fremdatome (47) unter Verwendung der Sili
ziumnitrid-Schichtstruktur (45) als Ionenimplantationsmaske
die erste Kanalstopp-Störstellenschicht (49) im nicht aktiven
Gebiet gebildet.
Fig. 4B veranschaulicht die Erzeugung der Feldoxidschicht
(51) im nicht aktiven Gebiet mittels Durchführen eines übli
chen Oxidationsprozesses.
Fig. 4C veranschaulicht die Bildung der zweiten Kanalstopp
störstellenschicht (57) im Halbleitersubstrat unterhalb der
Feldoxidschicht (51). Die zweite Kanalstopp-Störstellen
schicht (57) wird mit derselben Vorgehensweise, wie sie zum
ersten Verfahrensbeispiel unter Bezugnahme auf die Fig. 2B
und 2C erläutert wurde, erzeugt. Hierbei ist die Konzentra
tion der ersten Kanalstopp-Fremdatome (47) geringer als die
jenige der zweiten Kanalstopp-Fremdatome (55).
Folglich werden die ersten Kanalstopp-Fremdatome (47) bei
diesem zweiten, erfindungsgemäßen Verfahrensbeispiel vor Er
zeugung der Feldoxidschicht (51) implantiert, während die
zweiten Kanalstopp-Fremdatome (55) nach Erzeugung der Kon
taktstellenauflage (53) implantiert werden. Auf diese Weise
werden die beiden Kanalstopp-Störstellenschichten gestuft im
Halbleitersubstrat unterhalb der Feldoxidschicht (51) gebil
det, was die Leckstrom- und Auffrischeigenschaften verbes
sert.
In Fig. 5, die ein drittes erfindungsgemäßes Verfahrensbei
spiel zur Bauelementisolation veranschaulicht, besitzt das
zugehörige Halbleiterbauelement einen Speicherzellenmatrixbe
reich (A) mit einer darin gebildeten Diffusionsschicht eines
ersten Leitfähigkeitstyps, z. B. für Transistoren mit n-lei
tenden Source-/Drain-Elektroden, einen ersten peripheren
Schaltkreisbereich (B) mit einer darin gebildeten Diffusions
schicht vom zweiten Leitfähigkeitstyp, z. B. für Transistoren
mit p-leitenden Source-/Drain-Elektroden, sowie einen zweiten
peripheren Schaltkreisbereich (C), der ebenfalls eine darin
gebildete Diffusionsschicht vom ersten Leitfähigkeitstyp auf
weist. Hierbei sind ein Halbleitersubstrat (61), eine Feld
oxidschicht (63), eine Diffusionsschicht (65), ein Gate-
Isolationsfilm (67), eine Gate-Elektrode (69), eine Oxid
deckschicht (71), ein Oxidfilm (73) zur Bildung eines Ab
standshalters, eine Kontaktstellenauflage (75), eine Sperr
schicht (76), eine Implantation von Kanalstopp-Fremdatomen
(77) und eine Kanalstopp-Störstellenschicht (79) gezeigt.
Nachfolgend wird unter Bezugnahme auf Fig. 5 zunächst ein
konventionelles Bauelementisolationsverfahren beschrieben,
bei welchem die Kanalstopp-Fremdatome ganz flächig über den
Speicherzellenmatrixbereich und den unterstützenden Schalt
kreisbereich hinweg implantiert werden.
Wenn als das Kanalstopp-Fremdatom zur Verstärkung der Bauele
mentisolationscharakteristik des Speicherzellenmatrixbereichs
(A) Bor implantiert wird, wird dieses Fremdatom ebenso in den
ersten (B) und den zweiten peripheren Schaltkreisbereich (C)
implantiert, da in diesen Bereichen keine Sperrschicht zur
Abschirmung der Kanalstopp-Fremdatome gebildet ist. In dem
ersten (B) und dem zweiten peripheren Schaltkreisbereich (C),
in denen die Feldoxidschicht (63) und die Gate-Elektrode (69)
gebildet sind, ist lediglich der Oxidfilm (73) vorgesehen.
Die Dicke des Oxidfilms (73) ist durch die Abmessung des im
peripheren Schaltkreisbereich gebildeten Bauelements bestimmt
und kann folglich nicht beliebig erhöht werden. Wenn demgemäß
die Kanalstopp-Fremdatome zur Verstärkung der Bauelementiso
lationscharakteristik nach Bildung der Kontaktstellenauflage
im Speicherzellenmatrixbereich implantiert werden, werden sie
ebenso in einen Kantenbereich (A′) der Feldoxidschicht (63)
im peripheren Schaltkreisbereich ohne jegliche Kontaktstel
lenauflage implantiert, da der Oxidfilm (73) im Kantenbereich (A′)
der Feldoxidschicht (63) dünner ist als im übrigen Be
reich derselben.
Um die obige Schwierigkeit der herkömmlichen Vorgehensweise
zu überwinden, ist es daher vorzuziehen, die Kanalstopp-
Fremdatome nur in den Speicherzellenmatrixbereich zu implan
tieren, wofür zwei Vorgehensweisen in Betracht kommen. Er
stens eine Bildung des Isolationsfilms mit vergleichsweise
großer Dicke in einem Bereich, in welchem sich die Bauele
menteigenschaften verschlechtern können, d. h. im zweiten pe
ripheren Schaltkreisbereich (C), wenn die Kanalstopp-Fremd
atome implantiert werden; und zweitens eine Implantation der
Kanalstopp-Fremdatome nur in den Speicherzellenmatrixbereich
nach Bildung eines geeigneten, photosensitiven Schichtmusters
auf dem peripheren Schaltkreisbereich. Jedoch ist mit diesen
Vorgehensweisen ein zusätzlicher photolithographischer Prozeß
zur Erzeugung der Isolationsfilmstruktur bzw. der photosensi
tiven Schichtstruktur erforderlich.
Daher wird beim vorliegenden, erfindungsgemäßen Verfahrens
beispiel die Sperrschicht (76) im peripheren Schaltkreisbe
reich gleichzeitig mit der Erzeugung der Kontaktstellenaufla
ge (75) im Speicherzellenmatrixbereich gebildet. Das bedeu
tet, daß die Sperrschicht (76), die aus demselben Material
wie die Kontaktstellenauflage (75) besteht, während eines
photolithographischen Prozesses zur Erzeugung der Kontakt
stellenauflage (75) gebildet wird. Dabei wird die Sperr
schicht (76) nur dort gebildet, wo sich die Bauelementeigen
schaften durch die Implantation der Kanalstopp-Fremdatome
verschlechtern können, d. h. im zweiten peripheren Schalt
kreisbereich (C).
Bezugnehmend auf Fig. 5 wird hierzu zunächst die Feldoxid
schicht (63) sowohl im Speicherzellenmatrixbereich (A) als
auch im ersten (B) und zweiten peripheren Schaltkreisbereich
(C) gebildet. Anschließend werden im Speicherzellenmatrixbe
reich (A) die Diffusionsschicht (65) und im ersten (B) und
zweiten peripheren Schaltkreisbereich (C) die Gate-Elektrode
(69) hergestellt.
Im Anschluß daran wird eine nicht gezeigte Verdrahtungs
schicht ganz flächig auf die Oberseite des mit der Diffusions
schicht (65) und der Gate-Elektrode (69) versehenen Halblei
tersubstrates (61) aufgebracht, wonach ein nicht gezeigtes,
erstes photosensitives Schichtmuster, das einen Teil der Dif
fusionsschicht (65) und den der Diffusionsschicht (65) be
nachbarten Kantenbereich der Feldoxidschicht (63) bedeckt,
sowie ein nicht gezeigtes, zweites photosensitives Schicht
muster erzeugt, das den zweiten peripheren Schaltkreisbereich
(C) bedeckt. Dann wird die Verdrahtungsschicht durch einen
photolithographischen Prozeß unter Verwendung der ersten und
der zweiten photosensitiven Schichtstruktur strukturiert, wo
durch im Speicherzellenmatrixbereich die Kontaktstellenaufla
ge (75) und im peripheren Schaltkreisbereich die Sperrschicht
(76) gebildet werden.
Als nächstes werden Kanalstopp-Fremdatome (77) auf der gesam
ten Oberfläche des mit der Kontaktstellenauflage (75) und der
Sperrschicht (76) versehenen Substrataufbaus implantiert, wo
durch die Kanalstopp-Störstellenschicht (79) im Halbleiter
substrat unterhalb der Feldoxidschicht (63) im Speicherzel
lenmatrixbereich (A) gebildet wird. Dabei hat die Implantati
on der Kanalstopp-Störstellen (77) keinen Einfluß auf die
Charakteristik der im ersten peripheren Schaltkreisbereich
(B) vorhandenen Bauelemente, da in diesem ersten peripheren
Schaltkreisbereich (B) die Kanalstopp-Störstellenschicht (79)
und eine Diffusionsschicht gleichen Leitfähigkeitstyps, d. h.
die Diffusionsschicht des zweiten Leitfähigkeitstyps, gebil
det sind. Vor dem Schritt zum Implantieren der Kanalstopp-
Fremdatome (77) kann ein Schritt zum Entfernen der photosen
sitiven Schichtstruktur vorgesehen sein.
Somit wird gemäß diesem dritten erfindungsgemäßen Verfahrens
beispiel die Sperrschicht (76) im zweiten peripheren Schalt
kreisbereich (C), d. h. dort, wo sich die Bauelementeigen
schaften aufgrund der in den Speicherzellenmatrixbereich (A)
implantierten Kanalstopp-Fremdatome verschlechtern können,
gleichzeitig mit der Erzeugung der Kontaktstellenauflage (75)
im Speicherzellenmatrixbereich (A) hergestellt. Damit läßt
sich der Prozeß zur Herstellung solcher Halbleiterbauelemente
vereinfachen.
Fig. 6 veranschaulicht ein viertes, erfindungsgemäßes Verfah
rensbeispiel zur Bauelementisolation, wobei das Halbleiter
bauelement die gleichen drei Bereiche (A), (B) und (C) bein
haltet wie dasjenige im Beispiel von Fig. 5. Hierbei sind ein
Halbleitersubstrat (81), eine Feldoxidschicht (83), eine Dif
fusionsschicht (85), ein Gate-Isolationsfilm (87), eine Gate-
Elektrode (89), eine Oxiddeckschicht (91), ein Oxidfilm (93)
zur Bildung eines Abstandshalters, eine Kontaktstellenauflage
(95), eine Sperrschicht (96), eine Implantation von Kanal
stopp-Störstellen (97) und eine Kanalstopp-Störstellenschicht
(99) gezeigt.
Während im oben beschriebenen, dritten Ausführungsbeispiel
von Fig. 5 die Sperrschicht (76) während der Erzeugung der
Kontaktstellenauflage (75) im Speicherzellenmatrixbereich nur
im zweiten peripheren Schaltkreisbereich gebildet wird, wird
die Sperrschicht (96) beim vierten Ausführungsbeispiel in
beiden peripheren Schaltkreisbereichen angebracht.
In allen Fällen werden beim erfindungsgemäßen Herstellungs
verfahren zur Bauelementisolation die Kanalstopp-Fremdatome
lokal in ein nicht aktives Gebiet unter Verwendung einer Kon
taktstellenauflage implantiert. Damit lassen sich die Leck
strom- und Auffrischeigenschaften verbessern, und der Prozeß
zur Herstellung solcher Halbleiterbauelemente wird verein
facht. Es versteht sich, daß das erfindungsgemäße Verfahren
neben den gezeigten auch für andere Halbleiterbauelemente
verwendbar ist, bei denen eingebrachte elektrische Bauelemen
te voneinander isoliert werden sollen.
Claims (7)
1. Verfahren zur Bauelementisolation in einem Halbleiter
bauelement mit folgenden Schritten:
- - Festlegen eines aktiven und eines nicht aktiven Gebie tes eines Halbleitersubstrats (21) durch Bildung einer Feldoxidschicht (23) im nicht aktiven Gebiet,
- - Bildung einer Diffusionsschicht im aktiven Gebiet,
- - Bildung einer partiell mit der Diffusionsschicht ver bundenen Verdrahtungsschicht ganz flächig auf dem mit der Diffusionsschicht versehenen Halbleitersubstrat,
- - Erzeugung eines photosensitiven Schichtmusters, das ei nen Teil der Diffusionsschicht und den der Diffusions schicht benachbarten, peripheren Teil der Feldoxid schicht bedeckt, auf der Verdrahtungsschicht,
- - Erzeugung einer Kontaktstellenauflage (29) durch Struk turierung der Verdrahtungsschicht unter Verwendung des photosensitiven Schichtmusters und
- - Erzeugung einer ersten Kanalstopp-Störstellenschicht (33) im Halbleitersubstrat unterhalb der Feldoxid schicht durch Implantieren erster Kanalstopp-Fremdatome (31) ganzflächig in den mit der Kontaktstellenauflage versehenen Substrataufbau.
2. Verfahren nach Anspruch 1, das des weiteren einen
Schritt zum Entfernen des photosensitiven Schichtmu
sters vor der Implantation der Kanalstopp-Fremdatome
beinhaltet.
3. Verfahren nach Anspruch 2, das des weiteren die Schrit
te der Erzeugung eines Isolationsfilms ganz flächig auf
dem mit der Kontaktstellenauflage versehenen Substrat
aufbau nach Entfernen des photosensitiven Schichtmu
sters sowie zur Erzeugung eines Abstandshalters an der
Seitenwand der Kontaktstellenauflage durch anisotropes
Ätzen des Isolationsfilms beinhaltet.
4. Verfahren nach einem der Ansprüche 1 bis 3, das des
weiteren einen Schritt zur Bildung einer zweiten Kanal
stopp-Störstellenschicht (49) durch Implantieren von
Kanalstopp-Fremdatomen (47) in das nicht aktive Gebiet
vor dem Schritt zur Erzeugung der Feldoxidschicht bein
haltet
- 5. Verfahren nach Anspruch 4, wobei die Konzentration der zweiten Kanalstopp-Fremdatome (47) geringer ist als diejenige der ersten Kanalstopp-Fremdatome (55).
6. Verfahren zur Bauelementisolation in einem Halbleiter
bauelement mit folgenden Schritten:
- - Festlegen aktiver und nicht aktiver Gebiete eines Halb leitersubstrats (61) durch Erzeugung einer Feldoxid schicht (63) im nicht aktiven Gebiet,
- - Erzeugung einer ersten Diffusionsschicht eines ersten Leitfähigkeitstyps im aktiven Gebiet eines Speicherzel lenmatrixbereiches (A),
- - Bildung einer partiell mit der ersten Diffusionsschicht verbundenen Verdrahtungsschicht ganz flächig auf dem mit der ersten Diffusionsschicht versehenen Halbleiter substrat,
- - gleichzeitige Bildung eines ersten photosensitiven Schichtmusters, das einen Teil der ersten Diffusions schicht und den der ersten Diffusionsschicht benachbar ten, peripheren Teil der Feldoxidschicht bedeckt, sowie eines zweiten photosensitiven Schichtmusters auf der Verdrahtungsschicht, das einen Bereich, auf dem eine zweite Diffusionsschicht des ersten Leitfähigkeitstyps zu bilden ist, in einem den Speicherzellenmatrixbereich umgebenden, peripheren Schaltkreisbereich bedeckt,
- - gleichzeitige Erzeugung einer Kontaktstellenauflage (75), die einen Teil der ersten Diffusionsschicht (65) und den die Diffusionsschicht benachbarten, peripheren Teil der Feldoxidschicht (63) bedeckt, sowie einer Sperrschicht (76), die einen Bereich, in welchem die zweite Diffusionsschicht des ersten Leitfähigkeitstyps zu bilden ist, bedeckt, mittels Strukturierung der Ver drahtungsschicht unter Verwendung des ersten und des zweiten photosensitiven Schichtmusters und
- - Implantieren von Kanalstopp-Fremdatomen (77) des zwei ten Leitfähigkeitstyps ganz flächig in den mit der Kon taktstellenauflage und der Sperrschicht versehenen Substrataufbau
- 7. Verfahren nach Anspruch 6, bei dem die erste und die zweite Diffusionsschicht durch Dotieren mit p-leitenden Fremdatomen gebildet werden und die Kanalstopp-Fremd atome n-leitend sind.
8. Verfahren nach Anspruch 6 oder 7, das des weiteren ei
nen Schritt zum Entfernen des photosensitiven Schicht
musters vor dem Implantieren der Kanalstopp-Fremdatome
beinhaltet.
9. Verfahren zur Bauelementisolation in einem Halbleiter
bauelement mit folgenden Schritten:
- - Festlegen aktiver und nicht aktiver Bereiche eines Halbleitersubstrats (81) durch Erzeugung einer Fel doxidschicht (83) im nicht aktiven Gebiet,
- - Bildung einer Diffusionsschicht (85) im aktiven Gebiet eines Speicherzellenmatrixbereichs (A),
- - Bildung einer teilweise mit der Diffusionsschicht ver bundenen Verdrahtungsschicht ganz flächig auf dem mit der Diffusionsschicht versehenen Substrataufbau,
- - gleichzeitige Erzeugung eines ersten photosensitiven Schichtmusters, das einen Teil der Diffusionsschicht und den der Diffusionsschicht benachbarten, peripheren Teil der Feldoxidschicht bedeckt, sowie eines zweiten photosensitiven Schichtmusters auf der Verdrahtungs schicht, das einen den Speicherzellenmatrixbereich um gebenden, peripheren Schaltkreisbereich (B, C) bedeckt,
- - gleichzeitige Erzeugung einer Kontaktstellenauflage (95), die einen Teil der Diffusionsschicht sowie den der Diffusionsschicht benachbarten, peripheren Teil der Feldoxidschicht bedeckt, sowie einer Sperrschicht (96), die den peripheren Schaltkreisbereich bedeckt, durch Strukturieren der Verdrahtungsschicht unter Verwendung des ersten und des zweiten photosensitiven Schichtmu sters und
- - Implantieren von Kanalstopp-Fremdatomen (97) ganzflä chig in die Oberfläche des mit der Kontaktstellenaufla ge (95) und der Sperrschicht (96) versehenen Substrat aufbaus.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR95-11767 | 1995-05-12 | ||
KR19950011767 | 1995-05-12 | ||
KR95-52730 | 1995-12-20 | ||
KR1019950052730A KR0170285B1 (ko) | 1995-05-12 | 1995-12-20 | 반도체 장치의 소자 분리 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19618866A1 true DE19618866A1 (de) | 1996-12-05 |
DE19618866B4 DE19618866B4 (de) | 2008-01-03 |
Family
ID=26631017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19618866A Expired - Fee Related DE19618866B4 (de) | 1995-05-12 | 1996-05-10 | Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement |
Country Status (5)
Country | Link |
---|---|
US (1) | US5786265A (de) |
JP (1) | JP3630497B2 (de) |
KR (1) | KR0170285B1 (de) |
CN (1) | CN1092401C (de) |
DE (1) | DE19618866B4 (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0183730B1 (ko) * | 1995-08-24 | 1999-04-15 | 김광호 | 소자 분리 특성을 향상시킨 반도체 기억 장치 및 그 제조방법 |
JP2730535B2 (ja) * | 1995-12-18 | 1998-03-25 | 日本電気株式会社 | 半導体装置の製造方法 |
US5880502A (en) * | 1996-09-06 | 1999-03-09 | Micron Display Technology, Inc. | Low and high voltage CMOS devices and process for fabricating same |
KR19990061339A (ko) * | 1997-12-31 | 1999-07-26 | 윤종용 | 반도체 소자 제조방법 |
US6146944A (en) * | 1998-03-16 | 2000-11-14 | Advanced Micro Devices, Inc. | Large angle implantation to prevent field turn-on under select gate transistor field oxide region for non-volatile memory devices |
US6730569B2 (en) * | 2000-12-19 | 2004-05-04 | Texas Instruments Incorporated | Field effect transistor with improved isolation structures |
US6806541B2 (en) * | 2001-10-25 | 2004-10-19 | Texas Instruments Incorporated | Field effect transistor with improved isolation structures |
JP2007158188A (ja) * | 2005-12-07 | 2007-06-21 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2007165370A (ja) * | 2005-12-09 | 2007-06-28 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP5261640B2 (ja) * | 2005-12-09 | 2013-08-14 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置の製造方法 |
US7968424B2 (en) * | 2009-01-16 | 2011-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of implantation |
JP6254944B2 (ja) | 2012-08-31 | 2017-12-27 | ユニバーサル・バイオ・リサーチ株式会社 | 変形要素内蔵分注チップ、変形要素内蔵分注装置および変形要素内蔵分注処理方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5522856A (en) * | 1978-08-07 | 1980-02-18 | Toshiba Corp | Semiconductor device and its manufacturing method |
US4898838A (en) * | 1985-10-16 | 1990-02-06 | Texas Instruments Incorporated | Method for fabricating a poly emitter logic array |
US4794565A (en) * | 1986-09-15 | 1988-12-27 | The Regents Of The University Of California | Electrically programmable memory device employing source side injection |
JPH01241142A (ja) * | 1988-03-23 | 1989-09-26 | Toshiba Corp | 半導体装置の製造方法 |
KR940006094B1 (ko) * | 1989-08-17 | 1994-07-06 | 삼성전자 주식회사 | 불휘발성 반도체 기억장치 및 그 제조방법 |
KR920008951A (ko) * | 1990-10-05 | 1992-05-28 | 김광호 | 더블도우프된 채널스톱층을 가지는 반도체장치 및 그 제조방법 |
US5235544A (en) * | 1990-11-09 | 1993-08-10 | John Caywood | Flash EPROM cell and method for operating same |
US5173438A (en) * | 1991-02-13 | 1992-12-22 | Micron Technology, Inc. | Method of performing a field implant subsequent to field oxide fabrication by utilizing selective tungsten deposition to produce encroachment-free isolation |
US5286672A (en) * | 1991-06-28 | 1994-02-15 | Sgs-Thomson Microelectronics, Inc. | Method for forming field oxide regions |
KR960012303B1 (ko) * | 1992-08-18 | 1996-09-18 | 삼성전자 주식회사 | 불휘발성 반도체메모리장치 및 그 제조방법 |
US5240874A (en) * | 1992-10-20 | 1993-08-31 | Micron Semiconductor, Inc. | Semiconductor wafer processing method of forming channel stops and method of forming SRAM circuitry |
US5439835A (en) * | 1993-11-12 | 1995-08-08 | Micron Semiconductor, Inc. | Process for DRAM incorporating a high-energy, oblique P-type implant for both field isolation and punchthrough |
US5407859A (en) * | 1993-12-01 | 1995-04-18 | At&T Corp. | Field effect transistor with landing pad |
US5556798A (en) * | 1994-12-01 | 1996-09-17 | United Microelectronics Corp. | Method for isolating non-volatile memory cells |
-
1995
- 1995-12-20 KR KR1019950052730A patent/KR0170285B1/ko not_active IP Right Cessation
-
1996
- 1996-05-07 JP JP11262196A patent/JP3630497B2/ja not_active Expired - Fee Related
- 1996-05-09 US US08/647,874 patent/US5786265A/en not_active Expired - Lifetime
- 1996-05-10 DE DE19618866A patent/DE19618866B4/de not_active Expired - Fee Related
- 1996-05-10 CN CN96105851A patent/CN1092401C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR960043111A (ko) | 1996-12-23 |
US5786265A (en) | 1998-07-28 |
DE19618866B4 (de) | 2008-01-03 |
JP3630497B2 (ja) | 2005-03-16 |
CN1138749A (zh) | 1996-12-25 |
JPH08316304A (ja) | 1996-11-29 |
CN1092401C (zh) | 2002-10-09 |
KR0170285B1 (ko) | 1999-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3150222C2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE69931890T2 (de) | Integrierter Leistungsschaltkreis mit vertikalem Stromfluss und dessen Herstellungsverfahren | |
DE3889245T2 (de) | Integrierter und kontrollierter Leistungs-MOSFET. | |
DE2745857C2 (de) | ||
DE3245064C2 (de) | ||
DE2933849C2 (de) | ||
DE2541548A1 (de) | Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung | |
EP0001574B1 (de) | Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung | |
DE2626739A1 (de) | Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen | |
DE19649686A1 (de) | Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET) | |
DE3937502A1 (de) | Halbleitervorrichtung mit einem feldabschirmelement und verfahren zu deren herstellung | |
DE2612667A1 (de) | Verfahren zur herstellung dielektrisch isolierter halbleiterbereiche | |
DE3116268C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE19509846A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE19837395A1 (de) | Verfahren zur Herstellung einer Halbleiter-Isolationsschicht und eines diese Halbleiter-Isolationsschicht enthaltenden Halbleiterbauelements | |
DE2546314A1 (de) | Feldeffekt-transistorstruktur und verfahren zur herstellung | |
DE4447266A1 (de) | Verfahren zum Herstellen einer DRAM-Zelle | |
EP0071665A1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor | |
DE19618866A1 (de) | Verfahren zur Bauelementisolation in einem Halbleiterbauelement | |
DE4444686A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE2926334C2 (de) | ||
DE2729973A1 (de) | Verfahren zur herstellung einer halbleiteranordnung | |
DE3002740A1 (de) | Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation | |
DE19727264B4 (de) | Halbleitervorrichtung mit einer t-förmigen Feldoxidschicht und Verfahren zu deren Herstellung | |
DE19853432A1 (de) | Halbleiteranordnung und Verfahren zum Herstellen derselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8128 | New person/name/address of the agent |
Representative=s name: PATENTANWAELTE RUFF, WILHELM, BEIER, DAUSTER & PAR |
|
8110 | Request for examination paragraph 44 | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20111201 |