KR0170285B1 - 반도체 장치의 소자 분리 방법 - Google Patents

반도체 장치의 소자 분리 방법 Download PDF

Info

Publication number
KR0170285B1
KR0170285B1 KR1019950052730A KR19950052730A KR0170285B1 KR 0170285 B1 KR0170285 B1 KR 0170285B1 KR 1019950052730 A KR1019950052730 A KR 1019950052730A KR 19950052730 A KR19950052730 A KR 19950052730A KR 0170285 B1 KR0170285 B1 KR 0170285B1
Authority
KR
South Korea
Prior art keywords
channel stop
oxide film
impurities
region
field oxide
Prior art date
Application number
KR1019950052730A
Other languages
English (en)
Other versions
KR960043111A (ko
Inventor
황민욱
양흥모
김재호
최원택
홍원철
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950052730A priority Critical patent/KR0170285B1/ko
Priority to JP11262196A priority patent/JP3630497B2/ja
Priority to US08/647,874 priority patent/US5786265A/en
Priority to DE19618866A priority patent/DE19618866B4/de
Priority to CN96105851A priority patent/CN1092401C/zh
Publication of KR960043111A publication Critical patent/KR960043111A/ko
Application granted granted Critical
Publication of KR0170285B1 publication Critical patent/KR0170285B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 장치의 소자 분리 방법에 관한 것으로 특히, 누설 전류 특성과 리프레시 특정을 향상시키고 공정을 단순화 할 수 있는 반도체 장치의 소자 분리 방법에 관한 것이다.
본 발명에 의해서 형성된 반도체 장치는 필드 산화막의 중간부분 아래의 반도체 기판 표면에만 국부적으로 채널 정지 불순물이 분포하게 하거나, 필드 산화막 형성 후에 1차로 저농도의 채널 정지 불순물을 주입하고 랜딩 패드(LANDING PAD)형성후 2차로 고농도의 채널정지 불순물을 주입하여 계단형(graded type)의 불순물 분포를 갖게하여 누설 전류 특성과 리프레시 특성을 향상시킬 수 있다
또 다른 본 발명에 의해서 형성된 반도체 장치는 셀 영역에 채널 정지 불순물을 주입하기 전 저저항 배선층을 패터닝하여 랜딩 패드를 형성할 때, 상기 셀 영역에 주입되는 채널 정지 불순물과 다른 형의 불순물을 필요로 하는 주변회로 영역 또는 셀 외의 주변회로 영역 전체에 저저항 배선층을 남겨 놓아 블로킹 층으로 이용함으로써 추가의 포토공정으로 인해 공정이 복잡해지는 것을 막을 수 있다.

Description

반도체 장치의 소자 분리 방법
제1도 내지 제2도는 종래의 로코스(LOCOS) 기술에 의한 소자 분리 방법을 설명하기 위해 도시한 단면도들이다.
제3a도 내지 제5b도는 본 발명에 의한 누설 전류 특성과 리프레시 특성을 향상시킬 수 있는 반도체 장치의 소자 분리 방법의 일 실시예를 설명하기 위해 도시한 단면도들이다.
제6도 내지 제8도는 본 발명에 의한 누설 전류 특성과 리프레시 특성을 향상시킬 수 있는 반도체 장치의 소자 분리 방법의 다른 실시예를 설명하기 위해 도시한 단면도들이다.
제9a도 내지 제9c도는 본 발명에 의한 공정을 단순화 할 수 있는 반도체 장치의 소자 분리 방법을 설명하기 위해 도시한 단면도들이다.
본 발명은 반도체 장치의 소자 분리 방법에 관한 것으로 특히, 누설전류 특성과. 리프레시 특성을 향상시키고 공정을 단순화 할 수 있는 반도체 장치의 소자 분리 방법에 관한 것이다.
고집적 반도체 장치에 있어서 소자 사이의 분리는 필수적이고, 집적도를 증가시키기 위하여 여러 종류의 소자 분리 방법이 사용되고 있다. 그런데, 반도체 장치의 집적도가 증가함에 따라 소자 분리 방법에 있어서 비활성 영역 아래에 채널 정지(channel-stop) 불순물층을 형성하기 위하여 채널 정지 이온 주입이 필수적으로 실시되고 있다.
반도체 장치의 제조에 사용되는 소자 분리 방법은 집적도를 증가시키기 위하여 로코스(Local Oxidation of Silicon, 이하 'LOCOS'로 부른다) 기술, 변형된 LOCOS 기술, 트렌치(trench) 기술 등이 이용되고 있지만, 소자 분리 방법에 채널 정지용 불순물충을 형성하는 단계가 항상 포함된다. 상기의 소자 분리 방법에서는 형성된 채널 정지용 불순물층에 의해 반도체 장치의 특성이 영향을 받으며, 특히 LOCOS 기술이나 변형된 LOCOS 기술을 사용하는 경우 집적도의 증가에 따라 심각한 문제를 야기한다.
제1도 내지 제2도는 종래의 LOCOS 기술에 의한 소자 분리 방법을 설명하기 위해 도시한 단면도들이다.
참조 번호 1은 반도체 기판을, 3은 실리콘 산화막을, 5는 실리콘 질화막 패턴을, 7은 필드 산화막을 나타낸다.
제1도는 반도체 기판(1) 위에 실리콘 질화막 패턴(5)을 형성하고, 채널 정지 이온을 주입하는 단계를 나타낸다.
상세하게, 반도체 기판(1)에 제1실리콘 산화막(3) 및 실리콘 질화막을 연속하여 형성하고, 사진 식각공정을 통하여 실리콘 질화막 패턴(5)을 형성하여 활성 영역 및 비활성 영역을 한정한다.
이어서, 상기 실리콘 질화막 패턴(5)에 의해서 보호되지 않는 상기 비활성 영역에 채널 정지 불순물을 주입한다.
제2도는 상기 비활성 영역에 필드 산화막(7)을 형성하는 단계를 나타낸다.
상세하게, 상기 결과물의 비활성 영역에 제2실리콘 산화막을 성장하고, 상기 실리콘 질화막 패턴(5) 및 상기 제1실리콘 산화막(3)을 식각하면 상기 비활성 영역에 필드 산화막(7)이 형성된다.
그런데, 상기 제2실리콘 산화막을 성장하는 공정은 1000℃ 정도의 고온에서 실시하는 산화 공정이기 때문에 상기 채널 정지 불순물은 반도체 기판에서 넓게 확산된다.
특히, 상기 활성 영역에 n 채널 트랜지스터를 형성하는 경우 상기 채널 정지 불순물로 보론(B)이 사용되는데, 상기 제2실리콘 산화막을 성장시키는 동안 보론은 상기 필드 산화막(7)으로 편석(segregation)되는 성질을 가지고 있다.
따라서, 고집적 반도체 장치에서는 소자 분리 특성을 강화하기 위해서는 고농도의 채널 정지 불순물 주입이 요구된다.
이렇게 고농도로 주입된 채널 정지 불순물은 활성 영역에 형성되는 확산층과 만나서 근방에 높은 전계를 형성하고, 상기 높은 전계는 반도체 장치에 있어서 누설 전류를 증가시키는 문제점이 있다.
또한, 이로 인하여 메모리 반도체 장치에 있어서 리프레시(refresh) 특성이 저하되므로 이러한 문제점을 해결하기 위해서는 저농도의 채널 정지 불순물을 열산화막 형성 후에 고 에너지로 주입한다.
그러나 이 방법도 사진 공정이 추가로 사용되어져 공정이 늘어나고, 서브 미크론(sub-micron) 크기의 소자 분리 영역아래 국부적으로 이온 주입을 하기 위해서는 조금의 미스얼라인(Misalign)도 허용되지 않는다는 문제점이 있다.
따라서, 본 발명의 목적은 누설 전류 특성과 리프레시(Refrash)특성을 향상시킬 수 있는 반도체 장치의 소자 분리 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 공정을 단순화 할 수 있는 반도체 장치의 소자 분리 방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 의하면, 필드산화막으로 활성 영역과 비활성 영역을 한정한 반도체 기판에 있어서,
상기 필드 산화막이 형성된 반도체 기판에 저저항 배선층 및 포토레지스트를 차례로 증착하고 패터닝하여, 상기 필드 산화막의 가장자리를 포함한 상기 활성 영역상에 랜딩 패드(landing pad)를 형성하는 단계: 및 블로킹(Blocking)역할을 강화하기 위해 상기 포토레지스트 패턴을 제거하지 않은 상태에서 채널정지 불순물을 주입함으로써 상기 필드 산화막의 중간부분 아래의 상기 반도체 기판 표면에만 국부적으로 불순물이 분포되는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법을 제공한다.
바람직하게, 상기 채널정지 불순물을 주입하기 전에 상기 포토레지스트 패턴을 제거하는 공정을 추가할 수 있고, 또한 상기 포토 레지스트 패턴을 제거한 후 상기 결과물 전면에 얇은 산화막을 형성하여 상기 필드 산화막상의 랜딩패드와 랜딩패드 사이의 간격을 좁힌후 채널 정지 불순물을 주입하는 것이 가능하다.
본 발명에 의한 반도체 장치는 필드 산화막 형성과 같은 고온열처리가 끝난 후에 채널 정지 불순물을 주입하므로 불순물을 고농도로 주입하지 않아도 되고, 필드 산화막의 중간부분 아래의 상기 반도체 기판 표면에만 국부적으로 상기 채널 정지 불순물이 분포함으로, 반도체 기판에서 비활성 영역과 활성 영역의 확산층과 만나는 근방에 낮은 전계를 형성하여 누설 전류 특성과 리프레시(Refrash) 특성을 향상시킬 수 있다.
상기 목적을 달성하기 위한 본 발명의 다른 실시예에 의하면, 반도체 기판에 실리콘 산화막과 질화막을 차례로 증착하는 단계:
상기 질화막을 패터닝하여 활성 영역과 비활성 영역을 한정하는 단계;
상기 비활성 영역에 필드 산화막을 형성하는 단계;
상기 결과물에 1차로 저농도의 채널 정지 불순물을 주입하는 단계;
상기 필드 산화막이 형성된 반도체 기판에 저저항 배선층 및 포토레지스트를 차례로 증착하고 패터닝하여, 상기 필드 산화막의 가장자리를 포함한 상기 활성 영역상에 랜딩 패드(landing pad)를 형성하는 단계; 및
블로킹 (Blocking) 역할을 강화하기 위해 상기 포토레지스트 패턴을 제거하지 않은 상태에서 2차로 고농도의 채널 정지 불순물을 주입하는 공정을 실시함으로써 상기 필드 산화막 아래의 상기 반도체 기판 표면에 계단형(graded type)의 불순물이 분포되는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법을 제공한다.
바람직하게, 상기 2차로 채널정지 불순물을 주입하기 전에 상기 포토 레지스트 패턴을 제거하는 공정을 추가할 수 있고, 또한 상기 포토 레지스트 패턴을 제거한 후 상기 결과물 전면에 얇은 산화막을 형성하여 상기 필드 산화막상의 랜딩패드와 랜딩패드 사이의 간격을 좁힌후 채널정지 불순물을 주입하는 것이 가능하다.
본 발명에 의해서 형성된 반도체 장치는 산화 방지막 패턴 형성후에 1차로 저농도의 채널 정지 불순물을 주입하고 랜딩 패드(Landing Pad)형성후 2차로 고농도의 채널정지 불순물을 주입하면 상기 필드 산화막 아래의 상기 반도체 기판 표면에는 계단형(graded type)의 불순물 분포를 형성한다.
따라서 상기 계단형 (graded type)의 불순물 분포는 비활성 영역과 활성 영역의 확산층과 만나는 근방에 낮은 전계를 형성하의 누설 전류 특성과 리프레시(Refrash) 특성을 향상시킬 수 있다.
상기 다른 목적을 달성하기 위한 본 발명의 일 실시예에 의하면, 셀(Cell) 영역과 P+/N+ 주변회로(Peripheral) 영역을 구비한 반도체 장치에 저저항 배선층 및 포토레지스트를 증착하고 패터닝함으로써 채널 정지 불순물을 주입하기 위한 랜딩 패드를 형성함에 있어서,
상기 P+/N+ 주변회로 영역중 상기 셀 영역에 주입되는 채널 정지 불순물과 다른 형의 불순물을 필요로 하는 주변회로 영역에는 저저항 배선층을 남겨놓아 블로킹 층(Blocking Layer)으로 이용하고 그 이외의 영역에는 상기 저저항 배선층을 패터닝하여 랜딩 패드를 형성한 후 채널 정지 불순물을 주입하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법을 제공한다.
상기 셀 영역에 주기율표상 제3족 원소를 채널 정지 불순물로 주입하였을때 상기 P+ 주변회로 영역에는 상기 저저항 배선층을 남겨놓아 블로킹 층(Blocking Layer)으로 이용하는 것이 바람직하다.
상기 셀 영역에 주기율표상 제5족 원소를 채널 정지 불순물로 주입하였을때 상기 N+ 주변회로 영역에는 상기 저저항 배선층을 남겨놓아 블로킹 층(Blocking Layer)으로 이용하는 것이 바람직하다.
또한 상기 채널정지 불순물을 주입하기 전에 상기 포토 레지스트 패턴을 제거하는 공정을 추가할 수 있다.
본 발명에 의해서 형성된 반도체 장치는 셀 영역에 채널 정지 불순물을 주입하기 전 랜딩 패드를 형성할 때, 상기 셀 영역에 주입되는 채널 정지 불순물과 다른 형의 불순물을 필요로 하는 주변회로 영역에 상기 랜딩 패드를 동시에 형성하여 블로킹 층으로 이용함으로써 추가의 포토 공정으로 인해 공정이 복잡해지는 것을 막을 수 있다.
상기 다른 목적을 달성하기 위한 본 발명의 다른 실시예에 의하면, 셀(Cell) 영역과 P+/N+ 주변회로(Peripheral) 영역을 구비한 반도체장치에 저저항 배선층 및 포토레지스트를 증착하고 패터닝함으로써 채널정지 불순물을 주입하기 위한 랜딩 패드를 형성함에 있어서, 채널 정지 불순물 주입시 블로킹 층(Blocking Layer)으로 이용하기 위해 상기 P+/N+ 주변회로 영역에 저저항 배선층을 남겨놓고 상기 셀 영역에는 상기 저저항 배선층을 패터닝하여 랜딩 패드를 형성한 후 채널 정지 불순물을 주입하는 것을 특징으로 하는 반도체 장치의 소자 분리방법을 제공한다.
본 발명은 접합 용량(Juntion Capacitance)을 줄일 수 있다는 잇점이 있다.
이하 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
제3a도 내지 제5b도는 본 발명에 의한 누설 전류 특성과 리프레시 특성을 향상시킬 수 있는 반도체 장치의 소자 분리 방법의 일 실시예를 설명하기 위해 도시한 단면도들이다.
참조번호 11은 반도체 기판을, 17은 필드 산화막을, 19는 랜딩 패드를 나타낸다.
제3a도와 제3b도는 반도체 기판(11)의 비황성 영역에 필드 산화막(17), 게이트 폴리 패턴, 게이트 스페이서를 차례로 형성하는 단계를 나타낸다.
제3b도는 게이트 폴리 패턴위에 스페이서가 형성된 Y축의 단면을 나타낸다.
제3a도는 게이트 폴리가 패터닝 되지 않은 X축의 단면으로서 반도체기판(11)에 제1실리콘 산화막 및 실리콘 질화막을 연속하여 형성하고, 사진 식각공정을 통하여 실리콘 질화막 패턴을 형성하여 활성 영역 및 비활성 영역을 한정한다.(도시하지 않았음)
상기 결과물의 비활성 영역에 제2실리콘 산화막을 성장하고, 상기 실리콘 질화막 패턴 및 상기 제1실리콘 산화막을 식각하면 상기 비활성 영역에 필드 산화막(17)이 형성된다.
제4a도와 제4b도는 상기 결과물상에 랜딩 패드(19)를 형성하는 단계를 나타낸다.
랜딩 패드(Landing Pad)는 반도체 장치의 집적도가 증가하면서 표면의 요철이 나쁜 경우 후속 공정에서 게이트 전극 사이의 황성 영역에 배선층을 용이하게 연결하기 위한 것이다.
제4a도에서는 상기 필드 산화막(17)이 형성된 반도체 기판(11)상에 저저항 배선층(도시하지 않았음)및 포토레지스트(도시하지 않았음)를 차례로 증착하고 패터닝하여, 상기 필드 산화막(17)의 가장자리를 포함한 상기 활성 영역상에 랜딩 패드(landing pad, 19)를 형성한다.
상기 제3b도에서 게이트 전극 사이의 활성 영역에 콘택(Contact)을 형성할 경우 피치(Pitch)가 작아짐으로 제4b도에서는 상기 게이트 스페이서 식각시 SAC(Self Align Contact)를 형성한 후 랜딩 패드를 형성하여 이후 활성 영역에 형성될 콘택 부위를 넓혀주므로써 콘택 미스얼라인 마진(Contact Misalign Margin)이 있게 된다
제5a도와 제5b도는 상기 결과물 상에 채널정지 불순물을 주입하는 단계를 나타낸다.
제5b도에서와 같이 셀 Y축에는 불순물이 주입되나, 제5a도에서와 같이 셀 X축에서는 상기 필드 산화막(17)의 중간부분 아래의 상기 반도체 기판 표면에만 국부적으로 불순물이 분포하게 된다.
여기에는 다음의 세가지 방법이 있을 수 있다.
첫째, 블로킹 (Blocking) 역할을 강화하기 위해 상기 포토레지스트 패턴을 제거하지 않은 상태에서 채널정지 불순물을 주입한다.
둘째, 상기 포토 레지스트 패턴을 제거한 후 채널정지 불순물을 주입한다.
셋째, 상기 포토 레지스트 패턴을 제거한 후 상기 결과물 전면에 얇은 산화막을 형성하여 상기 필드 산화막상의 랜딩패드와 랜딩패드 사이의 간격을 좁힌후 채널 정지 불순물을 주입함으로써 불순물의 국부적인 분포 특성을 더욱 향상시킬 수 있다.
본 발명에 의한 반도체 장치는 필드 산화막 형성과 같은 고온 열처리가 끝난 후에 채널 정지 불순물을 주입하므로 불순물을 고농도로 주입하지 않아도 되고, 필드 산화막의 중간부분 아래의 상기 반도체 기판 표면에만 국부적으로 상기 채널 정지 불순물이 분포한다.
또한 상기 채널 정지 불순물을 주입한 이후에는 통상적으로 저온화 공정들이 진행되므로 종래의 방법에 비해 상기 채널 정지 불순불충의 농도를 정확하게 조절할 수 있다.
그리고, 상기 채널 정지 불순물이 반도체 기판에서 비활성 영역과 활성 영역의 확산층과 만나는 근방에 낮은 전계를 형성하여 누절 전류 특성과 리프레시(Refrash) 특성을 향상시킬 수 있다.
제6도 내지 제8도는 본 발명에 의한 누설 전류 특성과 리프레시(Refrash) 특성을 향상시킬 수 있는 반도체 장치의 소자 분리 방법의 다른 실시예를 설명하기 위해 도시한 단면도들이다.
참조 번호 21은 반도체 기판을, 23은 제1실리콘 산화막을, 25는 실리콘 질화막 패턴을, 27은 필드 산화막을, 29는 랜딩 패드(Landing Pad)를 나타낸다.
제6도는 반도체 기판(21) 위에 실리콘 산화막 패턴(25)을 형성하는 단계를 나타낸다.
상세하게, 반도체 기판(21)의 표면에 제1실리콘 산확팍(23) 및 실리콘 질화막을 연속하여 형성하고, 사진 식각공정을 통하여 상기 실리콘 질화막 패턴(25)을 형성하여 활성 영역 및 비활성 영역을 한정한다.
제7도는 상기 비활성 영역에 필드 산화막(27)을 형성하고 1차로 채널 정지 이온을 주입하는 단계를 나타낸다.
상기 비활성 영역에 제2실리콘 산화막(도시하지 않았음)을 성장하고, 상기 실리콘 질화막 패턴(25) 및 상기 제1실리콘 산화막(23)을 식각하여 필드 산화막(27)을 형성한다.
이어서, 저농도의 채널 정지 불순물을 주입하면 상기 필드 산화막(27)아래는 상기 반도체 기판(21)의 표면에, 상기 활성영역의 반도체 기판(21)에는 깊게 불순물의 프로파일이 형성된다.
제8도는 상기 필드 산화막(27)상에 랜딩 패드(29)를 형성하고 2차로 채널 정지 불순물을 주입하는 단계를 나타낸다.
상기 필드 산화막(27)이 형성된 상기 반도체 기판(21)에 저저항 배선층(도시하지 않았음)및 포토레지스트(도시하지 않았음)를 차례로 증착하고 패터닝하여, 상기 필드 산화막(27)의 가장자리를 포함한 상기 활성 영역상에 랜딩 패드(landing pad, 29)를 형성한다.
이어서, 2차로 고농도의 채널 정지 불순물을 주입하면 상기 필드 산화막(27) 아래의 상기 반도체 기판(21)의 표면에는 계단형(graded type)의 불순물 프로파일인 형성된다.
여기에는 다음의 세가지 방법이 있을 수 있다.
첫째, 블로킹 (Blocking) 역할을 강화하기 위해 상기 포토레지스트 패턴을 제거하지 않은 상태에서 채널정지 불순물을 주입한다.
둘째, 상기 포토 레지스트 패턴을 제거한 후 채널정지 불순물을 주입 한다.
셋째, 상기 포토 레지스트 패턴을 제거한 후 상기 결과물 전면에 얇은 산화막을 형성하여 상기 필드 산화막상의 랜딩패드와 랜딩패드 사이의 간격을 좁힌후 채널 정지 불순물을 주입함으로써 계단형(graded type)의 불순물 분포 특정을 더욱 향상시킬 수 있다.
본 발명에 의해서 형성된 반도체 장치는 핀드 산화막 형성 후에 1차로 저농도의 채널 정지 불순물을 주입하고 랜딩 패드(landing Pad)형성후 2차로 고농도의 채널정지 불순물을 주입하면 상기 필드 산화막 아래의 상기 반도체 기판 표면에는 계단형(graded type)의 불순물 분포를 형성한다.
따라서 상기 계단형(graded type)의 불순물 분포는 비활성 영역과 활성 영역의 확산층과 만나는 근방에 낮은 전계를 형성하여 누설 전류 특성과 리프레시(Refrash) 특성을 향상시킬 수 있다.
제9a도 내지 제9c도는 본 발명에 의한 공정을 단순화 할 수 있는 반도체 장치의 소자 분리 방법을 설명하기 위해 도시한 단면도들이다.
제9a도는 셀 영역을 제9b도는 N+ 주변 회로 영역을, 제9c도는 P+ 주변 회로 영역을 나타낸다.
참조번호 31은 반도체 기판을, 33은 필드 산화막을, 35는 게이트 전극을, 37은 게이트 스페이서용 산화막을, 39는 랜딩 패든(landing pad)를 나타낸다.
종래에는 셀 영역의 소자 분리를 위한 채널 정지 불순물로 제3족 원소인 보론(B)을 주입할 경우, 이 불순물 주입 전에 랜딩 패드를 셀 영역에만 형성하고 P+/N+ 주변 회로 영역에는 별도의 절연막을 형성하지 않았다.
그러면 주변 회로 영역에는 게이트 스페이서용 산화막이 필드 산화막과 게이트 전극상에 덮혀 있게되는데, 상기 게이트 스페이서용 산화막의 두께는 주변 회로 영역의 스페이서 크기에 의해 결정되며 그 양을 임의로 높게 가져가기는 어렵다. 또한 소자가 미세한 경우 게이트간 거리가 적어 상기 게이트 스페이서용 산화막이 두꺼울 경우 스페이서 형성이 되지 않는다.
따라서, 셀 영역의 랜딩 패드 형성후 소자 분리 특성을 강화하기 위한 채널 정지 불순물 주입시 랜딩 패드가 없는 주변 회로 영역에서는 필드 산화막의 가장자리(EDGE) 부분, 즉 게이트 스페이서용 산화막의 두께가 얇은 부분에 불순물이 주입된다.
이때, 상기 채널 정지 불순물로 보론(R)을 주입하면 상기 주변회로에서 N+ 영역은 같은 형의 불순물이므로 영향이 없으나, P+ 영역은 다른 형이므로 소자 분리 특성에 영향을 미친다.
따라서 이를 방지하기 위해서는 셀 영역에만 채널 정지 불순물이 주입되도록 하는데, 여기에는 주변 회로 영역에 절연막을 두껍게 형성하는 방법과 셀 영역만 포토 공정으로 열어 주고 불순물을 주입하는 방법이 있다.
그러나 이러한 방법들도 포토 단계(PHOTO STEP)가 추가되어야 한다는 문제점이 발생한다
제9a도는 셀 영역을, 제9b도는 N+ 주변 회로 영역을, 제9c도는 P+주변 회로 영역을 나타낸다.
참조번호 31은 반도체 기판을, 33은 필드 산화막을, 35는 게이트 전극을, 37은 게이트 스페이서용 산화막을, 39는 저저항 배선층을, 39'는 상기 저저항 배선층이 패터닝된 랜딩 패드(landing pad)를 나타낸다.
제9a도를 참조하면 필드 산화막(33)이 형성된 반도체 기판(31)에 저저항 배선층 및 포토레지스트 패턴(도시하지 않았음)을 증착하고 패터닝하여 랜딩 패드를 형성한 후 채널 정지 불순물로 보론(B)을 주입한다.
이때, 필드 산화막(33)이 형성된 반도체 기판(31)에 게이트 전극(35), 게이트 스페이서용 산화막(37)이 차례로 형성된 제9b도의 N+ 주변 회로 영역은 같은 형의 불순물이므로 소자 분리 특성상 영향이 없다.
그러나, 제9c도의 P+ 주변 회로 영역은 다른 형의 불순물이므로 소자 분리 특성에 영향이 있어 이를 막기위해 상기 저저항 배선층(39)을 남겨 보론(B) 주입시 블로킹 층(Blocking Layer) 으로 이용한다.
상기 P+/N+ 주변 회로 영역은 계속해서 다음의 두가지 방법에 의해 공정이 진행될 수 있다.
첫째, 상기 P+ 주변 회로 영역에 남아있는 상기 저저항 배선층(39)을 이방성 식각으로 제거하고 P+ 게이트 스페이서 및 P+ 소오스/드레인을 형성한 후 상기 N+ 주변 회로 영역에 별도의 포토 공정으로 N+ 게이트 스페이서 및 N+ 소오스/드레인을 형성한다.
둘째, 포토 공정으로 상기 P+ 주변 회로 영역을 오픈(OPEN)하고 상기 저저항 배선층(39)을 제거한 후 상기 P+/N+ 주변회로 영역에 게이트 스페이서를 동시에 형성한다. 이어서 상기 N+ 주변 회로 영역에 포토 공정을 실시하고 N+ 소오스 드레인을 형성한 후 상기 P+ 주변 회로 영역에 포토 공정을 실시하고 P+소오스/드레인을 형성한다.
만약 상기 셀영역에 주기율표상 제5족 원소를 채널 정지 불순물로 주입하였다면 상기 N+주변회로 영역에만 상기 저저항 배선층(39)을 남겨놓아 블로킹 층(Blocking Layer)으로 이용한다.
또한 상기 채널정지 불순물을 주입하기 전에 상기 포토 레지스트 패턴을 제거하는 공정을 추가할 수 있다.
본 발명에 의해서 형성된 반도체 장치는 셀 영역에 채널 정지 불순물을 주입하기 전 랜딩 패드를 형성할 때, 상기 셀 영역에 주입되는 채널 정지 불순물과 다른 형의 불순물을 필요로 하는 주변 회로 영역에 상기 랜딩 패드를 동시에 형성하여 블로킹 층(Blocking Layer)으로 이용함으로써 추가의 포토 공정으로 인해 공정이 복잡해지는 것을 막을 수 있다.
또한 공정을 단순화 할 수 있는 반도체 장치의 소자 분리 방법중 상기의 방법이외에 채널 정지 불순물 주입시 블로킹 층(Blocking Layer)으로 이용하기 위해 상기 주변회로 영역(P+또는 N+영역)에는 저저항 배선층을 남겨놓고 상기 셀 영역에는 상기 저저항 배선층을 패터닝하여 랜딩 패드를 형성한 후 채널 정지 불순물을 주입하는 방법이 있는데 이는 접합 용량(Juntion Capacitance)을 줄일 수 있다는 잇점이 있다.
이상, 실시예를 통하여 본 발명을 구체적으로 설명하였지만, 본 발명은 이에 한정되는 것이 아니고, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식으로 그 변형이나 개량이 가능하다.

Claims (11)

  1. 필드 산화막으로 활성 영역과 비활성 영역을 한정한 반도체 기판에 있어서, 상기 필드 산화막이 형성된 반도체 기판에 저저항 배선층 및 포토레지스트를 차례로 증착하고 패터닝하여, 상기 필드 산화막의 가장자리를 포함한 상기 활성 영역상에 랜딩 패드(landing pad)를 형성하는 단계: 및 블로킹 (Blocking)역할을 강화하기 위해 상기 포토레지스트 패턴을 제거하지 않은 상태에서 채널정지 불순물을 주입함으로써 상기 필드 산화막의 중간부분 아래의 상기 반도체 기판 표면에만 국부적으로 불순물이 분포되는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  2. 제1항에 있어서, 상기 채널정지 불순물을 주입하기 전에 상기 포토 레지스트 패턴을 제거하는 공정을 추가하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  3. 제2항에 있어서, 상기 포토 레지스트 패턴을 제거한 후 상기 결과물 전면에 얇은 산화막을 형성하여 상기 필드 산화막상의 랜딩패드와 랜딩패드 사이의 간격을 좁힌후 채널 정지 불순물을 주입하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  4. 반도체 기판에 실리콘 산화막과 질화막을 차례로 증착하는 단계; 상기 질화막을 패터닝하여 활성 영역과 비활성 영역을 한정하는 단계; 상기 비활성 영역에 필드 산화막을 형성하는 단계; 상기 결과물에 1차로 저농도의 채널 정지 불순물을 주입하는 단계; 상기 필드 산화막이 형성된 반도체 기판에 저저항 배선층 및 포토레지스트를 차례로 증착하고 패터닝하여, 상기 필드 산화막의 가장자리를 포함한 상기 활성 영역상에 랜딩 패드(landing pad)를 형성하는 단계; 및 블로킹(Blocking) 역할을 강화하기 위해 상기 포토레지스트 패턴을 제거하지 않은 상태에서 2차로 고농도의 채널 정지 불순물을 주입하는 공정을 실시함으로써 상기 필드 산화막 아래의 상기 반도체 기판 표면에 계단형(graded type)의 불순물이 분포되는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  5. 제4항에 있어서, 상기 2차의 채널정지 불순물을 주입하기 전에 상기 포토 레지스트 패턴을 제거하는 공정을 추가하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  6. 제5항에 있어서, 상기 포토 레지스트 패턴을 제거한 후 상기 결과물 전면에 얇은 산화막을 형성하여 상기 필드 산화막상의 랜딩패드와 랜딩패드 사이의 간격을 좁힌후 채널 정지 불순물을 주입하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  7. 셀(Cell) 영역과 P+/N+ 주변회로(Peripheral) 영역을 구비한 반도체 장치에 저저항 배선층및 포토레지스트를 증착하고 패터닝함으로써 채널 정지 불순물을 주입하기 위한 랜딩 패드를 형성함에 있어서, 상기 P+/N+ 주변회로 영역중 상기 셀 영역에 주입되는 채널 정지 불순물과 다른 형의 불순물을 필요로 하는 주변회로 영역에는 저저항 배선층을 남겨놓아 블로킹 층(Blocking Layer)으로 이용하고 그 이외의 영역에는 상기 저저항 배선층을 패터닝하여 랜딩 패드를 형성한 후 채널 정지 불순물을 주입하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  8. 제7항에 있어서. 상기 셀 영역에 주기율표상 제3족 원소를 채널 정지 불순물로 주입하였을때 상기 P+ 주변회로 영역에는 상기 저저항 배선층을 남겨놓아 블로킹 층(Blocking Layer)으로 이용하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  9. 제7항에 있어서, 상기 셀 영역에 주기율표상 제5족 원소를 채널 정지 불순물로 주입하였을때 상기 N+ 주변회로 영역에는 상기 저저항 배선층을 남겨놓아 블로킹 층(Blocking Layer)으로 이용하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  10. 제7항에 있어서, 상기 채널정지 불순물을 주입하기 전에 상기 포토 레지스트 패턴을 제거하는 공정을 추가하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  11. 셀(Cell) 영역과 P+/N+ 주변회로(Peripheral) 영역을 구비한 반도체 장치에 저저항 배선층및 포토레지스트를 증착하고 패터닝함으로써 채널 정지 불순물을 주입하기 위한 랜딩 패드를 형성함에 있어서, 채널 정지 불순물 주입시 블로킹 층(Blocking Layer)으로 이용하기 위해 상기 P+/N+ 주변회로 영역에 저저항 배선층을 남겨놓고 상기 셀 영역에는 상기 저저항 배선층을 패터닝하여 랜딩 패드를 형성한 후 채널 정지 불순물을 주입하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
KR1019950052730A 1995-05-12 1995-12-20 반도체 장치의 소자 분리 방법 KR0170285B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019950052730A KR0170285B1 (ko) 1995-05-12 1995-12-20 반도체 장치의 소자 분리 방법
JP11262196A JP3630497B2 (ja) 1995-05-12 1996-05-07 素子分離方法
US08/647,874 US5786265A (en) 1995-05-12 1996-05-09 Methods of forming integrated semiconductor devices having improved channel-stop regions therein, and devices formed thereby
DE19618866A DE19618866B4 (de) 1995-05-12 1996-05-10 Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement
CN96105851A CN1092401C (zh) 1995-05-12 1996-05-10 半导体器件隔离方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR19950011767 1995-05-12
KR95-11767 1995-05-12
KR1019950052730A KR0170285B1 (ko) 1995-05-12 1995-12-20 반도체 장치의 소자 분리 방법

Publications (2)

Publication Number Publication Date
KR960043111A KR960043111A (ko) 1996-12-23
KR0170285B1 true KR0170285B1 (ko) 1999-03-30

Family

ID=26631017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052730A KR0170285B1 (ko) 1995-05-12 1995-12-20 반도체 장치의 소자 분리 방법

Country Status (5)

Country Link
US (1) US5786265A (ko)
JP (1) JP3630497B2 (ko)
KR (1) KR0170285B1 (ko)
CN (1) CN1092401C (ko)
DE (1) DE19618866B4 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990061339A (ko) * 1997-12-31 1999-07-26 윤종용 반도체 소자 제조방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0183730B1 (ko) * 1995-08-24 1999-04-15 김광호 소자 분리 특성을 향상시킨 반도체 기억 장치 및 그 제조방법
JP2730535B2 (ja) * 1995-12-18 1998-03-25 日本電気株式会社 半導体装置の製造方法
US5880502A (en) * 1996-09-06 1999-03-09 Micron Display Technology, Inc. Low and high voltage CMOS devices and process for fabricating same
US6146944A (en) * 1998-03-16 2000-11-14 Advanced Micro Devices, Inc. Large angle implantation to prevent field turn-on under select gate transistor field oxide region for non-volatile memory devices
US6730569B2 (en) * 2000-12-19 2004-05-04 Texas Instruments Incorporated Field effect transistor with improved isolation structures
US6806541B2 (en) * 2001-10-25 2004-10-19 Texas Instruments Incorporated Field effect transistor with improved isolation structures
JP2007158188A (ja) * 2005-12-07 2007-06-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007165370A (ja) * 2005-12-09 2007-06-28 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5261640B2 (ja) * 2005-12-09 2013-08-14 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置の製造方法
US7968424B2 (en) * 2009-01-16 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of implantation
KR102158399B1 (ko) * 2012-08-31 2020-09-21 유니바사루 바이오 리사치 가부시키가이샤 변형요소내장 분주팁, 변형요소내장 분주장치 및 변형요소내장 분주처리방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5522856A (en) * 1978-08-07 1980-02-18 Toshiba Corp Semiconductor device and its manufacturing method
US4898838A (en) * 1985-10-16 1990-02-06 Texas Instruments Incorporated Method for fabricating a poly emitter logic array
US4794565A (en) * 1986-09-15 1988-12-27 The Regents Of The University Of California Electrically programmable memory device employing source side injection
JPH01241142A (ja) * 1988-03-23 1989-09-26 Toshiba Corp 半導体装置の製造方法
KR940006094B1 (ko) * 1989-08-17 1994-07-06 삼성전자 주식회사 불휘발성 반도체 기억장치 및 그 제조방법
KR920008951A (ko) * 1990-10-05 1992-05-28 김광호 더블도우프된 채널스톱층을 가지는 반도체장치 및 그 제조방법
US5235544A (en) * 1990-11-09 1993-08-10 John Caywood Flash EPROM cell and method for operating same
US5173438A (en) * 1991-02-13 1992-12-22 Micron Technology, Inc. Method of performing a field implant subsequent to field oxide fabrication by utilizing selective tungsten deposition to produce encroachment-free isolation
US5286672A (en) * 1991-06-28 1994-02-15 Sgs-Thomson Microelectronics, Inc. Method for forming field oxide regions
KR960012303B1 (ko) * 1992-08-18 1996-09-18 삼성전자 주식회사 불휘발성 반도체메모리장치 및 그 제조방법
US5240874A (en) * 1992-10-20 1993-08-31 Micron Semiconductor, Inc. Semiconductor wafer processing method of forming channel stops and method of forming SRAM circuitry
US5439835A (en) * 1993-11-12 1995-08-08 Micron Semiconductor, Inc. Process for DRAM incorporating a high-energy, oblique P-type implant for both field isolation and punchthrough
US5407859A (en) * 1993-12-01 1995-04-18 At&T Corp. Field effect transistor with landing pad
US5556798A (en) * 1994-12-01 1996-09-17 United Microelectronics Corp. Method for isolating non-volatile memory cells

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990061339A (ko) * 1997-12-31 1999-07-26 윤종용 반도체 소자 제조방법

Also Published As

Publication number Publication date
KR960043111A (ko) 1996-12-23
JP3630497B2 (ja) 2005-03-16
CN1092401C (zh) 2002-10-09
JPH08316304A (ja) 1996-11-29
CN1138749A (zh) 1996-12-25
US5786265A (en) 1998-07-28
DE19618866B4 (de) 2008-01-03
DE19618866A1 (de) 1996-12-05

Similar Documents

Publication Publication Date Title
KR930010121B1 (ko) 단일의 집적회로칩에 고압 및 저압 cmos 트랜지스터를 형성하는 공정
KR950014112B1 (ko) 고밀도 집적에 적합한 반도체장치의 소자분리구조와 그의 제조방법
KR0170285B1 (ko) 반도체 장치의 소자 분리 방법
KR100221059B1 (ko) 반도체장치 제조방법
KR100624961B1 (ko) 메탈 게이트를 채용한 트랜지스터 제조방법
KR100187680B1 (ko) 반도체 소자의 제조방법
KR20040019167A (ko) 고전압 트랜지스터의 제조방법
KR100337199B1 (ko) 반도체소자의모스펫형성방법
KR100256813B1 (ko) 반도체소자의 소자분리방법
KR0166507B1 (ko) 반도체 소자의 제조방법
EP0141571A2 (en) High performance two layer metal cmos process using a reduced number of masks
KR940004271B1 (ko) P형 채널 mosfet 제조방법
KR0155827B1 (ko) 불휘발성 반도체 장치의 소자분리방법
KR100370118B1 (ko) 반도체소자의웰제조방법
KR0162147B1 (ko) 박막 트랜지스터 및 그 제조방법
KR960014451B1 (ko) 반도체소자의 소자분리막 형성방법
KR960014454B1 (ko) 반도체장치의 제조방법
KR0167664B1 (ko) 반도체소자 제조방법
JPH03227055A (ja) 半導体装置の製造方法
KR19980054477A (ko) 반도체 장치 제조 방법
KR0152936B1 (ko) 반도체 소자 제조방법
KR100598331B1 (ko) 복합 반도체 소자 및 그 제조방법
KR100439106B1 (ko) 반도체소자의 제조방법
KR100188094B1 (ko) 시모스 트랜지스터용 채널 스트퍼의 제조 방법
KR100447230B1 (ko) 반도체 소자의 살리사이드 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081001

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee