CN1138749A - 器件隔离方法 - Google Patents

器件隔离方法 Download PDF

Info

Publication number
CN1138749A
CN1138749A CN96105851A CN96105851A CN1138749A CN 1138749 A CN1138749 A CN 1138749A CN 96105851 A CN96105851 A CN 96105851A CN 96105851 A CN96105851 A CN 96105851A CN 1138749 A CN1138749 A CN 1138749A
Authority
CN
China
Prior art keywords
diffusion layer
impurity
layer
raceway groove
field oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96105851A
Other languages
English (en)
Other versions
CN1092401C (zh
Inventor
黄民旭
梁兴模
金载浩
崔原泽
洪源徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1138749A publication Critical patent/CN1138749A/zh
Application granted granted Critical
Publication of CN1092401C publication Critical patent/CN1092401C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

器件隔离方法包括步骤：由在非有源区中形成场氧化膜来划定半导体衬底中的有源区和非有源区；在有源区内形成扩散层；在衬底的整个表面上形成与扩散层部分连接的布线层；在布线层上形成覆盖一部分扩散层及与其邻接的场氧化膜的周边部分的光敏薄膜图形；通过用光敏薄膜图形使布线层形成焊接区；通过把第一沟道中止杂质注入到衬底的整个表面来形成内在场氧化膜下面的第一沟道中止杂质层。从而，改进半导体器件的漏电流和恢复特性，避免工艺复杂化。

Description

器件隔离方法
本发明涉及制造半导体器件的方法，更详细地说，涉及能改善漏电流和恢复特性并简化半导体器件制造工艺的器件隔离方法。
器件隔离是在高集成半导体器件制造中必不可少的工艺。已采用了不同种类的器件隔离方法：例如硅的局部氧化(LOCOS)技术、改进的LOCOS技术和开槽技术。根据上述的器件隔离方法，为了增强器件隔离特性能够形成分段的沟道中止杂质层。有时候，这样的沟道中止杂质层对器件的特征(运行参数)产生有害的影响。在LOCOS或改进的LOCOS技术中，特别在较高的集成度情况下发生更严重的问题。
图1A和1B说明采用典型的LOCOS技术的半导体器件隔离方法。在图内，标号1表示半导体衬底、标号3表示焊接区氧化膜、标号5表示氮化硅薄膜图形、标号7表示沟道中止杂质、标号9表示沟道中止杂质层、标号11表示场氧化膜和标号13表示扩散层。
图1A表示在半导体衬底上形成的氮化硅薄膜图形5和注入沟道中止杂质的步骤。在图中，在半导体衬底1上按次地形成焊接区氧化膜3和氮化硅薄膜，并且氮化硅薄膜被刻蚀成使半导体衬底划定为有源区和非有源区的氮化硅薄膜图形5。接着，沟道中止杂质被注入到衬底的非有源区，也就是这部分没有被氮化硅薄膜图形5掩蔽，所以形成沟道中止杂质层9。
图1B表示在非有源区中形成场氧化膜11的步骤。由氧化在其内形成有沟道中止杂质层9的衬底的非有源区而形成场氧化膜11。然后，去除氮化硅薄膜图形5和焊接区氧化膜3。然而，其中由于生长场氧化膜11的氧化工艺是在约为1000℃的高温下进行，所以在衬底非有源区中形成的沟道中止杂质层可以扩散到有源区。特别是，在有源区内形成N沟晶体管时硼(B)被用作沟道中止杂质。并且，在生长场氧化膜11时，硼具有转移到场氧化膜11的趋势，这就降低沟道中止杂质层中的杂质浓度。在这里应该指出，为了增强器件隔离特性，高集成的半导体器件要求沟道中止杂质层具有高的杂质浓度。
然而，这样的高浓度沟道中止杂质层和在有源区中形成的扩散层形成强电场，这增大漏电流，同时由此降低了器件的恢复特性。
因此，提出一种方法，利用这种方法解决这个问题，在形成场氧化膜后用高能级的沟道中止杂质以较低的浓度注入非有源区。然而这样做时需要附加的光刻工艺以划定低浓度沟道中止杂质注入区域。
因此，本发明的目的是提供能够改进漏电流和恢复特性的一种器件隔离方法。
为了达到上述目的，在此提供一种器件隔离方法包含的步骤为：由在非有源区中形成场氧化膜来划定半导体衬底的有源区和非有源区；在有源区内形成扩散层；在其内形成扩散层的半导体衬底整个表面上形成与扩散层局部连接的布线层；在布线层上形成覆盖一部扩散层和与扩散层邻接的场氧化膜的周边部分的光敏薄膜图形；用光敏薄膜图形把布线层制成图形的方法形成平台焊接区；和通过把第一沟道中止杂质注入到在其上形成平台焊接区的衬底的整个表面的方法在半导体衬底内在场氧化膜下面形成第一沟道中止杂质层。
最好是器件隔离方法进一步包含在注入第一沟道中止杂质之前去除光敏薄膜图形的步骤、在去除光敏薄膜图形后，在其上面形成平台焊接区的衬底的整个表面上形成绝缘薄膜的步骤以及通过非均质地刻蚀上述的绝缘薄膜，在平台焊接区的侧壁上形成隔离层的步骤。
并且，最好是器件隔离方法进一步包含在形成场氧化膜步骤前通过把第二沟道中止杂质注入到非有源区形成第二沟道中止杂质层的步骤。最好是第二沟道中止杂质的浓度低于第一沟道中止杂质的浓度。
根据本发明的一种情况，提供的器件隔离方法包含的步骤为：由在非有源区内形成场氧化膜来划定半导体衬底的有源区和非有源区；在上述的存储单元阵列部分的有源区内形成第一种导电类型的第一扩散层；在其内形成第一扩散层的半导体衬底整个表面上形成与第一扩散层局部连接的布线层；在布线层上同时形成覆盖一部分第一扩散层以及与第一扩散层邻接的场氧化膜周边部分的第一光敏薄膜图形和在包围存储单元阵列部分的周边电路部分中覆盖在其上准备形成第一种导电类型的第二扩散层的部分的第二光敏薄膜图形；通过用第一和第二光敏薄膜图形使布线层制成图形的方法，同时形成覆盖部分第一扩散层以及与该扩散层邻接的场氧化膜的周边部分的平台焊接区和覆盖在其上准备形成第一种导电类型的第二扩散层的部分的阻挡层；和把第二导电类型的沟道中止杂质注入到在其上形成平台焊接区和阻挡层的衬底的整个表面。
最好是用掺入P型杂质来形成第一和第二扩散层，而沟道中止杂质是N型。
并且，最好是器件隔离方法进一步包含在注入沟道中止杂质之前去除光敏薄膜图形的步骤。
根据本发明的另一种情况，其中提供的器件隔离方法包含的步骤为：通过在非有源区内形成场氧化膜来划定半导体衬底的有源区和非有源区；在存储单元阵列部分的有源区内形成扩散层；在其上形成扩散层的半导体衬底的整个表面上形成与扩散层局部连接的布线层；在布线层上同时形成覆盖一部分扩散层以及与扩散层邻接的场氧化膜的周边部分的第一光敏薄膜图形和覆盖包围存储单元阵列区域的周边电路部分的第二光敏薄膜图形；通过用第一和第二光敏薄膜图形使布线层制成图形的方法，同时形成覆盖一部分扩散层以及与扩散层邻接的场氧化膜的周边部分的平台焊接区和覆盖周边电路部分的阻挡层；和把沟道中止杂质注入到在其上形成平台焊接区和阻挡层的衬底的整个表面。
因此，按照本发明的器件隔离方法能够改进半导体器件的漏电流和恢复特性，并且能够提供一种简单的制造半导体器件的工艺。
通过详细地描述最佳实施例、参阅及其有关的附图，本发明的上述目的和优点将为更清楚，其中：
图1A和1B是说明采用典型LOCOS技术的器件隔离方法的截面剖视图；
图2A-2C是为了说明按照本发明的器件隔离方法的第一实施例的在字线方向上的截面剖视图；
图3A-3C是为了说明按照本发明的器件隔离方法的第一实施例的垂直于字线方向的截面剖视图；
图4A-4C是为了说明按照本发明的器件隔离方法的第二实施例的截面剖视图；
图5是说明按照本发明的器件隔离方法的第三实施例的截面剖视图；和
图6是说明按照本发明的器件隔离方法的第四实施例的截面剖视图。
第一实施例
图2A-2C和3A-3C是为了说明按照本发明的隔离半导体器件方法第一实施例的截面剖视图，其中图2A-2C是在字线(即栅电极)方向上的截面，而图3A-3C是垂直于栅电极剖开。在图中，标号21表示半导体衬底、标号23表示场氧化膜。标号25表示栅电极、标号27表示栅电极保护薄膜、标号29表示焊接区、标号31表示沟道中止杂质的注入和标号33表示沟道中止杂质层。
图2和3A说明形成场氧化膜23和栅电极25的步骤。场氧化膜23是在半导体衬底的非有源区中形成、并且然后按次形成栅电极25和栅电极保护薄膜27。在图中用通常的LOCOS方法形成场氧化膜23。
图2B和3B说明形成焊接区29的步骤。在其上形成场氧化膜23和栅电极25的半导体衬底21上形成布线层(未表示出)，并且然后在布线层上形成光敏薄膜图形(未表示出)。其次，通过使用该光敏薄膜图形刻蚀布线层，形成焊接区29。
平台焊接区是在扩散层和布线层之间形成。因而，在增大半导体器件集成的情况下其表面变得更不平整时，平台焊接区便于在栅电极间布线层(例如位线)与扩散层(源/漏)的连接。
并且，在光刻工艺中形成连接焊接区29和扩散层(未表示出)的接触孔道时，由于在高集成情况下栅电极间距变得更小，所以形成接触孔道的掩膜的调整不当引起接触断开。然而，在本发明采用的自对准接触方法中，通过形成的接触孔道使平台焊接区与扩散层连接，并且然后使布线层与焊接区连接。所以，能够避免由于掩膜没对准而引起的接触断开。
按照本发明的焊接区29与扩散层(未表示出)连接并覆盖一部分扩散层和与扩散层邻接的场氧化膜23的周边部分。
图2C和3C表示形成沟道中止杂质层33的步骤。通过把沟道中止杂质注入到其上形成焊接区29的衬底整个表面的方法在半导体衬底中场氧化膜23下面形成沟道中止杂质层33。能够用三种方法中的一种方法完成沟道中止杂质的注入：(1)不去除光敏薄膜图形注入沟道中止杂质，以增加对沟道中止杂质的阻挡；(2)在去除光敏薄膜图形后注入沟道中止杂质或(3)在去除光敏薄膜图形后在衬底的整个表面上形成绝缘薄膜并且然后通过非均质地刻蚀绝缘薄膜，在平台焊接区的侧壁上形成隔离层(未表示出)以后注入沟道中止杂质。在第三种方法中，由于隔离层使在场氧化膜23上形成的焊接区间的间隙变狭，并且然后注入沟道中止杂质，以致能够改进沟道中止杂质层的外形。
因此，根据本发明的器件隔离方法，由于是在完成要求的高温处理(例如场氧化膜23的形成)的步骤以后注入沟道中止杂质31，所以杂质浓度不需要高，并且较之常规方法能够更精确地调整在沟道中止杂质层中的杂质浓度。其次，由于沟道中止杂质层33只在半导体衬底21中每段场氧化膜23的中间部分下面形成，所以沟道中止杂质层33与在有源区中形成的扩散层相交的几率很低。因此，能够改进漏电流和恢复特性。并且由于不需要额外进行以确定在何处准备注入沟道中止杂质的光刻质工艺，因此能够简化半导体器件制造工艺。
第二实施例
图4A-4C说明按照本发明的器件隔离方法的第二实施例。在图中，标号41表示半导体衬底、标号43表示焊接区氧化膜、标号45表示氮化硅薄膜图形、标号47表示第一沟道中止杂质的注入、标号49表示第一沟道中止杂质层、标号51表示场氧化膜、标号53表示平台焊接区、标号55表示第二沟道中止杂质的注入和标号57表示第二沟道中止杂质层。
图4A说明形成第一沟道中止杂质层49的步骤。在半导体衬底41的表面上按次形成焊接区氧化膜43和氮化硅薄膜(未表示出)、用光刻工艺去除在非有源区上的氮化硅薄膜的方法形成覆盖半导体衬底的有源区的氮化硅薄膜图形45和用氮化硅薄膜图形45作离子注入掩膜注入第一沟道中止杂质47的方法在非有源区中形成第一沟道中止杂质层49。
图4B表示通常的氧化工艺在非有源区中形成场氧化膜51。
图4C表示在半导衬底中在场氧化膜51下面形成第二沟道中止杂质层57。用与在第一实施例中所描述的同样方法(参阅图2B和2C)形成第二沟道中止杂质层57。在图中，第一沟道中止杂质的浓度比第二沟道中止杂质55的浓度低。
因此，在按照本发明的第二实施例的器件隔离方法中，在形成场氧化膜51之前注入第一沟道中止杂质，并且然后在形成平台焊接区53之后注入第二沟道中止杂质55。这样，在半导体衬底中在场氧化膜51下面形成阶梯式的沟道中止杂质层，因此改进漏电流和恢复特性。
第三实施例
在说明按照本发明的器件隔离方法的第三实施例的图5中，存储单元阵列部分A具有在其内形成的第一电导率扩散层(例如，对具有N型源/漏的晶体管)，第一周边电路部分B具有在其内形成的第二电导率扩散层(例如，对具有P型源/漏的晶体管)和第二周边电路部分C也具有在其内形成的第一电子导率扩散层。在图中，标号61表示半导体衬底、标号63表示场氧化膜、标号65表示扩散层、标记数据67表示栅极绝缘薄膜、标号69表示栅电极、标号71表示顶盖氧化薄膜、标号73表示隔离层的氧化膜、标号75表示平台焊接区、标号76表示阻挡层、标号77表示沟道中止杂质的注入和标号79表示沟道中止杂质层。
在下文，将描述的常规器件隔离方法把沟道中止杂质注入整个存储单元阵列部分和辅助电路部分，参阅图5。
为了增强存储单元阵列部分的器件隔离特性，在把硼作沟道中止杂质注入时，杂质也被注入到第一和第二周边电路部分B和C，因为在这些部分内设有形成阻挡层(为了阻挡沟道中止杂质)。
氧化膜73仅在其上面形成场氧化膜63和栅电极69的第一和第二周边电路部分B和C内。根据在周边电路区域内形成的器件的尺寸确定薄膜73的厚度，所以不能任意增大其厚度。因此，为了增强器件隔离特性，在存储单元阵列部分中形成平台焊接区后注入沟道中止杂质时，沟道中止杂质也被注入到没有任何平台焊接区的周边电路区域中场氧化膜63的边缘部分A中，因为在场氧化膜63的边缘部分A上的氧化膜73比在其余区段上的氧化膜73薄。
所以为了避免上述问题，最好是沟道中止杂质仅注入到存储单元阵列部分。对此有二种方法：(1)在注入沟道中止杂质时，在使器件性能降低部分上，也就是在第二周边电路部分内，形成较厚的绝缘薄膜；和(2)在周电路区域上形成光敏薄膜图形后仅把沟道中止杂质注入到存储单元阵列部分。
然而，在这种情况下为了形成绝缘薄膜图形和光敏薄膜图形必须添加光刻工艺。
这样，在本实施例中，在存储单元阵列部分中形成平台焊接区75时在周边电路部分中同时形成阻挡层76。易言之，在形成平台焊接区75的光刻过程期间形成用与平台焊接区75同样的材料组成的阻挡层76。在此时，仅在由于沟道中止杂质的注入到起器件性能降低的部分也就是在第二周边电路部分C内形成阻挡层76。
参阅图5，在存储单元阵列部分A和在第一和第二周边电路部分B和C中形成场氧化膜63。然后，在存储单元阵列部分A内形成第一扩散层65并在第一和第二周边电路部分B和C中形成栅电极69。
接着，在其上形成扩散层65和栅电极69的半导体衬底的整个表面上形成布线层(未表示出)，并且然后在布线层上形成覆盖一部分扩散层65和场氧化膜63的边缘部分(与扩散层65邻接)的第一光敏薄膜图形(未表示出)和覆盖第二周边电路区域C的第二光敏薄膜图形(未表示出)。然后，通过采用第一和第二光敏薄膜图形的光刻工艺把布线层制成图形，从而在存储单元阵列部分中形成平如焊接区75并且在周边电路部分中形成阻挡层。
其次，在其上形成平台焊接区75和阻挡层76的衬底的整个表面上注入沟道中止杂质77，从而在存储单元阵列部分A中的半导体衬底内的场氧化膜63下面形成沟道中止杂质层79。
在此时，由于在第一周边电路部分B中形成沟道中止杂质层79和相同电导率扩散层(即，第二电导率扩散层)，所以沟道中止杂质77的注入不影响构成第一周边电路部分B的器件的特性。
在注入沟道中止杂质77的步骤之前可以增添去除光敏薄膜图形的步骤。
这样，在按照本发明的第三实施例的器件隔离方法中，在存储单元阵列部分A中形成平如焊接区75的同时，在第二周边电路部分C内(即由于沟道中止杂质注入到存储单元阵列部分A引起器件特性降低的部分)形成阻挡层76。因此，可以简化制造半导体器件的工艺。
第四实施例
图6说明按照本发明的器件隔离方法的第四实施例，在图6中表示了与在图5的实施例同样的三部分A、B和C。在图中标号81表示半导体衬底、标号83表示场氧化膜、标号85表示扩散层、标号87表示栅极绝缘薄膜、标号89表示栅电极、标号91表示顶盖氧化膜、标号93表示形成隔离层的氧化膜、标号95表示平如焊接区、标号97表示沟道中止杂质的注入和标号99表示沟道中止杂质层。
在上述第三实施例中，在存储单元阵列部分中形成7图5中的平台焊接区75时在第二周边电路部分中形成图5中的阻挡层76。另一方面，在第四实施例中在二个周边电路部分内形成阻挡层96。
这样，在按照本发明的器件隔离方法中用平如焊接区使沟道中止杂质局部地注入到非有源区。所以能够改善漏电流和恢复特性，并且能够简化半导体器件制造工艺。
根据以上所述，虽然通过实施例阐明了本发明，但是本发明不局限于这些实施例，而在本发明的技术精神范围内精通技术的人可以实行各种变化和改进。

Claims (9)

1.一种器件隔离方法，包含步骤：
用在所述的非有源区中形成场氧化膜的方法定出半导体衬底的有源区和非有源区；
在所述的有源区内形成扩散层；
在其内形成所述的扩散层的所述半导体衬底的整个表面上形成与所述的扩散层局部连接的布线层；
在所述的布线层上形成覆盖一部分所述的扩散层和与所述的扩散层邻接的场氧化膜周边部分的光敏薄膜图形；
用所述的光敏薄膜图形将所述的布线层形成图形形成平如焊接区；和
用把第一沟道中止杂质注入到在其上形成焊接区的衬底的整个表面的方法，在所述的半导电衬底内在所述的场氧化膜下面形成第一沟道中止杂质层。
2.如权利要求1中所述的器件隔离方法进一步包含在注入所述的第一沟道中止杂质之前去除所述的光敏薄膜图形的步骤。
3.如权利要求2中所述的器件隔离方法进一步包含在去除上述的光敏薄膜图形以后在其上形成所述的焊接区的衬底的整个表面上形成绝缘薄膜的步骤和用各向异性地刻蚀上述绝缘薄膜的方法在上述的焊接区的侧壁上形成隔离层的步骤。
4.如权利要求1中所述的器件隔离方法进一步包括：在形成上述的场氧化膜之前通过把第二沟道中止杂质注入到上述的非有源区形成第二沟道中杂质层的步骤。
5.如权利要求4中所述的器件隔离方法，在其内上述的第二沟道中止杂质的浓度比上述的第一沟道中止杂质的浓度低。
6.一种器件隔离方法包括步骤：
通过在所述的非有源区中形成场氧化膜定出半导体衬底的有源区和非有源区；
在所述的存储单元阵列部分的所述的有源区内形成第一导电类型的第一扩散层；
在其内形成所述的第一扩散层的所述的半导体衬底的整个表面上形成与所述的第一扩散层局部连接的布线层；
在所述的布线层上同时形成覆盖一部分第一扩散层以及与所述的第一扩散层邻接的场氧化薄膜周边部分的第一光敏薄膜图形和覆盖在包围所述的在存储单元阵列部分的周边电路部分中准备在其上形成所述的第一导电类型的第二扩散层的部分的第二光敏薄膜；
通过用所述的第一和第二光敏薄膜图形使布线层制成图形的方法同时形成覆盖一部分所述的第一扩散层以及与所述的扩散层邻接的场氧化膜周边部分的焊接区和覆盖准备在其上形成第一导电类型的所述第二扩散层的部分的阻挡层；和
把第二导电类型沟道中止杂质注入到在其上面形成所述的平如焊接区和所述的阻挡层的衬底的整个表面。
7.如权利要求6中所述的器件隔离方法，其中用掺入P型杂质形成所述的第一扩散层和第二扩散层，而所述的沟道中止杂质是N型。
8.如权利要求6中所述的器件隔离方法进一步包含在注入所述的沟道中止杂质之前去除上述的光敏薄膜图形的步骤。
9.半导体器件的一种隔离方法包括步骤：
由在所述的非有源区内形成场氧化膜来定出半导体衬底中的有源区和非有源区；
在所述的存储单元阵列部分的所述的有源区中形成扩散层；
在其上形成所述的扩散层的所述的半导体衬底的整个表面上形成一所述的扩散层部分连接的布线层；
在所述的布线层上同时形成覆盖一部分所述的扩散层以及与上所的扩散层邻接的场氧化膜周边部分的第一光敏薄膜图形和覆盖围绕所述的存储单元阵列部分的周边电路部分的第二光敏薄膜图形；
通过使用所述的第一光敏薄膜图形和所述的第二光敏薄膜图形使所述的布线层形成图形的方法，同时形成覆盖一部分所述的扩散层以及与所述的扩散层邻接的场氧化膜周边部分的平如焊接区和覆盖所述的周边电路的阻挡层；和
把沟道中止杂质注入到在其上形成所述的平如焊接区和所述的阻挡层的衬底的整个表面。
CN96105851A 1995-05-12 1996-05-10 半导体器件隔离方法 Expired - Fee Related CN1092401C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR19950011767 1995-05-12
KR11767/95 1995-05-12
KR52730/95 1995-12-20
KR1019950052730A KR0170285B1 (ko) 1995-05-12 1995-12-20 반도체 장치의 소자 분리 방법

Publications (2)

Publication Number Publication Date
CN1138749A true CN1138749A (zh) 1996-12-25
CN1092401C CN1092401C (zh) 2002-10-09

Family

ID=26631017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96105851A Expired - Fee Related CN1092401C (zh) 1995-05-12 1996-05-10 半导体器件隔离方法

Country Status (5)

Country Link
US (1) US5786265A (zh)
JP (1) JP3630497B2 (zh)
KR (1) KR0170285B1 (zh)
CN (1) CN1092401C (zh)
DE (1) DE19618866B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7560797B2 (en) 2005-12-09 2009-07-14 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method of the same
US7719081B2 (en) 2005-12-09 2010-05-18 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0183730B1 (ko) * 1995-08-24 1999-04-15 김광호 소자 분리 특성을 향상시킨 반도체 기억 장치 및 그 제조방법
JP2730535B2 (ja) * 1995-12-18 1998-03-25 日本電気株式会社 半導体装置の製造方法
US5880502A (en) * 1996-09-06 1999-03-09 Micron Display Technology, Inc. Low and high voltage CMOS devices and process for fabricating same
KR19990061339A (ko) * 1997-12-31 1999-07-26 윤종용 반도체 소자 제조방법
US6146944A (en) * 1998-03-16 2000-11-14 Advanced Micro Devices, Inc. Large angle implantation to prevent field turn-on under select gate transistor field oxide region for non-volatile memory devices
US6730569B2 (en) * 2000-12-19 2004-05-04 Texas Instruments Incorporated Field effect transistor with improved isolation structures
US6806541B2 (en) * 2001-10-25 2004-10-19 Texas Instruments Incorporated Field effect transistor with improved isolation structures
JP2007158188A (ja) * 2005-12-07 2007-06-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7968424B2 (en) * 2009-01-16 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of implantation
KR102158399B1 (ko) * 2012-08-31 2020-09-21 유니바사루 바이오 리사치 가부시키가이샤 변형요소내장 분주팁, 변형요소내장 분주장치 및 변형요소내장 분주처리방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5522856A (en) * 1978-08-07 1980-02-18 Toshiba Corp Semiconductor device and its manufacturing method
US4898838A (en) * 1985-10-16 1990-02-06 Texas Instruments Incorporated Method for fabricating a poly emitter logic array
US4794565A (en) * 1986-09-15 1988-12-27 The Regents Of The University Of California Electrically programmable memory device employing source side injection
JPH01241142A (ja) * 1988-03-23 1989-09-26 Toshiba Corp 半導体装置の製造方法
KR940006094B1 (ko) * 1989-08-17 1994-07-06 삼성전자 주식회사 불휘발성 반도체 기억장치 및 그 제조방법
KR920008951A (ko) * 1990-10-05 1992-05-28 김광호 더블도우프된 채널스톱층을 가지는 반도체장치 및 그 제조방법
US5235544A (en) * 1990-11-09 1993-08-10 John Caywood Flash EPROM cell and method for operating same
US5173438A (en) * 1991-02-13 1992-12-22 Micron Technology, Inc. Method of performing a field implant subsequent to field oxide fabrication by utilizing selective tungsten deposition to produce encroachment-free isolation
US5286672A (en) * 1991-06-28 1994-02-15 Sgs-Thomson Microelectronics, Inc. Method for forming field oxide regions
KR960012303B1 (ko) * 1992-08-18 1996-09-18 삼성전자 주식회사 불휘발성 반도체메모리장치 및 그 제조방법
US5240874A (en) * 1992-10-20 1993-08-31 Micron Semiconductor, Inc. Semiconductor wafer processing method of forming channel stops and method of forming SRAM circuitry
US5439835A (en) * 1993-11-12 1995-08-08 Micron Semiconductor, Inc. Process for DRAM incorporating a high-energy, oblique P-type implant for both field isolation and punchthrough
US5407859A (en) * 1993-12-01 1995-04-18 At&T Corp. Field effect transistor with landing pad
US5556798A (en) * 1994-12-01 1996-09-17 United Microelectronics Corp. Method for isolating non-volatile memory cells

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7560797B2 (en) 2005-12-09 2009-07-14 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method of the same
US7719081B2 (en) 2005-12-09 2010-05-18 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
KR0170285B1 (ko) 1999-03-30
KR960043111A (ko) 1996-12-23
JP3630497B2 (ja) 2005-03-16
CN1092401C (zh) 2002-10-09
JPH08316304A (ja) 1996-11-29
US5786265A (en) 1998-07-28
DE19618866B4 (de) 2008-01-03
DE19618866A1 (de) 1996-12-05

Similar Documents

Publication Publication Date Title
CN1045349C (zh) 具有覆埋位线元件的半导体器件及其制备方法
CN101371343B (zh) 自对准沟槽mosfet结构和制造方法
CN1139973C (zh) 能减小寄生电容的半导体器件的制造方法
CN1192434C (zh) 封装钨栅极mos晶体管与存储单元及其制造方法
CN1265466C (zh) 纵向晶体管、存储装置以及用于制造纵向晶体管的方法
CN1095860A (zh) 制造绝缘体上的硅结构的半导体器件的方法
US6316298B1 (en) Fabrication method for a flash memory device
CN1279509A (zh) 改进动态随机存取存储器工艺的氮化物衬里隔离轴环
CN1092401C (zh) 半导体器件隔离方法
CN1649111A (zh) 自对准内栅凹陷沟道晶体管及其制造方法
CN1135628C (zh) 非易失性存储单元
CN1303670C (zh) 制造nand快闪器件的方法
CN1523675A (zh) 半导体器件及其制造方法
CN1705086A (zh) 用于制造具有多栅氧化膜的半导体器件的方法
CN1279619C (zh) 垂直式只读存储器及其制造方法
CN1893030A (zh) 闪存装置和用于制造该闪存装置的方法
CN1309050C (zh) 具有单边埋入带的存储单元的制造方法
KR100426492B1 (ko) 반도체소자의전하저장전극형성방법
CN1697159A (zh) 制造分离栅闪存设备的方法
KR940000510B1 (ko) 반도체 메모리장치 및 그 제조방법
KR100250098B1 (ko) 아이솔레이션영역 및 그형성방법
KR100265370B1 (ko) 디램제조방법
CN1290180C (zh) 动态随机存取存储器制造方法及结构
CN1113415C (zh) 半导体存储器及其制造方法
KR950000149B1 (ko) 반도체 장치 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20021009

Termination date: 20110510