CN1309050C - 具有单边埋入带的存储单元的制造方法 - Google Patents

具有单边埋入带的存储单元的制造方法 Download PDF

Info

Publication number
CN1309050C
CN1309050C CNB031429521A CN03142952A CN1309050C CN 1309050 C CN1309050 C CN 1309050C CN B031429521 A CNB031429521 A CN B031429521A CN 03142952 A CN03142952 A CN 03142952A CN 1309050 C CN1309050 C CN 1309050C
Authority
CN
China
Prior art keywords
memory cell
layer
manufacture method
conductor layer
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB031429521A
Other languages
English (en)
Other versions
CN1567570A (zh
Inventor
萧智元
陈逸男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Priority to CNB031429521A priority Critical patent/CN1309050C/zh
Publication of CN1567570A publication Critical patent/CN1567570A/zh
Application granted granted Critical
Publication of CN1309050C publication Critical patent/CN1309050C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供一种具有单边埋入带的存储单元的制造方法。提供具有沟槽的一基底，沟槽下部有一沟槽电容。形成一领圈绝缘层于沟槽上部的侧壁上。形成一导体层于沟槽电容上方。去除部分的导体层与领圈绝缘层而形成具有第一与第二侧壁的一开口，且领圈绝缘层顶部低于第一导体层顶部。对第一侧壁表面进行含氟离子的倾角度注入工艺。进行热氧化工艺，形成一第一氧化层于第一侧壁上，以及形成一第二氧化层于第二侧壁上，第一氧化层厚度大于第二氧化层厚度。去除第二氧化层。形成埋入带于开口底部，埋入带由第一氧化层而与第一侧壁绝缘隔离。

Description

具有单边埋入带的存储单元的制造方法
技术领域
本发明是有关于一种具有晶体管的存储单元的制造方法，特别是有关于一种具有垂直式晶体管的动态随机存取内存(DRAM)的存储单元制造方法。
背景技术
动态随机存取内存(Dynamic Random Access Memory，以下简称为DRAM)是以存储单元(memory cell)内电容器的带电荷(charging)状态来储存数据。而每一DRAM存储单元是由一金属氧化物半导体场效应晶体管(MOSFET)以及一电容器所组成，该金属氧化物半导体场效应晶体管(MOSFET)的源极与该电容器电性连接。为数众多的存储单元构成一存储单元阵列(cellarray)，该存储单元阵列再与周边电路(peripheral circuit)连结而制作出一DRAM组件。
近年来，在组件集成度要求越来越高的情况下，使得金属氧化物半导体场效应晶体管的尺寸必须不断地缩小才能提升DRAM组件的集成度。例如，利用立体化(three-dimensional)电容器取代传统的平面电容器。
以下利用图1A～1H来说明习知的具有垂直式电容器的存储单元制造方法。
首先，请参阅图1A，先于一硅基底100上形成一垫层(pad layer)110图案，该垫层110包含一氧化垫层(未图示)与一氮化硅层(未图示)。然后，以该垫层110图案为蚀刻掩膜，定义一深沟槽112于该基底100中。接着，利用习知工艺形成一沟槽电容(未图示)于该深沟槽112的下部(lowerportion)。
请参阅图1B，形成一领圈氧化层(collar oxide layer)114于该深沟槽112上部(upper portion)的侧壁上，且该领圈氧化层114位于该沟槽电容(未图示)的上方。然后，形成一多晶硅层116填满该深沟槽112。
请参阅图1C，去除部分该多晶硅层116直到剩余的多晶硅层116’表面低于该基底100表面。
请参阅图1D，进行一蚀刻程序，去除部分该领圈氧化层114直到剩余的领圈氧化层114’表面低于剩余的多晶硅层116’表面。如此，即形成一开口118。
请参阅图1E，形成一经掺杂的多晶硅层(例如掺杂磷或砷，未图示)填满该开口118，然后回蚀该经掺杂的多晶硅层而形成一埋藏层120于该开口118的底部。
请参阅图1F，形成一绝缘层(未图示)填满该开口118，然后部分回蚀该绝缘层而形成一绝缘层122于该埋藏层120上。
请参阅图1G，利用热氧化法(thermal oxidation)形成一栅极氧化层124于该开口118的侧壁上。然后再形成一栅极126于该绝缘层122上。
请参阅图1H，形成一绝缘间隙壁(spacer)128于该开口118上部的侧壁上，然后形成一导体层130填满该开口118。之后，形成浅沟槽隔离(shallow trench isolation，STI)132而定义有源区(active areas)，以及去除该垫层110而形成平坦的该基底100表面。
请参阅图1H，形成一字线(word line)134于该导体层130上。接着，进行离子注入工艺而形成一漏极区136于该基底100表面中。由于上述各工艺的高温使得该埋藏层120向外扩散(out-diffuse)而形成一源极区138。
然而，由于上述习知工艺所形成的源极区138是一环状，当相邻存储单元的源极区138的间距d随着尺寸缩小化而越来越接近时，这会造成严重漏电流(leakage)的问题。因此，如何解决上述问题乃成为业界重要的课题。
美国专利第6432774号有揭示一种具有垂直式晶体管的存储单元制作工艺，虽然该方法可形成单边的源极区，然而该方法所制作的部分相邻存储单元的源极区是互相面对面，因此在0.11μm以下的工艺中可能会有上述的漏电问题。
美国专利第5519236号有揭示一种具有垂直式晶体管的存储单元制作工艺，该方法是由光刻胶掩膜的光刻方式去除一边侧壁的氧化层，而能够形成单边的源极区。然而该方法可能会因为有光刻胶掩膜对不准的问题，所以该方法在狭窄的沟槽工艺中并不方便使用。
发明内容
本发明的主要目的是提供一种具有单边埋入带(single sided buriedstrap)的存储单元的制造方法。
本发明的另一目的是提供一种具有单边埋入带(single sided buriedstrap)的随机动态存取存储单元的制造方法。
本发明提供一种具有单边埋入带的存储单元的制造方法，包括下列步骤：
提供一基底；
形成一图案化的垫层于该基底上；
以该垫层为掩膜，去除部分基底而形成一沟槽于该基底中；
形成一沟槽电容于该沟槽的下部；
形成一领圈绝缘层于该沟槽的上部的周围壁上；
形成一第一导体层于该沟槽电容上方，并填满该沟槽；
去除部分该第一导体层至一既定沟槽深度；
去除位于该第一导体层上方的该领圈绝缘层而形成一开口，其中剩余的领圈绝缘层的顶部表面低于剩余的第一导体层的顶部表面，而该开口具有一第一侧壁与一第二例壁；
对该第一侧壁的表面进行一含氟离子的倾角度注入工艺；
进行一热氧化工艺，而形成一第一氧化层于该第一侧壁上，以及形成一第二氧化层于该第二侧壁上，其中该第一氧化层的厚度大于该第二氧化层的厚度；
去除该第二氧化层而露出该第二侧壁；
形成当作是一埋入带的一第二导体层于该开口的底部，其中该第二导体层是由该第一氧化层而与该第一侧壁绝缘隔离；
形成一绝缘层于该第二导体层上；
形成一栅极绝缘层于该第二侧壁上；
形成当作是一栅极的一第三导体层于部分该开口中；
形成一间隙壁于该开口的侧壁上；
形成一第四导体层填满该开口；
形成一第五导体层于该第四导体层上；以及
形成一源极区与一漏极区于该基底中。
如此，根据本发明方法，可以解决习知的源极漏电问题(或称埋藏层结合问题，BS mergence issue)。
更者，本发明方法可适用于0.11μm以下的沟槽工艺，而能够达成组件缩小化的目的。
附图说明
图1A～1H是显示习知的具有垂直式电容器的存储单元的制作工艺剖面图。
图2A～2J是显示本发明的具有单边埋入带的存储单元的制作工艺剖面图。
100～硅基底；110～垫层；112～深沟槽；114～领圈氧化层；116～多晶硅层；118～开口；120～埋藏层；122～绝缘层；124～栅极氧化层；126～栅极；128～绝缘间隙壁；130～导体层；132～浅沟槽隔离；134～字线；136～漏极区；138～源极区。
200～半导体基底；202～氧化垫层(例如是SiO2层)；204～氮化硅层；210～垫层；212～深沟槽；214～领圈氧化层；214’～剩余的领圈氧化层；216～第一导体层；216’～剩余的第一导体层；218～开口；2181～第一侧壁；2182～第二侧壁；220～含氟离子的倾角度注入工艺；224～第一氧化层；226～第二氧化层；228～第二导体层(埋入带)；230～绝缘层；232～栅极氧化层；234～第三导体层(栅极)；236～源极区；238～绝缘间隙壁；240～第四导体层；242～浅沟槽隔离；244～第五导体层(字线)；246～漏极区。
具体实施方式
以下利用图2A～2J来说明本发明的具有单边埋入带(single sidedburied strap)的存储单元(memory cell)的工艺，在此以DRAM胞为例，但并非限定本发明。
首先，请参阅图2A，先于一半导体基底200上形成图案化的一垫层(padlayer)210。该半导体基底200可以是由外延硅(epitaxial silicon)或绝缘层上有硅(silicon on insulator)所制作而成，在此为简化说明，该半导体基底200是以p型硅基底200为例。而该垫层210是由一氧化垫层202与一氮化硅层204所堆栈组成，该氧化垫层202可以是经由氧化法所形成的SiO2层，该氮化硅层204可以是经由CVD(化学气相沉积)法所形成的氮化硅(Si3N4/SiN)层。该垫层210的厚度范围约是1500～3000埃。然后，以该垫层210为蚀刻掩膜，定义一深沟槽(deep trench)212于该基底200中。接着，利用习知工艺形成一沟槽电容(trench capacitor，未图示)于该深沟槽212的下部(lower portion)。为避免混淆本发明的特征，形成沟槽电容的习知工艺(例如请参考美国专利第6190988号与美国专利第6326261号)在此不予叙述。
请参阅图2B，形成一领圈氧化层(collar oxide layer)214于该深沟槽212上部(upper portion)的侧壁(sidewalls)上，且该领圈氧化层214位于该沟槽电容(未图示)的上方，该领圈氧化层214例如是由CVD法所形成的SiO2层，其厚度例如是200～1000埃。然后，形成一第一导体层216填满该深沟槽212并延伸至该垫层210上，该第一导体层216例如是经由CVD法所形成的掺杂有砷(As)或磷的多晶硅。
请参阅图2C，先利用CMP(化学机械研磨)法去除位于该垫层210上的该第一导体层216，然后再用蚀刻法部分回蚀该第一导体层216直到剩余的第一导体层216’表面低于该基底200表面一既定沟槽深度(例如3000～5000埃)。
请参阅图2D，进行一过蚀刻程序(overetch process)，去除部分该领圈氧化层214直到剩余的领圈氧化层214’表面低于剩余的第一导体层216’表面。如此，即形成一开口218，而该开口218具有一第一侧壁2181与一第二侧壁2182。
请参阅图2E，图2E是本发明的关键步骤，对该第一侧壁2181的表面进行一含氟离子的倾角度注入工艺(angle implantation)220，其中该含氟离子的倾角度注入工艺220是注入F+离子或BF2 +离子于该第一侧壁2181表面。在此举一例说明该含氟离子的倾角度注入工艺220的工艺条件，其工艺条件包括：能量范围是15～30keV以及剂量范围是1E14～4.5E15ions/cm2。
请参阅图2F，进行温度范围是900～950℃的一热氧化工艺(thermaloxidation)，而形成一第一氧化层224于该第一侧壁2281上，以及同时形成一第二氧化层226于该第二侧壁2282上，其中该第一氧化层224的厚度”b”大于该第二氧化层226的厚度”c ”，而第一氧化层224与第二氧化层226例如是SiO2层。这里要特别说明的是，该第一氧化层224的厚度”b”也要大于该领圈氧化层214’的厚度”a”。本步骤的第一氧化层224的成长速率大于第二氧化层226的理论与实验是揭示于「Solid State TechnologyNo.31，2002 October杂志中Debra S.Woolsey所写的”Enhanced discreteDMOS power trench gate oxide growth”」，该文献揭示经过F+或BF2 +离子注入的硅基底，其氧化层厚度(经过900～950℃的热氧化处理)是未经过该离子注入的硅基底的2～3倍。
请参阅图2G，利用各向同性蚀刻(如湿蚀刻)去除该第二氧化层226而露出该第二侧壁2182，此时第一氧化层224仍存在于该第一侧壁2181上。这里要特别说明的是，由于第一氧化层224比第二氧化层226厚，所以本发明不必像习知般地需要额外的掩膜保护第一氧化层224，因而本发明比习知方法简化工艺与节省成本。
请参阅图2G，利用沉积与回蚀工艺，形成当作是一埋入带(buried strap，BS)的一第二导体层228于该开口218的底部，其中该第二导体层228是由该第一氧化层224而与该第一例壁2181绝缘隔离。该第二导体层228例如是掺杂有砷(As)或磷的多晶硅。
请参阅图2H，形成一绝缘层230于该第二导体层228上，该绝缘层230例如是CVD法所形成的SiO2层，一般称之为TTO(trench top oxide)层。接着，利用温度范围约是800～1000℃的热氧化法(thermal oxidation)，形成例如是SiO2层的一栅极绝缘层232于该第二侧壁2182上。然后，再形成例如是经掺杂的多晶硅的一第三导体层234(当作是栅极)于部分该开口218中。图2H中的符号236是表示第二导体层228经过上述与后述的高温工艺后所向外扩散(out-diffuse)的掺杂区，当作是一源极区(sourceregion)236。
请参阅图2I，利用沉积与回蚀工艺，形成例如是SiO2层的一绝缘间隙壁(spacer)238于该开口218上部的侧壁上，然后形成一第四导体层240填满该开口218。之后，例如以CMP工艺去除该垫层210而形成平坦的该基底200表面。接着，形成浅沟槽隔离(shallow trench isolation，STI)242而定义有源区(active areas)。
请参阅图2J，形成当作是字线(word line)的第五导体层244于该第四导体层240上。接着，进行n型离子(例如磷或砷离子)的注入工艺而形成一漏极区(drain region)246于该基底200表面中。
本发明方法的特征在于：对第一侧壁表面进行含氟离子的倾角度注入工艺。进行热氧化工艺，形成一第一氧化层于第一侧壁上，以及形成一第二氧化层于第二侧壁上，第一氧化层厚度大于第二氧化层厚度。去除第二氧化层。形成埋入带于开口底部，埋入带是藉由第一氧化层而与第一侧壁绝缘隔离。
如此，根据本发明方法，可以解决习知的源极漏电问题(或称埋藏层结合问题，BS mergence issue)。更者，本发明方法可适用于0.11μm以下的沟槽工艺，而能够达成组件缩小化的目的。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视申请专利范围所界定者为准。

Claims (20)

1.一种具有单边埋入带的存储单元的制造方法，其特征在于包括下列步骤：
提供一基底，该基底具有一沟槽；
形成一沟槽电容于该沟槽的下部；
形成一领圈绝缘层于该沟槽的上部的周围壁上；
形成一第一导体层于该沟槽电容上方，并填满该沟槽；
去除部分该第一导体层与部分该领圈绝缘层而形成一开口，其中剩余的领圈绝缘层的顶部表面低于剩余的第一导体层的顶部表面，而该开口具有一第一侧壁与一第二侧壁；
对该第一侧壁的表面进行一含氟离子的倾角度注入工艺；
进行一热氧化工艺，而形成一第一氧化层于该第一侧壁上，以及形成一第二氧化层于该第二侧壁上，其中该第一氧化层的厚度大于该第二氧化层的厚度；
去除该第二氧化层而露出该第二侧壁；以及
形成当作是一埋入带的一第二导体层于该开口的底部，其中该第二导体层是由该第一氧化层而与该第一侧壁绝缘隔离。
2.如权利要求1所述的具有单边埋入带的存储单元的制造方法，其特征在于：更包括下列步骤：
形成一绝缘层于该第二导体层上；
形成一栅极绝缘层于该第二侧壁上；
形成一栅极于该开口中；以及
形成一源极区与一漏极区于该基底中。
3.如权利要求1所述的具有单边埋入带的存储单元的制造方法，其特征在于：该沟槽的形成步骤包括：
形成一图案化的垫层于该基底上；以及
以该垫层为掩膜，去除部分该基底而形成该沟槽于该基底中。
4.如权利要求1所述的具有单边埋入带的存储单元的制造方法，其特征在于：该基底是一硅基底。
5.如权利要求3所述的具有单边埋入带的存储单元的制造方法，其特征在于：该垫层是由一氧化垫层与一氮化层所堆栈组成。
6.如权利要求1所述的具有单边埋入带的存储单元的制造方法，其特征在于：该领圈绝缘层是一SiO2层。
7.如权利要求1所述的具有单边埋入带的存储单元的制造方法，其特征在于：该第一导体层是一经掺杂的多晶硅层。
8.如权利要求1所述的具有单边埋入带的存储单元的制造方法，其特征在于：该含氟离子的倾角度注入工艺是注入F+离子或BF2 +离子于该第一侧壁表面。
9.如权利要求1所述的具有单边埋入带的存储单元的制造方法，其特征在于：该含氟离子的倾角度注入工艺的能量范围是15～30keV。
10.如权利要求9所述的具有单边埋入带的存储单元的制造方法，其特征在于：该含氟离子的倾角度注入工艺的剂量范围是1E14～4.5E15ions/cm2。
11.如权利要求1所述的具有单边埋入带的存储单元的制造方法，其特征在于：该热氧化工艺的温度范围是900～950℃。
12.如权利要求1所述的具有单边埋入带的存储单元的制造方法，其特征在于：该第二导体层是一经掺杂的多晶硅层。
13.如权利要求2所述的具有单边埋入带的存储单元的制造方法，其特征在于：该栅极绝缘层是经由热氧化法所形成的SiO2层。
14.如权利要求13所述的具有单边埋入带的存储单元的制造方法，其特征在于：该热氧化法的温度范围是800～1000℃。
15.一种具有单边埋入带的存储单元的制造方法，其特征在于包括下列步骤：
提供一基底；
形成一图案化的垫层于该基底上；
以该垫层为掩膜，去除部分基底而形成一沟槽于该基底中；
形成一沟槽电容于该沟槽的下部；
形成一领圈绝缘层于该沟槽的上部的周围壁上；
形成一第一导体层于该沟槽电容上方，并填满该沟槽；
去除部分该第一导体层至一既定沟槽深度；
去除位于该第一导体层上方的该领圈绝缘层而形成一开口，其中剩余的领圈绝缘层的顶部表面低于剩余的第一导体层的顶部表面，而该开口具有一第一侧壁与一第二侧壁；
对该第一侧壁的表面进行一含氟离子的倾角度注入工艺；
进行一热氧化工艺，而形成一第一氧化层于该第一侧壁上，以及形成一第二氧化层于该第二侧壁上，其中该第一氧化层的厚度大于该第二氧化层的厚度；
去除该第二氧化层而露出该第二侧壁；
形成当作是一埋入带的一第二导体层于该开口的底部，其中该第二导体层是藉由该第一氧化层而与该第一侧壁绝缘隔离；
形成一绝缘层于该第二导体层上；
形成一栅极绝缘层于该第二侧壁上；
形成当作是一栅极的一第三导体层于部分该开口中；
形成一间隙壁于该开口的侧壁上；
形成一第四导体层填满该开口；
形成一第五导体层于该第四导体层上；以及
形成一源极区与一漏极区于该基底中。
16.如权利要求15所述的具有单边埋入带的存储单元的制造方法，其特征在于：该基底是一硅基底。
17.如权利要求15所述的具有单边埋入带的存储单元的制造方法，其特征在于：该含氟离子的倾角度注入工艺是注入F+离子或BF2 +离子于该第一侧壁表面。
18.如权利要求15所述的具有单边埋入带的存储单元的制造方法，其特征在于：该含氟离子的倾角度注入工艺的条件包括：能量范围是15～30keV以及剂量范围是1E14～4.5E15ions/cm2。
19.如权利要求15所述的具有单边埋入带的存储单元的制造方法，其特征在于：该热氧化工艺的温度范围是900～950℃。
20.如权利要求15所述的具有单边埋入带的存储单元的制造方法，其特征在于：该栅极绝缘层是经由热氧化法所形成的SiO2层。
CNB031429521A 2003-06-11 2003-06-11 具有单边埋入带的存储单元的制造方法 Expired - Lifetime CN1309050C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB031429521A CN1309050C (zh) 2003-06-11 2003-06-11 具有单边埋入带的存储单元的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB031429521A CN1309050C (zh) 2003-06-11 2003-06-11 具有单边埋入带的存储单元的制造方法

Publications (2)

Publication Number Publication Date
CN1567570A CN1567570A (zh) 2005-01-19
CN1309050C true CN1309050C (zh) 2007-04-04

Family

ID=34471212

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031429521A Expired - Lifetime CN1309050C (zh) 2003-06-11 2003-06-11 具有单边埋入带的存储单元的制造方法

Country Status (1)

Country Link
CN (1) CN1309050C (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367109A (zh) * 2012-04-11 2013-10-23 南亚科技股份有限公司 沟渠电容的制作方法
CN103377953A (zh) * 2012-04-27 2013-10-30 南亚科技股份有限公司 形成单边埋入导电带的方法
CN108428629A (zh) * 2018-04-08 2018-08-21 江南大学 利用f+离子注入实现氮化镓基发光二极管p型掺杂的方法
CN109712980B (zh) * 2018-11-21 2023-08-08 长江存储科技有限责任公司 3d存储器件的制造方法及3d存储器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519236A (en) * 1993-06-28 1996-05-21 Kabushiki Kaisha Toshiba Semiconductor memory device having surrounding gate transistor
US6008104A (en) * 1998-04-06 1999-12-28 Siemens Aktiengesellschaft Method of fabricating a trench capacitor with a deposited isolation collar
US6190988B1 (en) * 1998-05-28 2001-02-20 International Business Machines Corporation Method for a controlled bottle trench for a dram storage node
US6339241B1 (en) * 2000-06-23 2002-01-15 International Business Machines Corporation Structure and process for 6F2 trench capacitor DRAM cell with vertical MOSFET and 3F bitline pitch
US6432774B2 (en) * 2000-05-16 2002-08-13 Nanya Technology Corporation Method of fabricating memory cell with trench capacitor and vertical transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519236A (en) * 1993-06-28 1996-05-21 Kabushiki Kaisha Toshiba Semiconductor memory device having surrounding gate transistor
US6008104A (en) * 1998-04-06 1999-12-28 Siemens Aktiengesellschaft Method of fabricating a trench capacitor with a deposited isolation collar
US6190988B1 (en) * 1998-05-28 2001-02-20 International Business Machines Corporation Method for a controlled bottle trench for a dram storage node
US6432774B2 (en) * 2000-05-16 2002-08-13 Nanya Technology Corporation Method of fabricating memory cell with trench capacitor and vertical transistor
US6339241B1 (en) * 2000-06-23 2002-01-15 International Business Machines Corporation Structure and process for 6F2 trench capacitor DRAM cell with vertical MOSFET and 3F bitline pitch

Also Published As

Publication number Publication date
CN1567570A (zh) 2005-01-19

Similar Documents

Publication Publication Date Title
CN1134845C (zh) 具有隔离轴环的沟槽电容器
CN1045349C (zh) 具有覆埋位线元件的半导体器件及其制备方法
CN1158711C (zh) 存储器单元
CN1217413C (zh) 带有绝缘环的沟槽式电容器和相应的制造方法
CN1279509A (zh) 改进动态随机存取存储器工艺的氮化物衬里隔离轴环
CN1967798A (zh) 形成有埋入的隔离圈的半导体结构的方法和通过这种方法形成的半导体结构
CN1518100A (zh) 半导体器件及其制造方法
CN1213857A (zh) 减小器件制备中的氧化应力
CN1258933A (zh) 半导体集成电路及其制造方法
CN1304177A (zh) 具有自对齐到存储沟槽的字线的垂直动态存储单元
CN1212454A (zh) 高可靠性的槽式电容器型存储器单元
CN1213167A (zh) 减小器件制备中的氧化应力
CN1819208A (zh) 半导体存储装置
CN1092401C (zh) 半导体器件隔离方法
CN1309050C (zh) 具有单边埋入带的存储单元的制造方法
TW452970B (en) Structure and fabrication process of semiconductor trench-type capacitor
CN100495686C (zh) 动态随机存取存储器的电容器接点结构及工艺
CN1137518C (zh) 半导体存储器件及其制造方法
CN1216863A (zh) 纵向晶体管
CN1285120C (zh) 部分垂直存储单元的双边角圆化制程
CN1277307C (zh) 具有垂直型晶体管与沟槽电容器的存储器装置的制造方法
CN1279619C (zh) 垂直式只读存储器及其制造方法
CN1280895C (zh) 选择性去除半球状硅晶粒层的方法及深沟槽电容器的制法
CN1157776C (zh) 形成双极与cmos兼容组件时形成电容器的方法及其装置
CN1767199A (zh) 动态随机存取存储单元和其阵列、及该阵列的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20070404

CX01 Expiry of patent term