CN1280895C

CN1280895C - 选择性去除半球状硅晶粒层的方法及深沟槽电容器的制法

Info

Publication number: CN1280895C
Application number: CN 200310120592
Authority: CN
Inventors: 巫勇贤
Original assignee: Promos Technologies Inc
Current assignee: Promos Technologies Inc
Priority date: 2003-12-15
Filing date: 2003-12-15
Publication date: 2006-10-18
Anticipated expiration: 2023-12-15
Also published as: CN1630063A

Abstract

一种选择性去除半球状硅晶粒层的方法及深沟槽电容器的制法，包括下列步骤：提供一已制备完成垫层结构的半导体基底，其上具有一深沟槽。形成一氧化物层于该深沟槽上部开口侧壁。形成一半球状硅晶粒层于该深沟槽底部及侧壁。形成一掺杂绝缘层以覆盖该半球状硅晶粒层。形成一遮蔽层于该深沟槽下半部一预定深度，并去除该深沟槽上半部的掺杂绝缘层。等离子体掺杂该深沟槽上半部的半球状硅晶粒层以形成一等离子体掺杂层；去除该等离子体掺杂层而不损伤深沟槽硅基底以完成选择性去除半球状硅晶粒层的方法。然后，形成一覆盖氧化层于该深沟槽上方区域及侧壁，进行一热制程并形成一埋入电极板。

Description

选择性去除半球状硅晶粒层的方法及深沟槽电容器的制法

技术领域

本发明涉及一种深沟槽电容器的制法，特别涉及一种选择性去除深沟槽硅基底上的半球状硅晶粒(Hemispherical Silicon Grain；HSG)层的方法。该方法利用等离子体等离子体掺杂(plasma doping)方式将深沟槽上半部的半球状硅晶粒层的片电阻(sheet resistance)降低，以利于后续进行的半球状硅晶粒层蚀刻程序时不会伤及深沟槽硅基底材质。

背景技术

目前广泛使用的动态随机存取存储器(Dynamic Random AccessMemory；DRAM)中的电容器由两导电层表面(即电极板)隔着一层绝缘物质构成，该电容器储存电荷的能力由绝缘物质的厚度、电极板的表面积及绝缘物质的电气性质所决定。随着近年来半导体工艺设计皆朝着缩小半导体组件尺寸以提高密度的方向发展，存储器中存储单元存储单元(memory cell)的基底面积必须不断减少，以使集成电路能容纳大量存储单元存储单元而提高密度，但同时，一方面存储单元电容的电极板部分必须有足够的表面积以储存充足的电荷，其次，更进一步配合使用高介电质介电材料(high-k dielectricmaterials)使存储单元的电容量大增。然而随着DRAM体积的缩小化，深沟槽型(deep trench type)电容器便被广泛地应用在DRAM中。为获得上述足够的表面积，一种利用半球状硅晶粒(Hemispherical Silicon Grain；HSG)的可行技术即被用来大幅度增加沟槽式(trench)电容器电极板的表面积。在美国专利第6177696号、6537872号及6555430号中都曾说明在沟槽式电容器内形成半球状硅晶粒(HSG)层的应用。

请参阅图1A至1I，其中显示了现有技术将半球状硅晶粒(HSG)层制作工艺用于深沟槽电容器。首先，如图1A所示，提供一半导体硅基底10，其包含有一垫氧化物层12(pad oxide)、垫氮化物层14(pad nitride)、一深沟槽DT以及位于该深沟槽DT上半部侧壁的一领型介电层16。于该深沟槽DT侧壁及底部形成一蚀刻终止层(etch stop layer)15，例如氧化物层。

其次，请参照图1B，于该蚀刻终止层15上沉积一非晶硅层17。然后，如图1C所示，以适当的浓度、流量及时间进行磷离子掺杂20，在该非晶硅层17上形成一掺杂绝缘层而使得该非晶硅层17原处(in-situ)生成半球形晶粒硅(HSG)层22，其目的为增加深沟槽DT的表面积。

之后，请参照图1D，形成一第一光致抗蚀剂层26填入该深沟槽DT，然后凹蚀该第一光致抗蚀剂层26，以便在深沟槽DT下半部留下预定深度的第一光致抗蚀剂层26。接着，以凹蚀形成的第一光致抗蚀剂层26当作掩模将深沟槽DT上半部的半球状硅晶粒(HSG)层22蚀刻去除。在蚀刻过程中，由于深沟槽硅基底对半球形晶粒硅(HSG)层的蚀刻选择比很低，需要一蚀刻终止层作为缓冲以隔绝并保护深沟槽硅基底。而后，请参照图1E，再以蚀刻方式将深沟槽上部在光致抗蚀剂层上被暴露的蚀刻终止层15去除。之后，再将第一光致抗蚀剂层26从深沟槽DT中去除。

之后，请参照图1F，沉积一砷玻璃(ASG)层28于该深沟槽DT底部及侧壁。之后，重复先前程序，再形成一第二光致抗蚀剂层30于上述沉积于深沟槽DT底部及侧壁的砷玻璃层28上，然后进行该第二光致抗蚀剂层30凹蚀，留下预定深度的第二光致抗蚀剂层30在深沟槽DT下半部。接着，请参照图1G，以凹蚀形成的第二光致抗蚀剂层30当作掩模将深沟槽DT上半部的砷玻璃层28蚀刻去除。而残留的第二光致抗蚀剂层30也于其后去除。

接下去，请参照图1H，于深沟槽底部及侧壁上形成一覆盖氧化层32(capoxide)。接着，如图1I所示，进行一加热过程使砷玻璃层28中的砷原子扩散至深沟槽DT下方区域，而形成一n⁺型扩散区34，以用来作为深沟槽电容器36的埋入电极板(buried plate)34。最后，再将深沟槽DT表面的砷玻璃层28及覆盖氧化层32蚀刻去除。着就是现有技术在深沟槽电容器36中制作半球状硅晶粒(HSG)层过程。

然而，上述现有技术的半球状硅晶粒(HSG)层深沟槽电容器制作过程的步骤比较复杂，不仅需用到二步骤的光阻涂布/凹蚀工艺，还须另加一个蚀刻终止层工艺步骤来将深沟槽硅基底与半球状硅晶粒(HSG)隔离。而一般现有技术的半球状硅晶粒(HSG)层深沟槽电容器制作工艺之所以较冗长，是为了避免将半球状硅晶粒(HSG)层直接形成于深沟槽上部内侧壁而接触到深沟槽的硅基底。其中原因是由于单晶硅基底的物理性质与半球状硅晶粒(HSG)层十分相近，因此上述二者对蚀刻的选择比亦趋于一致。此举造成了当进行深沟槽内侧壁上部半球状硅晶粒(HSG)层蚀刻过程时，无可避免地使深沟槽内侧壁的硅基底也因蚀刻而损伤，甚或造成深沟槽开口扩大，进而造成次临界电压(sub-Vt)漏损的问题。

虽如前述现有技术以一蚀刻终止层形成于深沟槽侧壁的硅基底与半球状硅晶粒(HSG)层之间以其克服上述问题，然而，此举不仅增加制作工艺的复杂性，而且，令人遗憾的是将使电容器电容量下降，其原因在于此蚀刻终止层往往于深沟槽下部的埋入电极板(buried plate)内形成一寄生电容(parasitic capacitance)而影响了整个电容器的电容量。

发明内容

因此，本发明的目的在于提供一种于深沟槽电容器制作工艺中，选择性去除半球状硅晶粒(Hemispherical Silicon Grain；HSG)层而完整无损地保留深沟槽侧壁的硅基底的方法。

此外，本发明的另一目的是提供一种选择性去除半球状硅晶粒层的方法，该方法以专门配制的酸蚀刻溶液，配合上述等离子体掺杂(plasma doping)工艺，有效地将半球状硅晶粒(HSG)层蚀刻去除。

本发明的第三目的是提供一种深沟槽电容器的制作方法，该方法在制作半球状硅晶粒(HSG)层之前，以氧离子注入注入(oxygen implantation)方式形成一埋入介电层(buried dielectric layer)以取代现有技术的领型介电层(collardielectric layer)，以便在后续形成半球状硅晶粒(HSG)层过程中，当作一阻挡层(barrier layer)用以阻隔(block)掺杂物(dopant)因加热过程而扩散至深沟槽侧壁的硅基底内部。

最后，本发明因上述新颖的制作工艺有效地简化了现有技术的半球状硅晶粒(HSG)层在深沟槽电容器中的制作工艺。

为实现上述目的，本发明提供一种选择性去除半球状硅晶粒层的方法及深沟槽电容器的制作方法，通过进行一等离子体掺杂(plasma doping)工艺而将半球状硅晶粒(HSG)层表面的片电阻(sheet resistance)降低，进而使半球状硅晶粒(HSG)层的蚀刻率(etch rate)增加，而较深沟槽侧壁的硅基底易于蚀刻去除。本发明的方法包括下列步骤：首先，在一半导体硅基底上形成一垫氧化物层、垫氮化物层及一深沟槽。之后，形成一埋入介电层(buried dielectriclayer)于该深沟槽上半部内侧壁。形成一半球状硅晶粒(HSG)层于该深沟槽内侧壁及底部以增加深沟槽的表面积。形成一掺杂绝缘层于该深沟槽并覆盖于该半球状硅晶粒(HSG)上。之后，形成一光致抗蚀剂层填满该深沟槽，凹蚀该光致抗蚀剂层至深沟槽内一预定深度，露出部份该掺杂绝缘层，并去除部份暴露于光致抗蚀剂层的掺杂绝缘层，露出部份该半球状硅晶粒层。等离子体掺杂于该暴露于光致抗蚀剂层表面的半球状硅晶粒(HSG)层以形成一等离子体掺杂层于该沟槽顶部及上侧壁，随后再蚀刻去除该等离子体掺杂层以完成选择性去除半球状硅晶粒层的方法。形成一覆盖氧化层(cap oxide)于该深沟槽底部及侧壁。接着，进行一热处理工艺以形成一深沟槽电容器的埋入电极板(buried plate)。最后，再蚀刻去除该深沟槽表面的覆盖氧化物层及掺杂绝缘层。

附图说明

为使本发明的上述目的、特征和优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下：

图1A-1I为现有技术的半球状硅晶粒层在深沟槽电容器中的制作剖面图。

图2A-2H为本发明的半球状硅晶粒层在深沟槽电容器中的制作剖面图。

附图标记说明：

现有技术：

硅基底～10；

深沟槽～DT；

垫氧化物层～12；

垫氮化物层～14；

非晶硅层～17；

领型介电层～16；

蚀刻终止层～15；

第一光致抗蚀剂层～26；

第二光致抗蚀剂层～30；

离子掺杂～20；

半球形晶粒硅(HSG)层～22；

砷玻璃(ASG)层～28；

覆盖氧化层～32；

n⁺型扩散区、埋入电极板～34；

深沟槽电容器～36。

本发明技术：

硅基底～100；

深沟槽～DT；

垫氧化物层～120；

垫氮化物层140；

埋入介电层～160；

氧离子注入～320；

半球形晶粒硅(HSG)层～220；

掺杂绝缘层～240；

遮蔽层～260；

离子掺杂～340；

等离子体掺杂层～360；

覆盖氧化物层～280；

n⁺型扩散区、埋入电极板～300；

深沟槽电容器～320。

具体实施方式

请参阅图2A至2H，其显示本发明深沟槽电容器制作过程的剖面示意图。

首先，如图2A所示，提供一半导体硅基底100，该基底包括以加热氧化法(thermal oxidation)形成一例如厚度30～50的垫氧化层120(pad oxidelayer)、以低压化学气相沉积法(LPCVD)形成一例如厚度1500～2200的垫氮化物层140(pad nitride layer)及一深沟槽DT。之后，通过离子注入(ionimplantation)320方式，以例如0.5～2E18的注入浓度/50～70Kev的注入能量的氧离子注入(O⁺ implantation)320参数，以及以倾斜(tilt)例如8～12度(最佳值约10度)的注入角度，再加以一高温1000～1100℃/50～90秒热处理，例如一热退火(annealing)，以形成一例如厚度300～400的埋入介电层(burieddielectric layer)160于该深沟槽DT内侧壁上半部的硅基底上。使用此工艺的目的为：1.以便后续形成半球状硅晶粒(HSG)层过程时，当作一阻挡层(barrier layer)以阻隔(block)掺杂物(dopant)因加热过程而扩散至深沟槽侧壁的硅基底内部，以确保接合面(iunction)不致发生反转效应(adverse effect)。2.由于该埋入介电层的厚度相当薄，故于后续的诸多热处理工艺中，其有较宽裕的热平衡(thermal budget)而不致使膜厚过厚而压缩组件的空间，而该适当厚度的埋入介电层也可有效地压制电容组件的漏电流(leakage current)问题。

接着，如图2B所示，以低压化学气相沉积法(LPCVD)于500～550℃适当地沉积一半球状硅晶粒(HSG)层220以覆盖该深沟槽DT内侧壁及底部，其目的为增加深沟槽DT的表面积，以期增加后续制作的深沟槽电容器的电容量。随后，如图2C所示，以低压化学气相沉积法(LPCVD)适当地沉积一例如厚度250～380的掺杂绝缘层(doping dielectric layer)240，例如一砷玻璃(ASG)层，以覆盖该半球状硅晶粒(HSG)层220。

之后，如图2D所示，以旋转涂布(spin-coat)方式形成一遮蔽层(masklayer)260，例如一光致抗蚀剂层，填满该深沟槽，并凹蚀该遮蔽层260至深沟槽DT内一预定深度以定义后续将形成的埋入电极板的位置。接着，以非等向性干蚀刻法将深沟槽DT内侧壁上部的未被该遮蔽层260覆盖的掺杂绝缘层240去除。

接下来，请参考图2E，暴露于光致抗蚀剂层的深沟槽上半部的半球状硅晶粒(HSG)通过一离子掺杂340，例如硼离子(B⁺)掺杂的一等离子体掺杂反应，注入是在例如1E17～1E19cm^-3的工艺条件下，形成一等离子体掺杂层(plasma doping layer)360。其目的为利用上述工艺将半球状硅晶粒(HSG)层220表面的片电阻(sheet resistance)降低，进而使其蚀刻率提高。此举将等离子体掺杂层360与深沟槽硅基底100对于蚀刻液的蚀刻选择比(etchingselectivity)从原先无掺杂时的趋近值(1∶1)拉开到掺杂后至少l∶20(较佳可达1∶30)，而使得等离子体掺杂层360的蚀刻速度比深沟槽硅基底100来得快速而易于去除，且不会使深沟槽硅基底100受损。

接下去，请参考图2F，配合上述等离子体掺杂(plasma doing)340工艺，以专门配制的混酸蚀刻溶液，例如一氢氟酸(HF)∶硝酸(HNO₃)∶醋酸(CH₃COOH)以1～1.5∶3～3.3∶8～8.2(最佳值1∶3∶8)的比例调配，通过湿蚀刻方式将暴露于光致抗蚀剂层260外的等离子体掺杂层360(即低阻值半球状硅晶粒(HSG)层))蚀刻去除。之后，再去除残留的遮蔽层260。

接下来，请参考图2G，于深沟槽的暴露表面上以等离子体加强化学气相沉积法(PECVD)形成一覆盖氧化物层280(cap oxide)，例如四乙氧基硅烷(TEOS)，覆盖于该深沟槽DT上表面，底部及侧壁。最后，请参考图2H，进行一热处理工艺，例如一热退火(anneal)，使掺杂绝缘层240中的砷原子扩散至深沟槽DT下方区域，而形成一n⁺型扩散区300，以用来作为深沟槽电容器320的埋入电极板(buried plate)300。而之前形成的覆盖氧化物层280的目的是用来确保n⁺型扩散区300与后续制作的埋入带外扩散区域之间的绝缘效果。最后，再以等向性湿蚀刻方式(BHF-dip+DHF)将深沟槽DT表面的掺杂绝缘层240及覆盖氧化物层280去除。至此，形成一深沟槽电容器的下电极(bottom electrode)。

对于一种选择性去除半球状硅晶粒层的方法而言，本发明的优点在于：

1.于制作半球状硅晶粒层之前，以氧离子注入方式形成一埋入介电层以取代现有技术的领型介电层，以便在后续形成半球状硅晶粒层过程中，当作一阻挡层以阻隔掺杂物因热处理工艺而扩散至深沟槽侧壁的硅基底内部而确保接合面不致发生反转效应(adverse effect)。此外，由于该埋入介电层的厚度相当薄，故于后续的诸多热处理工艺中，其有较宽裕的热平衡而不致使膜厚过厚而压缩组件的空间，而该适当厚度的埋入介电层也可有效地抑制电容组件的漏电流问题。

2.通过进行一等离子体掺杂工艺而将半球状硅晶粒层表面的电阻降低，进而使半球状硅晶粒层的蚀刻率增加，而较深沟槽侧壁的硅基底易于蚀刻去除。是为一种选择性去除半球状硅晶粒层而完整无损地保留深沟槽侧壁的硅基底的方法。

3.以专门配制的酸蚀刻溶液，配合上述等离子体掺杂工艺，有效地将半球状硅晶粒层蚀刻去除。

4.现有技术的半球状硅晶粒(HSG)层深沟槽电容器制作工艺中的步骤比较复杂，不仅需用到两个步骤(steps)的光阻涂布/凹蚀工艺，还须另加一个步骤的蚀刻终止层工艺来隔绝深沟槽硅基底与半球状硅晶粒(HSG)。而本发明只需一个步骤的光阻涂布/凹蚀工艺且不需任何蚀刻终止层。

虽然本发明已以优选的实施例公开如上，然而它们并非用以限定本发明，本领域中的普通技术人员在不脱离本发明的精神和范围的前提下，当可作一些更动与润饰，因此本发明的保护范围应以后附的权利要求书所界定的范围为准。

Claims

1.一种选择性去除半球状硅晶粒层的方法，包括下列步骤：

提供一基底，该基底包括有一沟槽；

形成一埋入介电层于该沟槽侧壁上部；

形成一半球状硅晶粒层于该沟槽侧壁及底部；

形成一掺杂绝缘层于该半球状硅晶粒层上；

形成一遮蔽层填入该沟槽内，并凹蚀该遮蔽层至一预定深度，露出部份该掺杂绝缘层；

去除该未被遮蔽层覆盖的掺杂绝缘层，露出部分该半球状硅晶粒层；

离子掺杂露出的该半球状硅晶粒层，以形成一等离子体掺杂层于该沟槽顶部及上侧壁；以及

去除该等离子体掺杂层。

2.如权利要求1所述的选择性去除半球状硅晶粒层的方法，其中该埋入介电层为一氧化物层。

3.如权利要求2所述的选择性去除半球状硅晶粒层的方法，其中该埋入介电层以氧离子注入方式形成。

4.如权利要求1所述的选择性去除半球状硅晶粒层的方法，其中该等离子体掺杂层系以硼离子注入方式形成。

5.如权利要求4所述的选择性去除半球状硅晶粒层的方法，其中形成该等离子体掺杂层的注入条件为1E17～1E19cm^-3。

6.如权利要求1所述的选择性去除半球状硅晶粒层的方法，其中去除该等离子体掺杂层的方法为一湿蚀刻法。

7.如权利要求6所述的选择性去除半球状硅晶粒层的方法，其中该湿蚀刻法的蚀刻液为氢氟酸∶硝酸∶醋酸以1～1.5∶3～3.3∶8～8.2混合。