CN108428629A - 利用f+离子注入实现氮化镓基发光二极管p型掺杂的方法 - Google Patents

利用f+离子注入实现氮化镓基发光二极管p型掺杂的方法 Download PDF

Info

Publication number
CN108428629A
CN108428629A CN201810307019.9A CN201810307019A CN108428629A CN 108428629 A CN108428629 A CN 108428629A CN 201810307019 A CN201810307019 A CN 201810307019A CN 108428629 A CN108428629 A CN 108428629A
Authority
CN
China
Prior art keywords
type
gan
doping
ion
gan layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810307019.9A
Other languages
English (en)
Inventor
闫大为
于国浩
赵琳娜
顾晓峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangnan University
Original Assignee
Jiangnan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangnan University filed Critical Jiangnan University
Priority to CN201810307019.9A priority Critical patent/CN108428629A/zh
Publication of CN108428629A publication Critical patent/CN108428629A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本发明属于半导体技术领域，尤其涉及利用F+离子注入实现氮化镓基发光二极管P型掺杂的方法。P型掺杂的GaN基LED外延片包括由下至上依次设置的图形化蓝宝石衬底、AlN缓冲层、GaN成核层、u型GaN层、N型GaN层、InGaN/GaN多量子阱MQW有源层、低温P型GaN层、高温P型GaN层。其中低温P型GaN层和高温P型GaN层的掺杂均采用F+离子注入方法实现，采用的受主掺杂剂为F+离子，F+离子的入射能量为10keV，入射角度为7°，注入剂量为2×1013cm‑2，本发明与现行的Si工艺兼容，注入F+离子的浓度和深度分布精确可控，且制备过程简单，成本低廉。

Description

利用F+离子注入实现氮化镓基发光二极管P型掺杂的方法
技术领域
本发明属于半导体技术领域，尤其涉及一种基于氮化镓(GalliumNitride，GaN)基材料的发光二极管(LEDs)P型掺杂的实现方法。
背景技术
实现GaN基半导体材料的有效P型掺杂是制造高性能光电器件和电子器件的关键工艺技术。目前，氮化物材料的掺杂通常采用外延原位掺杂的方法。非故意掺杂的GaN导电类型通常为N型，具有很高的背景电子浓度，对P型会产生强烈的补偿作用，因此GaN的P型掺杂具有更高的技术难度。1992年Nakamura研究小组利用快速热退火(RTA)技术处理Mg掺杂，成功制备出了低阻的P型GaN材料，并因此获得2014年的诺贝尔物理学奖。然而，由于Mg受主较大的激活能(～200meV)，在室温下电离效率很低。
目前，制备大规模GaN基LED外延片的主流方法是金属有机物化学气相淀积(MOCVD：metal organic chemical vapor deposition)技术，生长P型GaN材料时需要在外延片上通入三甲基镓(TMGa)、二茂基镁(Cp2Mg)、氨气(NH3)分别作为Ga源、Mg源和N源，并使用氢气(H2)和氮气(N2)作为载气。但是，此种方法与现行主流的Si集成电路的离子注入工艺并不兼容。
外延原位生长掺杂方法虽然有效，但掺杂浓度不易控制、灵活性较差。而离子注入技术已被广泛应用于Si、GaAs和InP等半导体材料的制备中，它是将所注元素的气体或蒸气通入电离室电离后形成正离子，将正离子从电离室引出进入高压电场中加速，使其得到很高速度而打入半导体中的物理过程。离子注入具有以下优点：①在真空系统中进行的，同时使用高分辨率的质量分析器，保证掺杂离子具有极高的纯度；②注入离子的浓度和深度分布精确可控；③可实现大面积均匀注入；④注入离子时衬底温度可自由选择；⑤离子注入掺杂深度小等。早在上世纪70年代，J.I.Pankove等人就系统研究了35种元素的离子注入对GaN材料光致发光的影响，主要涉及Mg、Zn、Cd、Ca、As、Hg、Ag、C，Li，Be，Al和Si等元素。目前研究热点在于采用Mg作为GaN掺杂的受主、Si作为GaN掺杂的施主掺杂剂。
Mg离子注入不仅会引起非辐射复合中心，而且会引入缺陷。当Mg离子注入GaN时，Mg会取代Ga原子形成浅受主，受主型掺杂剂的加入会影响GaN的Fermi能级，使得原本偏于导带的Fermi能级向价带倾斜，从而形成深受主，影响发光性质。
发明内容
为解决上述技术问题，本发明的目的是提供一种利用F+离子注入实现氮化镓基发光二极管P型掺杂的方法。与传统的P型掺杂的原理不同，该方法主要利用F+离子的强负电性调节价带和费米能级之间的相对位置来实现的。该技术的另外一个显著优势为，GaN表面存在明显的费米能级退钉扎效应，能够形成高质量的p型欧姆接触。
本发明提供了一种利用F+离子注入实现GaN基LED P型掺杂的方法，氮化镓基发光二极管包括GaN基LED外延片，P型掺杂的GaN基LED外延片包括由下至上依次设置的图形化蓝宝石衬底、AlN缓冲层、GaN成核层、u型GaN层、N型GaN层、InGaN/GaN多量子阱MQW有源层、低温P型GaN层、高温P型GaN层，其中低温P型GaN层和高温P型GaN层的掺杂均采用向低温本征GaN层和高温本征GaN层进行F+离子注入方法实现，采用的受主掺杂剂为F+离子，所述F+离子的入射能量为10keV，入射角度为7°，注入剂量为2×1013cm-2。
优选地，所述离子注入过程中造成的晶格损伤通过退火工艺来修复，同时激活掺杂原子，退火工艺是将LED外延片置于充满氮气的850℃～1000℃高温环境下退火30分钟。
优选地，所述AlN缓冲层的厚度为200-300nm；所述GaN成核层的厚度为200-300nm；所述u型GaN层的厚度为1.4-1.5μm；所述N型GaN层厚度为2-3μm。
优选地，所述InGaN/GaN多量子阱MQW有源层中，InGaN单量子阱厚度为3nm，GaN单量子阱厚度为7nm；所述高温P型GaN层的厚度为50nm。
优选地，所述图形化蓝宝石衬底为图形化C面蓝宝石衬底。
本发明提出了上述方法制备得到P型掺杂的GaN基LED外延片在照明、显示、背光、汽车等领域的应用。
借由上述方案，本发明至少具有以下优点：本发明提出了利用F+离子注入实现GaN基LED P型掺杂的方法，与现行的Si工艺兼容，注入F+离子的浓度和深度分布精确可控，且制备过程简单，成本低廉。
附图说明
图1为实施例1中利用F+离子注入实现P型掺杂的GaN基LED外延片的剖视示意图。
图2为对比实验1中F+离子注入在GaN中的分布图。
图3为对比实验1中镁离子注入在GaN中的分布图。
图4为对比实验1中Si离子注入在GaN中的分布图。
图5为对比实验3中入射角度为0°下离子分布图。
图6为对比实验3中入射角度为7°下离子分布图。
图7为对比实验3中入射角度为28°下离子分布图。
图8为对比实验3中入射角度为56°下离子分布图。
图9为GaN中离子的入射能量为10K、20K、30K和40K eV的离子分布图。
具体实施方式
下面将结合实施例对本发明的实施方案进行详细描述，但是本领域技术人员将会理解，下列实施例仅用于说明本发明，而不应视为限定本发明的范围。
在本发明中术语P型GaN层是指F+离子注入后形成的GaN层；术语N型GaN层是指掺杂Si后形成的GaN层；术语u型GaN层是指未掺杂的GaN层。
实施例1
如图1所示，本实施例提供一种利用F+离子注入实现的P型掺杂的GaN基LED外延片，由下至上依次包括：图形化C面蓝宝石衬底(11)、AlN缓冲层(12)、GaN成核层(13)、u型GaN层(14)、N型GaN层(15)、InGaN/GaN多量子阱MQW有源层(16)、低温P型GaN层(17)、高温P型GaN层(18)。
AlN缓冲层的厚度为200-300nm；GaN成核层的厚度为200-300nm；u型GaN层的厚度为1.4-1.5μm；N型GaN层厚度为2-3μm；InGaN/GaN多量子阱MQW有源层(16)中，InGaN单量子阱厚度为3nm，GaN单量子阱厚度为7nm；低温P型GaN层为10nm，高温P型GaN层的厚度为50nm。
低温P型GaN层(17)和高温P型GaN层(18)的掺杂均采用离子注入方法实现，采用的受主掺杂剂为F+离子。离子注入过程中造成的晶格损伤通过退火工艺来修复，所述的退火工艺为是将器件置于充满氮气的900℃高温环境下退火30分钟。
上述离子注入的方法可以按照以下具体实施步骤进行：
1)清洗表面：利用稀释的氢氟酸或者盐酸溶液去除GaN基LED外延片表面的氧化物、碳和碳氢化物，使用丙酮、乙醇、异丙醇等有机溶剂清除表面附着的有机残留物。此外，为了清除某些附着比较牢固的污染物，在清洗过程中借助超声清洗机和水浴加热的方法增强清洗效果。
2)涂敷光刻胶：将洁净的LED外延片几何中心放置于匀胶机真空吸盘的转轴上吸牢，将液态光刻胶滴于LED外延片表面中心，使用匀胶机，在离心力的作用下光刻胶将会均匀的散布到整个LED外延片表面，形成光刻胶薄膜。
3)软烘：由于光刻胶内含有大量溶剂，旋涂完成之后的光刻胶薄膜呈液态状，烘烤用来坚固光刻胶，蒸发掉部分溶剂，即在100℃下烘烤20分钟。此外，软烘也可以增强光刻胶在LED外延片表面的附着力。
4)曝光与显影：光束经过光刻板之后形成图形化的光影，光影照到光刻胶上引起光刻胶产生化学反应，完成光刻板图形的转移。曝光之后将LED外延片置于110℃左右的热板上烘烤1分钟左右。热烘之后将LED外延片浸泡于显影液中进行显影，显影完成之后用去离子水将LED外延片清洗干净，用高纯N2吹干待用。
5)离子注入：离子注入工艺流程为，在真空条件下电离CF4气体源产生离子，气体流速为20sccm，气压为3mT，通过加速器使得离子具有一定动能，最终注入衬底，离子注入时间为0.5h。F+离子的入射能量为10keV，入射角度为7°，注入剂量为2×1013cm-2；离子注入过程中造成的晶格损伤通过退火工艺来修复，同时激活掺杂原子，退火工艺是将LED外延片置于充满氮气的900℃高温环境下退火30分钟。
对比实验1
离子注入会对晶格造成损伤，晶格的损伤程度与离子剂量、入射能量和离子的质量有关，会随着离子剂量和入射能量的增大而增加。在其他工艺参数与实施例1相同的情况下，调整注入的离子，如图2至4所示，对比了F+离子、镁离子、Si离子注入在GaN中的分布图，离子的入射能量为10keV，入射角度为7°，注入剂量为2×1013cm-2，对于质量越小离子，其横向分布范围越广，深度越深；对于质量越大的离子，其横向分布范围越集中，深度越浅。这表明质量越小的离子，在注入晶体材料之后越容易受到晶格库伦排斥力的影响，改变其运动轨迹；同时由于其原子半径小，运动速度快，故分布范围越广。从对比图2中可以看出，F+离子注入比镁离子注入分布范围广、注入深度深，效果好。
对比实验2
从理论上讲，离子的入射角度越小越好；但是为了防止通道效应，应当使入射离子与衬底成一定夹角。因此，在设计注入角度参数时需要兼顾以上两点。在其他工艺参数与实施例1相同的情况下，调整入射角度，图5至8是入射角度为0°、7°、28°、56°下离子分布图。当倾斜角7°时，此时既能避免通道效应，离子在材料中的偏移效应也在可接受范围，因此常选择7°倾斜。
对比试验3
图9是在GaN中离子的入射能量为10K、20K、30K和40K eV的离子分布图，横坐标为入射深度。当离子入射能量为10K eV时，F+离子在GaN中的浓度峰值位置约在12.5nm处，随着入射深度的增加，F+离子浓度逐渐衰减，在入射深度为50nm处，F+离子的浓度趋向于0。相对于其他离子入射能量，当离子入射能量为10K eV时，可有效地避免F+离子进入P型GaN下方的多量子阱区。
最后说明的是，如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”为一开放式用语，故应解释成“包含但不限定于”。“大致”是指在可接收的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (10)

1.一种利用F+离子注入实现氮化镓基发光二极管P型掺杂的方法，其特征在于：氮化镓基发光二极管包括GaN基LED外延片，P型掺杂的GaN基LED外延片包括由下至上依次设置的图形化蓝宝石衬底、AlN缓冲层、GaN成核层、u型GaN层、N型GaN层、InGaN/GaN多量子阱MQW有源层、低温P型GaN层、高温P型GaN层，其中低温P型GaN层和高温P型GaN层的掺杂是通过向低温本征GaN层和高温本征GaN层进行F+离子注入实现的，采用的受主掺杂剂为F+离子，所述F+离子的入射能量为10keV，入射角度为7°，注入剂量为2×1013cm-2。
2.根据权利要求1所述的利用F+离子注入实现氮化镓基发光二极管P型掺杂的方法，其特征在于：离子注入过程中造成的晶格损伤通过退火工艺来修复，退火工艺是将GaN基LED外延片置于充满氮气的850℃～1000℃高温环境下退火30分钟。
3.根据权利要求1所述的利用F+离子注入实现氮化镓基发光二极管P型掺杂的方法，其特征在于：所述AlN缓冲层的厚度为200-300nm。
4.根据权利要求1所述的利用F+离子注入实现氮化镓基发光二极管P型掺杂的方法，其特征在于：所述GaN成核层的厚度为200-300nm。
5.根据权利要求1所述的利用F+离子注入实现氮化镓基发光二极管P型掺杂的方法，其特征在于：所述u型GaN层的厚度为1.4-1.5μm。
6.根据权利要求1所述的利用F+离子注入实现氮化镓基发光二极管P型掺杂的方法，其特征在于：所述N型GaN层厚度为2-3μm。
7.根据权利要求1所述的利用F+离子注入实现氮化镓基发光二极管P型掺杂的方法，其特征在于：所述InGaN/GaN多量子阱MQW有源层中，InGaN单量子阱厚度为3nm，GaN单量子阱厚度为7nm。
8.根据权利要求1所述的利用F+离子注入实现氮化镓基发光二极管P型掺杂的方法，其特征在于：所述高温P型GaN层的厚度为50nm。
9.根据权利要求1所述的利用F+离子注入实现氮化镓基发光二极管P型掺杂的方法，其特征在于：所述图形化蓝宝石衬底为图形化C面蓝宝石衬底。
10.权利要求1-9所述的方法制备得到P型掺杂的GaN基LED外延片在照明、显示、背光、汽车领域的应用。
CN201810307019.9A 2018-04-08 2018-04-08 利用f+离子注入实现氮化镓基发光二极管p型掺杂的方法 Pending CN108428629A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810307019.9A CN108428629A (zh) 2018-04-08 2018-04-08 利用f+离子注入实现氮化镓基发光二极管p型掺杂的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810307019.9A CN108428629A (zh) 2018-04-08 2018-04-08 利用f+离子注入实现氮化镓基发光二极管p型掺杂的方法

Publications (1)

Publication Number Publication Date
CN108428629A true CN108428629A (zh) 2018-08-21

Family

ID=63160436

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810307019.9A Pending CN108428629A (zh) 2018-04-08 2018-04-08 利用f+离子注入实现氮化镓基发光二极管p型掺杂的方法

Country Status (1)

Country Link
CN (1) CN108428629A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545911A (zh) * 2018-11-09 2019-03-29 华灿光电（浙江）有限公司 一种发光二极管的外延片的制备方法
CN111129115A (zh) * 2019-12-26 2020-05-08 浙江大学 一种垂直型功率器件及其势垒调制方法
CN111129116A (zh) * 2019-12-26 2020-05-08 浙江大学 一种iii-v族氮化物功率器件

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1567570A (zh) * 2003-06-11 2005-01-19 南亚科技股份有限公司 具有单边埋藏带的记忆胞的制造方法
CN101572251A (zh) * 2008-04-30 2009-11-04 中芯国际集成电路制造(北京)有限公司 半导体器件、n型MOS晶体管及其制作方法
CN101714574A (zh) * 2008-10-03 2010-05-26 香港科技大学 AlGaN/GaN高电子迁移率晶体管
CN104201255A (zh) * 2014-08-07 2014-12-10 华南理工大学 一种提升GaN基发光器件p型欧姆接触性能的方法
CN104952990A (zh) * 2015-04-29 2015-09-30 华灿光电(苏州）有限公司 一种发光二极管外延片及其制作方法
CN105914276A (zh) * 2016-06-30 2016-08-31 映瑞光电科技(上海)有限公司 一种发光二级管的外延结构及其制备方法
CN106847934A (zh) * 2017-03-24 2017-06-13 江南大学 利用氟离子注入实现的氮化镓pn结及其制造方法
CN107221565A (zh) * 2017-05-23 2017-09-29 江南大学 基于离子注入氟实现高增益氮化镓肖特基二极管的制备方法
CN107731970A (zh) * 2017-10-24 2018-02-23 江门市奥伦德光电有限公司 一种具有电流阻挡层的led外延结构的制作方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1567570A (zh) * 2003-06-11 2005-01-19 南亚科技股份有限公司 具有单边埋藏带的记忆胞的制造方法
CN101572251A (zh) * 2008-04-30 2009-11-04 中芯国际集成电路制造(北京)有限公司 半导体器件、n型MOS晶体管及其制作方法
CN101714574A (zh) * 2008-10-03 2010-05-26 香港科技大学 AlGaN/GaN高电子迁移率晶体管
CN104201255A (zh) * 2014-08-07 2014-12-10 华南理工大学 一种提升GaN基发光器件p型欧姆接触性能的方法
CN104952990A (zh) * 2015-04-29 2015-09-30 华灿光电(苏州）有限公司 一种发光二极管外延片及其制作方法
CN105914276A (zh) * 2016-06-30 2016-08-31 映瑞光电科技(上海)有限公司 一种发光二级管的外延结构及其制备方法
CN106847934A (zh) * 2017-03-24 2017-06-13 江南大学 利用氟离子注入实现的氮化镓pn结及其制造方法
CN107221565A (zh) * 2017-05-23 2017-09-29 江南大学 基于离子注入氟实现高增益氮化镓肖特基二极管的制备方法
CN107731970A (zh) * 2017-10-24 2018-02-23 江门市奥伦德光电有限公司 一种具有电流阻挡层的led外延结构的制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545911A (zh) * 2018-11-09 2019-03-29 华灿光电（浙江）有限公司 一种发光二极管的外延片的制备方法
CN109545911B (zh) * 2018-11-09 2020-04-14 华灿光电（浙江）有限公司 一种发光二极管的外延片的制备方法
CN111129115A (zh) * 2019-12-26 2020-05-08 浙江大学 一种垂直型功率器件及其势垒调制方法
CN111129116A (zh) * 2019-12-26 2020-05-08 浙江大学 一种iii-v族氮化物功率器件

Similar Documents

Publication Publication Date Title
US5786606A (en) Semiconductor light-emitting device
US20050151232A1 (en) Methods of treating a silicon carbide substrate for improved epitaxial deposition and resulting structures and devices
CN108428629A (zh) 利用f+离子注入实现氮化镓基发光二极管p型掺杂的方法
JP2005526384A (ja) ドープｉｉｉ−ｖ族窒化物材料、ならびにそれを含む超小型電子デバイスおよびデバイス前駆体構造
CN103035496B (zh) 一种生长在Si衬底上的GaN薄膜及其制备方法和应用
KR101020958B1 (ko) 산화갈륨기판 제조방법, 발광소자 및 발광소자 제조방법
JP2003031845A (ja) 低抵抗率ｐ型窒化ガリウムの形成
TW201310506A (zh) 鑽石型半導體系統及方法
KR100244121B1 (ko) 불순물확산방법
JP5528120B2 (ja) 改良エピタキシャル堆積のために炭化珪素基板を処理する方法、及びその方法によって得られる構造とデバイス
CN106876530B (zh) 一种氮化镓基发光二极管的外延片及其制作方法
US6555451B1 (en) Method for making shallow diffusion junctions in semiconductors using elemental doping
US20170309484A1 (en) Carbon Vacancy Defect Reduction Method for SiC
CN103081062A (zh) 化合物半导体的制造方法
CN103972332A (zh) 一种p型氮化镓材料空穴激活的方法
Kuech et al. The effect of surface preparation on the production of low interfacial charge regrown interfaces
JP2007043161A (ja) ａｓ−ｇｒｏｗｎｐ型活性ＩＩＩ−Ｖ族窒化化合物の形成工程
CN106469646B (zh) 一种碳化硅器件用离子注入来形成高掺杂的制造方法
CN108597997B (zh) GaN基器件欧姆接触电极的制备方法
CN114220891A (zh) 半导体器件的外延片及其制作方法和应用
CN112768570A (zh) 氮化镓基发光二极管外延片的制造方法
Liu et al. Theoretical analysis and experimental realization of highly effective acceptor ionization in GaN via Mg co-doped with 4d-element (In)
JP2009158702A (ja) 発光デバイス
CN109346572B (zh) 一种发光二极管外延片的制作方法及发光二极管外延片
RU2488919C1 (ru) Способ создания светоизлучающего элемента

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180821

RJ01 Rejection of invention patent application after publication