CN106847934A - 利用氟离子注入实现的氮化镓pn结及其制造方法 - Google Patents

利用氟离子注入实现的氮化镓pn结及其制造方法 Download PDF

Info

Publication number
CN106847934A
CN106847934A CN201710182867.7A CN201710182867A CN106847934A CN 106847934 A CN106847934 A CN 106847934A CN 201710182867 A CN201710182867 A CN 201710182867A CN 106847934 A CN106847934 A CN 106847934A
Authority
CN
China
Prior art keywords
gan semiconductor
electrode
semiconductor layers
gallium nitride
shaped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201710182867.7A
Other languages
English (en)
Inventor
赵琳娜
闫大为
顾晓峰
陈雷雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangnan University
Original Assignee
Jiangnan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangnan University filed Critical Jiangnan University
Priority to CN201710182867.7A priority Critical patent/CN106847934A/zh
Publication of CN106847934A publication Critical patent/CN106847934A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8613Mesa PN junction diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种利用氟离子注入实现的氮化镓PN结及其制造方法。该氮化镓PN结包括衬底,位于衬底上的n型氮化镓半导体层和嵌于n型氮化镓半导体层中部区域的p型氮化镓半导体层。其中,n型掺杂氮化镓半导体层上设置有第一电极,p型掺杂氮化镓半导体层上设置有第二电极。本发明利用氟离子注入实现氮化镓基PN结的制备方法,与现行的硅工艺兼容,注入氟离子的浓度和深度分布精确可控,形成的p型氮化镓半导体层具有很高的掺杂均匀性。其制备过程简单,成本低廉。

Description

利用氟离子注入实现的氮化镓PN结及其制造方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种基于氮化镓(gallium nitride,GaN)材料的PN结及其制造方法。
背景技术
目前GaN基PN结的生长方法多基于金属有机物化学气相淀积(metal organicchemical vapor deposition,MOCVD)法。采用原位生长的GaN的无意识掺杂类型为n型,具有很高的背景载流子浓度,n型的背景载流子对p型会产生强烈的补偿作用,因此GaN的p型掺杂相对于n型具有更高的难度。现有的形成p型掺杂GaN半导体层的方法,是对原位生长的Mg掺杂的GaN进行低能电子辐照处理,或在氮气气氛下高温退火,以获得有效掺杂的p型GaN。
而硅(silicon,Si)工艺普遍采用离子注入技术生成n型材料和p型材料,这是由于离子注入具有诸多优点:①纯净掺杂。离子注入是在真空系统中进行的,同时使用高分辨率的质量分析器,保证掺杂离子具有极高的纯度;②掺杂离子浓度不受平衡固溶度的限制。原则上各种元素均可成为掺杂元素,并可以达到常规方法所无法达到的掺杂浓度;③注入离子的浓度和深度分布精确可控。注入的离子数决定于积累的束流,深度分布则由加速电压控制,这两个参量可以由外界系统精确测量、严格控制;④注入离子时衬底温度可自由选择。根据需要既可以在高温下掺杂,也可以在室温或低温条件下掺杂。这在实际应用中是很有价值的;⑤大面积均匀注入。离子注入系统中的束流扫描装置可以保证在很大的面积上具有很高的掺杂均匀性;⑥离子注入掺杂深度小。一般在1um以内(例如对于100keV离子的平均射程的典型值约为0.1um)。基于上述优点,采用离子注入方法实现有效掺杂的p型区是GaN基元器件生长工艺未来的发展方向,也是GaN工艺与Si工艺兼容的必须解决的难题。
有鉴于此,本发明即针对上述现有技术的不足,提出一种利用氟离子注入实现的GaN基PN结及其制造方法。
发明内容
本发明目的在于克服现有技术的不足与缺陷,提出一种利用氟离子注入实现的氮化镓(gallium nitride,GaN)基PN结及其制造方法。
为达上述目的,本发明提供了一种氟离子注入实现的GaN基PN结,包括:
衬底;
n型GaN半导体层,所述n型掺杂GaN半导体层形成于所述衬底之上,并在所述n型掺杂GaN半导体层上设置有第一电极;
p型GaN半导体层,所述p型掺杂GaN半导体层嵌于所述n型掺杂GaN半导体层中部区域,通过氟离子注入实现,并在所述p型掺杂GaN半导体层上设置有第二电极。
在其中一个实施例中,所述p型掺杂GaN半导体层的横截面为圆形;
所述第二电极的横截面为圆形,且所述第二电极的横截面面积小于所述p型GaN半导体层的横截面面积;
所述第一电极的横截面为中部开设有圆形通孔的正方形结构,所述第一电极将p型GaN半导体层围设在其圆形通孔内,且所述第一电极的横截面面积小于所述n型GaN半导体层的横截面面积。
在其中一个实施例中,所述第一电极为钛铝镍金(Ti/Al/Ni/Au)四层电极,所述第二电极为镍金(Ni/Au)双层电极。
如上所述的制造方法,进一步,包括以下步骤:
步骤31,提供衬底,在所述衬底上生长n型GaN半导体层;
进一步,所述衬底,其例如但不限于硅(silicon,Si)衬底、蓝宝石衬底或非故意掺杂的GaN衬底;
步骤32,在所述n型GaN半导体层上沉积第一电极;
步骤33,通过离子注入法注入氟离子,在所述n型掺杂GaN半导体层中的指定位置形成p型掺杂GaN半导体层;
步骤34,在所述p型GaN半导体层上沉积第二电极;
步骤35,对整个GaN半导体层进行高温热处理,激活掺杂元素并减小GaN界面的缺陷密度。
在其中一个实施例中,所述步骤32包括以下步骤:
在n型GaN半导体表面涂覆光刻胶,形成第一掩膜;
紫外光刻所述第一掩膜,在所述n型GaN半导体上形成第一窗口;
利用电子束蒸发法在所述第一窗口的表面沉积第一电极;
去除所述n型GaN半导体表面涂覆的光刻胶,并对所述n型GaN半导体进行热处理。
在其中一个实施例中,所述步骤33包括以下步骤:
在n型GaN半导体表面涂覆光刻胶,形成第二掩膜;
紫外光刻所述第二掩膜,在所述n型GaN半导体上形成第二窗口;
利用离子注入法将氟离子注入到所述n型GaN半导体中部区域,形成p型GaN半导体。
在其中一个实施例中,所述步骤34包括以下步骤:
利用电子束蒸发法在上述第二窗口的表面沉积第二电极;
去除所述n型GaN半导体表面涂覆的光刻胶;
在其中一个实施例中,所述第一窗口为中部开设有圆形通孔的正方形结构窗口,所述第一窗口将p型GaN半导体层围设在其中;
所述第二窗口为圆形窗口,所述第二窗口的横截面面积小于所述p型GaN半导体层的横截面面积。
本发明的有益效果如下:
本发明利用氟离子注入实现的GaN基PN结的制备方法,与现行的Si工艺兼容,注入氟离子的浓度和深度分布精确可控,p型GaN半导体层具有很高的掺杂均匀性。其制备过程简单,成本低廉。
附图说明
图1为本发明一种实施例的利用氟离子注入实现的GaN基PN结的剖视示意图;
图2为本发明一种实施例的利用氟离子注入实现的GaN基PN结的俯视示意图;
图3为本发明一种实施例的利用氟离子注入实现的GaN基PN结的制造方法流程示意图。
具体实施方式
本发明中的图式均属示意图,主要意在表示制程步骤以及各层之间的上下次序关系,至于形状、厚度与宽度则并未依照比例绘制。
图1显示本发明一种实施例。本实施例举例说明利用氟离子注入实现的GaN基PN结100的制造方法剖视示意图。首先提供衬底11,其例如但不限于硅(silicon,Si)衬底、蓝宝石衬底或非故意掺杂的氮化镓(gallium nitride,GaN)衬底。于衬底11上,其例如但不限于外延技术生长n型GaN半导体层12。接着以离子注入技术将氟离子注入到所述n型GaN半导体层12的中部区域,形成p型GaN半导体层15。其中,n型GaN半导体层12上设置有第一电极13,p型GaN半导体层15上设置有第二电极14。需要说明的是,本发明中所述的n型GaN半导体层12的中部区域,但不局限于n型GaN半导体层12的中心,泛指除边缘以外的区域。
较佳的,作为一种可实施方式,p型GaN半导体层15的横截面为圆形。该结构设计简单,便于实现。在其他实施例中,p型GaN半导体层15的横截面可为其他形状。
优选的,第一电极13为中部开设有圆形通孔的正方形结构,将第二电极14和p型GaN半导体层15围设在其中;进一步,第二电极14的横截面为圆形。
较佳的,当第一电极13开设的圆形通孔,且第二电极14和p型GaN半导体层15的横截面为圆形时,第一电极13的圆形通孔、第二电极14和p型GaN半导体层15的横截面为同心圆。该方式得到的GaN基PN结性能优异、结构设计合理,便于制备。
本发明中,第一电极13和第二电极14的材质可以相同,也可以不同;本发明中所述的第一电极是指由四种金属材料形成的电极,第二电极是指由两种金属材料形成的电极,例如钛铝镍金(Ti/Al/Ni/Au)四层电极是指由Ti金属、Al金属、Ni金属和Au金属形成的电极,镍金(Ni/Au)双层电极是由Ni金属和Au金属形成的电极。
本发明还提供了一种利用氟离子注入实现的GaN基PN结的制备方法,如图3所示,包括以下步骤,:
步骤31,在衬底生长n型GaN层
步骤32,在所述n型GaN层上沉积第一电极。
较佳的作为一种可实施方式,步骤32包括以下步骤:
320:在n型GaN半导体表面涂覆光刻胶,形成第一掩膜。
较佳的,步骤320的具体做法为,将光刻胶旋涂在n型GaN半导体层表面,形成光刻胶薄膜,放入烘烤机中,于120℃下烘烤90秒,使光刻胶中的溶剂挥发掉,形成第一掩膜。
321:紫外光刻所述第一掩膜,在所述n型GaN半导体上形成第一窗口21。
322:利用电子束蒸发法在所述第一窗口21的表面沉积第一电极。
本步骤采用电子束蒸发法进行第一电极的沉积,该方法沉积速度快、质量高。
323:去除所述n型GaN半导体表面涂覆的光刻胶,并对所述n型GaN半导体进行热处理,所述热处理的条件为:保护气氛下,800℃下保温1分钟。
步骤33,通过注入氟离子在所述n型掺杂GaN半导体层中的指定位置形成p型掺杂GaN半导体层;
如上所述的制造方法,进一步,其中步骤33中的指定位置是指所述n型GaN半导体层的中部,其它位置使用掩膜保护。
较佳的作为一种可实施方式,步骤33包括以下步骤:
331:在n型GaN半导体表面涂覆光刻胶,形成第二掩膜。
332:紫外光刻所述第二掩膜,在所述n型GaN半导体上形成第二窗口22。
333:利用离子注入法将氟离子注入到所述n型GaN半导体中部与区域,形成p型GaN半导体。
步骤34,在所述p型GaN层上沉积第二电极。
较佳的作为一种可实施方式,步骤34包括以下步骤:
341:利用电子束蒸发法在上述第二窗口22的表面沉积第二电极。
342:去除所述n型GaN半导体表面涂覆的光刻胶。
步骤35,对整个GaN层进行高温热处理,激活掺杂元素并确保GaN界面的缺陷尽可能少。所述热处理的条件为:保护气氛下,400℃下保温10分钟。
本发明的制备方法,过程简单、成本低廉。采用紫外光进行掩膜的刻蚀,避免了刻蚀过程中产生的污染物,且有利于实现器件的小型化;采用电子束蒸发法进行电极的沉积,可有效增加沉积膜层的质量,提高器件性能;此外,采用氟离子注入实现p型GaN半导体层法,与现行的Si工艺兼容,注入氟离子的浓度和深度分布精确可控,其制备过程简单,成本低廉。
最后说明的是,以上实施例仅用以说明本发明的技术方案而非限制,尽管参照较佳实施例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的宗旨和范围,其均应涵盖在本发明的权利要求范围当中。

Claims (9)

1.一种利用氟离子注入实现的氮化镓PN结,其特征在于,包括
衬底;
n型GaN半导体层,所述n型掺杂GaN半导体层形成于所述衬底之上,并在所述n型掺杂GaN半导体层上设置有第一电极;
p型GaN半导体层,所述p型掺杂GaN半导体层嵌于所述n型掺杂GaN半导体层中部区域,通过氟离子注入实现,并在所述p型掺杂GaN半导体层上设置有第二电极。
2.根据权利要求1所述的利用氟离子注入实现的氮化镓PN结,其特征在于,
所述p型掺杂GaN半导体层的横截面为圆形。
3.根据权利要求1所述的利用氟离子注入实现的氮化镓PN结,其特征在于,
所述第一电极的横截面为中部开设有圆形通孔的正方形结构,所述第一电极将p型GaN半导体层围设在其圆形通孔内,且所述第一电极的横截面面积小于所述n型GaN半导体层的横截面面积;
所述第二电极的横截面为圆形,且所述第二电极的横截面面积小于所述p型GaN半导体层的横截面面积。
4.根据权利要求1所述的利用氟离子注入实现的氮化镓PN结,其特征在于,
所述第一电极为钛铝镍金(Ti/Al/Ni/Au)四层电极,所述第二电极为镍金(Ni/Au)双层电极。
5.一种利用氟离子注入实现的氮化镓PN结的制造方法,其特征在于,包括以下步骤:
步骤31,提供衬底,在所述衬底上生长n型GaN半导体层;
进一步,所述衬底,其例如但不限于硅衬底、蓝宝石衬底或非故意掺杂的氮化镓(galliumnitride,GaN)衬底;
步骤32,在所述n型GaN半导体层上沉积第一电极;
步骤33,通过离子注入法注入氟离子,在所述n型掺杂GaN半导体层中的指定位置形成p型掺杂GaN半导体层;
步骤34,在所述p型GaN半导体层上沉积第二电极;
步骤35,对整个GaN半导体层进行高温热处理,激活掺杂元素并减少GaN界面的缺陷密度。
6.根据权利要求5所述的利用氟离子注入实现的氮化镓PN结的制造方法,其特征在于,所述步骤32包括以下步骤:
在n型GaN半导体表面涂覆光刻胶,形成第一掩膜;
紫外光刻所述第一掩膜,在所述n型GaN半导体上形成第一窗口;
利用电子束蒸发法在所述第一窗口的表面沉积第一电极;
去除所述n型GaN半导体表面涂覆的光刻胶,并对所述n型GaN半导体进行热处理。
7.根据权利要求5所述的利用氟离子注入实现的氮化镓PN结的制造方法,其特征在于,所述步骤33包括以下步骤:
在n型GaN半导体表面涂覆光刻胶,形成第二掩膜;
紫外光刻所述第二掩膜,在所述n型GaN半导体上形成第二窗口;
利用离子注入法将氟离子注入到所述n型GaN半导体中部区域,形成p型GaN半导体。
8.根据权利要求5所述的利用氟离子注入实现的氮化镓PN结的制造方法,其特征在于,所述步骤34包括以下步骤:
利用电子束蒸发法在上述第二窗口的表面沉积第二电极;
去除所述n型GaN半导体表面涂覆的光刻胶。
9.根据权利要求6所述的利用氟离子注入实现的氮化镓PN结的制造方法,其特征在于,所述
第一窗口为中部开设有圆形通孔的正方形结构,所述第一窗口将p型GaN半导体层围设在其中;
所述第二窗口为圆形窗口,所述第二窗口的横截面面积小于所述p型GaN半导体层的横截面面积。
CN201710182867.7A 2017-03-24 2017-03-24 利用氟离子注入实现的氮化镓pn结及其制造方法 Withdrawn CN106847934A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710182867.7A CN106847934A (zh) 2017-03-24 2017-03-24 利用氟离子注入实现的氮化镓pn结及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710182867.7A CN106847934A (zh) 2017-03-24 2017-03-24 利用氟离子注入实现的氮化镓pn结及其制造方法

Publications (1)

Publication Number Publication Date
CN106847934A true CN106847934A (zh) 2017-06-13

Family

ID=59130806

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710182867.7A Withdrawn CN106847934A (zh) 2017-03-24 2017-03-24 利用氟离子注入实现的氮化镓pn结及其制造方法

Country Status (1)

Country Link
CN (1) CN106847934A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108428629A (zh) * 2018-04-08 2018-08-21 江南大学 利用f+离子注入实现氮化镓基发光二极管p型掺杂的方法
CN109065442A (zh) * 2018-04-17 2018-12-21 江南大学 一种利用氟离子注入实现氮化镓中诱导形成2dhg的方法
CN111129115A (zh) * 2019-12-26 2020-05-08 浙江大学 一种垂直型功率器件及其势垒调制方法
CN111129116A (zh) * 2019-12-26 2020-05-08 浙江大学 一种iii-v族氮化物功率器件
CN114156381A (zh) * 2021-11-19 2022-03-08 深圳市光科全息技术有限公司 发光二极管及其制备方法
CN114156373A (zh) * 2021-11-19 2022-03-08 深圳市光科全息技术有限公司 发光二极管的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321994A (zh) * 2015-11-06 2016-02-10 江苏能华微电子科技发展有限公司 一种氮化镓二极管及其制备方法
CN106158624A (zh) * 2015-03-27 2016-11-23 中国科学院苏州纳米技术与纳米仿生研究所 肖特基二极管及其制备方法
CN206639803U (zh) * 2017-03-24 2017-11-14 江南大学 利用氟离子注入实现的氮化镓pn结

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158624A (zh) * 2015-03-27 2016-11-23 中国科学院苏州纳米技术与纳米仿生研究所 肖特基二极管及其制备方法
CN105321994A (zh) * 2015-11-06 2016-02-10 江苏能华微电子科技发展有限公司 一种氮化镓二极管及其制备方法
CN206639803U (zh) * 2017-03-24 2017-11-14 江南大学 利用氟离子注入实现的氮化镓pn结

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JING LU ET AL: "First-principles calculations for effects of Fluorine impurity in GaN:IEEE,flourine and GaN" *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108428629A (zh) * 2018-04-08 2018-08-21 江南大学 利用f+离子注入实现氮化镓基发光二极管p型掺杂的方法
CN109065442A (zh) * 2018-04-17 2018-12-21 江南大学 一种利用氟离子注入实现氮化镓中诱导形成2dhg的方法
CN111129115A (zh) * 2019-12-26 2020-05-08 浙江大学 一种垂直型功率器件及其势垒调制方法
CN111129116A (zh) * 2019-12-26 2020-05-08 浙江大学 一种iii-v族氮化物功率器件
CN114156381A (zh) * 2021-11-19 2022-03-08 深圳市光科全息技术有限公司 发光二极管及其制备方法
CN114156373A (zh) * 2021-11-19 2022-03-08 深圳市光科全息技术有限公司 发光二极管的制备方法
CN114156381B (zh) * 2021-11-19 2024-04-05 深圳市光科全息技术有限公司 发光二极管及其制备方法
CN114156373B (zh) * 2021-11-19 2024-04-05 深圳市光科全息技术有限公司 发光二极管的制备方法

Similar Documents

Publication Publication Date Title
CN106847934A (zh) 利用氟离子注入实现的氮化镓pn结及其制造方法
US11417779B2 (en) Gallium oxide SBD terminal structure and preparation method
US20090205705A1 (en) Method for Fabricating a Semiconductor Component With a Specifically Doped Surface Region Using Out-Diffusion, and Corresponding Semiconductor Component
CN108682695A (zh) 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法
CN113421914B (zh) p型金属氧化物电流阻挡层Ga2O3垂直金属氧化物半导体场效应晶体管
CN109037326A (zh) 一种具有p型埋层结构的增强型hemt器件及其制备方法
CN107180759A (zh) 一种增强型P型栅GaN HEMT器件的制作方法
CN108831920A (zh) 一种SiC器件的结终端结构制作方法
CN117352547A (zh) 具有刻蚀停止层的p-GaN有源钝化GaN HEMT器件及其制备方法
CN107910379A (zh) 一种SiC结势垒肖特基二极管及其制作方法
CN206639803U (zh) 利用氟离子注入实现的氮化镓pn结
CN115763233B (zh) 一种SiC MOSFET的制备方法
WO2019210647A1 (zh) 雪崩光电二极管的制备方法
CN109616510A (zh) 薄膜晶体管结构及其制作方法、显示装置
CN108597997B (zh) GaN基器件欧姆接触电极的制备方法
CN115084224A (zh) 一种垂直结构的NiO/Ga2O3 JFET及其制备方法
CN104900701B (zh) 带有双区浮动结的碳化硅umosfet器件及制作方法
CN113659013A (zh) p型氧化物介质复合混合阳极的肖特基二极管及制作方法
KR100936869B1 (ko) 질화물 반도체소자 및 그 제조방법
JP2004039946A (ja) 半導体装置の製造方法
CN111129164B (zh) 肖特基二极管及其制备方法
CN107240549A (zh) 一种GaN HEMT器件的制作方法
Stanchina et al. Effects and characterization of ion implantation enhanced GaAs Schottky barriers
JP2022503888A (ja) 広バンド・ギャップ半導体デバイスを製造するときの高エネルギ注入中におけるマスキング・システムおよび方法
CN111129165A (zh) 肖特基二极管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20170613

WW01 Invention patent application withdrawn after publication