KR100936869B1 - 질화물 반도체소자 및 그 제조방법 - Google Patents

질화물 반도체소자 및 그 제조방법 Download PDF

Info

Publication number
KR100936869B1
KR100936869B1 KR1020070127296A KR20070127296A KR100936869B1 KR 100936869 B1 KR100936869 B1 KR 100936869B1 KR 1020070127296 A KR1020070127296 A KR 1020070127296A KR 20070127296 A KR20070127296 A KR 20070127296A KR 100936869 B1 KR100936869 B1 KR 100936869B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
ion implantation
nitride semiconductor
layer
silicon substrate
Prior art date
Application number
KR1020070127296A
Other languages
English (en)
Other versions
KR20090060476A (ko
Inventor
변동진
김범준
장삼석
이도한
이광택
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020070127296A priority Critical patent/KR100936869B1/ko
Publication of KR20090060476A publication Critical patent/KR20090060476A/ko
Application granted granted Critical
Publication of KR100936869B1 publication Critical patent/KR100936869B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Abstract

본 발명에 따른 질화물 반도체소자는 이온주입영역을 구비한 실리콘기판; 상기 이온주입영역이 형성된 실리콘기판 상에 형성되는 버퍼층; 상기 버퍼층 상에 형성되는 질화갈륨층을 포함한다.
따라서 본 발명에 따른 질화물 반도체소자 및 그 제조방법은 실리콘 기판 표면에 주기적인 패턴형상으로 이온주입층을 형성함으로써 크랙이 없는 질화갈륨층을 형성할 수 있는 효과가 있다.

Description

질화물 반도체소자 및 그 제조방법{III-Nitride semiconductor and fabricating method thereof}
본 발명은 질화물 반도체소자 및 그 제조방법으로, 보다 구체적으로는 이온주입층, 응력완화층을 구비하여 크랙 없이 안정적으로 질화갈륨층(GaN)을 형성할 수 있는 질화물 반도체소자 및 그 제조방법에 관한 것이다.
최근 GaN 물질은 광, 전기 소자 등의 응용범위가 크게 늘어나면서 각광을 받고 있다.
특히 화학연료가 고갈되어감에 따른 에너지 문제가 대두되면서 기존의 조명을 효율이 높은 반도체 조명으로 바꾸려는 움직임이 본격화 되고 있다.
또한, IT분야에서도 정보처리 속도를 빠르게 하기 위한 경쟁이 치열한 가운데 고속으로 동작하는 HEMT(High Electron Mobility Transistor)나 스위칭 소자 등에 GaN 물질을 적용하려는 시도가 활발하게 진행되고 있다.
이와 같은 배경에 아직까지 GaN기판을 기술적으로 만들기 힘들어 대부분 사 파이어 기판을 사용하여 GaN물질을 성장하고 있다. 하지만 사파이어 기판은 부도체이기 때문에 소자 설계에 제약이 따른다.
또한, 사파이어 기판은 열전도도가 좋지 않으며 휨 발생 등의 문제로 인해 GaN를 대면적으로 성장시키기 어렵다는 단점이 있다.
이와 같은 이유로 사파이어 기판을 실리콘 기판으로 대체하려는 연구가 계속되고 있으며 최근에는 일본의 '산켄' 사가 실리콘 기판 위에 성장시켜 만든 GaN LED를 상용화 시킴으로써 큰 가능성을 보여 주었다.
하지만 실리콘 기판 위에 GaN를 성장시킬 경우 두 물질 사이에 50%이상의 큰 열팽창 계수 차이로 인해 GaN층이 깨지는 문제점이 있다.
그래서 일반적인 종래의 방법은 질화갈륨 성장 전에 전혀 새로운 GaAs층이나 GaSe층 등의 물질을 삽입하는 방법이 제안되고 있다.
도 1은 종래의 질화물 반도체 소자를 도시한 도면이다.
도 1을 참조하면, 종래의 질화물 반도체소자(10)는 실리콘 기판(110)과, 실리콘 기판(110) 상에 GaAs층(120)과, GaAs층(120) 상에 질화갈륨 저온버퍼층(130)과, 질화갈륨 저온버퍼층(130) 상에 질화갈륨층(140)으로 구성되어 있다.
크랙이 없는 질화갈륨층(140)을 실리콘기판(110) 상에 성장시키기 위해서 응력을 완화해 줄 수 있는 GaAs층(120)을 실리콘기판(110) 상에 형성한다.
여기서 질화갈륨층(140)을 성장시키기 전에 응력완화층(120)은 GaAs, GaSe 등의 이종의 물질을 사용할 수 있다.
GaAs층(120)은 질화갈륨층(140)과 실리콘기판(110)의 열팽창계수 차이로 발생하는 응력을 흡수할 수 있다. 또한 GaAs층(120)은 결정성이 양호한 질화갈륨층(140)이 성장될 수 있는 표면을 제공하게 된다.
그리고, GaAs층(120) 상에는 질화갈륨 저온버퍼층(130)이 형성된다. 질화갈륨층(140)의 형성온도가 1000℃ 이상의 높은 온도에서 수행됨으로 이종의 물질로 형성되는 GaAs층(120)의 표면이 손상되거나 증발되는 경우가 발생할 수 있기 때문에 GaAs층(120) 상에 질화갈륨 저온버퍼층(130)을 형성한다.
이와 같이 형성된 질화갈륨 저온버퍼층(130) 상에 질화갈륨층(140)을 형성하여 질화물 반도체소자(10)를 형성할 수 있다.
그러나 종래의 질화물 반도체소자(10)는 상기와 같은 다수의 층을 형성하는데 있어서 각각의 층은 최적의 성장 조건이 상이하고, 소스가 다르므로 공정을 수행함에 있어 복잡하다는 단점이 있다.
또한, GaAs층(120)을 형성하는 이종의 물질에 의해서 반응기 내부에 오염이 유발할 수 있는 단점이 있다.
본 발명은 상기와 같은 문제점을 해결하고자 안출된 것으로, 실리콘 기판 상층부에 질소 이온 주입하여 버퍼층을 형성한 후 질화갈륨(GaN)을 성장시킴으로써 크랙(Crack)이 없는 질화칼륨을 성장시킬 수 있는 질화물 반도체소자 제조방법을 제공하는데 그 목적이 있다.
또한 본 발명은 실리콘기판과 질화갈륨층 사이에 배치하면서 열팽창계수 차이에 의한 응력을 흡수해야 하는 동시에 질화갈륨의 결정성장이 용이한 표면을 제공할 수 있는 버퍼층을 구비하는 질화물 반도체 소자를 제공하는데 다른 목적이 있다.
상기 기술적 과제를 해결하기 위한 본 발명에 따른 질화물 반도체소자는 이온주입영역을 구비한 실리콘기판; 상기 이온주입영역이 형성된 실리콘기판 상에 형성되는 버퍼층; 상기 버퍼층 상에 형성되는 질화갈륨층을 포함한다.
여기서 상기 이온주입영역은 주기적인 패턴형상으로 형성되는 격자변형영역, 이온이 주입되지 않은 영역으로 형성되는 것을 특징으로 한다.
상기 이온주입영역의 이온주입 깊이는 30nm 내지 1㎛인 것을 특징으로 한다.
상기 버퍼층은 InxAlyGa1-x-yN(x≥0, y>0, x+y≤1)인 것을 특징으로 한다.
상기 기술적 과제를 해결하기 위한 수단으로 본 발명에 따른 질화물 반도체소자 제조방법은 실리콘 기판 상에 이온주입마스크를 형성하는 단계; 상기 이온주입마스크가 마련된 실리콘기판 표면에 이온을 주입시키는 단계; 이온주입된 실리콘 기판 표면에 버퍼층을 형성하는 단계; 상기 버퍼층 상에 질화갈륨층을 형성하는 단계를 포함한다.
본 발명에 따른 질화물 반도체소자 및 그 제조방법은 실리콘 기판 표면에 주기적인 격자형상으로 이온주입층을 형성함으로써 크랙이 없는 질화갈륨층을 형성할 수 있는 효과가 있다.
본 발명은 질화물 반도체 소자를 제조방법은 응력을 완화시키는 버퍼층을 실리콘기판과 질화갈륨층 사이에 배치하여 열팽창계수 차이에 의한 발생되는 응력을 흡수하면서 용이하게 질화갈륨의 결정을 성장시킬 수 있는 효과가 있다.
또한 간단한 리소그래피공정을 통해 주기적인 패턴형상으로 버퍼층을 형성할 수 있으므로 응력완충 효과를 1차원에서 2차원의 형태로 형성할 수 있다는 장점이 있다.
이온주입공정으로 실리콘기판 상에 질화물 반도체소자를 형성할 수 있음으로 인해 대면적화 공정이 가능하고 이를 통한 양산성을 향상시킬 수 있는 효과가 있다.
이하는 본 발명에 따른 질화물 반도체소자 및 그 제조방법을 상세히 설명하기로 한다.
도 2는 본 발명에 따른 질화물 반도체소자를 도시한 단면도이다.
도 2를 참조하면, 본 발명에 따른 질화물 반도체소자(20)는 이온주입층(330)을 구비한 실리콘기판(310)과, 실리콘기판(310) 상에 형성되는 응력을 완화시키는 버퍼층(340)과, 버퍼층(340) 상에 형성되는 질화갈륨층(350)을 포함한다.
이온주입층(330)을 구비한 실리콘기판(310)에서 이온주입층(330)은 이온이 주입되어 격자변형영역과 이온주입이 차단되어 격자변형이 발생하지 않은 영역이 같이 존재하게 된다. 상기 격자변형영역은 질화갈륨층(350) 내부에 응력을 흡수하여 크랙이 없는 질화갈륨층(350)을 형성할 수 있도록 할 수 있다.
여기서 실리콘기판(310)에 주입된 이온들은 N, C, B, Be, Li, Mg, O, F, S, P, As, Sr, Te 중 선택되는 어느 하나일 수 있다.
그리고 이온주입층(330)의 격자변형영역의 깊이는 30nm 내지 1㎛로 형성할 수 있다. 바람직하게는 격자변형영역의 깊이는 30nm 내지 120nm를 형성할 수 있다.
이온주입층(330)은 주기적인 패턴형상으로 형성할 수 있다. 여기서 패턴의 형상을 주기적으로 형성하되 다른 패턴형상으로 형성하여 이온주입되는 면적의 비율을 조절할 수 있다.
이는 이온 주입되는 면적이 넓어지면 질화갈륨층(350)의 결정성이 나빠지는 단점이 발생할 수 있고, 이온주입면적이 적어지게 되면 질화갈륨층(350)에 크랙이 발생할 수 있기 때문이다.
그리고 이온주입층(330)을 형성하기 위한 주기적인 패턴형상은 추후 도 6에서 상세히 설명하기로 한다.
버퍼층(340)은 InxAlyGa1-x-yN (x≥0, y>0, x+y≤1)로 형성할 수 있다.
그리고 버퍼층(340)은 1㎛이내로 형성하는 것이 바람직하다.
이와 같이, 버퍼층(340)을 질화갈륨층(350)과 실리콘기판(310) 사이에 배치되도록 형성할 수 있다. 그리고 실리콘기판(310) 상에 버퍼층(340)을 먼저 형성하는 이유는 Ga성분과 Si성분의 반응성이 좋아 Ga성분이 실리콘기판(310) 방향으로 들어가는 멜트백(melt back) 현상이 나타나기 때문이다.
다시 말해 일단 맬트백이 일어나면 GaN의 성장이 제대로 일어나지 않을 수 있으며, 불량한 에피층을 얻을 수 있기 때문이다.
그리고 버퍼층(340) 상에 질화갈륨층(350)을 성장시키게 된다.
이와 같이, 주기적인 패턴형상으로 형성된 이온주입층(330) 구비한 실리콘기판(310) 상에 질화갈륨층(350)을 형성함으로써 질화갈륨층(350)에 발생하는 크랙을 최소화할 수 있다.
도 3은 본 발명에 따른 질화물 반도체소자의 제조방법을 도시한 순서도이고, 도 4a 내지 도 4e는 본 발명에 따른 질화물 반도체소자의 제조방법을 도시한 공정도이다.
여기서 도 3 및 도 4a 내지 도 4e는 본 발명의 용이한 설명을 위해서 서로 매칭시켜 설명하기로 한다.
도 3 및 도 4a에 도시된 바와 같이, 실리콘 기판(310) 상에 이온주입 마스크(320)을 형성한다. (S 310)
이온주입 마스크(320)는 PR패턴, SixN1-x, SiO2 등으로 형성할 수 있다. 여기서 본 발명의 실시예로써 PR패턴을 형성하는 것을 간략히 설명한다. 이하에서는 이온주입 마스크를 PR패턴과 동일부호로 설명하기로 한다.
PR패턴(320)을 형성하는 공정을 간략히 설명하면, PR(photo resist)을 스핀코팅 등으로 실리콘기판(310)에 도포하고 고루게 퍼지도록 베이크를 더 실시하여 3㎛ 내지 5㎛ 두께의 PR층을 형성한다.
그리고 PR층 상에 노광영역과 차광영역을 갖는 마스크를 배치시키고 자외선을 조사한다. 여기서 자외선은 상기 노광영역은 통과하게 되고, 상기 차광영역은 자외선이 차단된다.
PR층에 도달한 자외선은 PR을 경화시키고, 차단영역은 미경화된 영역으로 남게 된다. 자외선의 조사여부에 따라서 경화/미경화 영역을 형성할 수도 있다.
따라서 PR층은 경화영역과 미경화영역이 형성된다. 여기서 현상액을 이용하여 미경화영역을 제거하게 되면 경화된 영역만 PR이 남아 소정의 형상을 갖는 PR패턴(320)이 형성된다.
PR패턴(320) 형상은 주기적인 패턴을 갖도록 형성할 수 있다.
도 3 및 도 4b에 도시된 바와 같이, PR패턴(320)이 형성된 실리콘기판(310) 상에 이온을 제공한다. 여기서는 실시예로써 질소이온을 실리콘기판(310)에 제공하였다. (S 320)
실리콘기판(310)에 주입된 이온들은 N, C, B, Be, Li, Mg, O, F, S, P, As, Sr, Te 중 선택되는 어느 하나일 수 있으며, 바람직하게는 N, O, C 중에 선택하여 사용할 수 있다.
여기서 이온주입은 질소이온으로 1E15 ion/cm2 내지 5E17 ion/cm2 도즈량을 주입하였으며, 바람직하게는 1E16 ion/cm2 의 도즈량을 주입하였다.
이 때 이온에너지는 10 내지 600 KeV를 제공하였으며, 바람직하게는 37.5KeV로 제공하였다.
이와 같이 제공되는 이온으로 실리콘기판(310) 표면에 형성되는 이온주입 깊이는 30nm 내지 1㎛로 형성할 수 있다.
도 3 및 도 4c에 도시된 바와 같이, 제공되는 질소이온은 실리콘기판(310)으로 제공된 질소이온은 실리콘기판(310)의 격자구조를 변경시켜 격자변형영역을 형성할 수 있다. (S 330)
이온주입 단계 후에는 마스크로 사용되었던 PR패턴(320)을 실리콘기판(310)에서 스트립하게 된다.
실리콘기판(310)에는 이온주입 되어 형성된 이온주입영역(330)이 실리콘기판(310) 표면에 형성된다.
여기서 이온주입영역(330)에서 이온 주입된 영역은 격자가 변형되는 격자변형영역과, PR패턴(320)으로 이온주입이 되지 않아 격자변형 되지 않은 영역이 주기적인 패턴형상으로 형성된다.
상기 격자변형 영역은 Raman분석을 통해 격자변형영역이 추후에 형성되는 질화갈륨층(350) 내부의 응력을 줄일 수 있다는 것은 보고 된 바 있다. [Applied Physics Letters 87, 082103 (2005)].
도 3 및 도 4d에 도시된 바와 같이, 이온주입층(330)이 형성된 실리콘기판(310) 상에 실리콘기판과 질화갈륨에서 발생되는 응력을 완화시킬 수 있는 버퍼층(340)을 형성한다. (S 340)
버퍼층(340)은 이온주입 된 실리콘기판(310)을 MOCVD(Metal Organic Chemical Vapor Deposition) 반응기 등으로 넣고 형성할 수 있다.
버퍼층(340)은 1㎛ 이내의 두께로 형성할 수 있으며, InxAlyGa1-x-yN (x≥0, y>0, x+y≤1) 조성으로 형성할 수 있다.
도 3 및 도 4e에 도시된 바와 같이, 버퍼층(340) 상에 질화갈륨층(350)을 형성한다. (S 350)
질화갈륨층(350)은 MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy), HVPE(Hydride Vapor Phase Epitaxy), ALD(Atomic Layer Deposition) 등으로 형성할 수 있다. 이를 통해서 질화갈륨층(350)은 0.5㎛ 내지 10㎛두께로 형성할 수 있다.
질화갈륨층(350)과 실리콘기판(310) 사이에 버퍼층(340)을 형성하는 것은 Ga성분과 Si성분의 반응성이 좋아 Ga성분이 Si기판 쪽으로 들어가는 멜트백(melt back)현상이 나타나기 때문이다.
따라서 질화갈륨층(350)은 버퍼층(340)의 표면에 의해서 용이한 결정성장을 할 수 있다.
또한, 질화갈륨층(350)과 실리콘기판(310) 사이에 버퍼층(340)을 배치하기 때문에 열팽창계수 차이에 의한 질화갈륨층(350)의 응력을 버퍼층이 흡수하여 질화갈륨층(350)의 크랙을 최소화할 수 있다.
따라서 상기와 같은 공정으로 실리콘기판(310) 상에 크랙을 최소화시킨 질화갈륨층(350)을 형성할 수 있으며, 이온공정으로 대면적공정이 용이하고, 버퍼층(340)을 두께를 조절할 수 있는 효과가 있다.
또한, 이온공정을 통해 이온주입층의 두께를 조절할 수 있습니다. 이 이온주입층이 에피층의 응력을 흡수합니다. 물론 버퍼층(InAlGaN)에서도 응력이 흡수될 수 있다.
또한, 버퍼층(340)을 외부에서 미리 형성하므로 질화물 반도체소자 제조방법의 공정성 및 양산성을 향상시킬 수 있는 효과가 있다.
이하에서는 본 발명의 실시예에 따른 질화물 반도체소자 및 그 제조방법에 따라 질화갈륨층의 크랙을 최소화시키고 공정성이 향상된다는 것을 구체적인 실시 예들 및 비교예를 들어 설명한다.
여기에 기재되지 않은 내용은 이 기술 분야에서 숙련된 자이면 충분히 기술적으로 유추할 수 있는 것이므로 그 설명을 생략한다.
1. XPS (X-ray Photoelectron Spectroscopy) 강도측정
도 5a는 본 발명에 따른 질화물 반도체소자의 XPS(X-ray Photoelectron Spectroscopy)를 측정한 결과를 도시한 도면이고, 도 5b는 질화물 반도체소자의 PL(Photoluminescence)를 측정한 결과를 도시한 도면이다.
여기서 실시예의 용이한 설명을 위해 본 발명에 따른 질화물 반도체소자는 도 2 및 도 3을 인용한다.
본 발명에 따른 질화물 반도체소자(20)는 이온주입층(310)에 구비되는 격자변형영역에 의해서 질화갈륨층(350)에 크랙이 최소화되도록 형성된다.
반면, 종래의 질화물 반도체소자는 실리콘기판과 질화갈륨층의 열팽창계수의 차이에 의해서 크랙이 발생할 수 있다.
도 5a를 참조하면, 이온주입층의 에너지 상태가 달라졌음을 알 수 있습니다. 즉, 이온주입층의 에너지 상태가 달라졌음을 통해 기판 상부에 임의의 버퍼층이 형성되었음을 확인할 수 있다.
도 5b를 참조하면, 본 발명에 따른 질화물 반도체소자(20)는 크랙이 없기 때문에 강도가 크랙이 발생한 종래의 질화물 반도체소자에 비해 2배 가량 높게 측정이 되었다.
이는 종래의 질화물 반도체소자에서는 크랙에서 비 발광성 재결합이 발생할 수 있는 반면, 본 발명의 질화물 반도체소자(20)에서는 크랙이 최소화되었기 때문에 크랙계면에서의 비 발광성 재결합의 수가 크게 감소한 것으로 판단된다.
2. PR패턴의 현미경 관찰
도 6a 내지 도 6d는 본 발명에 따른 질화물 반도체소자의 여러 이온주입마스크의 구조를 현미경으로 관찰한 사진을 도시한 도면이다.
여기서 실시예의 용이한 설명을 위해 본 발명에 따른 질화물 반도체소자는 도 4a 내지 도 4e를 인용한다.
도 6a 내지 도 6d를 참조하면, 실리콘 기판 상에 PR패턴이 형성된다. 그리고 실리콘기판에 이온주입을 실시하게 된다.
이 때 실리콘 기판 표면에 이온이 주입되어 격자변형영역(330)을 형성하게 되는데 PR패턴이 형성된 영역은 이온이 주입되지 않는 비이온주입영역(330a)이 형성된다.
상기한 형상으로 PR패턴을 형성하는 것은 PR패턴의 형상변경을 통해 이온주입되는 면적비율을 조절할 수 있게 된다.
이와 같이, PR패턴을 형성하고, 이온주입을 통해 이온주입되는 면적비율을 조절할 수 있게 됨에 따라 버퍼층의 면적과 깊이를 조절할 수 있게 된다.
이와 같이, 주기적인 패턴형상으로 PR패턴을 형성함으로써 이온주입으로 격자변형영역을 주기적으로 형성할 수 있게 됨에 따라 발생응력을 고루게 완화시킬 수 있게 된다.
따라서 상기 격자변형영역으로 인해 질화갈륨층 내부의 응력을 감소시킬 수 있게 된다.
3. 미세구조 관찰
도 7은 본 발명에 따른 질화물 반도체소자의 이온주입층을 투과전자현미경(TEM)으로 촬상한 도면이다.
여기서 실시예의 용이한 설명을 위해 본 발명에 따른 질화물 반도체소자는 도 2 및 도 3을 인용한다.
도 7을 참조하면, (a)는 종래의 질화물 반도체소자의 단면도를 촬상한 도면이고, (b)는 본 발명에 따른 질화물 반도체소자의 단면을 촬상한 도면이다.
(a)에서는 실리콘기판 상에 GaAS층과 질화갈륨 저온버퍼층과, 질화갈륨층을 확인할 수 있다.
(b)에서는 실리콘기판과, 실리콘기판 표면에 이온주입영역이 형성되어 있는 것을 확인할 수 있다. 그리고 이온주입층 상에 응력완화층과, 질화갈륨층이 형성된 것을 확인할 수 있다.
여기서 (b)에서와 같이, 이온주입영역에서 주입된 깊이가 30nm~1㎛ 두께로 형성되었음을 관찰할 수 있다.
도 1은 종래의 질화물 반도체 소자를 도시한 도면.
도 2는 본 발명에 따른 질화물 반도체소자를 도시한 단면도.
도 3은 본 발명에 따른 질화물 반도체소자의 제조방법을 도시한 순서도.
도 4a 내지 도 4e는 본 발명에 따른 질화물 반도체소자의 제조방법을 도시한 공정도.
도 5a는 본 발명에 따른 질화물 반도체소자의 XPS(X-ray Photoelectron Spectroscopy)를 측정한 결과를 도시한 도면.
도 5b는 질화물 반도체소자의 PL(Photoluminescence)를 측정한 결과를 도시한 도면.
도 6a 내지 도 6d는 본 발명에 따른 질화물 반도체소자의 여러 이온주입마스크 구조를 현미경으로 관찰한 사진을 도시한 도면.
도 7은 본 발명에 따른 질화물 반도체소자의 이온주입층을 투과전자현미경(TEM)으로 촬상한 도면.

Claims (15)

  1. 이온주입영역을 구비한 실리콘기판;
    상기 이온주입영역이 형성된 실리콘기판 상에 형성되며, InxAlyGa1-x-yN(x≥0, y>0, x+y≤1)로 이루어진 버퍼층; 및
    상기 버퍼층 상에 형성되는 질화갈륨층을 포함하는 질화물 반도체소자.
  2. 제 1항에 있어서,
    상기 이온주입영역은 주기적인 패턴형상으로 형성되는 격자변형영역, 이온이 주입되지 않은 영역으로 형성되는 것을 특징으로 하는 질화물 반도체소자.
  3. 제 1항에 있어서,
    상기 이온주입영역의 이온주입 깊이는 30nm 내지 1㎛인 것을 특징으로 하는 질화물 반도체소자.
  4. 제 1항에 있어서,
    상기 이온주입영역에 주입되는 이온은 N, C, B, Be, Li, Mg, O, F, S, P, As, Sr, Te 중 어느 하나인 것을 특징으로 하는 질화물 반도체소자.
  5. 삭제
  6. 제 1항에 있어서,
    상기 버퍼층은 1㎛이내로 형성되는 것을 특징으로 하는 질화물 반도체소자.
  7. 실리콘 기판 상에 이온주입마스크를 형성하는 단계;
    상기 이온주입마스크가 마련된 실리콘기판 표면에 이온을 주입시키는 단계;
    이온주입된 실리콘 기판 표면에 InxAlyGa1-x-yN(x≥0, y>0, x+y≤1)로 이루어진 버퍼층을 형성하는 단계;
    상기 버퍼층 상에 질화갈륨층을 형성하는 단계를 포함하는 질화물 반도체소자 제조방법.
  8. 제 7항에 있어서,
    상기 이온주입마스크는 PR, SixN1-x, SiO2을 포함하며, 이온을 차단하는 물질로 형성되는 것을 특징으로 하는 질화물 반도체소자 제조방법 .
  9. 제 7항에 있어서,
    상기 이온주입마스크는 주기적인 패턴형상을 갖는 구조로 형성되는 것을 특징으로 하는 질화물 반도체소자 제조방법.
  10. 제 7항에 있어서,
    상기 이온주입은 1E15 ion/cm2 내지 5E17 ion/cm2 량을 제공하는 것을 특징으로 하는 질화물 반도체소자 제조방법.
  11. 제 7항에 있어서,
    상기 이온주입단계에 있어서,
    이온에너지는 10 내지 600 KeV를 제공하여 상기 실리콘기판의 이온주입 깊이가 30nm 내지 1㎛으로 형성되는 것을 특징으로 하는 질화물 반도체소자 제조방법.
  12. 제 7항에 있어서,
    상기 이온주입하는 단계에 있어서,
    주입되는 이온은 N, C, B, Be, Li, Mg, O, F, S, P, As, Sr, Te 중 어느 하나인 것을 특징으로 하는 질화물 반도체소자 제조방법.
  13. 삭제
  14. 제 7항에 있어서,
    상기 버퍼층은 1㎛이내로 형성되는 것을 특징으로 하는 질화물 반도체소자 제조방법.
  15. 제 7항에 있어서,
    상기 질화갈륨층은 MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy), HVPE(Hydride Vapor Phase Epitaxy), ALD(Atomic Layer Deposition)를 통해서 형성되는 것을 특징으로 하는 질화물 반도체소자 제조방법.
KR1020070127296A 2007-12-10 2007-12-10 질화물 반도체소자 및 그 제조방법 KR100936869B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070127296A KR100936869B1 (ko) 2007-12-10 2007-12-10 질화물 반도체소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070127296A KR100936869B1 (ko) 2007-12-10 2007-12-10 질화물 반도체소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090060476A KR20090060476A (ko) 2009-06-15
KR100936869B1 true KR100936869B1 (ko) 2010-01-14

Family

ID=40990208

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070127296A KR100936869B1 (ko) 2007-12-10 2007-12-10 질화물 반도체소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100936869B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8466472B2 (en) 2010-12-17 2013-06-18 Samsung Electronics Co., Ltd. Semiconductor device, method of manufacturing the same, and electronic device including the semiconductor device
EP4239658A1 (en) * 2022-03-03 2023-09-06 Siltronic AG A method for manufacturing a substrate wafer for building group iii-v devices thereon and a substrate wafer for building group iii-v devices thereon

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100988126B1 (ko) * 2008-09-18 2010-10-18 고려대학교 산학협력단 이온주입을 통한 질화물 반도체 형성 방법 및 이를 이용하여 제조한 발광다이오드

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10287497A (ja) * 1997-04-09 1998-10-27 Matsushita Electron Corp 窒化ガリウム結晶の製造方法
JP2002241191A (ja) 2001-02-14 2002-08-28 Toyoda Gosei Co Ltd 半導体の結晶成長方法
KR20070023985A (ko) * 2005-08-25 2007-03-02 경북대학교 산학협력단 질화물 반도체 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10287497A (ja) * 1997-04-09 1998-10-27 Matsushita Electron Corp 窒化ガリウム結晶の製造方法
JP2002241191A (ja) 2001-02-14 2002-08-28 Toyoda Gosei Co Ltd 半導体の結晶成長方法
KR20070023985A (ko) * 2005-08-25 2007-03-02 경북대학교 산학협력단 질화물 반도체 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8466472B2 (en) 2010-12-17 2013-06-18 Samsung Electronics Co., Ltd. Semiconductor device, method of manufacturing the same, and electronic device including the semiconductor device
EP4239658A1 (en) * 2022-03-03 2023-09-06 Siltronic AG A method for manufacturing a substrate wafer for building group iii-v devices thereon and a substrate wafer for building group iii-v devices thereon
WO2023165808A1 (en) * 2022-03-03 2023-09-07 Siltronic Ag A method for manufacturing a substrate wafer for building group iii-v devices thereon and a substrate wafer for building group iii-v devices thereon

Also Published As

Publication number Publication date
KR20090060476A (ko) 2009-06-15

Similar Documents

Publication Publication Date Title
KR102519304B1 (ko) 반도체 소자용 에피택셜 기판, 반도체 소자, 및 반도체 소자용 에피택셜 기판의 제조 방법
CN101228616B (zh) 用于控制硅锗缓冲层中的位错位置的方法以及生产的制品
US9422638B2 (en) Silicon substrate including an edge portion, epitaxial structure including the same, and method of manufacturing the silicon substrate
KR100988126B1 (ko) 이온주입을 통한 질화물 반도체 형성 방법 및 이를 이용하여 제조한 발광다이오드
US8148246B2 (en) Method for separating semiconductor layer from substrate
JP2006135319A (ja) ヘテロ集積型歪みシリコンｎ型ＭＯＳＦＥＴ及びｐ型ＭＯＳＦＥＴ及びその製造方法
US20100035416A1 (en) Forming III-Nitride Semiconductor Wafers Using Nano-Structures
JP6896063B2 (ja) イオン注入を用いた高抵抗窒化物バッファ層の半導体材料成長
JP2002241191A (ja) 半導体の結晶成長方法
US9337029B2 (en) Structure including gallium nitride substrate and method of manufacturing the gallium nitride substrate
KR100936869B1 (ko) 질화물 반도체소자 및 그 제조방법
KR101450521B1 (ko) 실리콘 트렌치가 형성된 반도체 소자를 제조하는 방법
US20130171811A1 (en) Method for manufacturing compound semiconductor
CN108231539B (zh) Iii族氮化物层选择性外延生长的方法
JP2003347234A (ja) Ｉｉｉ族窒化物膜の製造方法
KR100833897B1 (ko) 에피택셜 성장 방법
CN115440573A (zh) 单晶SiC/Si晶圆基底、异质结构及其制备方法
US20110127640A1 (en) Stiffening layers for the relaxation of strained layers
TW202123350A (zh) 半導體晶圓及其製造方法
JP5109912B2 (ja) 半導体装置の製造方法、半導体装置
KR101023173B1 (ko) 에피택셜 성장 방법
KR100888484B1 (ko) 질화물 반도체 박막의 성장방법
KR101082457B1 (ko) 탄화된 포토레지스트를 이용하여 에피택셜층을 형성하는 방법 및 이에 의해 제조된 적층 구조물
KR100969159B1 (ko) 질화물 반도체 기판의 제조 방법
CN113178389A (zh) 氮化镓基器件及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151215

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 10