KR100833897B1 - 에피택셜 성장 방법 - Google Patents

에피택셜 성장 방법 Download PDF

Info

Publication number
KR100833897B1
KR100833897B1 KR1020070049040A KR20070049040A KR100833897B1 KR 100833897 B1 KR100833897 B1 KR 100833897B1 KR 1020070049040 A KR1020070049040 A KR 1020070049040A KR 20070049040 A KR20070049040 A KR 20070049040A KR 100833897 B1 KR100833897 B1 KR 100833897B1
Authority
KR
South Korea
Prior art keywords
epitaxial layer
single crystal
epitaxial
layer
crystal substrate
Prior art date
Application number
KR1020070049040A
Other languages
English (en)
Inventor
오재응
김문덕
노영균
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020070049040A priority Critical patent/KR100833897B1/ko
Application granted granted Critical
Publication of KR100833897B1 publication Critical patent/KR100833897B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/42—Gallium arsenide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 격자상수가 서로 다른 단결정 기판 상에 에피택셜층을 성장시킴에 있어 에피택셜층 내에 생성된 결함을 최소화하여 안정적인 광학적 특성 및 전기적 특성을 담보할 수 있는 에피택셜 성장 방법에 관한 것으로서,
본 발명에 따른 에피택셜 성장 방법은 단결정 기판을 준비하는 (a) 단계와, 상기 단결정 기판과 상이한 격자상수를 갖는 제 1 에피택셜층을 상기 단결정 기판 상에 성장시키는 (b) 단계와, 상기 제 1 에피택셜층 상에 양자점을 형성하는 (c) 단계와, 상기 양자점이 표면 에너지의 차이에 의해 상기 제 1 에피택셜층의 스텝으로 이동하는 (d) 단계 및 상기 제 1 에피택셜층 상에 제 2 에피택셜층을 성장시키는 (e) 단계를 포함하여 이루어지는 것을 특징으로 한다.

Description

에피택셜 성장 방법{Method for epitaxial growth}
도 1 내지 도 4는 종래 기술에 따른 결함 전이 억제방법을 설명하기 위한 참고도.
도 5는 본 발명에 따른 에피택셜 성장 방법을 설명하기 위한 순서도.
도 6은 본 발명에 따른 에피택셜 성장 방법을 설명하기 위한 공정 단면도.
도 7은 본 발명의 일 실시예에 따라 양자점이 표면 에너지에 의해 스텝 상부로 이동하는 것을 나타낸 참고도.
도 8은 격자상수가 다른 기판 상에 성장한 단결정층의 결함을 나타낸 TEM 사진 및 원자배열도.
도 9a는 격자상수가 다른 기판 상에 성장한 단결정층의 표면을 나타낸 AFM 사진.
도 9b는 결함 면적에 따른 전자이동도 특성을 나타낸 그래프.
도 10a는 결함이 치유되지 않은 제 1 단결정층 상에 제 2 단결정층을 성장시킨 구조의 단면을 나타낸 TEM 사진.
도 10b는 제 1 단결정의 결함에 의해 제 2 단결정층이 부분적으로 성장하는 것을 나타낸 참고도.
도 11a는 본 발명의 일 실시예에 따라 제작된 단결정 기판, 제 1 및 제 2 에피택셜층의 단면을 나타낸 TEM 사진.
도 11b는 도 9a의 제 2 에피택셜층의 표면 상태를 나타낸 AFM 사진.
본 발명은 에피택셜 성장 방법에 관한 것으로서, 보다 상세하게는 격자상수가 서로 다른 단결정 기판 상에 에피택셜층을 성장시킴에 있어 에피택셜층 내에 생성된 결함을 최소화하여 안정적인 광학적 특성 및 전기적 특성을 담보할 수 있는 에피택셜 성장 방법에 관한 것이다.
단결정 기판 상에 새로운 단결정층을 형성하는 것을 에피택셜 성장(epitaxial growth)이라 하며, 이 때 형성되는 새로운 단결정층을 에피택셜층(epitaxial layer)이라 한다. 에피택셜 성장에 있어서, 단결정 기판과 에피택셜층은 동일한 물질(homoepitaxy) 또는 상이한 물질(heteroepitaxy)로 구성할 수 있으나, 두 경우 모두 단결정 기판의 물질과 에피택셜층의 물질의 격자상수가 동일하거나 유사해야 한다.
단결정 기판의 격자상수와 다른 격자상수를 갖는 물질을 에피택셜층으로 임계 두께(critical thickness) 이상으로 성장시키는 경우, 해당 에피택셜층에는 전 위(dislocation), 마이크로 트윈(micro-twin) 등과 같은 결함이 필연적으로 발생하며, 이와 같은 에피택셜층 내의 결함은 후속의 공정을 통해 상기 에피택셜층 상에 형성되는 박막으로 전이되어 소자 전체의 광학적 특성 및 전기적 특성을 저하시키게 된다. 또한, 단결정 기판과 에피택셜층의 격자상수가 동일한 경우에도 단결정 기판의 표면 상태가 불량하면 후속의 에피택셜 성장에 영향을 끼쳐 결함 발생을 유발한다.
이에 따라, 최근 에피택셜층 내에 발생되는 결함을 제거하거나 결함의 밀도를 최소화하는 연구가 진행되고 있으며 대표적인 방법으로 1) 서로 다른 반도체의 겹을 쌓아 결함의 전이 방향을 바꾸어 후속층으로 전이되는 것을 억제하는 방법(도 1 참조), 2) 저온에서 에피택셜층을 삽입하여 결함의 전이를 억제하는 방법(도 2 참조), 3) 펜도 에피택시(Pendo epitaxy) 또는 ELOG(Epitaxial Lateral Over Growth)라고 일컬어지는 방법으로 금속 또는 타 물질을 이용하여 결함의 일부 전이를 억제하고, 성장층의 측면 성장(lateral growth)을 이용하여 양질의 에피택셜층을 형성하는 방법(도 3 참조), 4) 에피택셜층과 결정구조 및 격자상수가 유사한 물질층을 기판과의 사이에 삽입하여 억제하는 방법(도 4 참조)이 있다.
상기의 종래 기술에 따른 결함 전이 억제방법을 구체적으로 살펴보면, 먼저 도 1에 도시한 초격자를 이용한 격자결함의 농도를 감소시키는 방법은 전위(dislocation)의 버거 벡터(Burger`s vector)를 스트레인(strain)이나 물질 구성의 변화를 주어서 막는 방법으로서, 이러한 방법을 사용하는 경우 격자결함의 농도가 매우 작은 경우에는 어느 정도 유효한 것으로 알려져 있으나, 그 농도가 크거나 결함의 정도가 큰 경우에는 효과 및 재현성이 떨어지는 것으로 알려져 있다. 이와 같은 초격자를 이용한 결함 전이 억제방법은 Erickson et al., J. Appl. Phys. 60, 1640(1986), Russell et al., Appl. Phys. Lett. 49, 942(1986), Umeno et al., Mat. Res. Soc. Symp. Proc., Vol. 67, 15(1986) 등에 기술되어 있다.
다음으로, 도 2에 도시한 저온 버퍼층을 이용한 격자결함 감소방법은 저온에서 얇은 버퍼층을 기판과 에피택셜층 사이에 삽입하여 전위(dislocation)의 전이를 억제하는 방법으로서 명확한 메카니즘이 밝혀져 있지는 않으나 일부 물질의 조합에서 우수한 에피택셜층을 형성하는 것으로 알려져 있다. 또한, 저온에서 성장함으로써 일종의 다결정 형태의 시드층(seed layer)을 형성하고 상기 시드층 상에 단결정이 형성되는 것으로 알려져 있으며, 사파이어(Al2O3) 상에 저온 GaN 또는 AlN의 시드층을 형성하고 상기 시드층 상에 에피택셜층을 형성하는 경우 및 GaAs 기판 상에 InSb를 형성하는 경우에 효과가 있다고 알려져 있다. 이와 같은 방법은 미국등록특허 US 5,290,393호 (Crystal growth method for gallium nitride-based compound semiconductor) 등에 기재되어 있다.
다음으로, 도 3에 도시한 펜도 에피택시(Pendo epitaxy) 또는 ELOG(Epitaxial Lateral Over Growth)라고 일컬어지는 방법은 GaN 등 발광소자의 성장시 격자결함을 줄이는 방법으로 주로 SiN 이나 금속 등을 사용하여 격자결함의 전이를 막고 기판과 수직 이외의 방향으로 에피택셜층의 성장을 유도함으로써 격자결함을 최소화시키는 방법이다. 그러나 여러 단계의 추가적인 공정이 요구되고, 결 함이 없는 부분과 결함이 있는 부분으로 나뉘어 짐으로써 균일한 특성을 갖는 소자의 제작에 어려움이 있다. 펜도 에피택시(Pendo epitaxy) 방법은 미국등록특허 US 6,265,289호 (Methods of fabricating gallium nitride(GaN) semiconductor layers by lateral growth from sidewalls into trenches and GaN semiconductor structure fabricated thereby), Lei et al., Appl. Phys. Lett. 59(8), 944(1991) 등에 제시되고 있다.
마지막으로, 도 4에 도시한 격자상수가 유사한 버퍼층을 이용한 격자결함 억제 방법은 주로 GaAs 또는 InP 에피택셜층을 실리콘 단결정 기판 상에 결함 없이 성장시키기 위해 모토롤라 社 등에서 개발된 기술로서, 에피택셜층과 결정구조 및 격자상수가 유사한 버퍼층을 기판 상에 형성하고 상기 버퍼층 상에 에피택셜 성장을 진행하여 격자결함의 발생을 억제하는 방법이다. GaAs on Si의 경우 매우 우수한 결과가 모토롤라 등에서 공개된 바 있으나, 기판의 지름이 큰 경우에는 각 층의 열팽창계수 차이에 의하여 에피택셜층 내에 크랙(crack)이 발생하고 이로 인해 신뢰성 및 재현성이 떨어지는 단점이 있다. 또한, 버퍼층 형성시 별도의 증착 장비를 사용함에 따라 효율성이 저하되는 문제점이 있다. 버퍼층을 이용한 격자결함 억제 기술은 Ishiwara et al., Jpn. J. Appl. Phys. 25, L139(1986), Ishiwara et al., Jpn. J. Appl. Phys. 22, 1476(1983), 미국공개특허 US 2020030246호 (Structure and method for fabricating semiconductors structures and devices not lattice matched to the substrate) 등에 기재되어 있다.
이상 설명한 바와 같이, 종래 기술에 따른 결함 전이 억제방법은 에피택셜층 내의 결함을 최소화하는 방법으로 초격자층, 버퍼층과 같은 별도의 박막을 형성하거나 별도의 증착장비를 이용하는 방법을 제시하고 있어 공정이 복잡해지고 공정 효율이 저하되는 문제가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 격자상수가 서로 다른 단결정 기판 상에 에피택셜층을 성장시킴에 있어 에피택셜층 내에 생성된 결함을 최소화하여 안정적인 광학적 특성 및 전기적 특성을 담보할 수 있는 에피택셜 성장 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명에 따른 에피택셜 성장 방법은 단결정 기판을 준비하는 (a) 단계와, 상기 단결정 기판과 상이한 격자상수를 갖는 제 1 에피택셜층을 상기 단결정 기판 상에 성장시키는 (b) 단계와, 상기 제 1 에피택셜층 상에 양자점을 형성하는 (c) 단계와, 상기 양자점이 표면 에너지의 차이에 의해 상기 제 1 에피택셜층의 스텝으로 이동하는 (d) 단계 및 상기 제 1 에피택셜층 상에 제 2 에피택셜층을 성장시키는 (e) 단계를 포함하여 이루어지는 것을 특징으로 한다.
상기 제 2 에피택셜층의 격자상수는 상기 제 1 에피택셜층의 격자상수에 상응한 크기를 갖으며, 상기 양자점의 격자상수는 상기 제 1 에피택셜층의 격자상수 보다 크다. 또한, 상기 (b) 단계 내지 (e) 단계는 복수 번 반복하여 실시될 수 있다.
상기 단결정 기판은 InAs 단결정 기판, GaAs 단결정 기판, GaN 단결정 기판 중 어느 하나이며, 상기 제 1 에피택셜층 및 제 2 에피택셜층은 실리콘(Si) 또는 사파이어(Al2O3)로 구성된다.
본 발명에 따른 에피택셜 성장 방법의 전체적인 공정은 단결정 기판 상에 제 1 에피택셜층 및 제 2 에피택셜층을 순차적으로 적층하는 것이라 할 수 있다. 여기서, 상기 제 1 에피택셜층과 제 2 에피택셜층은 격자상수가 동일하거나 유사하며, 상기 단결정 기판과 제 1 에피택셜층은 격자상수가 서로 다르다.
상기 단결정 기판과 제 1 에피택셜층의 격자상수가 서로 다름에 따라, 상기 제 1 에피택셜층의 성장시 상기 제 1 에피택셜층 내에 전위(dislocation), 마이크로 트윈(micro twin)과 같은 격자결함이 발생되는데, 상기 제 1 에피택셜층 내에 생성된 격자결함을 제거 또는 최소화하기 위한 방법으로 본 발명은 상기 제 1 에피택셜층 상에 양자점(quantum dot)을 형성하고 해당 양자점이 상기 제 1 에피택셜층의 결함 상에 위치하도록 함으로써 결함을 치유하고 이에 따라, 상기 제 1 에피택셜층 상에 형성되는 제 2 에피택셜층에 결함이 전이되는 것을 억제하는 것을 특징으로 한다.
이하에서는, 도면을 참조하여 본 발명에 따른 에피택셜 성장 방법을 상세히 설명하기로 한다. 도 5는 본 발명에 따른 에피택셜 성장 방법을 설명하기 위한 순서도이고, 도 6은 본 발명에 따른 에피택셜 성장 방법을 설명하기 위한 공정 단면도이다.
먼저, 도 5 및 도 6의 (a)에 도시한 바와 같이 단결정 기판(601)을 준비한다(S501). 상기 단결정 기판(601)으로는 실리콘 기판, 화합물 반도체 기판 등이 사용될 수 있다. 구체적으로, 상기 단결정 기판(601)은 InAs 단결정 기판, GaAs 단결정 기판, GaN 단결정 기판 중 어느 하나이다.
그런 다음, 상기 단결정 기판(601) 상에 제 1 에피택셜층(602)을 성장시킨다(S502)(도 6의 (b) 참조). 이 때, 상기 제 1 에피택셜층(602)의 물질은 상기 단결정 기판(601)의 물질과 서로 다른 격자상수를 갖으며, 상기 제 1 에피택셜층(602)의 성장 방법으로는 분자선 결정성장법(MBE, Molecular Beam Epitaxy), 금속-유기 화학기상증착법(Metal Organic Chemical Vapor Deposition)을 포함한 제반 에피택셜 성장 방법을 이용할 수 있다. 일 예로, 상기 제 1 에피택셜층(602)의 물질은 실리콘(Si) 또는 사파이어(Al2O3)가 이용될 수 있으며, 바람직하게는 상기 단결정 기판(601)으로 InAs 또는 GaAs 단결정 기판이 이용될 경우 제 1 에피택셜층(602)으로 실리콘(Si)이 적용되며, 단결정 기판(601)으로 GaN 단결정 기판이 이용될 경우 제 1 에피택셜층(602)으로 사파이어(Al2O3)가 이용된다.
상기 단결정 기판(601)과 제 1 에피택셜층(602)의 격자상수가 서로 다름에 따라, 단결정 기판(601) 상에 성장된 제 1 에피택셜층(602) 내에는 전위, 마이크로 트윈 등과 같은 결함(603)이 생성된다. 예를 들면, 면지수 (100)의 기판 상에 격자상수가 다른 제 1 단결정층을 성장시키게 되면 도 8에 도시한 바와 같이 기판의 결정 방향과 다른 {111} 방향으로 성장된 결함 즉, 마이크로 트윈이 발생하게 된다. 참고로, 도 8에 있어서 상단의 도면은 기판 상에 형성된 단결정층의 마이크로 트윈 부분을 나타낸 TEM(transmission electron microscopy) 사진이고, 하단의 도면은 상기 TEM 사진의 원자 배열을 연장선상에서 나타낸 도면이다. 또한, 도 9a의 AFM(atomic force microscopy) 사진을 참조하면 생성된 결함의 면적을 확인할 수 있으며, 도 9b에 도시한 바와 같이 전자이동도가 감소됨을 알 수 있다.
한편, 도 8에서와 같은 마이크로 트윈의 결함이 생성된 상태에서 상기 제 1 단결정층 상에 상기 제 1 단결정층과 격자상수가 유사한 물질로 제 2 단결정층을 성장시키게 되면, 격자상수가 유사함에도 불구하고 상기 결함이 존재하는 부위 상에는 도 10a 및 도 10b에 도시한 바와 같이 제 2 단결정층이 성장되지 않는다. 결함이 존재하는 부위의 제 1 단결정층 상에 제 2 단결정층이 성장하지 않는 이유는 결함이 생성된 부위의 제 1 단결정층의 격자상수와 정상적으로 성장된 제 1 단결정층의 격자상수가 다르기 때문이다. 따라서, 제 1 단결정층의 결함이 제 2 단결정층으로 전이되는 것을 방지하기 위해서는 상기 제 1 단결정층 표면의 격자상수를 균일하게 유지하는 것이 요구된다.
본 발명은, 단결정 기판(601) 상에 형성된 제 1 에피택셜층(602)의 표면 전체의 격자상수를 균일하게 유지하기 위해 상기 제 1 에피택셜층(602) 상에 양자점(604)을 형성하고 상기 양자점(604)이 결함(603)이 존재하는 부위에 이동하도록 하여 해당 결함을 치유함으로써 상기 제 1 에피택셜층(602)의 표면 전체의 격자상수가 균일화시키는 방법을 제안한다.
구체적으로, 먼저 상기 제 1 에피택셜층(602) 상에 양자점(604)을 형성한다(S503)(도 6의 (c) 참조). 상기 양자점(604)으로 이용되는 물질은 상기 제 1 에피택셜층(602)보다 격자상수가 큰 것이 바람직하며, 상기 양자점(604)은 원자층 적층법(Atomic Layer Epitaxy), S-K(Stranski-Krastanov) 성장법 등을 이용하여 형성할 수 있다. 이 때, 상기 형성된 양자점(604)은 자기조립(self-assembly)에 의해 상기 제 1 에피택셜층(602) 상에 배열된다. 참고로, 상기 양자점(604)은 5nm∼10㎛의 크기를 갖는 것이 바람직하다.
한편, 결함(603)이 존재하는 부위에 상응하는 제 1 에피택셜층(602) 표면(이하, 스텝(610)이라 칭함)은 정상적으로 성장한 제 1 에피택셜층(602) 표면보다 표면 에너지가 낮다. 이에 따라, 상기 제 1 에피택셜층(602) 상에 형성된 양자점(604)은 상대적으로 표면 에너지가 낮은 상기 스텝(610) 상에 이동하게 되고(도 7 참조) 궁극적으로, 제 1 에피택셜층(602)의 표면 전체가 비교적 균일한 격자상수를 갖게 된다(S504). 즉, 상기 양자점(604)이 상기 스텝(610) 상으로 이동함으로 인해 제 1 에피택셜층(602)의 결함이 치유되는 것이다.
상기 양자점(604)에 의해 상기 제 1 에피택셜층(602)의 결함이 치유된 상태에서 달리 말하여, 상기 제 1 에피택셜층(602) 표면 전체의 격자상수가 균일화된 상태에서 상기 제 1 에피택셜층(602)과 동일하거나 유사한 격자상수를 갖는 제 2 에피택셜층(605)을 성장시킨다(S505)(도 6의 (d) 참조). 이 때, 상기 제 1 에피택 셜층(602) 내의 결함은 스텝(610) 상에 안착된 양자점(604)에 의해 전이가 방해됨에 따라, 상기 제 2 에피택셜층(605)은 결함이 최소화된 상태로 에피택셜하게 성장된다. 도 11a는 본 발명의 일 실시예에 따라 제작된 단결정 기판, 제 1 및 제 2 에피택셜층의 단면을 나타낸 TEM 사진이고, 도 11b는 도 11a의 제 2 에피택셜층의 표면 상태를 나타낸 AFM 사진인데, 도 11a 및 도 11b에 도시한 바와 같이 제 2 에피택셜층 내에 결함이 거의 없음을 알 수 있다. 참고로, 상기 제 2 에피택셜층(605)의 물질로 실리콘(Si) 또는 사파이어(Al2O3)가 이용될 수 있다.
한편, 상기 제 1 에피택셜층 및 제 2 에피택셜층 내의 결함 농도를 최소화하기 위해 상기 제 1 에피택셜층 적층, 양자점 형성, 제 2 에피택셜층 적층으로 이루어지는 일련의 단위 공정을 반복하여 실시할 수 있다.
본 발명에 따른 에피택셜 성장 방법은 다음과 같은 효과가 있다.
단결정 기판과 격자상수가 다른 에피택셜층을 적용함에 있어서, 에피택셜층에 생성되는 결함이 후속층으로 전이되는 것을 양자점을 이용하여 억제할 수 있음에 따라, 이종의 물질을 사용하는 다양한 에피택셜 기판을 효과적으로 제조할 수 있게 된다.

Claims (10)

  1. 단결정 기판을 준비하는 (a) 단계;
    상기 단결정 기판과 상이한 격자상수를 갖는 제 1 에피택셜층을 상기 단결정 기판 상에 성장시키는 (b) 단계;
    상기 제 1 에피택셜층 상에 양자점을 형성하는 (c) 단계;
    상기 양자점이 표면 에너지의 차이에 의해 상기 제 1 에피택셜층의 스텝으로 이동하는 (d) 단계; 및
    상기 제 1 에피택셜층 상에 제 2 에피택셜층을 성장시키는 (e) 단계를 포함하여 이루어지는 것을 특징으로 하는 에피택셜 성장 방법.
  2. 제 1 항에 있어서, 상기 제 2 에피택셜층의 격자상수는 상기 제 1 에피택셜층의 격자상수에 상응한 크기를 갖는 것을 특징으로 하는 에피택셜 성장 방법.
  3. 제 1 항에 있어서, 상기 양자점의 격자상수는 상기 제 1 에피택셜층의 격자상수보다 큰 것을 특징으로 하는 에피택셜 성장 방법.
  4. 제 1 항에 있어서, 상기 (c) 단계는,
    원자층 적층법(Atomic Layer Epitaxy), S-K(Stranski-Krastanov) 성장법 중 어느 하나를 이용하여 상기 양자점을 형성하는 것을 특징으로 하는 에피택셜 성장 방법.
  5. 제 1 항에 있어서, 상기 양자점은 5nm∼10㎛의 크기를 갖는 것을 특징으로 하는 에피택셜 성장 방법.
  6. 제 1 항에 있어서, 상기 제 1 에피택셜층 및 제 2 에피택셜층은 분자선 결정성장법(MBE, Molecular Beam Epitaxy), 금속-유기 화학기상증착법(Metal Organic Chemical Vapor Deposition) 중 어느 하나를 이용하여 성장시키는 것을 특징으로 하는 에피택셜 성장 방법.
  7. 제 1 항에 있어서, 상기 (b) 단계 내지 (e) 단계를 복수 번 반복하는 것을 특징으로 하는 에피택셜 성장 방법.
  8. 제 1 항에 있어서, 상기 단결정 기판은 InAs 단결정 기판, GaAs 단결정 기판, GaN 단결정 기판 중 어느 하나인 것을 특징으로 하는 에피택셜 성장 방법.
  9. 제 1 항에 있어서, 상기 제 1 에피택셜층은 실리콘(Si) 또는 사파이어(Al2O3)로 구성되는 것을 특징으로 하는 에피택셜 성장 방법.
  10. 제 1 항에 있어서, 상기 제 2 에피택셜층은 실리콘(Si) 또는 사파이어(Al2O3)로 구성되는 것을 특징으로 하는 에피택셜 성장 방법.
KR1020070049040A 2007-05-21 2007-05-21 에피택셜 성장 방법 KR100833897B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070049040A KR100833897B1 (ko) 2007-05-21 2007-05-21 에피택셜 성장 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070049040A KR100833897B1 (ko) 2007-05-21 2007-05-21 에피택셜 성장 방법

Publications (1)

Publication Number Publication Date
KR100833897B1 true KR100833897B1 (ko) 2008-06-02

Family

ID=39769670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070049040A KR100833897B1 (ko) 2007-05-21 2007-05-21 에피택셜 성장 방법

Country Status (1)

Country Link
KR (1) KR100833897B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100187499A1 (en) * 2009-01-29 2010-07-29 Oh Jae-Eung Method for epitaxial growth and epitaxial layer structure using the method
KR101023173B1 (ko) 2009-01-22 2011-03-18 한양대학교 산학협력단 에피택셜 성장 방법
KR101518423B1 (ko) * 2008-12-26 2015-05-07 연세대학교 산학협력단 양자점 형성방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216037A (ja) * 1993-01-13 1994-08-05 Hitachi Ltd ヘテロエピタキシャル成長方法
JPH0864791A (ja) * 1994-08-23 1996-03-08 Matsushita Electric Ind Co Ltd エピタキシャル成長方法
JP2002170991A (ja) 2000-11-16 2002-06-14 United Epitaxy Co Ltd 窒化物化合物半導体のエピタキシャル成長
US20050051766A1 (en) 2003-09-05 2005-03-10 The University Of North Carolina Quantum dot optoelectronic devices with nanoscale epitaxial lateral overgrowth and methods of manufacture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216037A (ja) * 1993-01-13 1994-08-05 Hitachi Ltd ヘテロエピタキシャル成長方法
JPH0864791A (ja) * 1994-08-23 1996-03-08 Matsushita Electric Ind Co Ltd エピタキシャル成長方法
JP2002170991A (ja) 2000-11-16 2002-06-14 United Epitaxy Co Ltd 窒化物化合物半導体のエピタキシャル成長
US20050051766A1 (en) 2003-09-05 2005-03-10 The University Of North Carolina Quantum dot optoelectronic devices with nanoscale epitaxial lateral overgrowth and methods of manufacture

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101518423B1 (ko) * 2008-12-26 2015-05-07 연세대학교 산학협력단 양자점 형성방법
KR101023173B1 (ko) 2009-01-22 2011-03-18 한양대학교 산학협력단 에피택셜 성장 방법
US8227327B2 (en) * 2009-01-22 2012-07-24 Industry-University Cooperation Foundation Hanyang University Method for epitaxial growth
US20100187499A1 (en) * 2009-01-29 2010-07-29 Oh Jae-Eung Method for epitaxial growth and epitaxial layer structure using the method
KR101021775B1 (ko) 2009-01-29 2011-03-15 한양대학교 산학협력단 에피택셜 성장 방법 및 이를 이용한 에피택셜층 적층 구조
US8168517B2 (en) 2009-01-29 2012-05-01 Industry-University Cooperation Foundation Hanyang University Method for epitaxial growth and epitaxial layer structure using the method

Similar Documents

Publication Publication Date Title
JP5331868B2 (ja) 窒化物層上の光電子又は電子デバイス及びその製造方法
JP5520056B2 (ja) 中間層構造を有する窒化物半導体構造、及び中間層構造を有する窒化物半導体構造を製造する方法
JP4954298B2 (ja) 中間層構造を有する厚い窒化物半導体構造、及び厚い窒化物半導体構造を製造する方法
JP5705399B2 (ja) 転位密度の低いｉｉｉ族窒化物材料及び当該材料に関連する方法
US6720196B2 (en) Nitride-based semiconductor element and method of forming nitride-based semiconductor
JP4880456B2 (ja) 窒素化合物系半導体装置およびその製造方法
US8803189B2 (en) III-V compound semiconductor epitaxy using lateral overgrowth
US20050003572A1 (en) Method for fabricating a plurality of semiconductor chips
KR101021775B1 (ko) 에피택셜 성장 방법 및 이를 이용한 에피택셜층 적층 구조
EP1769529A1 (en) Gallium nitride materials and methods associated with the same
US20100035416A1 (en) Forming III-Nitride Semiconductor Wafers Using Nano-Structures
JP2007070154A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
WO2000057460A1 (fr) PROCEDE DE CROISSANCE DE CRISTAUX SEMICONDUCTEURS COMPOSES DE GaN, ET SUBSTRAT DE SEMICONDUCTEUR
KR100833897B1 (ko) 에피택셜 성장 방법
JP2005032823A (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
US20150115277A1 (en) Episubstrates for Selective Area Growth of Group III-V Material and a Method for Fabricating a Group III-V Material on a Silicon Substrate
KR20140021746A (ko) 반도체 소자 및 그 제조 방법
US20220290327A1 (en) Semiconductor wafer and method for manufacturing same
KR101020498B1 (ko) 에피택셜 성장 방법
KR101023173B1 (ko) 에피택셜 성장 방법
WO2009145370A1 (en) Method for epitaxial growth
CN111052306B (zh) 衬底及其制备方法
JPH05267175A (ja) 化合物半導体基板
TW202249299A (zh) 控制半導體結構中弓曲之方法、半導體結構及半導體裝置
JP2004345868A (ja) エピタキシャル基板およびｉｉｉ族窒化物層群の転位低減方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130510

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140523

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151125

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160825

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180904

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190404

Year of fee payment: 12