KR101518423B1 - 양자점 형성방법 - Google Patents

양자점 형성방법 Download PDF

Info

Publication number
KR101518423B1
KR101518423B1 KR1020080134136A KR20080134136A KR101518423B1 KR 101518423 B1 KR101518423 B1 KR 101518423B1 KR 1020080134136 A KR1020080134136 A KR 1020080134136A KR 20080134136 A KR20080134136 A KR 20080134136A KR 101518423 B1 KR101518423 B1 KR 101518423B1
Authority
KR
South Korea
Prior art keywords
thin film
quantum dot
hfo
zro
tio
Prior art date
Application number
KR1020080134136A
Other languages
English (en)
Other versions
KR20100076190A (ko
Inventor
조만호
박소아
마진원
백주혁
이우정
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020080134136A priority Critical patent/KR101518423B1/ko
Publication of KR20100076190A publication Critical patent/KR20100076190A/ko
Application granted granted Critical
Publication of KR101518423B1 publication Critical patent/KR101518423B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02581Transition metal or rare earth elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02601Nanoparticles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

본 발명은 양자점 형성방법에 관한 것으로, 반도체 기판상에 상기 반도체 기판과 격자상수가 다른 제 1 박막을 형성하는 단계; 상기 제 1 박막에 희토류 원소 또는 Ⅳ족 원소를 도핑하여 보이드(void)를 생성하는 단계; 및 상기 제 1 박막에 열처리하여 상기 보이드(void) 주변에 양자점을 생성하는 단계;를 포함하는 것을 특징으로 한다.
양자점, 격자상수, 보이드

Description

양자점 형성방법{METHOD FOR MAKING QUANTUM DOT}
본 발명은 양자점 형성방법에 관한 것으로, 특히 격자상수가 다른 박막에 희토류 원소 또는 Ⅳ족 원소를 도핑하는 방법으로 보이드(void)를 생성하고, 이 보이드(void)에 열처리를 하여 양자점을 형성함으로써, 온도에 따라 균일한 양자점을 생성할 수 있는 양자점 형성방법에 관한 것이다.
양자점(Quantum Dot)은 나노미터의 크기를 가지며, 벌크(Bulk) 상태와는 다른 우수한 광학적, 자기적 및 전기적 특성을 가지므로, 소자의 크기를 소형화하면서도 고기능화할 수 있는 장점이 있어 널리 사용되고 있다.
이러한 양자점을 형성하는 방법은 포토 리소그래피를 이용한 선택성장방법과 화학적 처리방법 및 박막의 격자상수차이를 이용한 양자점 자발형성방법이 있다.
그런데, 일반적으로 포토 리소그래피를 이용한 선택성장방법은 양자점 사이의 간격이 포토 리소그래피 기술에 의해 결정되므로 양자점의 밀도가 매우 낮으며, 소자 응용 시에 원하는 성능을 얻기 어렵다는 문제가 있다.
또한, 자발형성방법 중 화학적 처리방법으로 콜로이드용액 등을 이용한 양자 점 형성방법은 양자점에 위치한 콜로이드용액을 증발시키고, 발생된 불순물을 제거하기 위한 후처리 과정이 요구되어 공정이 복잡해지는 문제가 있다.
한편, 박막의 격자상수차이를 이용한 양자점 자발형성방법이 있는데, 그 중 하나인 Stranski-Krastanov(S-K) 성장법은 일정한 조건을 만족하는 경우에만 이용가능하여 적용범위가 제한되며 양자점의 크기 제어가 어렵다는 문제가 있다. 즉, 반도체 기판 위에 반도체 기판과 격자상수의 차가 일정한 값 이상 되는 박막을 증착시켜야만 하고, 또한 박막의 두께가 두꺼워야만 하므로 적용되는 범위에 한계가 있었다.
본 발명은 상기의 문제를 해결하기 위한 것으로, 특히 격자상수가 다른 제 1 박막을 형성하고, 제 1 박막에 희토류 원소 또는 Ⅳ족 원소를 이용하여 스트레인(Strain)을 형성함으로써, 반도체 기판과 제 1 박막 간에 격자상수 차이의 대소에 관계없이 양자점을 생성할 수 있는 양자점 형성방법을 제공하는 것을 목적으로 한다.
본 발명의 실시예에 따르면, 보이드(void)에 열처리하여 양자점을 생성함으로써, 열처리 온도에 따라 양자점의 크기가 결정되므로 양자점을 이용하고자 하는 디바이스에 따라 적합한 크기의 양자점을 생성할 수 있는 양자점 형성방법을 제공하는 것을 목적으로 한다.
마지막으로, 본 발명의 다른 실시예에 따르면, 제 1 박막에 도핑되는 원소의 농도에 따라 보이드(void)의 크기를 조절하여 제 1 박막에 형성되는 양자점의 개수, 크기 또는 간격을 제어할 수 있는 양자점 형성방법을 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위해 본 발명의 실시예에 따른 양자점 형성방법은, 반도체 기판상에 상기 반도체 기판과 격자상수가 다른 제 1 박막을 형성하는 단계; 상기 제 1 박막에 희토류 원소 또는 Ⅳ족 원소를 도핑하여 보이드(void)를 생성하 는 단계; 및 상기 제 1 박막에 열처리하여 상기 보이드(void) 주변에 양자점을 생성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 양자점 형성방법은, 반도체 기판상에 에피택셜 층을 형성하는 단계; 상기 에피택셜 층 상에 상기 에피택셜 층과 격자상수가 다른 제 1 박막을 형성하는 단계; 상기 제 1 박막에 희토류 원소 또는 Ⅳ족 원소를 도핑하여 보이드(void)를 생성하는 단계; 및 상기 제 1 박막에 열처리하여 상기 보이드(void) 주변에 양자점을 생성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 양자점 형성방법은, 반도체 기판에 스트레인(Strain)이 형성되어 있는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 양자점 형성방법은, 제 1 박막이 Al2O3, HfO2, ZrO2, TiO2, La2O3, Y2O3, Gd2O3, Ta2O5 중 어느 하나이거나, Al2O3, HfO2, ZrO2, TiO2, La2O3, Y2O3, Gd2O3, Ta2O5 중 어느 하나와 SiO4 - 가 결합한 화합물이거나 Al2O3, HfO2, ZrO2, TiO2, La2O3, Y2O3, Gd2O3, Ta2O5 중 어느 하나와 AlO2 - 가 결합한 화합물이거나 Al2O3, HfO2, ZrO2, TiO2, La2O3, Y2O3, Gd2O3, Ta2O5 중 어느 하나와 AlO3 3 - 가 결합한 화합물인 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 양자점 형성방법은, 상기 희토류 원소는 스칸듐(Sc), 이트륨(Y), 란탄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴 Nd(60), 프 로메튬(Pm), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 테르븀(Tb), 디스프로슘(Dy), 흘뮴(Ho), 에르븀(Er), 툴륨(Tm), 이테르븀(Yb), 루테튬(Lu) 및 이들의 조합 중 어느 하나인 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 양자점 형성방법은, 상기 Ⅳ족 원소가 하프늄(Hf) 또는 지르코늄(Zr)인 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 양자점 형성방법은, 상기 에피택셜 층이 Gallium Arsenide(GaAs), Gallium Phosphide(GaP), Lithium Tantalate(LiTa), Lithium Niobate(LiN), Indium Arsenide(InAs), Indium Phosphide(InP), Silicon Carbide(SiC), Germanium(Ge), Gallium Antimonide(GaSb) 및 Iron Silecides(FeSi2) 중 어느 하나인 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 양자점 형성방법은, 상기 제 1 박막이 CVD, ALD 및 PVD 중 어느 하나를 이용하여 형성시키는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 양자점 형성방법은, 상기 열처리가 RTP(Rapid Thermal Processor)를 이용하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 양자점 형성방법은, 상기 열처리가 700℃ 내지 900℃의 온도에서 수행하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 양자점 형성방법은, 상기 반도체 기판이 실리콘(Si), 게르마늄(Ge) 및 이들의 조합 중 어느 하나인 것을 특징으로 한다.
본 발명에 따른 양자점 형성방법은, 격자상수가 다른 제 1 박막을 형성하고 제 1 박막에 희토류 원소 또는 Ⅳ족 원소를 이용하여 스트레인(Strain)을 형성함으로써, 반도체 기판과 제 1 박막 간에 격자상수 차이의 대소에 관계없이 양자점을 생성할 수 있는 효과를 제공한다.
본 발명에 따른 양자점 형성방법은, 보이드(void)에 열처리하여 양자점을 생성함으로써, 열처리 온도에 따라 양자점의 크기가 결정되므로 양자점을 이용하고자 하는 디바이스에 따라 적합한 크기의 양자점을 생성할 수 있는 효과를 제공한다.
마지막으로, 본 발명의 다른 실시예에 따른 양자점 형성방법은, 제 1 박막에 도핑되는 원소의 농도에 따라 보이드(void)의 크기를 조절하여 제 1 박막에 형성되는 양자점의 개수, 크기 또는 간격을 제어할 수 있는 효과를 제공한다.
첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 1 및 도 2는 본 발명의 실시예에 따른 양자점 형성방법을 도시하는 순서도이고, 도 3은 이의 모식도이다.
도 1 내지 도 3을 참조하여 각 단계별로 상세히 설명한다.
먼저, 도 1에 도시된 바와 같이, 반도체 기판(10)상에 반도체 기판(10)과 격자상수가 다른 제 1 박막(30)을 형성하는 단계(S10)를 수행한다.
이때 다른 실시예에 의하면, 도 2 및 도 3에 도시된 바와 같이, 반도체 기 판(10)상에 에피택셜 층(20)을 형성(S110)한 후, 제 1 박막을 형성하는 단계(S120)를 수행할 수 있다.
반도체 기판(10)은 실리콘(Si), 게르마늄(Ge) 및 이들의 조합 중 어느 하나일 수 있고, 에피택셜 층(20)은 Gallium Arsenide(GaAs), Gallium Phosphide(GaP), Lithium Tantalate(LiTa), Lithium Niobate(LiN), Indium Arsenide(InAs), Indium Phosphide(InP), Silicon Carbide(SiC), Germanium(Ge), Gallium Antimonide(GaSb) 및 Iron Silecides(FeSi2) 중 어느 하나일 수 있다.
반도체 기판(10) 상에 에피택셜 층(20)을 형성하는 경우, 반도체 기판(10)과 에피택셜 층(20)간의 결정구조의 차이로 스트레인(Strain)(25)이 형성된다.
다음으로, 에피택셜 층(20) 상에 에피택셜 층(20)과 격자상수가 다른 제 1 박막(30)을 형성하는 단계(S120)를 수행한다.
제 1 박막(30)은 Al2O3, HfO2, ZrO2, TiO2, La2O3, Y2O3, Gd2O3, Ta2O5 중 어느 하나이거나, Al2O3, HfO2, ZrO2, TiO2, La2O3, Y2O3, Gd2O3, Ta2O5 중 어느 하나와 SiO4 - 가 결합한 화합물이거나 Al2O3, HfO2, ZrO2, TiO2, La2O3, Y2O3, Gd2O3, Ta2O5 중 어느 하나와 AlO2 - 가 결합한 화합물이거나 Al2O3, HfO2, ZrO2, TiO2, La2O3, Y2O3, Gd2O3, Ta2O5 중 어느 하나와 AlO3 3 - 가 결합한 화합물일 수 있다.
에피택셜 층(20)과 격자상수가 다른 제 1 박막(30)은 CVD(Chemical Vapor Deposition), ALD(Atomic Layer Deposition) 및 PVD(Physical Vapor Deposition) 중 어느 하나를 이용하여 형성시킬 수 있다. 상기 방법은 박막을 형성시킬 때 이용되는 재료(Hf, Zr 등)의 상태에 따라 다른데, 증착시킬 화합물을 가스 형태로 제공하면 CVD, ALD 법을 이용하고, 고체 상태일 경우에는 PVD 증착법을 이용할 수 있다. PVD 증착법으로는 스퍼터링(Sputtering), 전자빔증착법(E-beam evaporation), 열증착법(Thermal evaporation), 레이저분자빔증착법(L-MBE, Laser Molecular Beam Epitaxy), 펄스레이저증착법(PLD, Plused Laser Deposition) 등이 있다.
한편 이때, 반도체 기판(10)에 에피택셜 층(20)을 형성하여 스트레인을 형성하지 않는 경우에는, 가압 등의 방법으로 스트레인(Strain)(25)이 형성된 반도체 기판을 이용할 수도 있는데, 이 경우에는 스트레인이 형성된 반도체 기판에 바로 제 1 박막(30)을 증착시킬 수 있다.
다음으로, 제 1 박막(30)에 희토류 원소 또는 Ⅳ족 원소를 도핑(doping)하여 보이드(void)(40)를 생성하는 단계(S130)를 수행한다.
희토류 원소(rare-earth metal)는 스칸듐(Sc), 이트륨(Y), 란탄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴 Nd(60), 프로메튬(Pm), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 테르븀(Tb), 디스프로슘(Dy), 흘뮴(Ho), 에르븀(Er), 툴륨(Tm), 이테르븀(Yb), 루테튬(Lu) 및 이들의 조합 중 어느 하나일 수 있다.
Ⅳ족 원소는 특히, 하프늄(Hf) 또는 지르코늄(Zr)일 수 있다.
스트레인(25)이 형성된 에피택셜 층(20)에 에피택셜 층(20)과 격자상수가 다른 제 1 박막(30)에 희토류 원소 또는 Ⅳ족 원소를 도핑할 경우, 격자상수의 차이 로 인해 제 1 박막(30)에서는 스트레인(Strain)이 형성되어 보이드(void)가 생성된다.
격자상수가 다른 박막을 증착하는 경우 박막의 원자들은 반도체 기판의 원자와 배열을 맞추려한다. 이때, 희토류 원소 또는 Ⅳ족 원소를 도핑할 경우, 이러한 영향으로 반도체 기판과 박막에는 스트레인(Strain)이 형성되어 보이드(void)가 생성된다.
마지막으로, 제 1 박막(30)에 열처리하여 보이드(void)(40) 주변에 양자점(50)을 생성하는 단계(S140)를 수행한다.
제 1 박막(30)에 열처리를 하면, 희토류 원소 또는 Ⅳ족 원소의 도핑으로 변형이 일어난 보이드(void)(40)에서는 열처리로 인한 스트레인(strain)이 생겨 양자점(50)을 생성하게 된다. 즉, 열처리로 인해 스트레인이 생기고, 제 1 박막에서는 이러한 스트레인을 견디지 못하고 솟아올라 양자점을 생성할 수 있다.
이때, 열처리는 700℃ 내지 900℃의 온도에서 수행할 수 있다.
제 1 박막(30)에 열처리를 하면 보이드(void)(40)주변의 작은 입자들이 양자점(50)을 형성시키는데, 이렇게 형성된 양자점(50)은 도 4 내지 도 9에 도시된 바와 같이 열처리 온도에 따라 그 크기가 결정된다.
이러한 실시예에 의하면, 보이드(void)에 열처리하여 양자점을 생성함으로써, 열처리 온도에 따라 양자점의 크기가 결정되므로 양자점을 이용하고자 하는 디바이스에 따라 적합한 크기의 양자점을 생성할 수 있는 효과를 제공한다.
열처리 공정으로 RTP(Rapid Thermal Processor)법을 이용할 수 있는데, N2 atmosphere 에서 RTP를 이용하여 열처리할 수 있다.
보다 구체적으로 양자점 형성방법에 대해 예를 들면, Si 기판 상에 Gd2O3 로 형성된 제 1 박막을 증착시키고, 제 1 박막에 Zr을 주입시키는 것으로 양자점을 형성할 수 있는데, 이에 대해 이하 설명한다.
먼저, Standard Radio Corporation of America (RCA) method를 이용하여 클리닝한 n-type Si 반도체 기판(10)을 준비한다.
다음으로, Si 반도체 기판(10)에 Ge로 된 에피택셜 층(20)을 형성한다. SixGe1-x 합급은 Si 반도체 기판(10) 위에 LPCVD(저압화학기상증착법)로 형성한다. 이때, Ge는 30%(x=0.7)로 설정할 수 있다(S110).
이 위에 PVD 방법으로 제 1 박막(30)인 Gd2O3를 증착시킨다(S120). Gd2O3 박막은 k-cell effusion 방법으로 증착시킬 수 있다. 이때, 증착 간 oxygen의 partial pressure는 2.0 × 10-6Torr를 유지시킬 수 있다.
다음으로, Gd2O3 박막에 Ⅳ족 원소인 Zr을 주입시킨다(S130). Zr을 Gd2O3 박막에 주입시키기 위해 Electron Beam Evaporation 방법을 사용할 수 있다. Zr을 주입하면 Gd0 .6Zr1 .9O4 .3 박막에 보이드(void)가 형성된다. 도 4는 상기와 같은 방법으로 생성된 보이드(void)를 AFM(atomic force microscope)로 나타낸 것이다.
다음으로, Gd0 .6Zr1 .9O4 .3 박막에 열처리(S140)를 하면, 도 5에 도시된 바와 같이 Gd0.6Zr1.9O4.3 박막 표면의 보이드(void) 주변에서 양자점이 형성된다.
Gd0 .6Zr1 .9O4 .3 박막에서 양자점의 크기는 열처리 온도에 의해 결정되는데, 도 5는 열처리 온도가 700 ℃일 경우이고, 도 6은 열처리 온도가 800 ℃일 경우이다.
30nm 두께의 Gd0 .6Zr1 .9O4 . 3박막에 대해 열처리 온도에 따른 양자점의 크기에 대한 mean roughness 값과 RMS roughness 값을 다음 표와 같다.
[표 1] Gd0 .6Zr1 .9O4 . 3박막에서 온도에 따른 양자점의 크기

Gd0 .6Zr1 .9O4 .3

RMS(nm)

As-grown

2.8

700 ℃

7.7

800 ℃

5.3
상기 표에서 알 수 있듯이, 특정 온도 즉, 700℃ 및 800℃ 열처리 후 양자점은 특정 RMS roughness 값을 가지므로, 열처리 온도에 따라 양자점의 크기가 결정되므로 양자점을 이용하고자 하는 디바이스에 따라 적합한 크기의 양자점을 생성할 수 있다.
한편, 양자점은 주입되는 Zr의 양에 따라서도 그 크기가 달라질 수 있는데, 이는 도 7 내지 도 9에 도시된 바와 같다. 도 8에서 (a)는 Gd2O3 에 25%의 Zr을 주입, (b)는 Gd2O3에 25%의 Zr을 주입시킨 후, 700℃에서 열처리, (c)는 Gd2O3에 25%의 Zr을 주입시킨 후, 800℃에서 열처리, (d) Gd2O3에 25%의 Zr을 주입시킨 후, 900℃에서 열처리한 것을 도시하는 예시도이다(1㎛×1㎛).
도 9에서 (a)는 Gd2O3 에 70%의 Zr을 주입, (b)는 Gd2O3에 70%의 Zr을 주입시킨 후, 700℃에서 열처리, (c)는 Gd2O3에 70%의 Zr을 주입시킨 후, 800℃에서 열처리, (d) Gd2O3에 70%의 Zr을 주입시킨 후, 900℃에서 열처리한 것을 도시하는 예시도이다(1㎛×1㎛).
본원발명의 이러한 실시예에 따르면, 제 1 박막에 도핑되는 원소의 농도에 따라 보이드(void)의 크기를 조절하여 양자점의 개수, 크기 또는 간격을 제어할 수 있는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정, 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.
도 1은 본 발명의 제 1 실시예에 따른 양자점 형성방법을 도시하는 순서도.
도 2는 본 발명의 제 2 실시예에 따른 양자점 형성방법을 도시하는 순서도.
도 3은 본 발명의 실시예에 따른 양자점 형성방법을 도시하는 모식도.
도 4는 제 1 박막에 희토류 원소 또는 Ⅳ족 원소를 도핑하여 보이드(void)가 형성되는 것을 도시하는 예시도.
도 5는 제 1 박막에 열처리(700℃)를 하여 양자점이 형성되는 것을 도시하는 예시도.
도 6은 제 1 박막에 열처리(800℃)를 하여 양자점이 형성되는 것을 도시하는 예시도.
도 7은 제 1 박막에 주입하는 Zr의 양에 따른 양자점의 크기를 도시하는 그래프.
도 8은 반도체 기판에 Gd2O3으로 증착한 제 1 박막에 25%의 Zr을 주입하여 형성한 보이드(void)를 도시하는 예시도.
도 9는 반도체 기판에 Gd2O3으로 증착한 제 1 박막에 70%의 Zr을 주입하여 형성한 보이드(void)를 도시하는 예시도.
< 도면의 주요부분에 대한 부호의 설명 >
10 : 반도체 기판 20 : 에피택셜 층
25 : 스트레인(Strain) 30 : 제 1 박막
40 : 보이드(void) 50 : 양자점(quantum dot)

Claims (11)

  1. 반도체 기판상에 상기 반도체 기판과 격자상수가 다른 제 1 박막을 형성하는 단계;
    상기 제 1 박막에 희토류 원소 또는 Ⅳ족 원소를 도핑하여 보이드(void)를 생성하는 단계; 및
    상기 제 1 박막에 열처리하여 상기 보이드(void) 주변에 양자점을 생성하는 단계를 포함하고,
    상기 제 1 박막은,
    Al2O3, HfO2, ZrO2, TiO2, La2O3, Y2O3, Gd2O3, Ta2O5 중 어느 하나이거나, Al2O3, HfO2, ZrO2, TiO2, La2O3, Y2O3, Gd2O3, Ta2O5 중 어느 하나와 SiO4- 가 결합한 화합물이거나 Al2O3, HfO2, ZrO2, TiO2, La2O3, Y2O3, Gd2O3, Ta2O5 중 어느 하나와 AlO2 - 가 결합한 화합물이거나 Al2O3, HfO2, ZrO2, TiO2, La2O3, Y2O3, Gd2O3, Ta2O5 중 어느 하나와 AlO3 3- 가 결합한 화합물인 것
    을 특징으로 하는 양자점 형성방법.
  2. 반도체 기판상에 에피택셜 층을 형성하는 단계;
    상기 에피택셜 층 상에 상기 에피택셜 층과 격자상수가 다른 제 1 박막을 형성하는 단계;
    상기 제 1 박막에 희토류 원소 또는 Ⅳ족 원소를 도핑하여 보이드(void)를 생성하는 단계; 및
    상기 제 1 박막에 열처리하여 상기 보이드(void) 주변에 양자점을 생성하는 단계를 포함하고,
    상기 제 1 박막은,
    Al2O3, HfO2, ZrO2, TiO2, La2O3, Y2O3, Gd2O3, Ta2O5 중 어느 하나이거나, Al2O3, HfO2, ZrO2, TiO2, La2O3, Y2O3, Gd2O3, Ta2O5 중 어느 하나와 SiO4- 가 결합한 화합물이거나 Al2O3, HfO2, ZrO2, TiO2, La2O3, Y2O3, Gd2O3, Ta2O5 중 어느 하나와 AlO2 - 가 결합한 화합물이거나 Al2O3, HfO2, ZrO2, TiO2, La2O3, Y2O3, Gd2O3, Ta2O5 중 어느 하나와 AlO3 3- 가 결합한 화합물인 것
    을 특징으로 하는 양자점 형성방법.
  3. 제 1 항에 있어서, 상기 반도체 기판은,
    스트레인(Strain)이 형성되어 있는 것을 특징으로 하는 양자점 형성방법.
  4. 삭제
  5. 제 1 항 또는 제 2 항에 있어서, 상기 희토류 원소는,
    스칸듐(Sc), 이트륨(Y), 란탄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴 Nd(60), 프로메튬(Pm), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 테르븀(Tb), 디스프로슘(Dy), 흘뮴(Ho), 에르븀(Er), 툴륨(Tm), 이테르븀(Yb), 루테튬(Lu) 및 이들의 조합 중 어느 하나인 것을 특징으로 하는 양자점 형성방법.
  6. 제 1 항 또는 제 2 항에 있어서, 상기 Ⅳ족 원소는,
    하프늄(Hf) 또는 지르코늄(Zr)인 것을 특징으로 하는 양자점 형성방법.
  7. 제 2 항에 있어서, 상기 에피택셜 층은,
    Gallium Arsenide(GaAs), Gallium Phosphide(GaP), Lithium Tantalate(LiTa), Lithium Niobate(LiN), Indium Arsenide(InAs), Indium Phosphide(InP), Silicon Carbide(SiC), Germanium(Ge), Gallium Antimonide(GaSb) 및 Iron Silecides(FeSi2) 중 어느 하나인 것을 특징으로 하는 양자점 형성방법.
  8. 제 1 항 또는 제 2 항에 있어서, 상기 제 1 박막은,
    CVD(Chemical Vapor Deposition), ALD(Atomic Layer Deposition) 및 PVD(Physical Vapor Deposition) 중 어느 하나를 이용하여 형성시키는 것을 특징으로 하는 양자점 형성방법.
  9. 제 1 항 또는 제 2 항에 있어서, 상기 열처리는,
    RTP(Rapid Thermal Processor)를 이용하는 것을 특징으로 하는 양자점 형성방법.
  10. 제 1 항 또는 제 2 항에 있어서, 상기 열처리는,
    700℃ 내지 900℃의 온도에서 수행하는 것을 특징으로 하는 양자점 형성방법.
  11. 제 1 항 또는 제 2 항에 있어서, 상기 반도체 기판은,
    실리콘(Si), 게르마늄(Ge) 및 이들의 조합 중 어느 하나인 것을 특징으로 하는 양자점 형성방법.
KR1020080134136A 2008-12-26 2008-12-26 양자점 형성방법 KR101518423B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080134136A KR101518423B1 (ko) 2008-12-26 2008-12-26 양자점 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080134136A KR101518423B1 (ko) 2008-12-26 2008-12-26 양자점 형성방법

Publications (2)

Publication Number Publication Date
KR20100076190A KR20100076190A (ko) 2010-07-06
KR101518423B1 true KR101518423B1 (ko) 2015-05-07

Family

ID=42637940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080134136A KR101518423B1 (ko) 2008-12-26 2008-12-26 양자점 형성방법

Country Status (1)

Country Link
KR (1) KR101518423B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100760845B1 (ko) * 2006-01-02 2007-09-21 한국과학기술연구원 열처리를 이용한 저밀도 양자점 구조를 가지는 반도체소자의 제조 방법
JP3987898B2 (ja) * 1996-09-03 2007-10-10 独立行政法人理化学研究所 量子ドット形成方法及び量子ドット構造体
KR100833897B1 (ko) * 2007-05-21 2008-06-02 한양대학교 산학협력단 에피택셜 성장 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3987898B2 (ja) * 1996-09-03 2007-10-10 独立行政法人理化学研究所 量子ドット形成方法及び量子ドット構造体
KR100760845B1 (ko) * 2006-01-02 2007-09-21 한국과학기술연구원 열처리를 이용한 저밀도 양자점 구조를 가지는 반도체소자의 제조 방법
KR100833897B1 (ko) * 2007-05-21 2008-06-02 한양대학교 산학협력단 에피택셜 성장 방법

Also Published As

Publication number Publication date
KR20100076190A (ko) 2010-07-06

Similar Documents

Publication Publication Date Title
US7351993B2 (en) Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon
KR100676213B1 (ko) 실리콘에 대해 안정적인 결정질의 경계면을 구비하는반도체 구조를 제작하기 위한 방법
US7220609B2 (en) Method of manufacturing a semiconductor structure comprising clusters and/or nanocrystal of silicon and a semiconductor structure of this kind
US7709826B2 (en) Rare earth-oxides, rare earth-nitrides, rare earth-phosphies, and ternary alloys with silicon
US7902546B2 (en) Rare earth-oxides, rare earth -nitrides, rare earth -phosphides and ternary alloys with silicon
US7645517B2 (en) Rare earth-oxides, rare earth nitrides, rare earth phosphides and ternary alloys with silicon
US7273657B2 (en) Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon
US8394194B1 (en) Single crystal reo buffer on amorphous SiOx
US7199015B2 (en) Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon
WO2002084728A1 (en) Control of thermal donor formation in high resistivity cz silicon
US6933566B2 (en) Method of forming lattice-matched structure on silicon and structure formed thereby
US20090203166A1 (en) Zinc Oxide Materials and Methods for Their Preparation
KR20010062134A (ko) 실리콘에 대해 결정질의 알카리성 토금속 실리콘질화물/산화물로 이루어진 경계면을 구비하는 반도체 구조
JP6618481B2 (ja) ドープト希土類窒化物材料および同材料を含むデバイス
Matsunaga et al. Silicon implantation in epitaxial GaN layers: Encapsulant annealing and electrical properties
JP4382748B2 (ja) 半導体結晶成長方法
WO2005065402A2 (en) Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon
JP3956487B2 (ja) 炭化けい素半導体素子の製造方法
Paumier et al. Yttrium oxide thin films: chemistry-stoichiometry-strain and microstructure
JP2004511102A (ja) 2つの固体材料の分子接着界面における結晶欠陥および/または応力場の顕在化プロセス
KR101518423B1 (ko) 양자점 형성방법
Nakagawa et al. Suppression of Ge surface segregation during Si molecular beam epitaxy by atomic and molecular hydrogen irradiation
US7141857B2 (en) Semiconductor structures and methods of fabricating semiconductor structures comprising hafnium oxide modified with lanthanum, a lanthanide-series metal, or a combination thereof
Dargis et al. Epitaxial rare earth oxide and nitride buffers for GaN growth on Si
JP5581464B2 (ja) ゲルマニウム層上に酸化ゲルマニウムを含む膜を備える半導体構造およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee