JP2002170991A - 窒化物化合物半導体のエピタキシャル成長 - Google Patents

窒化物化合物半導体のエピタキシャル成長

Info

Publication number
JP2002170991A
JP2002170991A JP2001011695A JP2001011695A JP2002170991A JP 2002170991 A JP2002170991 A JP 2002170991A JP 2001011695 A JP2001011695 A JP 2001011695A JP 2001011695 A JP2001011695 A JP 2001011695A JP 2002170991 A JP2002170991 A JP 2002170991A
Authority
JP
Japan
Prior art keywords
nitride compound
iii nitride
group iii
semiconductor layer
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001011695A
Other languages
English (en)
Other versions
JP3778344B2 (ja
Inventor
Tzong-Liang Tsai
宗 良 蔡
Chih-Sung Chang
智 松 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Epitaxy Co Ltd
Original Assignee
United Epitaxy Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Epitaxy Co Ltd filed Critical United Epitaxy Co Ltd
Publication of JP2002170991A publication Critical patent/JP2002170991A/ja
Application granted granted Critical
Publication of JP3778344B2 publication Critical patent/JP3778344B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 III族窒化物化合物半導体の成長時の転位密
度を減少させるための材料および構造の提供。 【解決手段】 半導体構造中にはII族窒化物化合物の単
結晶島層が含まれ、この層の上にIII族窒化物化合物半
導体層が成長する。それによって、ＧａＮ化合物半導体
層と基板との格子定数の差に起因する転位密度が減少す
る。また、本発明により、III族窒化物化合物半導体の
結晶化特性が改良される。

Description

【発明の詳細な説明】
【０００１】発明の分野 本発明はIII族窒化物化合物半導体デバイスを提供する
ものである。この半導体デバイスは、エピタキシャル成
長時に発生するIII族窒化物化合物の転位を減少させる
ために半導体デバイス構造中にII族窒化物化合物の結晶
島層を有することを特徴とする。
【０００２】発明の背景 III族窒化物化合物半導体、特にＧａＮ基材料を有する
半導体は、青緑色発光ダイオード（ＬＥＤ）やレーザー
ダイオードなどの発光デバイスの製造に多く用いられて
いる。これらの材料は、通常、酸化アルミニウム（Ａｌ
２Ｏ３）基板または炭化ケイ素（ＳｉＣ）基板の上に成
長する。
【０００３】酸化アルミニウム基板を例にとってみよ
う。ＧａＮ結晶層は、Ａｌ２Ｏ３基板とＧａＮの格子定
数の差が１６％を越えるためにＡｌ２Ｏ３基板上に直接
成長しにくい。そのために、米国特許第４，８５５，２
４９号明細書において、Ａｋａｓａｋｉらは、Ａｌ２Ｏ
３基板とＧａＮ層との格子定数の差によって生じる問題
を低減させるように低温下に非晶質ＡｌＮ緩衝層をＡｌ
２Ｏ３基板上に成長させることを最初に開示した。Ｎａ
ｋａｍｕｒａらは、米国特許第５，２９０，３９３号明
細書において、緩衝層として成長させるためにＧａＮま
たはＡｌＧａＮなどの材料を用いることを開示した。先
ず、４００〜９００℃の温度下に、Ａｌ２Ｏ３基板上に
非晶質ＧａＮ緩衝層が成長した。次いで、１，０００〜
１，２００℃の温度下に、このＧａＮ緩衝層上にＧａＮ
エピタキシー層が成長した。ＧａＮエピタキシー層の特
性および性能は、緩衝層としてＡｌＮを用いて製造した
ＧａＮエピタキシー層のものより良好であった。
【０００４】しかし、緩衝層材料として、ＧａＮ基、Ａ
ｌＧａＮ基またはＡｌＮ基材料を用いた場合でも、Ａｌ
２Ｏ３基板とＧａＮ材料との格子定数の差に起因する転
位欠陥のために、ＧａＮ基材料を有するエピタキシー層
は依然として１０１０ｃｍ− ２〜１０８ｃｍ−２の転位
密度を有する。このことが、半導体デバイスの性能欠陥
の原因となり、照度および電気特性に悪影響を与える。
その結果、転位を減少させるために、多重緩衝層構造、
選択横方向成長（ＥＬＯＧ）構造、ＩｎＧａＮ／ＧａＮ
超格子構造、またはＡｌＧａＮ／ＧａＮ超格子構造など
の転位密度低減法が次々に提案されている。
【０００５】発明の要旨 本発明は、基板上に直接成長させるためのII族窒化物化
合物材料を提供するものである。このII族窒化物化合物
材料は、基板またはIII族窒化物化合物材料上に結晶島
構造をなして規則正しく成長する。III族窒化物半導体
層の転位を減少させ、エピタキシー特性を改良するため
に、この結晶島構造の上にIII族窒化物化合物半導体層
を成長させる。
【０００６】本発明は、単結晶島構造を有する発光デバ
イスを開示するものである。単結晶島層の材料はII族窒
化物化合物であり、II族元素としては、ベリリウム（Ｂ
ｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ス
トロンチウム（Ｓｒ）、バリウム（Ｂａ）、亜鉛（Ｚ
ｎ）、カドミウム（Ｃｄ）および水銀（Ｈｇ）などが含
まれる。単結晶島層は、単結晶の島と島の間に一定の間
隔をおいて基板上に成長する。次いで、単結晶島層上に
III族窒化物化合物半導体層が成長する。III族窒化物化
合物半導体層は、II族窒化物化合物単結晶島に沿って成
長するので、エピタキシー時に発生する転位は、II族窒
化物化合物の単結晶島が存在する場所に限定される。そ
れによって、転位密度が実質的に減少することになる。
【０００７】発明の詳細な説明 本発明はIII族窒化物化合物半導体デバイスを提供する
ものである。このデバイスは、構造中に少なくとも１つ
のII族窒化物単結晶島層を有することを特徴とする。こ
れによって、エピタキシー時に発生するIII族窒化物化
合物の転位が減少する。
【０００８】本発明によれば、水素化物気相成長法（Ｈ
ＶＰＥ）、有機金属気相成長法（ＯＭＶＰＥ）、または
分子線成長法（ＭＢＥ）を用いることによって、Ａｌ２
Ｏ３基板、ＳｉＣ基板、ＧａＡｓ基板またはＳｉ基板の
上に、３〜５族化合物半導体層、例えばＡｌｘＩｎｙＧ
ａ１−ｘ−ｙＮ層（ここで０≦ｘ＋ｙ≦１）、が成長す
る。Ｇａ源はＴＭＧａまたはＴＥＧａ、Ａｌ源はＴＭＡ
ｌまたはＴＥＡｌ、Ｉｎ源はＴＭＩｎまたはＴＥＩｎ、
Ｎ源はＮＨ３またはジメチルヒドラジン（ＤＭｅＮＮＨ
２）である。ｐ型ドーパントは、Ｚｎ、Ｃｄ、Ｂｅ、Ｍ
ｇ、ＣａおよびＢａからなる群から選択され、ｎ型ドー
パントは、Ｔｅ、Ｓｉ、ＧｅおよびＳｎからなる群から
選ばれる。II族元素は、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂ
ａ、Ｚｎ、ＣｄおよびＨｇからなる群から選ばれる。
【０００９】図１は、本発明のII族窒化物化合物から成
長した単結晶の島を有するIII族窒化物化合物半導体構
造を示している。Ａｌ２Ｏ３、ＳｉＣ、ＧａＡｓまたは
Ｓｉ基板１の上にII族窒化物化合物材料の単結晶島層２
が成長している。II族窒化物化合物の成長温度および成
長時間を調整することにより、単結晶島層２の単結晶島
の数および大きさが制御される。成長温度が２００〜
１，２００℃で、成長時間が５秒〜３０分であれば、単
結晶島の密度は１０７ｃｍ−２以下に制御される。II族
窒化物化合物単結晶島層２の島の数によって転位欠陥の
数が決まり、II族窒化物化合物単結晶島層２の島の大き
さによってIII族窒化物化合物半導体層３のエピタキシ
ー特性が変わる。ウエハ上でII族窒化物化合物単結晶島
層２の成長が終わると、続いてその上にIII族窒化物化
合物半導体層３が成長する。III族窒化物化合物半導体
層３はII族窒化物化合物単結晶島層２の単結晶島に沿っ
て成長し、転位は隣り合う２つの単結晶島の間で発生す
る。これによって、転位欠陥の数が実質的に減少する。
【００１０】図２は、本発明の半導体デバイスの１つの
実施態様を示している。先ず、基板１の上に追加のIII
族窒化物化合物半導体層４が成長している。追加のIII
族窒化物化合物半導体層４は高転位密度を有している。
次いで、追加のIII族窒化物化合物半導体層４の上にII
族窒化物化合物単結晶島層２が成長している。II族窒化
物化合物単結晶島層２の成長温度および成長時間を調整
することにより、単結晶島層２の単結晶島の数および大
きさが制御される。成長温度が２００〜１，２００℃
で、成長時間が５秒〜３０分であれば、単結晶島の密度
は１０７ｃｍ−２以下に制御される。続いて、II族窒化
物化合物単結晶島層２の上にIII族窒化物化合物半導体
層３が成長している。これによって、転位欠陥の数が実
質的に減少する。この構造の利点は、III族窒化物化合
物半導体層３がII族窒化物化合物単結晶島層２の上にあ
るために、III族窒化物化合物半導体層３が追加のIII族
窒化物化合物半導体層４からより容易に成長できること
である。その結果、ＧａＮのエピタキシー特性が改良さ
れる。
【００１１】図３および図４は本発明の発光半導体デバ
イスの２つの異なる実施態様を示しており、図４に示さ
れている半導体デバイスの基板１の上には追加のIII族
窒化物化合物半導体層４が成長している。II族窒化物化
合物単結晶島層２の構造を有するIII族窒化物化合物半
導体層３の上にｎ型III族窒化物化合物半導体層５が成
長している。ｎ型III族窒化物化合物半導体層５のｎ型
ドーパントは、ＳｉＨ４およびＳ２Ｈ６からなる群から
選択され、電子キャリア濃度は１×１０１７ｃｍ −３〜
１×１０２０ｃｍ−３である。次いで、ｎ型III族窒化
物化合物半導体層５の上に、半導体化合物材料としての
Ｉｎを有する発光領域が成長している。この層の構造
は、二重ヘテロ構造、単量子体または多量子体６であっ
てよい。次いで、この発光領域上にｐ型III族窒化物化
合物半導体層７が成長しており、これでＬＥＤ構造が完
結している。ｐ型III族窒化物化合物半導体層７のドー
パントは、ＭｇおよびＺｎなどからなる群から選択さ
れ、正孔キャリア濃度は１×１０ １７ｃｍ−３〜５×１
０１９ｃｍ−３である。ＬＥＤの順方向電圧は３．０〜
３．４Ｖであり、これは、II族窒化物化合物単結晶島層
２を有していないＬＥＤの順方向電圧より約０．５〜
１．０Ｖ低い。
【００１２】図５および図６は本発明の発光半導体デバ
イスの別の２つの異なる実施態様を示しており、図６に
示されている半導体デバイスの基板１の上には追加のII
I族窒化物化合物半導体層４が成長している。II族窒化
物化合物単結晶島層２の構造を有するIII族窒化物化合
物半導体層３の上にｐ型III族窒化物化合物半導体層７
が成長している。ｐ型III族窒化物化合物半導体層７の
ドーパントは、ＭｇおよびＺｎなどからなる群から選択
され、正孔キャリア濃度は１×１０１７ｃｍ−３〜５×
１０１９ｃｍ−３である。次いで、ｐ型III族窒化物化
合物半導体層７の上に、半導体化合物材料としてのＩｎ
を有する発光領域が成長している。この層の構造は、二
重へテロ構造、単量子体または多量子体６であってよ
い。次いで、この発光領域上にｎ型III族窒化物化合物
半導体層５が成長しており、これでＬＥＤ構造が完結し
ている。ｎ型III族窒化物化合物半導体層５のｎ型ドー
パントはＳｉＨ４およびＳ２Ｈ６からなる群から選択さ
れ、電子キャリア濃度は１×１０１７ｃｍ−３〜１×１
０２０ｃｍ−３である。ＬＥＤの順方向電圧は３．０〜
３．４Ｖであり、これは、II族窒化物化合物単結晶島層
２を有していないＬＥＤの順方向電圧より約０．５〜
１．０Ｖ低い。
【００１３】本発明は半導体層の転位欠陥を減少させる
構造を提供する。III族窒化物化合物半導体の転位を実
質的に減少させ、エピタキシー特性を改良するために、
基板または３〜５族化合物半導体層上にII族窒化物化合
物単結晶島層を成長させる。
【００１４】以下の諸例は、本発明の精神を詳細に説明
するための種々の工程係数を示している。
【００１５】［例１］先ず、反応炉中にエピタキシャル
成長用に準備された（ｅｐｉ−ｒｅａｄｙ）Ａｌ２Ｏ３
基板を置く。この基板を１，１５０℃に予熱し、次い
で、水素ガスを導入してウエハ表面を１０分間清浄にす
る。次いで、基板の温度をおよそ５１０℃に下げる。Ｚ
ｎ源はＤＭＺｎ、Ｎ源はＮＨ３である。したがって、６
３μｍｏｌ／分のＤＭＺｎと７．１４×１０−２ｍｏｌ
／分のＮＨ３との混合ガス流が反応炉に導入され、基板
上にＺｎＮの単結晶島層が成長する。単結晶島の平均直
径は約０．２μｍであり、島密度は約１０７ｃｍ−２で
ある。次いで、基板温度を１，１４０℃に上げ、反応炉
に、５．９７×１０−５ｍｏｌ／分のＴＭＧａと１．３
４×１０−１ｍｏｌ／分のＮＨ３との別の混合ガス流を
導入すると、２μｍのＧａＮ半導体層が生成する。ホー
ル効果測定によると、移動度は約６５０ｃｍ ２／Ｖ−ｓ
であり、キャリア濃度はおよそ−２．９３×１０１６ｃ
ｍ−３である。
【００１６】［例２］例２のエピタキシー工程は例１の
ものと類似であるが、Ｍｇ源としてＤＭＺｎをＤＣｐＭ
ｇに置き換える。６００℃の成長温度下に、反応炉に５
６μｍｏｌ／分のＤＣｐＭｇガス流を導入する。基板上
に、単結晶島の平均直径が約０．２μｍのＭｇＮ単結晶
島層が生成する。ホール効果測定によれば、移動度は約
６３５ｃｍ２／Ｖ−ｓであり、キャリア濃度はおよそ−
２．９３×１０１６ｃｍ−３である。
【００１７】［例３］例３のＡｌ２Ｏ３基板の予備処理
は例１のものと類似である。基板の温度を５３０℃に調
整し、反応炉に、１．１９×１０−５ｍｏｌ／分のＴＭ
Ｇａと、５．２３×１０−６ｍｏｌ／分のＴＭＡ１と、
７．１４×１０−２ｍｏｌ／分のＮＨ ３との混合ガス流
を導入すると、基板上に約２５ｎｍのＡｌＧａＮ半導体
層が成長する。次いで、上記混合ガス流を止め、基板温
度を５１０℃に下げる。さらに、反応炉に、６３μｍｏ
ｌ／分のＤＭＺｎと７．１４×１０−２ｍｏｌ／分のＮ
Ｈ３との別の混合ガス流を導入する。それによって、Ａ
ｌＧａＮ半導体層上にＺｎＮ単結晶島層が生成する。次
いで、基板の温度を１，１４０℃に上げ、反応炉に、
５．９７×１０−５ｍｏｌ／分のＴＭＧａと１．３４×
１０−１ｍｏｌ／分のＮＨ３との混合ガス流を導入する
と、ＺｎＮ単結晶島層上にドープされていない２μｍの
ＧａＮ半導体層が形成される。ホール効果測定によれ
ば、移動度は約７１５ｃｍ２／Ｖ−ｓであり、キャリア
濃度はおよそ−１．９７×１０１６ｃｍ −３である。
【００１８】［例４］例４のエピタキシー工程は例３の
ものと類似であるが、Ｂｅ源としてＤＭＺｎをＥｔ２Ｂ
ｅに置き換える。基板温度を４５０℃に調整し、反応炉
に、７５μｍｏｌ／分のＥｔ２Ｂｅと７．１４×１０
−２ｍｏｌ／分のＮＨ３との混合ガス流を導入すると、
ＢｅＮ単結晶島層が形成される。この単結晶島層上にＧ
ａＮ半導体層を成長させる。ホール効果測定によれば、
移動度は約６３０ｃｍ２／Ｖ−ｓであり、キャリア濃度
はおよそ３．１２×１０１６ｃｍ−３である。
【００１９】［例５］例１と同じ様に、ＺｎＮ単結晶島
層とＧａＮ半導体層がＡｌ２Ｏ３基板上に成長させる。
反応炉に、５．９７×１０−５ｍｏｌ／分のＴＭＧＡａ
と、１．３４×１０−１ｍｏｌ／分のＮＨ３と、１．７
７×１０−１０ｍｏｌ／分のＳｉＨ４との混合ガス流を
導入すると、ＺｎＮ単結晶島層を有するＧａＮ半導体層
上に、Ｓｉがドープされた２．５μｍのｎ型ＧａＮ半導
体層が生成する。次いで、すべてのガス流を止め、基板
の温度を８２０℃に下げる。反応炉に、８．６１μｍｏ
ｌ／分のＴＭＧａと、４．７３μｍｏｌ／分のＴＭＩｎ
と、０．１３４ｍｏｌ／分のＮＨ３との別の混合ガス流
を導入すると、多量子体（ＭＱＷ）構造の発光領域が生
成する。次いで、すべてのガス流を止め、基板温度を
１，１１０℃に上げる。反応炉に、４７．５μｍｏｌ／
分のＴＭＧａと、１．２５×１０−７ｍｏｌ／分のＤＣ
ｐＭｇと、８．９３×１０−２ｍｏｌ／分のＮＨ３との
別の混合ガス流を導入すると、ＭＱＷ構造の発光領域上
に、Ｍｇがドープされた０．５μｍのｐ型ＧａＮ半導体
層が形成される。このＬＥＤ構造の順方向電圧は２０ｍ
Ａで３．１Ｖである。
【００２０】［例６］例５と同じ様に、ＭｇＮ単結晶島
層を有するＧａＮ半導体層上にＬＥＤ構造を成長させ
る。ウエハにされたとき、このＬＥＤ構造の順方向電圧
は２０ｍＡで３．０５Ｖである。
【００２１】［例７］例７のエピタキシー工程は例３の
ものと類似であるが、Ｃｄ源としてＤＭＺｎをＤＭＣｄ
に置き換える。６８０℃の成長温度下に、７５μｍｏｌ
／分のＤＭＣｄガス流を反応炉に導入すると、ＣｄＮ単
結晶島層を有するＧａＮ半導体層が生成する。次いで、
例５と同じ様に、このＧａＮ半導体層上にＬＥＤ構造が
成長する。ウエハにされたとき、このＬＥＤ構造の順方
向電圧は２０ｍＡで３．２Ｖである。
【００２２】［例８］例８のＡｌ２Ｏ３基板の前処理は
例１のものと類似である。基板の温度を５３０℃に調整
し、反応炉に、１．０２×１０−５ｍｏｌ／分のＴＭＩ
ｎと７．１４×１０−２ｍｏｌ／分のＮＨ３との混合ガ
ス流を導入すると、基板上にＩｎＮの結晶島層が成長す
る。次いで、反応炉に、５．２３×１０−６ｍｏｌ／分
のＴＭＡｌの別のガス流を導入すると、ＡｌＩｎＮの結
晶島層が生成する。これら２つの結晶島層の厚さはおよ
そ３５ｎｍである。次いで、ＴＭＩｎガスを止め、ＴＭ
ＡｌガスとＮＨ３ガスの導入を続けると、厚さ２５ｎｍ
のＡｌＧａＮ層が生成する。次いで、ＴＭＡｌガスとＮ
Ｈ３ガスを止め、基板温度を５１０℃に下げる。反応炉
に、６３μｍｏｌ／分のＤＭＺｎと７．１４×１０−２
ｍｏｌ／分のＮＨ ３との別の混合ガス流を導入すると、
ＡｌＮ層上にＺｎＮ単結晶島層が成長する。基板温度を
１，０００℃に上げ、反応炉に、５．９７×１０−５ｍ
ｏｌ／分のＴＭＧａと１．３４×１０−１ｍｏｌ／分の
ＮＨ３との混合ガス流を導入すると、ＺｎＮ単結晶島層
上に、ドープされていない０．５μｍのＧａＮ半導体層
が形成される。基板温度を６００℃に下げ、反応炉に、
５７μｍｏｌ／分のＤＣｐＭｇと７．１４×１０−２ｍ
ｏｌ／分のＮＨ３との混合ガス流を導入すると、ＧａＮ
層上にＭｇＮ単結晶島層が生成する。再び、基板温度を
１，０００℃に上げ、反応炉に、５．９７×１０−５ｍ
ｏｌ／分のＴＭＧａと１．３４×１０−１ｍｏｌ／分の
ＮＨ３との混合ガス流を導入すると、ドープされていな
い０．５μｍのＧａＮ半導体層が形成される。基板温度
を１，１５０℃に上げ、反応炉に、５．９７×１０−５
ｍｏｌ／分のＴＭＧａと、１．３４×１０−１ｍｏｌ／
分のＮＨ ３と、１．７７×１０−１０ｍｏｌ／分のＳｉ
Ｈ４との混合ガス流を導入すると、Ｓｉがドープされた
２．５μｍのｎ型ＧａＮ半導体層が形成される。次い
で、すべてのガス流を止め、基板温度を８２０℃に下げ
る。反応炉に、８．６１μｍｏｌ／分のＴＭＧａと、
４．７３μｍｏｌ／分のＴＭＩｎと、０．１３４ｍｏｌ
／分のＮＨ３との混合ガス流を導入して、ＩｎＧａＮ／
ＧａＮのＭＱＷ構造を有する発光領域を成長させる。次
いで、すべてのガス流を止め、基板温度を１，１１０℃
に上げる。反応炉に、４７．５μｍｏｌ／分のＴＭＧａ
と、１．２５×１０−７ｍｏｌ／分のＤＣｐＭｇと、
８．９３×１０−２ｍｏｌ／分のＮＨ３との別の混合ガ
ス流を導入すると、ＭＱＷ構造を有する発光領域上に、
Ｍｇがドープされた０．５μｍのｐ型ＧａＮ半導体層が
形成される。これで、このＬＥＤ構造は完結し、その順
方向電圧は２０ｍＡで３．３Ｖである。
【００２３】［例９］例９のＡｌ２Ｏ３基板の前処理は
例１のものと類似である。基板温度を５３０℃に調整
し、反応炉に、１．０２×１０−５ｍｏｌ／分のＴＭＩ
ｎと、５．２３×１０−６ｍｏｌ／分のＴＭＡｌと、
７．１４×１０−２ｍｏｌ／分のＮＨ３との混合ガス流
を導入すると、基板上に２５ｎｍのＡｌＩｎＮ半導体層
が形成される。ＴＭＩｎと、ＴＭＡｌと、ＮＨ３との混
合ガス流を止め、基板温度を１，０５０℃に上げる。反
応炉に、５．９７×１０−５ｍｏｌ／分のＴＭＧａと
１．３４×１０−１ｍｏｌ／分のＮＨ３との別の混合ガ
ス流を導入すると、ＡｌＩｎＮ半導体層上に、ドープさ
れていない０．５μｍのＧａＮ半導体層が成長する。基
板の温度を５１０℃に下げ、反応炉に、５７μｍｏｌ／
分のＤＣｐＭｇと７．１４×１０−２ｍｏｌ／分のＮＨ
３との混合ガス流を導入すると、ＧａＮ層上にＭｇＮ単
結晶島層が成長する。基板温度を１，０５０℃に上げ、
反応炉に、５．９７×１０−５ｍｏｌ／分のＴＭＧａと
１．３４×１０−１ｍｏｌ／分のＮＨ３との別の混合ガ
ス流を導入すると、ドープされていない０．５μｍのＧ
ａＮ半導体層が形成される。次いで、基板温度を１，１
００℃に上げ、反応炉に、４７．５μｍｏｌ／分のＴＭ
Ｇａと、１．２５×１０−７ｍｏｌ／分のＤＣｐＭｇ
と、８．９３×１０−２ｍｏｌ／分のＮＨ３との混合ガ
ス流を導入すると、ＧａＮ層上に、Ｍｇがドープされた
３μｍのｐ型ＧａＮ半導体層が形成される。すべてのガ
ス流を止め、基板温度を８２０℃に下げる。反応炉に、
８．６１μｍｏｌ／分のＴＭＧａと、４．７３μｍｏｌ
／分のＴＭＩｎと、０．１３４ｍｏｌ／分のＮＨ ３との
別の混合ガス流を導入すると、ＩｎＧａＮ／ＧａＮのＭ
ＱＷ構造を有する発光領域が生成する。最後に、基板温
度を１，１５０℃に上げ、反応炉に、５．９７×１０
−５ｍｏｌ／分のＴＭＧａと、１．３４×１０−１ｍｏ
ｌ／分のＮＨ ３と、１．７７×１０−１０ｍｏｌ／分の
ＳｉＨ４との混合ガス流を導入すると、ＭＱＷ構造を有
する発光領域上に、Ｓｉがドープされた０．５μｍのｎ
型ＧａＮ半導体層が形成される。これで、このＬＥＤ構
造は完結し、その順方向電圧は２０ｍＡで３．６Ｖであ
る。
【００２４】［例１０］例１０のＡｌ２Ｏ３基板の前処
理は例１のものと類似である。基板温度を５３０℃に調
整し、反応炉に、６３μｍｏｌ／分のＤＭＺｎと７．１
４×１０−２ｍｏｌ／分のＮＨ３との混合ガス流を導入
すると、基板上にＺｎＮ単結晶島層が形成される。次い
で、反応炉に、５．２３×１０−６ｍｏｌ／分のＴＭＡ
ｌと７．１４×１０−２ｍｏｌ／分のＮＨ３との別の混
合ガス流を導入すると、基板上に２５ｎｍのＡｌＮ半導
体層が形成される。次いで、ＴＭＡｌとＮＨ３との混合
ガス流を止め、基板温度を１，０５０℃に上げる。反応
炉に、５．９７×１０−５ｍｏｌ／分のＴＭＧａと１．
３４×１０−１ｍｏｌ／分のＮＨ３との別の混合ガス流
を導入して、ＡｌＮ半導体層上に、ドープされていない
０．５μｍのＧａＮ半導体層を成長させる。基板の温度
を１，１５０℃に上げ、反応炉に、５．９７×１０−５
ｍｏｌ／分のＴＭＧａと、１．３４×１０−１ｍｏｌ／
分のＮＨ３と、１．７７×１０−１０ｍｏｌ／分のＳｉ
Ｈ４との混合ガス流を導入すると、Ｓｉがドープされた
２．５μｍのｎ型ＧａＮ半導体層が生成する。次いで、
すべてのガス流を止め、基板温度を８２０℃に下げる。
反応炉に、８．６１μｍｏｌ／分のＴＭＧａと、４．７
３μｍｏｌ／分のＴＭＩｎと、０．１３４ｍｏｌ／分の
ＮＨ３との混合ガス流を導入して、ＩｎＧａＮ／ＧａＮ
のＭＱＷ構造を有する発光領域を形成する。最後に、す
べてのガス流を止め、基板温度を１，１１０℃に上げ
る。反応炉に、４７．５μｍｏｌ／分のＴＭＧａと、
１．２５×１０−７ｍｏｌ／分のＤＣｐＭｇと、８．９
３×１０−２ｍｏｌ／分のＮＨ３との混合ガス流を導入
すると、ＭＱＷ構造を有する発光領域上に、Ｍｇがドー
プされた０．５μｍのｐ型ＧａＮ半導体層が成長する。
これで、このＬＥＤ構造は完結し、その順方向電圧は２
０ｍＡで３．３Ｖである。
【００２５】［例１１］例１１のエピタキシー工程は例
１０のものと類似であるが、Ｂｅ源としてＤＭＺｎをＥ
ｔ２Ｂｅに置き換える。成長温度を４５０℃に調整し、
反応炉に、７５μｍｏｌ／分のＥｔ２Ｂｅと７．１４×
１０−２ｍｏｌ／分のＮＨ３との混合ガス流を導入する
と、ＢｅＮの単結晶島層が形成される。次いで、例１０
と類似の方法でＬＥＤ構造を成長させる。その順方向電
圧は２０ｍＡで３．５Ｖである。
【００２６】［例１２］例１２のＡｌ２Ｏ３基板の前処
理は例１のものと類似である。基板温度を５３０℃に調
整し、反応炉に、１．０２×１０−５ｍｏｌ／分のＴＭ
Ｉｎと７．１４×１０−２ｍｏｌ／分のＮＨ３との混合
ガス流を導入すると、基板上にＩｎＮ単結晶島層が形成
される。次いで、反応炉に、５．２３×１０−６ｍｏｌ
／分のＴＭＡｌを導入すると、ＩｎＮ単結晶島層上にＡ
ｌＩｎＮ単結晶島層が形成される。これら２つの層の厚
さは約３５ｎｍである。ＴＭＩｎガスを止め、ＴＭＡｌ
ガスとＮＨ３ガスの導入を続けると、２５ｎｍのＡｌＧ
ａＮ層が形成される。次いで、ＴＭＡｌガスとＮＨ３ガ
スとを止め、基板温度を５１０℃に下げる。反応炉に、
５７μｍｏｌ／分のＤＣｐＭｇと７．１４×１０−２ｍ
ｏｌ／分のＮＨ３との別の混合ガス流を導入して、Ａｌ
Ｎ層上にＭｇＮ単結晶島層を成長させる。基板の温度を
１，０５０℃に上げ、反応炉に、５．９７×１０−５ｍ
ｏｌ／分のＴＭＧａと１．３４×１０−１ｍｏｌ／分の
ＮＨ３との混合ガス流を導入すると、ＭｇＮ単結晶島層
上に、ドープされていない０．５μｍのＧａＮ半導体層
が生成する。次いで、基板温度を１，１５０℃に上げ、
反応炉に、５．９７×１０−５ｍｏｌ／分のＴＭＧａ
と、１．３４×１０−１ｍｏｌ／分のＮＨ３と、１．７
７×１０−１０ｍｏｌ／分のＳｉＨ４との混合ガス流を
導入すると、Ｓｉがドープされた２．５μｍのｎ型Ｇａ
Ｎ半導体層が生成する。次いで、すべての混合ガス流を
止め、基板温度を８２０℃に下げる。反応炉に、８．６
１μｍｏｌ／分のＴＭＧａと、４．７３μｍｏｌ／分の
ＴＭＩｎと、０．１３４ｍｏｌ／分のＮＨ３との別の混
合ガス流を導入して、ＩｎＧａＮ／ＧａＮのＭＱＷ構造
を有する発光領域を形成する。最後に、すべてのガス流
を止め、基板温度を１，１１０℃に上げる。反応炉に、
４７．５μｍｏｌ／分のＴＭＧａと、１．２５×１０
−７ｍｏｌ／分のＤＣｐＭｇと、８．９３×１０−２ｍ
ｏｌ／分のＮＨ３との別の混合ガス流を導入すると、Ｍ
ＱＷ構造を有する発光領域上に、Ｍｇがドープされた
０．５μｍのｐ型ＧａＮ半導体層が成長する。これで、
このＬＥＤ構造は完結し、その順方向電圧は２０ｍＡで
３．３Ｖである。
【００２７】［例１３］例１３のエピタキシー工程は例
１２のものと類似であるが、Ｃｄ源としてＤＣｐＭｇを
ＤＭＣｄに置き換える。成長温度を６８０℃に調整し、
反応炉に７５μｍｏｌ／分のＤＭＣｄガス流を導入する
と、ＣｄＮの単結晶島層が形成される。次いで、この層
の上に例１２と類似の方法でＬＥＤ構造を成長させる。
このＬＥＤ構造の順方向電圧は２０ｍＡで３．２Ｖであ
る。
【００２８】本発明をいくつかの好ましい実施態様に関
して説明した。本発明の他の実施態様は、本明細書を検
討し、本発明を実施することにより、当業者には明らか
になろう。さらに、説明を明確にするためにいくつかの
専門用語を用いたが、それらの専門用語は本発明を限定
するものではない。上述の実施態様および好ましい特徴
は代表例とみなすべきであり、本発明は付随の特許請求
の範囲によって限定される。
【図面の簡単な説明】
【図１】本発明のII族窒化物化合物から成長した単結晶
島を有するIII族窒化物化合物半導体構造を示す図。
【図２】本発明の半導体デバイスの１つの実施態様を示
す図。
【図３】本発明の発光半導体デバイスの第１実施態様を
示す図。
【図４】本発明の発光半導体デバイスの第２実施態様を
示す図。
【図５】本発明の発光半導体デバイスの第３実施態様を
示す図。
【図６】本発明の発光半導体デバイスの第４実施態様を
示す図。
【符号の説明】
１ 基板 ２ II族窒化物化合物単結晶島層 ３ III族窒化物化合物半導体層 ４ 追加のIII族窒化物化合物半導体層 ５ ｎ型III族窒化物化合物半導体層 ６ 多量子体（ＭＱＷ） ７ ｐ型III族窒化物化合物半導体層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 蔡 宗 良 台湾シンヅゥ サイエンス‐ベースト イ ンダストリアル パーク リーシン ロー ド ナンバー10 ９エフ ユナイテッド エピタクシー カンパニー リミテッド内 (72)発明者 張 智 松 台湾シンヅゥ サイエンス‐ベースト イ ンダストリアル パーク リーシン ロー ド ナンバー10 ９エフ ユナイテッド エピタクシー カンパニー リミテッド内 Ｆターム(参考） 4G077 AA03 AA10 BE11 BE13 BE15 DA05 DB04 DB08 ED06 HA02 TA04 TA07 5F041 AA40 CA04 CA05 CA34 CA40 CA41 CA49 CA53 CA57 CA65 CA67 5F045 AA03 AA04 AA18 AB09 AB14 AB17 AB18 AB40 AC07 AC08 AC09 AC12 AC19 AD06 AD07 AD08 AD09 AD10 AD11 AD12 AD13 AD14 AD15 AD16 AF02 AF03 AF04 AF09 BB12 CA11 CA12 CB02 DA53 DA55

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】基板と、 前記基板上のII族窒化物化合物単結晶島層と、 前記II族窒化物化合物単結晶島層上の第１のIII族窒化
    物化合物半導体層と、 前記第１のIII族窒化物化合物半導体層上のIII族窒化物
    発光領域と、 前記III族窒化物発光領域上の第２のIII族窒化物化合物
    半導体層と、を含んでなる発光半導体デバイス。
  2. 【請求項２】前記第１のIII族窒化物化合物半導体層が
    ｎ型III族窒化物化合物半導体層であり、前記第２のIII
    族窒化物化合物半導体層がｐ型III族窒化物化合物半導
    体層である、請求項１に記載の発光半導体デバイス。
  3. 【請求項３】前記基板の材料が、Ａｌ２Ｏ３、ＳｉＣ、
    ＳｉおよびＧａＡｓからなる群から選ばれる、請求項１
    に記載の発光半導体デバイス。
  4. 【請求項４】前記II族窒化物化合物単結晶島層が、Ｂ
    ｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｚｎ、ＣｄおよびＨｇか
    らなる群から選ばれる少なくとも１種の元素から生成さ
    れる、請求項１に記載の発光半導体デバイス。
  5. 【請求項５】前記II族窒化物化合物単結晶島層の成長温
    度が２００℃〜１，２００℃である、請求項１に記載の
    発光半導体デバイス。
  6. 【請求項６】前記III族窒化物化合物発光領域が、Ｉｎ
    からなるIII族窒化物化合物半導体層である、請求項１
    に記載の発光半導体デバイス。
  7. 【請求項７】前記III族窒化物化合物発光領域の構造
    が、二重へテロ構造、単量子体および多量子体からなる
    群から選ばれる、請求項６に記載の発光半導体デバイ
    ス。
  8. 【請求項８】前記ｎ型III族窒化物化合物半導体層のド
    ーパントが、以下の元素：Ｔｅ、Ｓｉ、ＧｅおよびＳｎ
    のうちの少なくとも１種の元素からなる、請求項２に記
    載の発光半導体デバイス。
  9. 【請求項９】前記ｐ型III族窒化物化合物半導体層のド
    ーパントが、以下の元素：Ｍｇ、ＺｎおよびＣｄのうち
    の少なくとも１種の元素からなる、請求項２に記載の発
    光半導体デバイス。
  10. 【請求項１０】前記ｎ型III族窒化物化合物半導体層が
    ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（ここで０≦ｘ＋ｙ≦
    １）である、請求項２に記載の発光半導体デバイス。
  11. 【請求項１１】前記ｐ型III族窒化物化合物半導体層が
    ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ，０≦ｘ＋ｙ≦１であ
    る、請求項２に記載の発光半導体デバイス。
  12. 【請求項１２】基板と、 前記基板上のIII族窒化物化合物半導体層と、 前記III族窒化物化合物半導体層上のII族窒化物化合物
    単結晶島層と、 前記II族窒化物化合物単結晶島層上の第１のIII族窒化
    物化合物半導体層と、 前記第１のIII族窒化物化合物半導体層上のIII族窒化物
    発光領域と、 前記III族窒化物化合物発光領域上の第２のIII族窒化物
    化合物半導体層と、を含んでなる発光半導体デバイス。
  13. 【請求項１３】前記第１のIII族窒化物化合物半導体層
    がｎ型III族窒化物化合物半導体層であり、前記第２のI
    II族窒化物化合物半導体層がｐ型III族窒化物化合物半
    導体層である、請求項１２に記載の発光半導体デバイ
    ス。
  14. 【請求項１４】前記基板の材料が、Ａｌ２Ｏ３、Ｓｉ
    Ｃ、ＳｉおよびＧａＡｓからなる群から選ばれる、請求
    項１２に記載の発光半導体デバイス。
  15. 【請求項１５】前記II族窒化物化合物単結晶島層が、Ｂ
    ｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｚｎ、ＣｄおよびＨｇか
    らなる群から選ばれる少なくとも１種の元素からなる、
    請求項１２に記載の発光半導体デバイス。
  16. 【請求項１６】前記II族窒化物化合物単結晶島層の成長
    温度が２００〜１，２００℃である、請求項１２に記載
    の発光半導体デバイス。
  17. 【請求項１７】前記III族窒化物化合物半導体層がＡｌ
    ｘＩｎｙＧａ１−ｘ−ｙＮ（ここで０≦ｘ＋ｙ≦１）で
    ある、請求項１２に記載の発光半導体デバイス。
  18. 【請求項１８】前記III族窒化物化合物発光領域が、Ｉ
    ｎからなるIII族窒化物化合物半導体層である、請求項
    １２に記載の発光半導体デバイス。
  19. 【請求項１９】前記III族窒化物化合物発光領域の構造
    が、二重へテロ構造、単量子体および多量子体からなる
    群から選ばれる、請求項１８に記載の発光半導体デバイ
    ス。
  20. 【請求項２０】前記ｎ型III族窒化物化合物半導体層の
    ドーパントが、以下の元素：Ｔｅ、Ｓｉ、ＧｅおよびＳ
    ｎのうちの少なくとも１種の元素からなる、請求項１３
    に記載の発光半導体デバイス。
  21. 【請求項２１】前記ｐ型III族窒化物化合物半導体層の
    ドーパントが、以下の元素：Ｍｇ、ＺｎおよびＣｄのう
    ちの少なくとも１種の元素からなる、請求項１３に記載
    の発光半導体デバイス。
  22. 【請求項２２】前記ｎ型III族窒化物化合物半導体層が
    ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（ここで０≦ｘ＋ｙ≦
    １）である、請求項１３に記載の発光半導体デバイス。
  23. 【請求項２３】前記ｐ型III族窒化物化合物半導体層が
    ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（ここで０≦ｘ＋ｙ≦
    １）である、請求項１３に記載の発光半導体デバイス。
JP2001011695A 2000-11-16 2001-01-19 発光半導体デバイスの製造方法 Expired - Lifetime JP3778344B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW089124233A TW486829B (en) 2000-11-16 2000-11-16 Epitaxial growth of nitride semiconductor
TW089124233 2000-11-16

Publications (2)

Publication Number Publication Date
JP2002170991A true JP2002170991A (ja) 2002-06-14
JP3778344B2 JP3778344B2 (ja) 2006-05-24

Family

ID=21661959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001011695A Expired - Lifetime JP3778344B2 (ja) 2000-11-16 2001-01-19 発光半導体デバイスの製造方法

Country Status (3)

Country Link
US (1) US6462357B1 (ja)
JP (1) JP3778344B2 (ja)
TW (1) TW486829B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005056922A (ja) * 2003-08-06 2005-03-03 Rohm Co Ltd 半導体発光素子
JP2005142543A (ja) * 2003-10-14 2005-06-02 Showa Denko Kk Ｉｉｉ族窒化物半導体積層物
JP2005225693A (ja) * 2004-02-12 2005-08-25 Hitachi Cable Ltd 窒化物半導体の製造方法
KR100712753B1 (ko) * 2005-03-09 2007-04-30 주식회사 실트론 화합물 반도체 장치 및 그 제조방법
JP2007300050A (ja) * 2006-05-05 2007-11-15 Super Nova Optoelectronics Corp 窒化ガリウム系化合物半導体エピタキシー層構造とその製造方法
KR100833897B1 (ko) 2007-05-21 2008-06-02 한양대학교 산학협력단 에피택셜 성장 방법
JP2010538491A (ja) * 2007-09-06 2010-12-09 エルジー イノテック カンパニー リミテッド 半導体発光素子及びその製造方法
KR101021775B1 (ko) 2009-01-29 2011-03-15 한양대학교 산학협력단 에피택셜 성장 방법 및 이를 이용한 에피택셜층 적층 구조
JP2012009784A (ja) * 2010-06-28 2012-01-12 Meijo Univ 半導体素子、及び半導体素子の転位低減方法
US8134168B2 (en) 2003-10-14 2012-03-13 Showa Denko K.K. Group-III nitride semiconductor device
JP2014114210A (ja) * 2008-12-12 2014-06-26 Soraa Inc ゲッターによる多結晶グループｉｉｉの金属窒化物および作製方法
KR102607680B1 (ko) * 2023-02-07 2023-11-29 웨이브로드 주식회사 마이크로디스플레이 패널 제조 방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471096B1 (ko) * 2004-04-26 2005-03-14 (주)에피플러스 금속 아일랜드를 이용한 반도체 에피택시층 제조방법
JP3484427B2 (ja) * 2001-03-28 2004-01-06 日本碍子株式会社 発光素子
US6703255B2 (en) * 2001-03-28 2004-03-09 Ngk Insulators, Ltd. Method for fabricating a III nitride film
EP1471582A1 (en) * 2003-03-31 2004-10-27 Ngk Insulators, Ltd. Substrate for semiconductor light-emitting element, semiconductor light-emitting element and its fabrication
KR100568299B1 (ko) * 2004-03-31 2006-04-05 삼성전기주식회사 질화갈륨계 반도체 발광소자
KR101008285B1 (ko) 2005-10-28 2011-01-13 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR100742988B1 (ko) * 2005-11-25 2007-07-26 (주)더리즈 ｐ형 질화갈륨계 디바이스 제조방법
EP1865543A1 (en) * 2006-06-08 2007-12-12 SuperNova Optoelectronics Corporation Structure and manufacturing method of epitaxial layers of gallium nitride-based compound semiconductors
TWI309439B (en) * 2006-09-05 2009-05-01 Ind Tech Res Inst Nitride semiconductor and method for forming the same
US20080254235A1 (en) * 2007-04-10 2008-10-16 Jeonggoo Kim Pulsed laser deposition of high quality photoluminescent GaN films
TWI398962B (zh) 2008-03-27 2013-06-11 Epistar Corp 氮化鎵半導體元件
CN102136414B (zh) * 2008-04-16 2013-06-05 晶元光电股份有限公司 减少半导体外延位错发生的氮化镓半导体结构及其方法
TWI415295B (zh) * 2008-06-24 2013-11-11 Advanced Optoelectronic Tech 半導體元件的製造方法及其結構
TWI401729B (zh) * 2008-10-16 2013-07-11 Advanced Optoelectronic Tech 阻斷半導體差排缺陷之方法
KR100994643B1 (ko) * 2009-01-21 2010-11-15 주식회사 실트론 구형 볼을 이용한 화합물 반도체 기판의 제조 방법과 이를 이용한 화합물 반도체 기판 및 화합물 반도체 소자
WO2011072014A1 (en) * 2009-12-08 2011-06-16 Lehigh Univeristy THERMOELECTRIC MATERIALS BASED ON SINGLE CRYSTAL AlInN-GaN GROWN BY METALORGANIC VAPOR PHASE EPITAXY
KR101778161B1 (ko) * 2011-01-26 2017-09-13 엘지이노텍 주식회사 발광소자
US8728938B2 (en) * 2012-06-13 2014-05-20 Ostendo Technologies, Inc. Method for substrate pretreatment to achieve high-quality III-nitride epitaxy
TWI469389B (zh) * 2012-06-19 2015-01-11 Lextar Electronics Corp 垂直式固態發光元件之製程
CN104241472A (zh) * 2013-06-17 2014-12-24 江苏稳润光电有限公司 一种能减低位错密度的led芯片生长方法
DE102014116999A1 (de) 2014-11-20 2016-05-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
CN116190511B (zh) * 2023-04-25 2023-07-07 江西兆驰半导体有限公司 一种高光效led外延片、制备方法及led芯片

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261931B1 (en) * 1997-06-20 2001-07-17 The Regents Of The University Of California High quality, semi-insulating gallium nitride and method and system for forming same

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7196347B2 (en) 2003-08-06 2007-03-27 Rohm Co., Ltd. Semiconductor light emitting device
JP2005056922A (ja) * 2003-08-06 2005-03-03 Rohm Co Ltd 半導体発光素子
JP2005142543A (ja) * 2003-10-14 2005-06-02 Showa Denko Kk Ｉｉｉ族窒化物半導体積層物
US8134168B2 (en) 2003-10-14 2012-03-13 Showa Denko K.K. Group-III nitride semiconductor device
JP4624064B2 (ja) * 2003-10-14 2011-02-02 昭和電工株式会社 Ｉｉｉ族窒化物半導体積層物
JP4539105B2 (ja) * 2004-02-12 2010-09-08 日立電線株式会社 窒化物半導体デバイスの製造方法
JP2005225693A (ja) * 2004-02-12 2005-08-25 Hitachi Cable Ltd 窒化物半導体の製造方法
KR100712753B1 (ko) * 2005-03-09 2007-04-30 주식회사 실트론 화합물 반도체 장치 및 그 제조방법
JP2007300050A (ja) * 2006-05-05 2007-11-15 Super Nova Optoelectronics Corp 窒化ガリウム系化合物半導体エピタキシー層構造とその製造方法
KR100833897B1 (ko) 2007-05-21 2008-06-02 한양대학교 산학협력단 에피택셜 성장 방법
JP2010538491A (ja) * 2007-09-06 2010-12-09 エルジー イノテック カンパニー リミテッド 半導体発光素子及びその製造方法
US8299493B2 (en) 2007-09-06 2012-10-30 Lg Innotek Co., Ltd. Semiconductor light emitting device and method of fabricating the same
JP2014114210A (ja) * 2008-12-12 2014-06-26 Soraa Inc ゲッターによる多結晶グループｉｉｉの金属窒化物および作製方法
KR101021775B1 (ko) 2009-01-29 2011-03-15 한양대학교 산학협력단 에피택셜 성장 방법 및 이를 이용한 에피택셜층 적층 구조
JP2012009784A (ja) * 2010-06-28 2012-01-12 Meijo Univ 半導体素子、及び半導体素子の転位低減方法
KR102607680B1 (ko) * 2023-02-07 2023-11-29 웨이브로드 주식회사 마이크로디스플레이 패널 제조 방법

Also Published As

Publication number Publication date
US20020056840A1 (en) 2002-05-16
US6462357B1 (en) 2002-10-08
JP3778344B2 (ja) 2006-05-24
TW486829B (en) 2002-05-11

Similar Documents

Publication Publication Date Title
JP3778344B2 (ja) 発光半導体デバイスの製造方法
US6989287B2 (en) Method for producing nitride semiconductor, semiconductor wafer and semiconductor device
JP3968566B2 (ja) 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
JP3815335B2 (ja) 半導体発光素子及びその製造方法
EP1636858B1 (en) Light emitting device using nitride semiconductor and fabrication method of the same
US7951617B2 (en) Group III nitride semiconductor stacked structure and production method thereof
JP2003037289A (ja) 低駆動電圧のｉｉｉ族窒化物発光素子
JP2005311374A (ja) 歪みを制御したｉｉｉ族窒化物発光装置
CN107195736B (zh) 一种氮化镓基发光二极管外延片及其生长方法
US7153713B2 (en) Method for manufacturing high efficiency light-emitting diodes
CN109346583B (zh) 一种发光二极管外延片及其制备方法
TW200834981A (en) Process for producing III group nitride compound semiconductor light emitting element, III group nitride compound semiconductor light emitting element, and lamp
WO2007069523A1 (ja) ＩｎＧａＮの製造方法
JP6298462B2 (ja) Ｓｉ基板上に成長した閃亜鉛鉱型（立方晶とも言う。）ＡｌｙＩｎｘＧａ１−ｙ−ｘＮ結晶（ｙ≧０、ｘ＞０）からなる母結晶にナノドット（「量子ドット」とも言う。）を有する活性領域及びこれを用いた発光デバイス（ＬＥＤ及びＬＤ）
JP3634255B2 (ja) 窒化物半導体素子のエピタキシャル成長
JP2004356522A (ja) ３−５族化合物半導体、その製造方法及びその用途
JP4900336B2 (ja) Ｉｉｉ族窒化物発光素子を製造する方法、及びｉｉｉ族窒化物発光素子
JP4229625B2 (ja) 窒化物半導体層とそれを含む窒化物半導体素子
JP2002075880A (ja) 窒化物系半導体層の形成方法および窒化物系半導体素子の製造方法
JP2003212695A (ja) 窒化物系化合物半導体ウェハの製造方法、および窒化物系化合物半導体ウェハ、ならびに窒化物系半導体デバイス
JP2005057224A (ja) 窒化物系化合物半導体の製造方法
KR101172091B1 (ko) 피형 질화물 반도체 및 그 제조 방법
CN117276440A (zh) 发光二极管外延片及其制备方法、led
KR100911775B1 (ko) 질화물계 발광소자
JP2004096129A (ja) 窒化物半導体素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050401

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050628

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051115

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20051205

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20051205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060222

R150 Certificate of patent or registration of utility model

Ref document number: 3778344

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090310

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140310

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term