KR101172091B1 - 피형 질화물 반도체 및 그 제조 방법 - Google Patents

피형 질화물 반도체 및 그 제조 방법 Download PDF

Info

Publication number
KR101172091B1
KR101172091B1 KR1020050093778A KR20050093778A KR101172091B1 KR 101172091 B1 KR101172091 B1 KR 101172091B1 KR 1020050093778 A KR1020050093778 A KR 1020050093778A KR 20050093778 A KR20050093778 A KR 20050093778A KR 101172091 B1 KR101172091 B1 KR 101172091B1
Authority
KR
South Korea
Prior art keywords
layer
type nitride
nitride layer
group
nitride semiconductor
Prior art date
Application number
KR1020050093778A
Other languages
English (en)
Other versions
KR20070038628A (ko
Inventor
최성철
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020050093778A priority Critical patent/KR101172091B1/ko
Priority to US11/542,940 priority patent/US7834343B2/en
Publication of KR20070038628A publication Critical patent/KR20070038628A/ko
Priority to US12/631,767 priority patent/US8013323B2/en
Application granted granted Critical
Publication of KR101172091B1 publication Critical patent/KR101172091B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Abstract

본 발명은 기판 위에 도펀트가 도핑되지 않은 질화물층을 성장시키는 질화물층 성장단계; 상기 질화물층 위에 다수의 빈격자 자리를 가진 질소 격자층을 형성하는 질소 격자층 성장단계; 상기 질소 격자층의 빈 격자 자리를 기설정된 4족 원소로 채우는 주입단계; 및 상기 주입단계에서 잉여된 상기 기설정된 4족 원소를 제거하는 제거단계를 포함하여, 상기 기설정된 4족 원소가 억셉터(acceptor)로서 작용하는 것을 특징으로 하는 p형 질화물 반도체의 제조 방법에 관한 것이다.
또한, 본 발명은 p형 질화물층을 구비하는 질화물 반도체 소자에 있어서, 상기 p형 질화물층은 4족 원소가 도핑된 p형 질화물층인 것을 특징으로 하는 p형 질화물층을 구비한 질화물 반도체 소자에 관한 것이다.
피형 질화물 반도체, 전도도, 결정질, 4족 원소

Description

피형 질화물 반도체 및 그 제조 방법{Ｐ-type nitride semiconductor and manufacturing method thereof}
도 1은 종래의 P형 질화물 반도체의 구성을 원자 차원에서 도시한 예시도.
도 2는 본 발명의 P형 질화물 반도체를 설명하기 위한 예시적인 질화물 반도체 소자의 단면도.
도 3a 내지 도 3c는 본 발명의 P형 질화물 반도체의 생성 과정을 설명하기 위해서 원자 차원에서 도시한 예시도.
도 4는 본 발명에 따라 생성된 P형 질화물 반도체 층을 원자 차원에서 도시한 예시도.
*도면의 주요부분에 대한 부호의 설명*
1: 기판 2: 버퍼층
3: 하지층 4: 활성층
5: 배리어층 6, 7: GaN층
8: 절연막 9: p측 전극
10: n측 전극
본 발명은 P형 질화물 반도체의 제조 방법에 관한 것으로, 특히 Si를 이용하여 전도도와 결정질을 개선한 P형 질화물 반도체를 제조하는 방법에 관한 것이다.
종래의 질화물 반도체에는 예를 들어 GaN계 질화물 반도체를 들 수 있고, 이 GaN계 질화물 반도체는 그 응용분야에 있어서 청색/녹색 LED의 광소자, MESFET과 HEMT 등의 고속 스위칭과 고출력 소자 등에 응용되고 있다. 특히, 청색/녹색 LED 소자는 이미 양산화가 진행된 상태이며 전세계적인 매출은 지수함수적으로 증가되고 있는 상황이다.
이와 같은 GaN계 질화물 반도체는 주로 사파이어 기판 또는 SiC 기판 위에서 성장된다. 그리고, 저온의 성장 온도에서 사파이어 기판 또는 SiC 기판 위에 AlyGa1-yN층의 다결정 박막을 버퍼층으로 성장시킨 후, 고온에서 상기 버퍼층 위에 도핑되지 않은 GaN 층, Si이 도핑된 n-GaN 층, 또는 이런 구조의 혼합된 구조로 성장시켜 n-GaN 층을 제 1 전극 접촉층으로 그 상부에 마그네슘이 도핑된 p-GaN 층을 제 2 전극 접촉층으로 하여 GaN계 질화물 반도체가 제조된다.
특히, GaN계 질화물 반도체의 적용 분야중 발광다이오드 및 반도체 레이저 다이오드 등의 발광 소자의 분야에서 마그네슘, 아연 등의 2족 원소가 GaN계 질화물 반도체의 Ga 위치에 도핑된 결정층을 가진 반도체 발광소자는 청색 발광하는 소자로서 주목받고 있다.
이러한 GaN계 질화물 반도체중 P형 질화물 반도체의 제조방법은 2족 원소인 마그네슘 등을 3족 원소인 Ga 위치에 배치되도록 의도하는 도핑방법이 실시되고 있으며, 이렇게 배치된 2족 원소인 마그네슘 등은 도 1에 도시된 바와 같이 주위 원자들과 결합하여 정공 1개를 생성하여 생성된 정공이 억셉터(acceptor)로서 역할을 하게 된다. 그러나, 이러한 방법으로 구성된 P형 질화물 반도체에서는 마그네슘이 수소와 결합하기 때문에 종래의 기술로서는 높은 전도도를 갖기가 무척 어렵기 때문에, 마그네슘과 수소의 결합을 분리시키기 위해 열 처리(thermal annealing)와 같은 공정을 실시하기도 한다.
또한, 도핑된 마그네슘의 약 1% 정도만이 억셉터로서의 역할을 하게 되고, 나머지 99%의 마그네슘은 반도체 결정층 내부에서 결함으로서 존재하게 되어 결정성을 저하시키는 원인이 된다.
본 발명은 전도도와 결정질을 개선한 P형 질화물 반도체를 제조하는 방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은 신뢰성과 전력 손실을 개선할 수 있는 소자에 적용되도록 에피택셜(epitaxial)한 P형 질화물 반도체를 제조하는 방법을 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명은 기판 위에 도펀트가 도핑되지 않은 질화물층을 성장시키는 질화물층 성장단계; 상기 질화물층 위에 다수의 빈격자 자리를 가진 질소 격자층을 형성하는 질소 격자층 성장단계; 상기 질소 격자층의 빈 격자 자리를 기설정된 4족 원소로 채우는 주입단계; 및 상기 주입단계에서 잉여된 상기 기설정된 4족 원소를 제거하는 제거단계를 포함하여, 상기 기설정된 4족 원소가 억셉터(acceptor)로서 작용하는 것을 특징으로 하는 p형 질화물 반도체의 제조 방법에 관한 것이다.
또한, 본 발명은 p형 질화물층을 구비하는 질화물 반도체 소자에 있어서, 상기 p형 질화물층은 4족 원소가 도핑된 p형 질화물층인 것을 특징으로 하는 p형 질화물층을 구비한 질화물 반도체 소자에 관한 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 본 발명에 따른 P형 질화물 반도체는 일반적인 GaN계 질화물 반도체를 예를 들어 설명하지만, 여기에 한정되지 않고 다른 질화물 반도체에서 P형 전도성을 달성하는데 이용될 수 있다.
P형 질화물 반도체의 대표적인 적용 예시로서 도 2에 도시된 바와 같은 다중양자 웰 구조를 가진 반도체 발광소자를 들 수 있으며, 이 소자는 사파이어로 이루어진 기판(1)상에 AlN, GaN 등으로 이루어진 버퍼층(2) 및 전도층으로서의 GaN 하지층(3)이 순차 적층되어 있다. GaN 하지층(3) 상에는 발광을 위한 활성층(4)이 배치되어 있고, 활성층(4) 상에는 P형 질화물 반도체 층(5,6,7)이 순차 적층되어 있다.
본 발명에 따른 P형 질화물 반도체 제조방법은 이 P형 질화물 반도체 층(5,6,7)을 생성하기 위한 제조 방법으로서, 종래에 마그네슘으로 P형 질화물 반도체 층을 생성하는 대신 Si을 이용하여 P형 질화물 반도체 층을 생성하여 Mg으로 인 한 문제점을 해결하고자 한다.
이하, Si을 이용하여 ALD(Atomic Layer Deposition) 방법으로 P형 질화물 반도체 층(5,6,7)을 생성하는 방법에 대해 상세하게 설명한다. ALD 방법은 반도체층 표면에 분자를 흡착시킨 후 치환시켜 흡착과 치환을 번갈아 진행하기 때문에, 초미세 층간(layer-by-layer) 증착이 가능하고 산화물과 금속 박막을 최대한 얇게 적층할 수 있는 특징이 있다. 또한, ALD 방법은 MOCVD보다 낮은 온도(500도 이하)에서 우수한 막을 형성할 수 있어 시스템-온-칩(SoC) 제조에 적합하다는 것이 큰 장점이다.
사파이어 기판(1)을 ALD 챔버(도시하지 않음)에 장착하고, 이 사파이어 기판(1)상에 AlN, GaN 등으로 이루어진 버퍼층(2)을 저온 성장시킨 후, 트리메틸갈륨(TMG), 암모니아, 및 메틸실란을 유입하여 버퍼층(2)상에 일정 두께의 n형 전도성을 가진 GaN 하지층(3)이 순차 적층된다.
이어서, GaN 하지층(3)상에는 발광을 위한 활성층(4)을 형성하기 위해, 예를 들어 N2, H2+N2 캐리어 가스, 및 암모니아 가스 분위기에서 TMGa, TMIn, SiH4, Si2H6 를 유입하여, 인듐이 0〈X〈0.37 정도의 함량으로 InXGa1-XN의 조성으로 이루어진 활성층(4)이 형성되고, 이 활성층(4)의 두께는 필요에 따라 예를 들어, 10～30Å 또는 50～250Å 정도로 구성된다.
형성된 활성층(4)위에 P형 전도성을 가진 P형 질화물 반도체 층을 순차적으로 적층하기 위해서, 본 발명에 따라 Si을 이용하여 P형 질화물 반도체 층을 형성 한다. 종래에는 P형 질화물 반도체 층을 형성하기 위해, Mg 등의 2족 원소를 도핑하여 3족 원소인 Ga 위치에 배치함으로서 P형 전도성을 발현했으나, 본 발명에 따른 P형 질화물 반도체 층은 4족 원소인 Si을 양성 도펀트(amphoteric dopent)로서 질소 위치에 배치하여 P형 질화물 반도체 층을 형성한다.
양성 도펀트는 예를 들어, Ⅲ-Ⅴ족 반도체 내에서 Ⅳ족 원소를 예로 들 수 있고, 이 Ⅳ족 원소가 Ⅲ족 원소를 치환할 경우 Ⅲ-Ⅴ족 반도체는 n형 전도성 특성을 가지며, Ⅳ족 원소가 Ⅴ족 원소를 치환할 경우 Ⅲ-V족 반도체는 p형 전도성 특성을 가지게 된다.
먼저, 도 3a에 도시된 바와 같이 ALD 기술을 이용하여, 챔버내에 온도를 700℃로 유지한 상태에서 TMGa과 NH3를 순차적으로 공급하여 도핑되지 않은(undoped) GaN층을 300Å 이하로 형성한다.
이어서, NH3를 소량(1slm 이하)으로 주입함과 동시에 챔버 내의 온도를 700℃이하, 바람직하게는 500℃로 하강시키고 TMGa과 NH3를 순차적으로 공급하여, 도 3b에 도시된 바와 같이 GaN층에 다수의 빈격자 자리(VN)가 생성되도록 한다.
이후, 챔버에서 가스를 배기하고 500℃에서 Si를 포함한 실란 가스 등을 주입하여, 도 3c에 도시된 바와 같이 빈격자 자리(VN)에 Si이 채워지도록 형성한 후 온도를 700℃ 이상으로 상승시켜 GaN층의 빈격자 자리(VN)에 결합하지 못한 Si원자들을 제거한다.
이런 과정을 반복함에 따라서, 도 4에 도시된 바와 같이 Si이 도핑된 다수의 반복적인 격자층을 가진 GaN층이 형성되어, 5족 원소인 N자리에 4족의 Si이 들어가 배치됨으로서 주위 원자들과 결합하는데 있어 Si에 의해 정공이 생성된다. 이렇게 생성된 정공은 억셉터로서 작용하여 P형 전도성을 가지는데 큰 작용을 하게 된다. 구체적으로, 종래의 Mg을 이용하면 캐리어 가스로 이용되는 H와 Mg이 결합하여 높은 전도성을 가질 수 없지만, 본 발명에 따라 Si이 도핑되면 H가 Si에 결합되지 않기 때문에 상당량의 정공이 생성되어 억셉터로서 기능한다.
또한, 격자 상수의 측면에서 Mg의 격자상수는 4.21Å인 반면에 Si의 격자상수가 5.43Å이기 때문에, 에피택셜 성장시 종래에 Mg과 주위 원자 간의 격자상수 차이로 인한 결정결함(dislocation)을 상당부분 해소할 수 있다.
이와 같이 적층된 질화물 반도체 층상에 절연막(8), p측 전극(9), 및 n측 전극(10)을 형성하여, 질화물 반도체 소자로서 기능하게 된다.
여기서, 본 발명은 Si을 이용하여 P형 질화물 반도체 층을 형성하지만, 이에 한정되지 않고 4족 원소인 탄소(C), 게르마늄(Ge), 틴(Sn) 등을 Si 대신으로 N와 함께 적층하여 P형 전도성을 구현할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 전술한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다.
또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.
상기한 바와 같이 본 발명은 Mg 대신 4족 원소를 p형 도펀트로 이용하고 결정결함을 최소화한 에피택셜 층을 형성할 수 있으므로, 종래의 Mg을 이용하는 경우에 발생하는 격자상수의 차이에 의한 층간 결함을 해소할 수 있다.
또한, H와 결합하지 않는 4족 원소를 도핑함으로서 전도성이 향상된 P형 질화물 반도체를 생성할 수 있다.

Claims (9)

  1. 기판 위에 도펀트가 도핑되지 않은 질화물층을 성장시키는 질화물층 성장단계;
    상기 질화물층 위에 다수의 빈격자 자리를 가진 질소 격자층을 형성하는 질소 격자층 성장단계;
    상기 질소 격자층의 빈 격자 자리를 기설정된 4족 원소로 채우는 주입단계; 및
    상기 주입단계에서 잉여된 상기 기설정된 4족 원소를 제거하는 제거단계;를 포함하며,
    상기 기설정된 4족 원소는 상기 질화물층의 질소 빈격자 자리에 도핑되어 상기 질화물층이 p형 질화물층이 되는 것을 특징으로 하는 p형 질화물 반도체의 제조 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 기설정된 4족 원소가 억셉터(acceptor)로서 작용하는 것을 특징으로 하는 p형 질화물 반도체의 제조 방법.
  4. 제 1 항에 있어서,
    상기 질소 격자층 성장 단계에서 주입되는 가스의 질소 함량이 1 slm 이하인 것을 특징으로 하는 p형 질화물 반도체의 제조 방법.
  5. 제 1 항에 있어서,
    상기 주입단계에서 상기 기설정된 4족 원소는 실리콘(Si), 탄소(C), 게르마늄(Ge), 주석(Sn) 중에 선택된 어느 하나인 것을 특징으로 하는 p형 질화물 반도체의 제조 방법.
  6. 제 1 항에 있어서,
    상기 질소 격자층의 빈 격자 자리에 기설정된 4족 원소가 주입됨에 따라 H가 4족 원소와 결합하지 않는 p형 질화물 반도체의 제조 방법.
  7. p형 질화물층을 구비하는 질화물 반도체 소자에 있어서,
    상기 p형 질화물층은 4족 원소가 도핑된 p형 질화물층인 것을 특징으로 하며,
    상기 p형 질화물층은 질소 빈격자 자리를 구비하며,
    상기 4족 원소는 상기 질화물층의 질소 빈격자 자리에 도핑되는 것을 특징으로 하는 p형 질화물층을 구비한 질화물 반도체 소자.
  8. 삭제
  9. 제 7 항에 있어서,
    상기 p형 질화물층의 질소 빈격자 자리에 도핑된 4족 원소에 의해 H가 상기 도핑된 4족 원소와 결합하지 않는 것을 특징으로 하는 p형 질화물층을 구비한 질화물 반도체 소자.
KR1020050093778A 2005-10-06 2005-10-06 피형 질화물 반도체 및 그 제조 방법 KR101172091B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050093778A KR101172091B1 (ko) 2005-10-06 2005-10-06 피형 질화물 반도체 및 그 제조 방법
US11/542,940 US7834343B2 (en) 2005-10-06 2006-10-05 Nitride semiconductor and method for manufacturing thereof
US12/631,767 US8013323B2 (en) 2005-10-06 2009-12-04 Nitride semiconductor and method for manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050093778A KR101172091B1 (ko) 2005-10-06 2005-10-06 피형 질화물 반도체 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070038628A KR20070038628A (ko) 2007-04-11
KR101172091B1 true KR101172091B1 (ko) 2012-08-09

Family

ID=37944328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050093778A KR101172091B1 (ko) 2005-10-06 2005-10-06 피형 질화물 반도체 및 그 제조 방법

Country Status (2)

Country Link
US (2) US7834343B2 (ko)
KR (1) KR101172091B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10665750B2 (en) 2017-11-22 2020-05-26 Epistar Corporation Semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040185643A1 (en) * 2001-06-18 2004-09-23 Toshiaki Chiyo P-type semiconductor manufacturing method and semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0622858B2 (en) * 1993-04-28 2004-09-29 Nichia Corporation Gallium nitride-based III-V group compound semiconductor device and method of producing the same
JP3644191B2 (ja) * 1996-06-25 2005-04-27 住友電気工業株式会社 半導体素子
WO1999005728A1 (en) * 1997-07-25 1999-02-04 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JP3283802B2 (ja) * 1997-09-29 2002-05-20 日本電気株式会社 選択成長法を用いた半導体層及びその成長方法、選択成長法を用いた窒化物系半導体層及びその成長方法、窒化物系半導体発光素子とその製造方法
US6580098B1 (en) * 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
KR100616596B1 (ko) * 2004-07-09 2006-08-28 삼성전기주식회사 질화물 반도체 소자 및 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040185643A1 (en) * 2001-06-18 2004-09-23 Toshiaki Chiyo P-type semiconductor manufacturing method and semiconductor device

Also Published As

Publication number Publication date
KR20070038628A (ko) 2007-04-11
US8013323B2 (en) 2011-09-06
US20100078766A1 (en) 2010-04-01
US20070080367A1 (en) 2007-04-12
US7834343B2 (en) 2010-11-16

Similar Documents

Publication Publication Date Title
US5432808A (en) Compound semicondutor light-emitting device
KR100580752B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
CN101626058B (zh) Ⅲ族氮化物类半导体发光元件及外延晶圆
KR100902576B1 (ko) Ｎ형 ⅲ족 질화물 반도체 적층구조
US7193236B2 (en) Light emitting device using nitride semiconductor and fabrication method of the same
KR101241477B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
WO2013005789A1 (ja) 窒化物半導体発光素子の製造方法、ウェハ、窒化物半導体発光素子
KR101234783B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
KR20040016723A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20070102114A (ko) 질화물 반도체 발광소자 및 그 제조 방법
KR101308130B1 (ko) 발광 소자 및 그 제조 방법
JP2006510234A5 (ko)
JP2003037289A (ja) 低駆動電圧のｉｉｉ族窒化物発光素子
TW201005828A (en) Method of forming a semiconductor structure
KR100689975B1 (ko) 질화물계 발광 소자의 삼원 질화물계 버퍼층 및 그 제조방법
KR101294518B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
CN112582508A (zh) 发光二极管的外延片及其制备方法
TWI381557B (zh) 發光二極體裝置及其製造方法
KR100728132B1 (ko) 전류 확산층을 이용한 발광 다이오드
KR101172091B1 (ko) 피형 질화물 반도체 및 그 제조 방법
KR100925164B1 (ko) ｐ형 질화물 반도체층 형성 방법 및 그것을 갖는 발광 소자
KR101337615B1 (ko) 질화갈륨계 화합물 반도체 및 그 제조방법
KR100946031B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
KR101876576B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100881053B1 (ko) 질화물계 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150706

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160707

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180710

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190711

Year of fee payment: 8