KR20070102114A - 질화물 반도체 발광소자 및 그 제조 방법 - Google Patents

질화물 반도체 발광소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20070102114A
KR20070102114A KR20060033828A KR20060033828A KR20070102114A KR 20070102114 A KR20070102114 A KR 20070102114A KR 20060033828 A KR20060033828 A KR 20060033828A KR 20060033828 A KR20060033828 A KR 20060033828A KR 20070102114 A KR20070102114 A KR 20070102114A
Authority
KR
South Korea
Prior art keywords
layer
nitride
melting point
high melting
emitting device
Prior art date
Application number
KR20060033828A
Other languages
English (en)
Inventor
김경준
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR20060033828A priority Critical patent/KR20070102114A/ko
Priority to US11/734,872 priority patent/US9048346B2/en
Priority to CN 200710098127 priority patent/CN101055913B/zh
Publication of KR20070102114A publication Critical patent/KR20070102114A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 발광소자 내부의 결정 부정합을 개선한 질화물 반도체 발광소자 및 그 제조 방법에 관한 것으로서, 본 발명에 의한 질화물 반도체 발광소자는 기판; 상기 기판 위에 고융점 금속을 이용하여 형성된 버퍼층; 상기 버퍼층 위에 형성된 n형 질화물층; 상기 n형 질화물층 위에 형성된 활성층; 및 상기 활성층 위에 형성된 p형 질화물층을 포함하고, 상기 버퍼층은 상기 고융점 금속으로 이루어진 고융점 금속층; 및 상기 고융점 금속층 위에 형성된 상기 고융점 금속의 질화물층을 포함한다.
본 발명에 의하면, 격자결함이 없이 GaN에 대한 우수한 결정 격자 결합 특성이 있는 버퍼층을 구비한 질화물 반도체 발광소자를 제공하고, 기판층으로부터 반도체층으로의 n-형 도핑 현상을 해결하여 질화물 반도체 발광소자의 동작 신뢰성을 향상시킬 수 있으며, 고온 환경에서 기판층의 구성 원소가 반도체층으로 확산되는 현상을 억제하여 박막의 결정성 및 전기적 특성을 약화시키는 문제점을 해결할 수 있다.
질화물 반도체 발광소자, 버퍼층, 고융점 금속, 결정 격자 결합

Description

질화물 반도체 발광소자 및 그 제조 방법{Nitride semiconductor light-emitting device and manufacturing method thereof}
도 1은 종래의 질화물 반도체 발광소자의 일예를 도시한 측단면도.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 질화물 반도체 발광소자가 적층되는 구조를 공정 순서에 따라 도시한 측단면도.
도 3은 본 발명의 다른 실시예에 따라 형성된 발광소자의 측단면도.
*도면의 주요부분에 대한 부호의 설명*
20,200: 기판층 30, 210: 버퍼층
32, 212: 고융점 금속층 34, 214: 고융점금속질화물층
40: Undopped GaN 층 50, 230: 제 1 n-GaN 층
60, 240: 활성층 70, 250: p-AlGaN 층
80, 260: 제 2 n-GaN 층 90, 270: P-전극
100, 280: N-전극
본 발명은 질화물 반도체 발광소자 및 그 제조 방법에 관한 것이다.
종래의 질화물 반도체로는 대표적으로 GaN계 질화물 반도체를 들 수 있고, 이러한 GaN계 질화물 반도체는 그 응용분야에 있어서 청색/녹색 LED의 광소자, MOSFET과 HEMT 등의 고속 스위칭과 고출력 소자 등에 응용되고 있다. 특히, 청색/녹색 LED 소자는 이미 양산화가 진행된 상태이며 전 세계적인 매출은 지수함수적으로 증가하고 있는 상황이다.
특히, GaN계 질화물 반도체의 적용 분야 중 발광 다이오드 및 반도체 레이저 다이오드 등의 발광 소자의 분야에서 마그네슘, 아연 등의 2족 원소가 GaN계 질화물 반도체의 Ga 위치에 도핑된 결정층을 가진 반도체 발광소자는 청색 발광하는 소자로서 주목받고 있다.
이와 같은 GaN계 질화물 반도체는 도 1에 도시된 바와 같이 다중 양자웰구조를 가진 발광소자를 예로 들 수 있고, 이 발광소자는 주로 사파이어 또는 SiC로 이루어진 기판(1) 위에서 성장된다. 그리고, 저온의 성장 온도에서 사파이어 또는 SiC의 기판(1) 위에 예를 들어, AlyGa1 - yN층의 다결정 박막을 버퍼층(2)으로 성장시킨 후, 고온에서 상기 버퍼층(2) 위에 GaN 하지층(3)이 순차 적층되어 있다. GaN 하지층(3) 상에는 발광을 위한 활성층(4)이 배치되어 있고, 활성층(4) 상에는 열 어닐링 처리에 의해 p형으로 변환되는 각각의 마그네슘이 도핑된 AlGaN 전자 배리어층(5), 마그네슘이 도핑된 InGaN 층(6), 및 마그네슘이 도핑된 GaN 층(7)이 순차 적층되어 있다.
또한, 마그네슘이 도핑된 GaN 층(7) 및 GaN 하지층(3) 상에는 절연막이 형성 되고 각각 대응하는 P-전극(9)과 N-전극(10)이 형성되어 발광소자를 형성한다.
이러한 질화물 반도체 발광소자 또는 레이저와 같은 광 디바이스를 구현하기 위해서 형성되는 버퍼층은 기판과 그 위에 성장되는 층 사이의 스트레스를 완충시키기 위한 역할을 하므로, 사파이어, SiC, 및 Si 등의 기판의 종류에 따라 GaN, AlGaN 등의 재질을 이용한 버퍼층 성장 기술을 적용하고 있다.
그러나, 무엇보다도 버퍼층과 기판과의 결정격자 상수의 차이가 크기 때문에, 버퍼층은 기판 및 버퍼층 위에 성장되는 층 사이에 전위(dislocation) 또는 공격자점(vacancy) 등의 격자결함이 발생한다.
또한, Si 기판을 사용하는 경우 에피층을 포함한 질화물 반도체층을 성장시키기 위해서는 고온 환경이 요구되며, 고온 성장중 질화물층 내로 Si이 확산되므로 성장하는 질화물층에 대하여 자연적인 n-형 도핑효과(doping effect)가 발생하여 질화물층의 결정성을 악화시키거나, 또는 전도성 제어(conduction control)를 어렵게 할 수 있다.
그리고, 입방체(cubic) 구조인 Si 웨이퍼 위에 예를 들어, 육방정계(hexagonal) 구조인 (AlxGa1-x)1-yInNy층을 성장시킬 경우, 특별하게 에피텍시(epitaxy)를 위한 조작기술이 없는 한 서로 다른 결정구조로 인한 격자 부정합(lattice mismatch)으로 인해 Si 웨이퍼와 (AlxGa1 -x)1- yInNy층은 서로 분리 상태(separated state)로 됨으로써 반도체 소자로서의 기능은 거의 불가능하게 된다.
따라서, 기판과 기판상의 질화물층은 서로 결정 부정합을 감소시키는 양질의 결정 격자 결합이 이루어져야 한다.
본 발명은 격자결함이 없이 우수한 결정 격자 결합 특성을 가지는 버퍼층을 구비한 질화물 반도체 발광소자를 제공한다.
또한, 본 발명은 열적 충격에 의한 스트레스가 적은 버퍼층을 구비하고, Si 기판을 사용하여 반도체층을 고온 성장시키는 경우 Si가 반도체층으로 확산되어 박막의 결정 구조, 전기적 특성에 영향을 미치지 않는 격자 구조가 개선된 버퍼층을 포함하는 질화물 반도체 발광소자를 제공한다.
본 발명에 의한 질화물 반도체 발광소자는 기판; 상기 기판 위에 고융점 금속을 이용하여 형성된 버퍼층; 상기 버퍼층 위에 형성된 n형 질화물층; 상기 n형 질화물층 위에 형성된 활성층; 및 상기 활성층 위에 형성된 p형 질화물층을 포함한다.
또한, 본 발명에 의한 질화물 반도체 발광소자는 상기 p형 질화물층 위에 형성되는 다른 n형 질화물층을 포함하고, 상기 버퍼층은 상기 고융점 금속으로 이루어진 고융점 금속층; 및 상기 고융점 금속층 위에 형성된 상기 고융점금속 질화물층을 포함한다.
또한, 본 발명에 의한 질화물 반도체 발광소자의 상기 고융점 금속은 몰리브덴(Mo), 니켈(Ni), 텅스텐(W) 중 하나 이상의 금속 재질을 포함하여 이루어지고, 상기 버퍼층 위로 형성되는 언도프(Undoped) 질화물층이 포함된다.
본 발명에 의한 질화물 반도체 발광소자의 제조 방법은 기판 위에 고융점 금속을 이용하여 버퍼층이 형성되는 단계; 상기 버퍼층 위로 n형 질화물층이 형성되는 단계; 상기 n형 질화물층 위로 활성층이 형성되는 단계; 및 상기 활성층 위로 p형 질화물층이 형성되는 단계를 포함한다.
또한, 본 발명에 의한 질화물 반도체 발광소자의 제조 방법 중에서, 상기 버퍼층이 형성되는 단계는, 상기 고융점 금속을 포함하는 금속층이 형성되는 단계; 및 상기 금속층 위에 상기 고융점 금속의 질화물층이 형성되는 단계를 포함한다.
이하에서, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 질화물 반도체 발광소자 및 질화물 반도체 발광소자의 제조 방법에 대하여 상세히 설명하는데, 이해의 편의를 위하여 질화물 반도체 발광소자의 구조와 그 제조 방법을 함께 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 질화물 반도체 발광소자가 적층되는 구조를 공정 순서에 따라 도시한 측단면도이다.
우선, 도 2d를 참조하면, 최종 적층구조를 가지는 본 발명의 질화물 반도체 발광소자가 도시되어 있는데, 상기 질화물 반도체 발광소자는 기판층(20), 버퍼층(30), Undopped GaN층(40), 제1 n-GaN층(50), 활성층(60), p-AlGaN층(70), 제2 n-GaN층(80), P-전극(90) 및 N-전극(100)을 포함하여 이루어지며, 상기 버퍼층(30)은 고융점 금속층(32)과 고융점금속질화물층(34)을 포함한다.
이하, 도 2a부터 참조하여 적층 순서대로 본 발명의 실시예에 따른 질화물 반도체 발광소자의 구조에 대하여 살펴본다.
도 2a는 본 발명의 실시예에 따른 질화물 반도체 발광소자의 기판층(20)상에 고융점 금속층(32)이 형성된 형태를 도시한 측단면도이다.
본 발명의 실시예에서, 상기 기판층(20)은 실리콘(Si) 재질로 이루어진 기판층인 것으로 한다.
예를 들어, 실리콘 기판은 첫째, 반도체층과의 격자 불일치(High lattice mismatch), 둘째, 1050℃ 이상의 고온에서 저하되는 Si의 열적 내구성(확산성이 증가됨), 셋째, 반도체층과 상이한 결정 구조(hexagonal/cubic) 등의 문제점을 가지는데, 본 발명에 의하면 이러한 문제점들이 개선될 수 있다.
따라서, 본 발명에 의하면, 단일 재질 기판에 기반하여 소자간 재질의 영향을 배제하고 공정상의 일률적 배치(Monolithic array)가 용이하며 저비용으로 반도체 소자를 대량 생산할 수 있는 기반을 마련할 수 있게 된다.
상기 고융점 금속층(32)은 고융점의 특성을 가진 금속으로 이루어진 층으로서, 몰리브덴(Mo), 니켈(Ni), 텅스텐(W)과 같은 금속으로 이루어질 수 있으며, 이들의 단일 재질 혹은 합금을 포함하여 제조될 수 있다.
예를 들어, 몰리브덴(Mo)을 이용하여 상기 고융점 금속층(32)을 형성할 수 있는데, 몰리브덴은 실리콘 재질의 기판층(20)과 격자구조가 유사하고(즉, Lattice matching이 용이함), 고융점이므로 종래보다 상대적으로 저온의 온도 환경에서 버퍼층을 형성할 수 있으며, 결정 구조 또한 유사하여 결정학적 측면에서 전기적 특성을 향상시킬 수 있다.
이하의 설명에서, 상기 고융점 금속층(32)은 몰리브덴의 재질로 형성되는 것 으로 한다.
상기 고융점 금속층(32)을 형성하기 위하여, 기판층(20)이 e-빔 증착기(evaporator), 스퍼터링 챔버와 같은 장치에 장착되고 PVD 공정이 진행되는데, 몰리브덴이 스퍼터링되어 수십 내지 수백 nm의 두께로 성장된다.
이와 같이 하여, 고융점 금속층(32)이 형성되면, 그 위로 고융점금속질화물층(34)을 형성하여 버퍼층(30)이 완성된다.
상기 고융점금속질화물층(34)은 고융점 금속층(32)의 재질과 동일한 금속의 질화 공정을 통하여 형성되는 것이 바람직하며, 본 발명의 실시예에서는 몰리브덴의 질화막(Nitridation) 공정을 통하여 상기 고융점금속질화물층(34)이 형성되는 것으로 한다.
예를 들어, MOCVD(Metal Organic Chemical Vapor Deposition) 챔버 또는 MBE(Molecular Beam Epitaxy) 챔버에 상기 고융점 금속층(32)이 형성된 기판층(20)을 장착하고, 700℃ 이상의 온도 환경에서 암모니아(NH3)와 몰리브덴(Mo)을 반응시켜 수십 내지 수백 Å의 두께로 상기 고융점금속질화물층(34)을 형성시킬 수 있다.
참고로, 상기 고융점 금속층(32)이 몰리브덴(Mo) 이외에 니켈(Ni) 또는 텅스텐(W)로 형성되는 경우, 상기 고융점금속질화물층(34) 역시 니켈 질화물(NiN) 또는 텅스텐 질화물(WN)로 형성되는 것이 좋다.
이어서, 상기 고융점금속질화물층(34)의 표면 평탄화를 위하여 어닐링 공정이 수행되고, 최종적으로 수십 내지 수백 nm의 두께로 평탄한 표면을 가진 버퍼 층(30)이 형성된다.
상기 버퍼층(30)이 형성되면, 약 700℃ 정도의 성장온도에서 버퍼층(30) 상에 NH3(4.0×10-2 몰/분)와 트리메탈갈륨(TMGa)(1.0×10-4 몰/분)을 공급하여 약 300 nm 두께로 Undopped-GaN 층(40; 도펀트가 포함되지 않은 GaN 층)을 형성한다.
이후, NH3(3.7×10-2 몰/분), TMGa(1.2×10-4 몰/분) 및 Si와 같은 n형 도펀트를 포함한 실란가스(6.3×10-9 몰/분)를 공급하여 Undopped GaN 층(40) 상에 제 1 n-GaN 층(50)을 약 2㎛ 두께로 성장시킨다.
따라서, 기판(20)상에 고융점 금속층(32)과 고융점금속질화물층(34)으로 구성된 버퍼층(30), Undopped GaN 층(40), 및 제 1 n-GaN 층(50)이 형성되고, 제 1 n-GaN 층(50) 상에 MOCVD(Metal Organic Chemical Vapor Deposition) 방법으로 예를 들어, InGaN/GaN으로 구성된 다중양자우물(Multi-Quantum Well : MQW) 구조를 가지는 활성층(60)이 형성된다.
활성층(60)이 형성된 후, 수소를 캐리어 가스로 하여 1000℃로 분위기 온도를 높여 TMGa(7×10-6 몰/분), 트리메틸알루미늄(TMAl)(2.6×10-5 몰/분), 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}(5.2×10-7 몰/분), 및 NH3(2.2×10-1 몰/분)을 공급하여 p-AlGaN 층(70)을 0.02 내지 0.1㎛의 두께로 성장시킨다.
이어서, 950℃의 온도에서 예컨대, 5분 동안 열어닐링 처리를 하여 p-AlGaN 층(70)의 정공 농도가 최대가 되도록 조정한다.
열어닐링 처리 후, 도 2d에 도시된 바와 같이 p-AlGaN 층(70) 상에 NH3(3.7×10-2 몰/분), TMGa(1.2×10-4 몰/분), 및 Si와 같은 n형 도펀트를 포함한 실란가스(6.3×10-9 몰/분)를 공급하여 제 2 n-GaN 층(80)을 수십 nm의 두께로 형성한다.
이와 같이 p-AlGaN 층(70) 상에 제 2 n-GaN 층(80)을 형성한 후, N-전극(100)을 구현하기 위해서 제 2 n-GaN 층(80)의 소정 영역에서 소정 깊이까지 습식 에칭, 예를 들어 이방성 습식에칭을 실행하여, 제 1 n-GaN 층(50)을 노출시킨다.
이렇게 이방성 습식에칭으로 제 1 n-GaN 층(50)을 노출시킨 후, 제 1 n-GaN 층(50) 상에 티탄(Ti) 등으로 이루어진 N-전극(100)을 구현하고 제 2 n-GaN 층(80) 상에 니켈(Ni) 등으로 이루어진 P-전극(90)을 형성한다. 여기서, P-전극은 ITO, ZnO, RuOx, TiOx, IrOx 중 하나로 이루어진 투명 전극이 될 수 있다.
또한, 본 발명에 따른 버퍼층(30)이 몰리브덴(Mo)을 이용한 몰리브덴 질화물(MoN)을 이용하지만, 몰리브덴 이외에 Ni 또는 W을 이용한 질화물(NiN, WN)을 이용하여 버퍼층(30)이 형성될 수 있다.
이하, 본 발명의 다른 실시예로서 수직형 질화물 반도체 발광소자를 설명한다.
도 3에 도시된 바와 같이 본 발명의 다른 실시예로서 수직형 질화물 반도체 발광소자는 실리콘 기판층(200) 상에 고융점 금속층(212)과 고융점금속질화물 층(214)을 포함하는 버퍼층(210), 제 1 n-GaN 층(230), 다중양자우물(MQW)의 활성층(240), p-AlGaN 층(250), 제 2 n-GaN 층(260)을 포함하여 구성된다.
도 3에 도시된 본 발명의 다른 실시예인 수직형 질화물 반도체 발광소자는 도 2a 내지 도 2d를 참조하여 기재된 본 발명의 일실시예에 따른 질화물 반도체 발광소자와 유사하게 형성되며, 이하에서 중복되는 설명은 생략하기로 한다.
처음으로, 기판층(200)상에 몰리브덴을 이용하여 고융점 금속층(212)이 형성되고, 그 위로 몰리브덴 질화물(MoN)로 이루어지는 고융점금속질화물층(214)이 형성된다.
이와 같이 하여, 고융점금속질화물층(214)이 형성되면, 어닐링 처리공정을 통하여, 수십 내지 수백 Å의 두께로 평탄한 표면을 가진 버퍼층(210)이 형성되고, 버퍼층(210) 상에 제 1 n-GaN 층(230)이 약 2㎛ 두께로 성장된다.
상기 제 1 n-GaN 층(230) 상에 MOCVD(Metal Organic Chemical Vapor Deposition) 방법으로, InGaN/GaN으로 구성된 다중양자우물(MQW) 구조의 활성층(240)이 형성되고, 그 위로 p-AlGaN 층(250)을 0.02 내지 0.1㎛의 두께로 성장된다.
이어서, 열어닐링 처리를 통하여 p-AlGaN 층(250)의 정공 농도가 최대가 되도록 조정되고, 제 2 n-GaN 층(260)이 수십 nm의 두께로 형성된다.
상기 제 2 n-GaN 층(260)이 형성되면, 제 2 n-GaN 층(260)상의 일측 영역에 P-전극(270)이 형성되고 실리콘 기판(200) 하측에 N-전극(280)이 형성된다. 여기서, P-전극(270)은 ITO, ZnO, RuOx, TiOx, IrOx 중 하나로 이루어진 투명 전극이 될 수 있다.
본 발명의 다른 실시예와 같이, 수직형 질화물 반도체 발광소자를 구성할 수 있는 것은 상기 기판층(200)이 사파이어 기판처럼 절연체가 아니므로 가능한 것이며, 전극의 구조는 다양하게 변형가능하다.
결정구조 격자상수(Å) GaN에 대한 격자부정합(%) GaN에 대한 격자부정합(%) 열팽창계수 (×10-6/K)
GaN 섬유아연석 (Wurtzite)구조 a=3.1876 c=5.1846 5.59
Mo BCC a=3.1468 1.3% 14.1% 4.9
Ni FCC a=3.5167 9% 58% 13.3
W BCC a=3.158 0.9% 21.5% 4.6
Si 다이아몬드 입방체 구조 a=3.8403 17% 55% 3.6(2.8~7.3)
이상에서 설명된 것처럼, 본 발명에 따른 질화물 반도체 발광소자는 버퍼층(30, 210)이 몰리브덴(Mo), 니켈(Ni), 텅스텐(W) 등의 재질로 이루어지는 고융점 금속층 및 고융점 금속층의 질화물층을 포함하여 구성되는데, 여기서 기판층(20, 200)의 실리콘은 표 1에 기재된 바와 같이 3.8403Å의 격자 상수를 가지고 GaN은 3.1876Å의 격자 상수를 가지므로, 3.1468Å의 격자 상수를 가지는 몰리브덴(Mo), 3.5167Å의 니켈(Ni), 3.158Å의 텅스텐(W)을 이용하여 버퍼층을 형성하므로 Undopped GaN층에 대한 격자 부정합을 개선하게 되어 실리콘 기판으로부터 Undopped GaN층으로 격자 부정합에 의한 전위(dislocation) 전달을 개선하게 된다.
또한, 본 발명에 따른 질화물 반도체 발광소자에서 몰리브덴(Mo) 등의 고융점 금속층 및 몰리브덴 질화물(MoN) 등의 질화물층을 실리콘 기판 위에 버퍼층으로 형성함으로써, 종래의 질화물 발광소자에서 발생하는 자연적인 n-형 도핑 현상(doping effect)을 해결할 수 있고, 따라서 전도성 제어가 간편해질 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 전술한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다.
또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.
상기한 바와 같이 본 발명은 격자결함이 없이 GaN에 대한 우수한 결정 격자 결합 특성이 있는 버퍼층을 구비한 질화물 반도체 발광소자를 제공할 수 있다.
또한, 본 발명은 기판층으로부터 반도체층으로의 n-형 도핑 현상을 해결하여 질화물 반도체 발광소자의 동작 신뢰성을 향상시킬 수 있다.
또한, 본 발명에 의하면, 고온 환경에서 기판층의 구성 원소가 반도체층으로 확산(도핑)되는 현상을 억제하여 박막의 결정성 및 전기적 특성(Conduction control)을 약화시키는 문제점을 해결할 수 있다.

Claims (9)

  1. 기판;
    상기 기판 위에 고융점 금속을 이용하여 형성된 버퍼층;
    상기 버퍼층 위에 형성된 n형 질화물층;
    상기 n형 질화물층 위에 형성된 활성층; 및
    상기 활성층 위에 형성된 p형 질화물층을 포함하는 질화물 반도체 발광소자.
  2. 제 1 항에 있어서,
    상기 p형 질화물층 위에 형성되는 다른 n형 질화물층이 포함되는 것을 특징으로 하는 질화물 반도체 발광소자.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 버퍼층은
    상기 고융점 금속으로 이루어진 고융점 금속층; 및
    상기 고융점 금속층 위에 형성된 상기 고융점금속 질화물층을 포함하는 것을 특징으로 하는 질화물 반도체 발광소자.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 고융점 금속은
    몰리브덴(Mo), 니켈(Ni), 텅스텐(W) 중 하나 이상의 금속 재질을 포함하여 이루어지는 것을 특징으로 하는 질화물 반도체 발광소자.
  5. 제 3 항에 있어서, 상기 고융점금속 질화물층은
    몰리브덴 질화물(MoN), 니켈 질화물(NiN), 텅스텐 질화물(WN) 중 하나 이상의 질화물을 포함하여 이루어지는 것을 특징으로 하는 질화물 반도체 발광소자.
  6. 제 1 항에 있어서,
    상기 버퍼층 위로 형성되는 언도프(Undoped) 질화물층이 포함되는 것을 특징으로 하는 질화물 반도체 발광소자.
  7. 기판 위에 고융점 금속을 이용하여 버퍼층이 형성되는 단계;
    상기 버퍼층 위로 n형 질화물층이 형성되는 단계;
    상기 n형 질화물층 위로 활성층이 형성되는 단계; 및
    상기 활성층 위로 p형 질화물층이 형성되는 단계를 포함하는 질화물 반도체 발광소자의 제조 방법.
  8. 제 7 항에 있어서, 상기 버퍼층이 형성되는 단계는
    상기 고융점 금속을 포함하는 금속층이 형성되는 단계; 및
    상기 금속층 위에 상기 고융점 금속의 질화물층이 형성되는 단계를 포함하는 질화물 반도체 발광소자의 제조 방법.
  9. 제 8 항에 있어서, 상기 버퍼층이 형성되는 단계는
    상기 버퍼층이 몰리브덴(Mo), 니켈(Ni), 텅스텐(W) 중 하나 이상의 고융점 금속을 이용하여 형성되는 것을 특징으로 하는 질화물 반도체 발광소자의 제조 방법.
KR20060033828A 2006-04-14 2006-04-14 질화물 반도체 발광소자 및 그 제조 방법 KR20070102114A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20060033828A KR20070102114A (ko) 2006-04-14 2006-04-14 질화물 반도체 발광소자 및 그 제조 방법
US11/734,872 US9048346B2 (en) 2006-04-14 2007-04-13 Semiconductor light emitting device including a metal nitride buffer layer and fabrication method thereof
CN 200710098127 CN101055913B (zh) 2006-04-14 2007-04-13 发光器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20060033828A KR20070102114A (ko) 2006-04-14 2006-04-14 질화물 반도체 발광소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20070102114A true KR20070102114A (ko) 2007-10-18

Family

ID=38604008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20060033828A KR20070102114A (ko) 2006-04-14 2006-04-14 질화물 반도체 발광소자 및 그 제조 방법

Country Status (3)

Country Link
US (1) US9048346B2 (ko)
KR (1) KR20070102114A (ko)
CN (1) CN101055913B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101305786B1 (ko) * 2007-06-21 2013-09-06 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
WO2009129353A1 (en) * 2008-04-15 2009-10-22 Purdue Research Foundation Metallized silicon substrate for indium gallium nitride light-emitting diode
US8154038B2 (en) * 2008-07-01 2012-04-10 Taiwan Semiconductor Manufacturing Co., Ltd Group-III nitride for reducing stress caused by metal nitride reflector
KR101055090B1 (ko) * 2009-03-02 2011-08-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101028251B1 (ko) 2010-01-19 2011-04-11 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5002703B2 (ja) * 2010-12-08 2012-08-15 株式会社東芝 半導体発光素子
FR2988219B1 (fr) * 2012-03-16 2015-03-13 Soitec Silicon On Insulator Procedes de formation de structures semi-conductrices comprenant un materiau semi-conducteur des groupes iii-v en utilisant des substrats comprenant du molybdene, et structures formees par ces procedes
WO2013132332A1 (en) * 2012-03-09 2013-09-12 Soitec Methods for forming semiconductor structures including iii-v semiconductor material using substrates comprising molybdenum, and structures formed by such methods
US8916483B2 (en) * 2012-03-09 2014-12-23 Soitec Methods of forming semiconductor structures including III-V semiconductor material using substrates comprising molybdenum
US20160380045A1 (en) * 2015-06-25 2016-12-29 Tivra Corporation Crystalline semiconductor growth on amorphous and poly-crystalline substrates
CN106252373B (zh) * 2016-09-09 2019-12-03 复旦大学 一种GaN基集成器件及其制备方法
WO2021198805A1 (en) * 2020-03-31 2021-10-07 King Abdullah University Of Science And Technology Epitaxial processing of single-crystalline films on amorphous substrates
CN114388673B (zh) * 2021-12-08 2023-11-14 华灿光电（浙江）有限公司 微型发光二极管芯片及其制备方法
CN114335274B (zh) * 2022-03-10 2022-06-17 江西兆驰半导体有限公司 一种发光二极管的外延结构及其制备方法
CN116314507B (zh) * 2023-05-19 2023-07-28 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116364825A (zh) * 2023-06-01 2023-06-30 江西兆驰半导体有限公司 复合缓冲层及其制备方法、外延片及发光二极管

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335217B1 (en) * 1997-10-10 2002-01-01 Toyoda Gosei Co., Ltd. GaN type semiconductor device fabrication
US6936859B1 (en) * 1998-05-13 2005-08-30 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III nitride compound
US6426512B1 (en) * 1999-03-05 2002-07-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
JP3567790B2 (ja) * 1999-03-31 2004-09-22 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子
JP3963068B2 (ja) * 2000-07-19 2007-08-22 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP4416297B2 (ja) * 2000-09-08 2010-02-17 シャープ株式会社 窒化物半導体発光素子、ならびにそれを使用した発光装置および光ピックアップ装置
US7148520B2 (en) * 2001-10-26 2006-12-12 Lg Electronics Inc. Diode having vertical structure and method of manufacturing the same
CN1306625C (zh) * 2003-07-16 2007-03-21 璨圆光电股份有限公司 发光二极管结构及其制造方法
KR20050041536A (ko) 2003-10-31 2005-05-04 엘지이노텍 주식회사 발광소자
KR100541102B1 (ko) * 2004-02-13 2006-01-11 삼성전기주식회사 오믹 접촉을 개선한 질화물 반도체 발광소자 및 그 제조방법
EP1730795A2 (en) * 2004-03-31 2006-12-13 Matsushita Electric Industrial Co., Ltd. Organic photoelectric conversion element utilizing an inorganic buffer layer placed between an electrode and the active material
US20070045607A1 (en) * 2005-08-26 2007-03-01 Nai-Chuan Chen Algainn nitride substrate structure using tin as buffer layer and the manufacturing method thereof

Also Published As

Publication number Publication date
US20070241350A1 (en) 2007-10-18
US9048346B2 (en) 2015-06-02
CN101055913A (zh) 2007-10-17
CN101055913B (zh) 2010-06-16

Similar Documents

Publication Publication Date Title
KR20070102114A (ko) 질화물 반도체 발광소자 및 그 제조 방법
KR100497890B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
CN101626058B (zh) Ⅲ族氮化物类半导体发光元件及外延晶圆
US8927961B2 (en) Semiconductor light emitting device and method for manufacturing the same
US7888696B2 (en) Semiconductor light emitting device and a method for manufacturing the same
KR100784065B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
EP2164115A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
JP2003037289A (ja) 低駆動電圧のｉｉｉ族窒化物発光素子
KR101294518B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
US7755094B2 (en) Semiconductor light emitting device and method of manufacturing the same
KR20050041824A (ko) 발광 장치 및 발광 장치 제조 방법
KR101499952B1 (ko) 반도체 발광소자 및 그 제조방법
CN109671817B (zh) 一种发光二极管外延片及其制备方法
JP2008288532A (ja) 窒化物系半導体装置
KR101189399B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
KR100728132B1 (ko) 전류 확산층을 이용한 발광 다이오드
JP2002246646A (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
US20090078961A1 (en) Nitride-based light emitting device
KR20090070980A (ko) 질화물 반도체 발광 소자 및 그 제조 방법
JP2001102633A (ja) 窒化物系化合物半導体発光素子の製造方法
KR20090053550A (ko) 4원계 질화물 반도체 발광 소자 및 그 제조 방법
WO2007091653A1 (ja) 窒化物系半導体素子
KR101337615B1 (ko) 질화갈륨계 화합물 반도체 및 그 제조방법
JP4058592B2 (ja) 半導体発光素子及びその製造方法
KR100946031B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20130219

Effective date: 20140430