CN101055913A - 发光器件及其制造方法 - Google Patents

发光器件及其制造方法 Download PDF

Info

Publication number
CN101055913A
CN101055913A CN 200710098127 CN200710098127A CN101055913A CN 101055913 A CN101055913 A CN 101055913A CN 200710098127 CN200710098127 CN 200710098127 CN 200710098127 A CN200710098127 A CN 200710098127A CN 101055913 A CN101055913 A CN 101055913A
Authority
CN
China
Prior art keywords
metal
semiconductor layer
layer
conductive semiconductor
luminescent device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200710098127
Other languages
English (en)
Other versions
CN101055913B (zh
Inventor
金庚夋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Liyu Semiconductor Co ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN101055913A publication Critical patent/CN101055913A/zh
Application granted granted Critical
Publication of CN101055913B publication Critical patent/CN101055913B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供发光器件及其制造方法。发光器件包括提供在衬底和包括高熔点金属的半导体层之间的缓冲层。在发光器件的构造方法中，形成包括高熔点金属的缓冲层，并在缓冲层上形成半导体层。

Description

发光器件及其制造方法
相关申请
本发明根据35 U.S.C.119和35 U.S.C.365要求韩国专利申请10-2006-0033828(2006年4月14日提交)的优先权，其全部引入作为参考。
背景技术
通常，半导体发光器件具有包含有紫外区，蓝光区和绿光区的发光范围。具体地，GaN基发光器件被应用于蓝/绿发光二极管(LED)的光学装置以及具有高速交换和高输出功率性能的电子器件比如金属半导体场效应晶体管(MESFET)、异质结场效应晶体管(HEMT)等。
图1是现有技术发光器件10的侧面剖视图。
参考图1，构造现有技术的发光器件10使得n型GaN层13、有源层15和p型GaN层17顺序地层叠在衬底11上，所述衬底11主要地由蓝宝石或SiC形成。
硅掺杂于n型GaN层13中，用于降低驱动电压，和镁(Mg)掺杂于p型GaN层17中。有源层15具有多个量子阱(MQW)结构。进行刻蚀过程以暴露部分n型GaN层13之后，在n型GaN层13上形成第一电极19，并在p型GaN层17上形成第二电极21。
从外部通过第一和第二电极19和21向发光器件10供给电流时，从有源层15发光。
蓝宝石衬底11具有与在其上形成的n型GaN层不同的晶格常数和晶格。因此，在蓝宝石衬底11和n型GaN层13之间的边界发生晶格失配比如位错、空位等。
因此，进行研究以降低发光器件10中所用的衬底11和在衬底11上形成的氮化物层之间的晶格常数差异，并在其之间得到好的晶格匹配。
发明内容
本发明的实施方案提供了一种发光器件以及制造方法，所述发光器件具有使用高熔点金属的缓冲层。
本发明的实施方案提供了一种发光器件及其制造方法，所述发光器件通过使用高熔点金属在衬底上形成缓冲层而具有与氮化物层的好的晶格匹配。
本发明的实施方案提供了一种发光器件，包含：包括高熔点金属的缓冲层；缓冲层上的第一导电半导体层；在所述第一导电半导体层上的有源层；和所述有源层上的第二导电半导体层。
本发明的实施方案提供了一种发光器件，包含：包括高熔点金属的金属层；通过将与所述高熔点金属一样的金属与氮化物混合得到的所述金属层上的金属氮化物层；所述金属氮化物层上的n型半导体层；所述n型半导体层上的有源层；所述有源层上的p型半导体层。
本发明的实施方案提供了一种制造发光器件的方法，所述方法包括：形成包括高熔点金属的缓冲层；在所述缓冲层上形成第一导电半导体层；在所述第一导电半导体层上形成有源层；和在所述有源层上形成第二导电半导体层。
根据本发明的实施方案，通过使用高熔点金属在衬底上提供缓冲层，能够降低衬底和半导体层之间的晶格缺陷。
应理解本发明上述的概要说明和以下的详细说明都是示例性和说明性的，并旨在提供对所要求保护的本发明进一步解释。
附图说明
所包括的附图用于进一步理解本发明，其引入并组成本发明的一部分，所述附图阐述说明本发明的实施方案并且结合说明书用于解释本发明的原理。在附图中：
图1是现有技术发光器件的侧面剖视图。；
图2是根据本发明第一实施方案的发光器件的侧面剖视图；
图3(a)～3(c)说明根据本发明第一实施方案的发光器件的制造方法的侧面剖视图。；
图4是根据本发明第二实施方案的发光器件的侧面剖视图；和
图5是根据本发明第三实施方案的发光器件的侧面剖视图。
具体实施方式
现在详细说明本发明的优选实施方案，其实例在附图中图示说明。可能的话，在整个附图中，相同的附图标记表示相同或相似的部件。
应理解，当元件在层“上”或在层“下”时，其可以直接地在层上/下，并且还可以存在一个或多个插入层。
第一实施方案
图2是根据第一实施方案发光器件100的侧面剖视图.图3(a)～3(c)为说明图2的发光器件100的制造方法的剖视图。
参考图2和3(a)～3(c)，发光器件100包括衬底110，具有高熔点金属的缓冲层120、未掺杂的氮化物层130、第一导电半导体层140、有源层150、第二导电半导体层160、第一电极171和第二电极173。
导电衬底比如硅(Si)、碳化硅(SiC)、砷化镓(GaAs)等或蓝宝石衬底可以用作衬底110。
缓冲层120形成在衬底110上。使用高熔点金属形成缓冲层120以具有单层或多层结构。例如缓冲层120可以包括金属层121和金属氮化物层123。
使用至少一种高熔点金属比如钼(Mo)、镍(Ni)、钨(W)等形成金属层121。
在此，当由钼形成金属层121时，由于钼与硅衬底110具有相似的晶格结构，使得金属层121与硅衬底110具有好的晶格匹配。另外，由钼形成的金属层121具有与硅衬底110相似的晶体结构，使得可以提高电性能。
金属层121可以通过例如气相沉积过程沉积。具体地说，所述气相沉积过程可以通过使用溅射、E-束蒸发等的物理气相沉积(PVD)进行。通过PVD方法将金属层121形成为几十到几百纳米的厚度。
金属氮化物层123形成在金属层121上。金属氮化物层123可以通过氮化与金属层121中所用的金属相同的金属而形成。例如，当金属层121由钼形成时，金属氮化物层123由其中混合有钼的氮化钼形成(MoN)。当金属层121由镍(Ni)形成的时候，金属氮化物层123由氮化镍(NiN)形成。同样，当金属层121由钨形成(W)时，金属氮化物层123由氮化钨(WN)形成。
例如，使用金属有机化学气相沉积(MOCVD)室或分子束外延(MBE)室，通过在400～1100℃下氨(NH3)与钼的反应，形成使用氮化钼的金属氮化物层123。
金属氮化物层123形成为几十到几百埃的厚度，缓冲层在衬底110上形成为几十到几百纳米的厚度。
下表1分别说明了GaN、高熔点金属和硅衬底的晶体结构和晶格常数。
【表1】
晶体结构 晶格常数() 关于GaN的晶格失配(％) 关于GaN的热失配(％) 热膨胀系数(×10-6/K)
GaN 纤锌矿型 a＝3.1876c＝5.1846 5.59
 Mo BCC a＝3.1468 1.3％ 14.1％ 4.9
 Ni FCC a＝3.5167 9％ 58％ 13.3
 W BCC a＝3.158 0.9％ 21.5％ 4.6
 Si 金刚石立方 a＝3.8403 17％ 55％ 3.6(2.8～7.3)
在此，BCC和FCC分别表示体心立方和面心立方，小写字母a和c分别表示各晶体结构中的a-轴和c-轴。
如表1中所示，Si衬底、GaN、钼、镍和钨的晶格常数分别为3.8403、3.1876、3.1468、3.5167和3.158。通过在衬底和半导体层之间使用具有最小晶格失配的高熔点金属，能最小化衬底和半导体层(GaN层)之间的晶格失配。另外，通过抑制晶格失配所导致的位错的产生，也降低了晶格失配导致的应力，使得可以改善半导体层(GaN层)的特性。
在本实施方案中，可以在具有2000℃或更高熔点的高熔点金属例如W(3387℃)、Re(3180℃)、Ta(2996℃)、Os(2,700℃)、Mo(2610℃)、Nb(2468℃)、Ir(2447℃)、Ru(2250℃)、Hf(2150℃)、Ti(1700℃)等中选择性地使用与GaN的晶格常数差为5～10％的预定金属。
未掺杂的氮化物层130形成在缓冲层120上。通过在约700℃的生长温度提供NH3(4.0×10-2mol/min)和三甲基镓(TMGa，1.0×10-4mol/min)，可以将未掺杂的氮化物层130形成为300nm的厚度。对于偶尔的需要，可以不形成该未掺杂的GaN层。
作为第一电极接触层的第一导电半导体层140形成于未掺杂的氮化物层130上。第一导电半导体层140可以由n型GaN层形成。n型GaN层也可以通过提供NH3(3.7×10-2mol/min)、TMGa(1.2×10-4mol/min)和含有n型掺杂剂(例如硅)的硅烷气体(6.3×10-9mol/min)而形成。另外，n型GaN层可以在未掺杂的GaN层上的形成为约2μm的厚度。
具有单量子阱(SQW)或多量子阱(MQW)结构的有源层150形成在第一导电半导体层140上。例如，有源层150可以通过以下的方法形成：使用氮气作为载气，提供NH3、TMGa和三甲基铟(TMIn)，以在780℃的生长温度下生长InGaN和GaN层。有源层150可以形成为120～1200的厚度。
作为第二电极接触层的第二导电半导体层160形成在有源层150上。第二导电半导体层160可以由p-型GaN层形成。p-型GaN层通过提供TMGa和Cp2Mg在1000℃的生长温度下形成。
形成第二导电半导体层160之后，部分蚀刻有源层150和第一导电半导体层140，从而暴露部分第一导电层140。在此，使用各向异性湿法蚀刻工艺进行蚀刻。
第一电极171形成在第一导电半导体层140上，和第二电极173形成在第二导电半导体层160上。在此，第一电极171作为n-型电极，和第二电极173作为p-型电极。n-型电极可以由钛(Ti)形成，和p-型电极可以由镍形成。而且，p-型电极173可以为透明电极，比如ITO、ZnO、RuOx、TiOx、IrOx等。
从外部将电流施加于第一和第二电极171和173上，使得空穴和电子在有源层150中彼此结合同时发光，其中空穴施加于第二导电半导体层160，和电子施加于第一导电半导体层140。
在第一实施方案中，发光器件具有np结结构，其中第一电极171形成在第一导电半导体层140上，第二电极173形成在第二导电半导体层160上。作为替代方案，可以实现本实施方案的发光器件使得其具有pn结结构。
[第二实施方案]
图4为根据本发明第二实施方案的发光器件200的侧面剖视图。
参考图4，发光器件200包括衬底210、缓冲层220、未掺杂的氮化物层230、第一导电半导体层240、有源层250、第二导电半导体层260、第三导电半导体层270、第一电极271和第二电极270。
导电衬底比如Si、SiC、GaAs等、或蓝宝石衬底可以用作衬底210。
缓冲层220形成在衬底210上。可以使用高熔点金属将缓冲层220形成为单层或多层结构。例如，缓冲层220可以包括金属层221和金属氮化物层223。
在本实施方案中，可以在具有2000℃或更高熔点的高熔点金属例如W(3387℃)、Re(3180℃)、Ta(2996℃)、Os(2700℃)、Mo(2610℃)、Nb(2468℃)、Ir(2447℃)、Ru(2250℃)、Hf(2150℃)、Ti(1700℃)等中选择性地使用与GaN的晶格常数差异为5～10％的预定金属。
当由钼形成金属层221时，由于钼与硅衬底210具有相似的晶格结构，使得金属层221与硅衬底210具有好的晶格匹配。另外，由钼形成的金属层221具有与硅衬底210相似的晶体结构，使得可以提高电性能。
例如，金属层221可以通过气相沉积的方法沉积在衬底210上。具体地，所述气相沉积方法可以通过使用溅射、E-束蒸发等的物理物理气相沉积(PVD)方法进行。
通过PVD方法将金属层221形成为几十到几百纳米的厚度。
金属氮化物层223形成在金属层221上。金属氮化物层223可以通过氮化与金属层221中所用的金属相同的金属而形成。例如，当金属层221由钼形成时，金属氮化物层223由其中混合有钼的氮化钼形成(MoN)。而且，当金属层221由镍形成的时候，金属氮化物层223由氮化镍(NiN)形成。同样，当金属层221由钨形成时，金属氮化物层223由氮化钨(WN)形成。
例如，使用金属有机化学气相沉积(MOCVD)室或分子束外延(MBE)室，通过在400-1100℃下氨(NH3)与钼的反应，形成使用氮化钼的金属氮化物层223。
在此，金属氮化物层223形成为几十到几百埃的厚度，缓冲层220在衬底210上形成为几十到几百纳米的厚度。
没有掺杂掺杂剂的未掺杂氮化物层230形成在缓冲层220上。如果需要，可以不形成该未掺杂的氮化物层230。
第一导电半导体层240形成在未掺杂的氮化物层230上。作为第一电极接触层的第一导电半导体层240由n型GaN层形成。
具有SQW或MQW结构的有源层250形成在第一导电半导体层240上。有源层250具有InGaN和GaN层结构。
第二导电半导体层260形成在有源层250上。第二导电半导体层260可以由p-型AlGaN层形成。p-型AlGaN层通过使用氢气作为载气在1000℃的环境温度下提供TMGa(7×10-6mol/min)、三甲基铝(TMAl，2.6×10-5mol/min)、表示为Mg(C2H5C5H4)2的二乙基环戊二烯基镁(EtCp2Mg，5.2×10-7mol/min)和NH3(2.2×10-1mol/min)而形成。p-型AlGaN层在有源层250上形成为0.02μm～0.1μm的厚度。之后，进行退火过程，例如在950℃下持续5分钟，使得可以控制p-型AlGaN层以具有最大的空穴浓度。
第三导电半导体层270形成在第二导电半导体层260上。作为电极接触层的第三导电半导体层270可以由n型GaN层形成。n型GaN层例如可以通过提供NH3(3.7×10-2mol/min)、TMGa(1.2×10-4mol/min)和含有n型掺杂剂比如硅的硅烷气体(6.3×10-9mol/min)而形成。另外，n型GaN层可以形成为几十纳米的厚度。
形成第三导电半导体层270之后，部分蚀刻第三和第二导电半导体层270和260、有源层250和第一导电半导体层240，从而暴露一部分第一导电层240。在此，使用各向异性湿法蚀刻工艺进行蚀刻。
第一电极271形成在第一导电半导体层240上，和第二电极273形成在第三导电半导体层270上。本发明中，第一电极271作为n-型电极，和第二电极273作为p-型电极。n-型电极可以由钛形成，和p-型电极可以由镍形成。p-型电极也可以为透明电极，比如ITO、ZnO、RuOx、TiOx、IrOx等。
从外部将电流施加于第一和第二电极271和273上，使得空穴和电子在有源层250中彼此结合同时发光，其中空穴通过第三导电半导体层270施加于第二导电半导体层260，和电子施加于第一导电半导体层240。
在第二实施方案中，发光器件具有npn结结构，其中n-型电极形成在第一导电半导体层240上，和p-型电极形成在第三导电半导体层270上。作为替代方案，可以实现本实施方案的发光器件使得其具有pnp结结构。例如，通过分别形成第一p-型GaN层、n型GaN层和第二p-型GaN层的第一、第二和第三导电半导体层，，发光器件可以具有pnp结结构。
第一和第二实施方案说明了水平发光器件，其中发光器件的电极至于衬底上。第一和第二实施方案的发光器件可以在衬底与金属层分离的情况下使用。
[第三实施方案]
图5是根据本发明第三实施方案的发光器件300的侧面剖视图。第三实施方案的发光器件300是垂直氮化物半导体发光器件，其中电极至于其顶部和底部表面上。
参考图5，发光器件300包括衬底310、缓冲层320、未掺杂的氮化物层330、第一导电半导体层340、有源层350、第二导电半导体层360、第一电极371和第二电极373。
导电衬底比如Si、SiC、GaAs等可以用作衬底310。
缓冲层320形成在衬底310上。使用高熔点金属将缓冲层320形成为具有单层或多层结构。例如，缓冲层320可以包括金属层321和金属氮化物层323。使用至少一种高熔点金属来形成金属层321，如Mo、Ni、W等。而且，在本实施方案中，可以在具有2000℃或更高熔点的高熔点金属例如W(3387℃)、Re(3180℃)、Ta(2996℃)、Os(2700℃)、Mo(2610℃)、Nb(2468℃)、Ir(2447℃)、Ru(2250℃)、Hf(2150℃)、Ti(1700℃)等中选择性地使用与GaN的晶格常数差为5～10％的预定金属。
当金属层321由钼形成时，由于钼具有与衬底310相似的晶格结构，使得金属层321具有与衬底310良好的晶格匹配。另外，由钼形成的金属层321具有与硅衬底310相似的晶体结构，使得可以提高电性能。
例如，金属层221可以通过气相沉积法沉积在衬底310上。具体地，可以通过使用溅射、E-束蒸发等的PVD方法进行气相沉积。通过PVD方法将金属层321形成为几十到几百纳米的厚度。
金属氮化物层323形成在金属层321上。金属氮化物层323可以使用与金属层321中所用金属相同的金属形成。例如，当金属层321由钼形成时，金属氮化物层323由其中混有钼的氮化钼(MoN)形成。当金属层321由镍形成时，金属氮化物层323由氮化镍(NiN)形成。同样，当金属层321由钨形成时，金属氮化物层323由氮化物(WN)形成。
使用MOCVD室或MBE室，通过在400-1100℃下氨(NH3)与钼的反应，形成使用氮化钼的金属氮化物层323。
金属氮化物层323形成为几十到几百埃的厚度，缓冲层320在衬底310上形成为几十到几百纳米的厚度。
其中未掺杂掺杂剂的未掺杂氮化物层330形成在缓冲层320上。如果需要，可以不形成该未掺杂氮化物层330。
第一导电半导体层340形成在未掺杂的氮化物层330上。用作第一电极接触层的第一导电半导体层340由n型GaN层形成。
具有SQW或MQW结构的有源层350形成在第一导电半导体层340上。形成有源层350以具有InGaN和GaN层的结构。
第二导电半导体层360形成在有源层350上。第二导电半导体层360可以使用p型掺杂剂由p-型GaN层形成。
形成第二导电半导体层360之后，在衬底310下形成第一电极371，并在第二导电半导体层360上形成第二电极372。在此，第一电极371作为n-型电极，第二电极373作为p-型电极。n-型电极可以由钛形成，和p-型电极可以由镍形成。而且，p-型电极373也可以为透明电极，如ITO、ZnO、RuOx、TiOx、IrOx等。
电流从外部供给到第一和第二电极371和373，使得空穴和电子在有源层350中彼此结合同时发光，其中空穴被施加到第二导电半导体层360，电子通过衬底310被施加到第一导电半导体层340。
可以不同地改变根据第三实施方案的发光器件，以具有np结、pn结、npn结和pnp结。也可以使用激光等将衬底310与金属层320分离。在这种情况下，第一电极371形成在金属层320之下。
在该实施方案中，通过使用高熔点金属比如Mo、Ni、W等在衬底和氮化物层之间提供缓冲层，能减少衬底和半导体层之间的晶格失配。而且，通过抑制晶格失配导致的位错的产生，降低晶格失配导致的应力，使得可以提高半导体层(GaN层)的特性。
另外，在衬底上提供具有优异晶格匹配的缓冲层，以防止衬底的组成元素掺杂半导体层。因此可以提高半导体发光器件的工作稳定性。
说明书中提及的“一个实施方案”、“实施方案”、“示例性实施方案”等表示关于实施方案所描述的特定特征、结构、特性包括在本发明的至少一个实施方案中。在说明书的各个位置出现的这些术语并不必都表示相同的实施方案。此外，当结合任何实施方案说明特定的特征、结构、或特性时，认为其在本领域技术人员结合其他实施方案实现该特定特征、结构、特性的范围内。
尽管参考其多个说明性实施方案说明了本发明的实施方案，应理解，本领域技术人员可设计出各种其它改变和实施方案，这些都落入本公开内容的原则的精神和范围之内。更具体地，可在公开内容、附图和所附权利要求的范围之内对组成部件和/或目标组合装置的布置进行各种可能改变和修改。除了组成部件和/或布置的改变和变化之外，可选择的用途对于本领域技术人员而言，也是显而易见的。

Claims (20)

1.一种发光器件，包含：
包括高熔点金属的缓冲层；
在所述缓冲层上的第一导电半导体层；
在所述第一导电半导体层上的有源层；和
在所述有源层上的第二导电半导体层。
2.权利要求1的发光器件，其中所述缓冲层下的衬底包括导电衬底或非导电衬底。
3.权利要求1的发光器件，其中所述缓冲层包含：
高熔点金属的金属层；和
所述高熔点金属与氮化物混合的在所述金属层上的金属氮化物层。
4.权利要求3的发光器件，其中所述金属层包含钼、镍和钨中的至少一种金属材料。
5.权利要求3的发光器件，其中所述金属氮化物层包含氮化钼、氮化镍和氮化钨中至少一种。
6.权利要求3的发光器件，其中所述金属层和所述金属氮化物层包含晶格常数与氮化镓(GaN)晶格常数之差为5％～10％的至少一种高熔点金属。
7.权利要求1的发光器件，包含在所述缓冲层上的未掺杂氮化物层。
8.权利要求1的发光器件，包含在所述第二导电半导体层上的第三导电半导体层。
9.权利要求1的发光器件，包含：
在所述第一导电半导体层上或所述缓冲层下的第一电极；和
在所述第二导电半导体层上的第二电极。
10.一种发光器件，包含：
包括高熔点金属的金属层；
与所述高熔点金属相同的金属与氮化物混合的在所述金属层上的金属氮化物层；
在所述金属氮化物层上的n型半导体层；
在所述n型半导体层上形成的有源层；和
在所述有源层上的p型半导体层。
11.权利要求10的发光器件，其中所述高熔点金属包含选自W、Re、Ta、Os、Mo、Nb、Ir、Ru、Hf和Ti中的至少一种。
12.权利要求10的发光器件，包含：
在所述第一导电半导体层上或所述金属层下的第一电极；和
在所述第二导电半导体层上的第二电极。
13.一种制造发光器件的方法，所述方法包括：
形成包括高熔点金属的缓冲层；
在所述缓冲层上形成第一导电半导体层；
在所述第一导电半导体层上形成有源层；和
在所述有源层上形成第二导电半导体层。
14.权利要求13的方法，其中使用熔点为2000℃或更高的高熔点金属，在衬底上将所述缓冲层形成为具有单层或多层结构。
15.权利要求13的方法，其中所述缓冲层的形成包括：
形成高熔点金属的金属层；和
在所述金属层上形成金属氮化物层。
16.权利要求15的方法，其中所述金属层包含钼、镍和钨中的至少一种金属材料。
17.权利要求15的方法，其中所述金属氮化物层包含氮化钼、氮化镍和氮化钨中的至少一种。
18.权利要求15的方法，其中所述金属层通过物理气相沉积方法沉积。
19.权利要求15的方法，其中所述金属氮化物层通过使所述金属层中使用的金属与氨在400～1100℃下反应从而在所述金属层上形成。
20.权利要求13的方法，包括在所述第二导电半导体层上形成透明电极或第三导电半导体层。
CN 200710098127 2006-04-14 2007-04-13 发光器件及其制造方法 Active CN101055913B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020060033828 2006-04-14
KR10-2006-0033828 2006-04-14
KR20060033828A KR20070102114A (ko) 2006-04-14 2006-04-14 질화물 반도체 발광소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN101055913A true CN101055913A (zh) 2007-10-17
CN101055913B CN101055913B (zh) 2010-06-16

Family

ID=38604008

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200710098127 Active CN101055913B (zh) 2006-04-14 2007-04-13 发光器件及其制造方法

Country Status (3)

Country Link
US (1) US9048346B2 (zh)
KR (1) KR20070102114A (zh)
CN (1) CN101055913B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101826582A (zh) * 2009-03-02 2010-09-08 Lg伊诺特有限公司 半导体发光器件
CN106252373A (zh) * 2016-09-09 2016-12-21 复旦大学 一种GaN基集成器件及其制备方法
CN114335274A (zh) * 2022-03-10 2022-04-12 江西兆驰半导体有限公司 一种发光二极管的外延结构及其制备方法
CN114388673A (zh) * 2021-12-08 2022-04-22 华灿光电（浙江）有限公司 微型发光二极管芯片及其制备方法
CN116314507A (zh) * 2023-05-19 2023-06-23 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116364825A (zh) * 2023-06-01 2023-06-30 江西兆驰半导体有限公司 复合缓冲层及其制备方法、外延片及发光二极管

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101305786B1 (ko) * 2007-06-21 2013-09-06 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
WO2009129353A1 (en) * 2008-04-15 2009-10-22 Purdue Research Foundation Metallized silicon substrate for indium gallium nitride light-emitting diode
US8154038B2 (en) * 2008-07-01 2012-04-10 Taiwan Semiconductor Manufacturing Co., Ltd Group-III nitride for reducing stress caused by metal nitride reflector
KR101028251B1 (ko) 2010-01-19 2011-04-11 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5002703B2 (ja) * 2010-12-08 2012-08-15 株式会社東芝 半導体発光素子
FR2988219B1 (fr) * 2012-03-16 2015-03-13 Soitec Silicon On Insulator Procedes de formation de structures semi-conductrices comprenant un materiau semi-conducteur des groupes iii-v en utilisant des substrats comprenant du molybdene, et structures formees par ces procedes
WO2013132332A1 (en) * 2012-03-09 2013-09-12 Soitec Methods for forming semiconductor structures including iii-v semiconductor material using substrates comprising molybdenum, and structures formed by such methods
US8916483B2 (en) * 2012-03-09 2014-12-23 Soitec Methods of forming semiconductor structures including III-V semiconductor material using substrates comprising molybdenum
US20160380045A1 (en) * 2015-06-25 2016-12-29 Tivra Corporation Crystalline semiconductor growth on amorphous and poly-crystalline substrates
US20240021750A1 (en) * 2020-03-31 2024-01-18 King Abdullah University Of Science And Technology Epitaxial processing of single-crystalline films on amorphous substrates

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335217B1 (en) * 1997-10-10 2002-01-01 Toyoda Gosei Co., Ltd. GaN type semiconductor device fabrication
US6936859B1 (en) * 1998-05-13 2005-08-30 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III nitride compound
US6426512B1 (en) * 1999-03-05 2002-07-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
JP3567790B2 (ja) * 1999-03-31 2004-09-22 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子
JP3963068B2 (ja) * 2000-07-19 2007-08-22 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP4416297B2 (ja) * 2000-09-08 2010-02-17 シャープ株式会社 窒化物半導体発光素子、ならびにそれを使用した発光装置および光ピックアップ装置
US7148520B2 (en) * 2001-10-26 2006-12-12 Lg Electronics Inc. Diode having vertical structure and method of manufacturing the same
CN1306625C (zh) * 2003-07-16 2007-03-21 璨圆光电股份有限公司 发光二极管结构及其制造方法
KR20050041536A (ko) 2003-10-31 2005-05-04 엘지이노텍 주식회사 발광소자
KR100541102B1 (ko) * 2004-02-13 2006-01-11 삼성전기주식회사 오믹 접촉을 개선한 질화물 반도체 발광소자 및 그 제조방법
WO2005096403A2 (en) * 2004-03-31 2005-10-13 Matsushita Electric Industrial Co., Ltd. Organic photoelectric conversion element utilizing an inorganic buffer layer placed between an electrode and the active material
US20070045607A1 (en) * 2005-08-26 2007-03-01 Nai-Chuan Chen Algainn nitride substrate structure using tin as buffer layer and the manufacturing method thereof

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101826582A (zh) * 2009-03-02 2010-09-08 Lg伊诺特有限公司 半导体发光器件
CN101826582B (zh) * 2009-03-02 2013-10-02 Lg伊诺特有限公司 半导体发光器件
CN106252373A (zh) * 2016-09-09 2016-12-21 复旦大学 一种GaN基集成器件及其制备方法
CN106252373B (zh) * 2016-09-09 2019-12-03 复旦大学 一种GaN基集成器件及其制备方法
CN114388673A (zh) * 2021-12-08 2022-04-22 华灿光电（浙江）有限公司 微型发光二极管芯片及其制备方法
CN114388673B (zh) * 2021-12-08 2023-11-14 华灿光电（浙江）有限公司 微型发光二极管芯片及其制备方法
CN114335274A (zh) * 2022-03-10 2022-04-12 江西兆驰半导体有限公司 一种发光二极管的外延结构及其制备方法
CN114335274B (zh) * 2022-03-10 2022-06-17 江西兆驰半导体有限公司 一种发光二极管的外延结构及其制备方法
CN116314507A (zh) * 2023-05-19 2023-06-23 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116364825A (zh) * 2023-06-01 2023-06-30 江西兆驰半导体有限公司 复合缓冲层及其制备方法、外延片及发光二极管

Also Published As

Publication number Publication date
KR20070102114A (ko) 2007-10-18
US20070241350A1 (en) 2007-10-18
CN101055913B (zh) 2010-06-16
US9048346B2 (en) 2015-06-02

Similar Documents

Publication Publication Date Title
CN101055913A (zh) 发光器件及其制造方法
US10229958B2 (en) Devices combining thin film inorganic LEDs with organic LEDs and fabrication thereof
CN1200466C (zh) Ⅲ族氮化合物半导体器件
CN1577743A (zh) GaN基底和其制备方法、氮化物半导体器件和其制备方法
JP5130437B2 (ja) 半導体発光素子及びその製造方法
TW201034236A (en) Light emitting device
WO2008072681A1 (ja) 化合物半導体発光素子及びその製造方法
WO2014073139A1 (ja) 紫外半導体発光素子およびその製造方法
JP2005268581A (ja) 窒化ガリウム系化合物半導体発光素子
US7989826B2 (en) Semiconductor light emitting device
US7816701B2 (en) Semiconductor light emitting device
US20080315222A1 (en) Semiconductor light emitting device and method of manufacturing the same
JP5568009B2 (ja) 半導体発光素子及びその製造方法
US8314436B2 (en) Light emitting device and manufacturing method thereof
KR20130102210A (ko) 질화물 반도체 발광소자 및 그 제조방법
JP2009094427A (ja) 発光素子の製造方法
TW202107734A (zh) 發光二極體及其製造方法
KR101239856B1 (ko) 발광 다이오드 및 이의 제조 방법
CN111564538A (zh) 紫外发光二极管外延结构及其制备方法
CN105810782B (zh) 用于制造半导体器件的方法
JP4058593B2 (ja) 半導体発光素子
US20070210319A1 (en) Light Emitting Device and Manufacturing Method Thereof
US11658268B2 (en) Light-emitting semiconductor structure and light-emitting semiconductor substrate
JP4137223B2 (ja) 化合物半導体の製造方法
JP3978581B2 (ja) 半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210811

Address after: 168 Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Patentee after: Suzhou Leyu Semiconductor Co.,Ltd.

Address before: Seoul, South Kerean

Patentee before: LG INNOTEK Co.,Ltd.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 215499 No. 168, Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Patentee after: Suzhou Liyu Semiconductor Co.,Ltd.

Address before: 215499 No. 168, Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Patentee before: Suzhou Leyu Semiconductor Co.,Ltd.

PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Light emitting device and its manufacturing method

Effective date of registration: 20230630

Granted publication date: 20100616

Pledgee: Agricultural Bank of China, Limited by Share Ltd, Taicang branch

Pledgor: Suzhou Liyu Semiconductor Co.,Ltd.

Registration number: Y2023980047118