KR100541102B1 - 오믹 접촉을 개선한 질화물 반도체 발광소자 및 그 제조방법 - Google Patents

오믹 접촉을 개선한 질화물 반도체 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR100541102B1
KR100541102B1 KR1020040009731A KR20040009731A KR100541102B1 KR 100541102 B1 KR100541102 B1 KR 100541102B1 KR 1020040009731 A KR1020040009731 A KR 1020040009731A KR 20040009731 A KR20040009731 A KR 20040009731A KR 100541102 B1 KR100541102 B1 KR 100541102B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
type semiconductor
type
high concentration
layer
Prior art date
Application number
KR1020040009731A
Other languages
English (en)
Other versions
KR20050081479A (ko
Inventor
류영호
양기정
오방원
박진섭
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040009731A priority Critical patent/KR100541102B1/ko
Priority to JP2004163496A priority patent/JP2005229085A/ja
Priority to US10/857,932 priority patent/US20050179045A1/en
Publication of KR20050081479A publication Critical patent/KR20050081479A/ko
Application granted granted Critical
Publication of KR100541102B1 publication Critical patent/KR100541102B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN

Landscapes

  • Led Devices (AREA)

Abstract

질화물 반도체 발광소자 및 그 제조방법에 관한 것이다. 기판 상에 n형 반도체층, 활성층, p형 반도체층 및 고농도 p형 반도체층을 차례로 형성된다. 상기 반도체 구조는 상기 n형 반도체층의 일부 영역이 노출되도록를 메사 형태로 식각된다. 상기 고농도 p형 반도체층과 상기 n형 반도체층의 노출 영역에는 각각 n형 불순물이 고농도로 도핑되어 제1 및 제2 고농도 n형 불순물 도핑 영역을 형성한다. 상기 제1 및 제2 고농도 n형 불순물 도핑 영역 상에 각각 n측 전극 및 p측 전극이 형성된다. 본 발명은 역방향 바이어스에 의해 반도체와 금속 전극과의 오믹 접촉을 개선하여 동작 전압을 낮추면서도 과전압 저항과 휘도를 향상시킬 수 있다.
질화물 반도체 발광소자, 역방향 바이어스, 오믹 접촉, 도핑, ITO

Description

오믹 접촉을 개선한 질화물 반도체 발광소자 및 그 제조방법{NITRIDE SEMICONDUCTOR LIGHT EMITTING DIODE AND FABRICATION METHOD THEREOF}
도 1은 종래기술에 따른 질화물 반도체 발광소자의 구조를 나타내는 단면도이다.
도 2는 본 발명에 따른 질화물 반도체 발광소자를 나타내는 단면도이다.
도 3 내지 도 6은 본 발명에 따른 질화물 반도체 제조방법의 제1 실시예를 설명하는 공정 단면도이다.
도 7 내지 도 11의 본 발명에 따른 질화물 반도체 제조방법의 제2 실시예를 설명하는 공정 단면도이다.
<도면의 주요 부분의 부호의 설명>
102, 202: 기판 108, 208: n형 반도체층
110, 210: 활성층 112, 212: p형 반도체층
114: 214: 고농도 p형 반도체층
116, 118, 216b, 218: 고농도 n형 불순물 도핑 영역
120, 122: 전극
본 발명은 질화물 반도체 발광소자에 관한 것이다. 더 구체적으로는 역방향 바이어스에 의해 반도체와 금속 전극과의 오믹 접촉을 개선하여 동작 전압을 낮추면서도 과전압 저항과 휘도를 향상시킬 수 있는 질화물 반도체 발광소자 및 그 제조방법에 관한 것이다.
일반적으로, 질화물계 반도체는 청색 또는 녹색 파장대의 광을 얻기 위한 발광다이오드(LED)에 사용되고 있으며, 대표적으로 AlxInyGa(1-x-y)N 조성식을 갖는 반도체 물질이 있다. 여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1이다.
녹색광을 생성하는 발광소자에는 약 3.4eV의 넓은 밴드갭을 갖는 GaN 반도체 물질이 사용된다. 이러한 GaN 반도체물질와 같이, 질화물계 반도체는 넓은 밴드갭을 가지므로, 전극과 오믹접촉을 형성하는데 어려움이 있다. 보다 구체적으로 p측 전극부위에 접촉저항이 높아지고, 이로 인해 소자의 동작전압이 높아지는 동시에 발열량이 커지는 문제가 있다. 이와 같은 오믹접촉 형성방안으로 여러 수단이 제안될 수 있으나, 오믹접촉 형성부분이 주된 광방출면이 되므로 활성층으로부터 생성된 광이 투과되는 것을 보장해야하는 중요한 요구사항이 따르므로, 실제로 채택될 수 있는 수단은 극히 제한적이다.
이러한 요구사항을 만족하는 종래의 기술로는 “질화갈륨계 Ⅲ-Ⅳ족 화합물 반도체 장치 및 제조방법(Gallium Nitride-Based III-V Group Compound Semiconductor Device and Method of Producing the Same)”이라는 명칭의 미국등록특허 제5563422호{양수인: 니치아 케미컬 인더스트리 리미티드(Nichia Chemical Industries, Ltd.)}가 있다. 상기 문헌은 Ni/Au의 이중층을 이용한 투명전극층을 제안하고 있으며, 도 1은 상기 문헌에 따른 질화물 반도체 발광소자 구조의 일형태를 도시한다.
도 1에 도시된 바와 같이, 종래의 질화물 반도체 발광소자(10)는 사파이어 기판(11) 상에 순차적으로 형성된 n형 GaN클래드층(13), 다중양자우물구조(MQW)인 GaN/InGaN 활성층(15) 및 p형 GaN 클래드층(17)을 포함하며, 상기 p형 GaN 클래층(17)과 GaN/InGaN 활성층(15)은 그 일부영역이 제거되어 n형 GaN 클래드층(13)의 일부상면을 노출된 구조를 갖는다. n형 GaN 클래드층(13) 상에는 n측 전극(19a)이 형성되고, p형 GaN 클래드층(17) 상에는 오믹접촉을 형성하기 위해 Ni/Au로 이루어진 투명전극(18)을 형성한 후에, p측 본딩전극(19b)을 형성한다. 상기 투명전극(18)은 투광성을 가지면서 접촉저항을 개선하기 위한 층으로서 Ni/Au의 이중층의 증착공정과 후속되는 열처리공정을 통해서 형성될 수 있다.
하지만, 상기 기술에 따르면 p형 반도체층 상에 투명전극이 부착되므로 오믹 접촉이 비교적 불량하여 구동 전압이 높게 유지되고, 또한 이들 간의 접착력이 낮아 투광도가 비교적 낮은 Ni/Au 등의 금속만이 부착되므로 휘도 개선이 어렵다. 또한, 상기 n형 GaN 클래드층은 n측 전극과 결합시 과전압 저항이 비교적 불량하 다.
따라서 본 발명은 전술한 종래 기술의 문제를 해결하기 위해 안출된 것으로, 본 발명의 목적은 역방향 바이어스에 의해 반도체와 금속 전극과의 오믹 접촉을 개선하여 동작 전압을 낮추면서도 과전압 저항과 휘도를 향상시킬 수 있는 질화물 반도체 발광소자를 제공하는 것이다.
본 발명의 다른 목적은 전술한 질화물 반도체 발광소자를 제조할 수 있는 제조방법을 제공하는 것이다.
전술한 본 발명의 목적을 달성하기 위한 본 발명의 특징에 따라 제공되는 질화물 반도체 발광소자는 기판 상에 형성된 n형 반도체층; 상기 n형 반도체층의 일부 영역을 노출시키도록 상기 n형 반도체층 상에 형성된 활성층; 상기 활성층 상에 형성된 p형 반도체층; 상기 p형 반도체층 상에 형성된 고농도 p형 반도체층; 상기 고농도 p형 반도체층과 상기 n형 반도체층의 노출 영역에 각각 형성되고 n형 불순물이 고농도로 도핑된 제1 및 제2 고농도 n형 불순물 도핑 영역; 및 상기 제1 및 제2 고농도 n형 불순물 도핑 영역 상에 각각 형성된 n측 전극 및 p측 전극을 포함한다.
전술한 본 발명의 목적을 달성하기 위한 본 발명의 다른 특징에 따라 제공되는 질화물 반도체 발광소자 제조방법은 MOCVD법을 이용하여 기판 상에 n형 반도체층, 활성층, p형 반도체층 및 고농도 p형 반도체층을 차례로 형성하는 단계; 상기 n형 반도체층의 일부 영역이 노출되도록 상기 반도체 구조를 메사 형태로 식각하는 단계; 상기 고농도 p형 반도체층과 상기 n형 반도체층의 노출 영역에 n형 불순물을 고농도로 도핑하여 제1 및 제2 고농도 n형 불순물 도핑 영역을 각각 형성하는 단계; 및 상기 제1 및 제2 고농도 n형 불순물 도핑 영역 상에 n측 전극 및 p측 전극을 각각 형성하는 단계를 포함한다.
상기 질화물 반도체 발광소자 제조방법에 있어서, 상기 도핑 단계는 바람직하게는 상기 반도체 구조 상면에 이산화규소(SiO2)층을 형성하고, 상기 고농도 p형 반도체층의 적어도 일부와 상기 n형 반도체층의 노출 영역의 적어도 일부가 노출되도록 상기 이산화규소층을 선택적으로 식각하며, n형 불순물을 상기 이산화규소층의 선택적으로 식각된 부분을 통해 이온 주입하여 상기 고농도 p형 반도체층과 상기 n형 반도체층의 노출 영역을 도핑한다.
전술한 본 발명의 목적을 달성하기 위한 본 발명의 또 다른 특징에 따라 제공되는 질화물 반도체 발광소자 제조방법은 기판 상에 제1 n형 반도체층, 활성층, p형 반도체층, 고농도 p형 반도체층 및 제2 n형 반도체층을 차례로 형성하는 단계; 상기 제1 n형 반도체층의 일부 영역이 노출되도록 상기 반도체 구조를 메사 형태로 식각하는 단계; n형 불순물을 도핑하여 상기 제2 n형 반도체층을 제1 고농도 n형 불순물 도핑 영역으로 형성하고 상기 제1 n형 반도체 층의 노출 영역에 제2 고농도 n형 불순물 도핑 영역을 각각 형성하는 단계; 및 상기 제1 및 제2 고농도 n형 불순물 도핑 영역 상에 n측 전극 및 p측 전극을 각각 형성하는 단계를 포함한다.
상기 질화물 반도체 발광소자 제조방법에 있어서, 상기 도핑 단계는 바람직하게는 상기 반도체 구조 상면에 이산화규소층을 형성하고, 상기 제2 n형 반도체층의 적어도 일부와 상기 제1 n형 반도체층의 노출 영역의 적어도 일부가 노출되도록 상기 이산화규소층을 선택적으로 식각하며, n형 불순물을 상기 이산화규소층의 선택적으로 식각된 부분을 통해 이온 주입하여 상기 제2 n형 반도체층과 상기 제1 n형 반도체층의 노출 영역을 도핑한다.
본 발명의 여러 가지 특징 및 장점을 첨부도면과 연계하여 하기와 같이 상세히 설명한다.
도 2는 본 발명에 따른 질화물 반도체 발광소자를 나타내는 단면도이다.
도 2를 참조하면, 본 발명의 질화물 반도체 발광소자(100)는 사파이어(Al2O3) 기판(102) 상에 형성된 순차적으로 버퍼층(104), 복수의 반도체층(104-114), 제1 및 제2 고농도 n형 불순물 도핑 영역(116, 118) 및 p측과 n측 투명 금속층(120, 122)을 포함한다.
상기 버퍼층(104)은 상기 사파이어 기판(102)의 상면에 형성되어 격자 상수 차이가 커 결합성(wettablility)이 불량한 사파이어 기판(102)의 표면과 상부의 질화물계 반도체층 사이의 스트레스를 줄여 이들 사이의 에피텍셜 성장을 가능하게 한다. 상기 버퍼층(104)은 통상 GaN, AlN, AlGaN 및 InGaN 중의 어느 하나로 구성된다.
상기 버퍼층(104) 상에는 비도핑 GaN층(106)이 형성되고 있고, 상기 비도핑 GaN층(106) 상에는 n형 클래드층 또는 n형 반도체층(108)이 형성되어 있다. 상기 n형 반도체층(108) 상에는 상기 n형 반도체층(108)을 일부 노출시키도록 활성층(110)이 형성되는데, 이하 상기 활성층(110)이 덮인 부분을 제1 영역이라 하고 활성층(110)이 없는 부분을 제2 영역이라 부르기로 한다.
빛을 발산하는 활성층(110)은 통상 InGaN층을 우물로 하고, (Al)GaN층을 벽층(barrier layer)으로 하여 성장시켜 다중양자우물구조(MQW)를 형성함으로써 이루어진다. 청색 발광다이오드에서는 InGaN/GaN 등의 다중 양자 우물 구조, 자외선 발광다이오드에서는 GaN/AlGaN, InAlGaN/InAlGaN 및 InGaN/AlGaN 등의 다중 양자 우물 구조가 사용되고 있다. 이러한 활성층의 효율 향상에 대해서는, In 또는 Al의 조성비율을 변화시킴으로써 빛의 파장을 조절하거나, 활성층 내의 양자 우물의 깊이, 활성층의 수, 두께 등을 변화시킴으로써 발광다이오드의 내부 양자 효율 (ηi)을 향상시키고 있다.
상기 활성층(110) 상에는 p형 클래드층이 형성되어 있다. p형 클래드층은 상기 활성층(110) 상에 형성된 p형 반도체층(112)과, 상기 p형 반도체층(112) 상에 형성된 p+ 반도체층으로도 불리는 고농도 p형 반도체층(114)을 포함한다. 이때, 상기 고농도 p형 반도체층은 10Å 내지 1㎛의 두께를 갖는다.
상기 고농도 p형 반도체층(114)의 상부 영역에는 n형 불순물이 고농도로 도핑된 제1 n+-GaN층 또는 제1 불순물 도핑 영역(116)이 형성되어 있고, 상기 n형 반도체층(108)의 노출된 제2 영역에는 n형 불순물이 고농도로 도핑된 제2 n+-GaN층 또는 제2 고농도 n형 불순물 도핑 영역(118)이 형성되어 있다.
이때, 상기 제1 및 제2 고농도 n형 불순물 도핑 영역(116, 118)에 도핑되는 n형 불순물은 C, Si, Ge, Sn, N, P, As 및 Sb를 포함하는 군에서 선택되며, 바람직하게는 이온 주입(ion implantation)에 의해 1E18 내지 1E20원자/cm3의 농도로 도핑된다. 또한, 상기 제1 및 제2 고농도 n형 불순물 도핑 영역(116, 118)은 각각 10Å 내지 1㎛ 바람직하게는 100 내지 1000Å의 두께를 갖는다.
이와 같이 고농도 p형 반도체층(114) 상에 상기 제1 고농도 n형 불순물 도핑 영역(116)이 형성되면 역방향 바이어스(reverse bias)에 의해 터널링 접합(tunneling junction)이 형성되어 우수한 오믹 접촉(ohmic contact)을 확보할 수 있고 구동 전압을 낮출 수 있다.
상기 n형 반도체층(108)의 노출된 제2 영역에 형성된 제2 고농도 n형 불순물 도핑 영역(118)은 N-GaN의 n형 반도체층(108)보다 오믹 접촉 및 금속 접착력이 우수할 뿐만 아니라 과전압 저항을 개선할 수 있다.
이와 같이 제1 및 제2 고농도 n형 불순물 도핑 영역(116, 118)에 의해 오믹 접촉이 개선되면, 투명 전극의 기능을 수행하는 상기 p측 투명 금속층(120)과 n측 투명 금속층(122)을 산화인듐주석(ITO), 산화카드뮴주석(CTO) 및 질화티탄텅스텐(TiWN) 중의 하나로 형성하기 용이하다. 이들은 예컨대 ITO가 빛의 투과율이 90 내지 98%로서 기존의 Ni/Au가 투과율이 65 내지 80%인 것에 비해 우수하므로 본 발명의 질화물 반도체 발광소자(100)의 휘도를 향상시킬 수 있다.
한편, 도면에 도시하지는 않았지만, p측 및 n측 투명 금속층(120, 122) 상에는 각각 p측 및 n측 본딩 전극을 더 형성하여 질화물 반도체 발광소자(100)를 외부의 전원 공급 장치와 전기적으로 연결시킬 수 있다.
이와 달리, p측 및 n측 본딩 전극을 더 형성하지 않고, p측 및 n측 투명 금속층(120, 122)을 직접 p측 및 n측 본딩 전극으로 활용할 수도 있다.
이하 도 3 내지 도 6의 공정 단면도를 도 2와 함께 참조하여 본 발명에 따른 질화물 반도체 제조방법의 제1 실시예를 설명한다.
먼저, 도 3에 도시된 바와 같이, MOCVD법을 이용하여 사파이어 기판(102) 상에 버퍼층(104), 비도핑 GaN층(106), n형 반도체층(108), 활성층(110), p형 반도체층(112) 및 고농도 p형 반도체층(114)을 순서대로 형성한다. 이때 고농도 p형 반도체층(114)은 20Å 내지 2㎛ 바람직하게는 200 내지 2000Å의 두께로 형성한다.
이어서, 도 4에 도시된 바와 같이, 전체 반도체 구조를 메사 구조로 식각하여 n형 반도체층(108)이 활성층(110) 하부의 제1 영역과 노출된 제2 영역으로 구분 되게 한다. 이 식각은 반드시 n형 반도체층(108)을 도면에서와 같이 단차 형태로 깎을 정도로 수행되는 것은 아니며, 단지 n형 반도체층(108)의 제2 영역이 노출될 정도로 수행되면 된다.
이와 같이 식각된 반도체 구조의 상면에, 도 5에서와 같이, 이산화규소(SiO2)층(130)을 증착시킨다.
그런 다음 상기 이산화규소층(130)을 선택적으로 식각하여 고농도 p형 반도체층(114)의 적어도 일부와 n형 반도체층(108)의 제2 영역의 적어도 일부를 노출시킨다.
상기 이산화규소층(130)의 선택적 식각은 습식 또는 건식으로 수행될 수 있다. 습식 식각은 희석된 불화수소(HF) 또는 BOE(Buffered Oxide Etch)라 불리는 HF와 NH4F를 물에 희석한 용액을 사용하여, 15 내지 40℃의 온도 범위에서 10초 내지 30분 동안 수행된다. 한편, 건식 식각은 10 내지 100sccm의 사불화탄소(CF4)를 100 내지 500W의 RF 전력과 10 내지 100mtorr의 압력 하에서 30초 내지 10분 동안 공급하여 수행한다.
그 후, 이온 주입 공정을 수행하여 n형 불순물이 이산화규소층(130)의 식각된 부분을 통해 고농도 p형 반도체층(114)의 상부 영역과 n형 반도체층(108)의 제2 영역에 고농도로 도핑되게 하여 제1 및 제2 고농도 n형 불순물 도핑 영역(116, 118)을 형성한다.
상기 n형 불순물은 C, Si, Ge, Sn, N, P, As 및 Sb를 포함하는 군에서 선택 되며, 예컨대 Si인 경우 SiF4 형태로 반응기 안에 공급한다. 한편, 이온 주입 공정은 n형 불순물의 주입 농도를 1E16 atoms/cm2로 하여 100eV 내지 100keV의 가속 전압에서 수행하며, 얻어지는 제1 및 제2 고농도 n형 불순물 도핑 영역(116, 118)은 바람직하게는 1E18 내지 1E20원자/cm3의 농도와 각각 10Å 내지 1㎛ 바람직하게는 100 내지 1000Å의 두께를 갖도록 형성된다.
한편, 제1 고농도 n형 불순물 도핑 영역(116)이 전술한 두께로 형성되면, 그 하부의 고농도 p형 반도체층(114)은 10Å 내지 1㎛ 바람직하게는 100 내지 1000Å의 두께를 갖게 된다.
이와 같이 이온 주입 작업을 수행한 다음 급속 열처리(RTA: Rapid Thermal Annealing) 등의 적절한 열처리 공정을 수행하여 잔류하는 이산화규소층(130)을 제거하여 도 6에 도시된 것과 같은 질화물 반도체 구조를 얻는다. 이때, 열처리 공정은 바람직하게는 질소분위기에서 700 내지 1300℃의 온도 범위로 수행된다.
이어서, 상기 질화물 반도체 구조의 제1 및 제2 고농도 n형 불순물 도핑 영역(116, 118)의 상에 p형 및 n형 투명 금속층(120, 122)을 각각 형성하여, 도 2에 도시된 바와 같은 본 발명의 질화물 반도체 발광소자(100)를 얻는다.
이때, 상기 p측 투명 금속층(120)과 n측 투명 금속층(122)을 산화인듐주석(ITO), 산화카드뮴주석(CTO) 및 질화티탄텅스텐(TiWN) 중의 하나로 형성될 수 있으므로 투과율이 우수하여 본 발명의 질화물 반도체 발광소자(100)의 휘도를 향상시킬 수 있다.
한편, p측 및 n측 투명 금속층(120, 122) 상에는 각각 p측 및 n측 본딩 전극을 더 형성하여 질화물 반도체 발광소자(100)를 외부의 전원 공급 장치와 전기적으로 연결시킬 수 있다.
이와 달리, p측 및 n측 본딩 전극을 더 형성하지 않고, p측 및 n측 투명 금속층(120, 122)을 직접 p측 및 n측 본딩 전극으로 활용할 수도 있다.
이하 도 7 내지 도 11의 공정 단면도를 참조하여 본 발명에 따른 질화물 반도체 제조방법의 제2 실시예를 설명한다. 이때, 이해를 돕기 위해, 제1 실시예와 실질적으로 동일한 부분에는 100씩 증가한 도면부호를 부여하였다.
먼저, 도 7에 도시된 바와 같이, MOCVD법을 이용하여 사파이어 기판(202) 상에 버퍼층(204), 비도핑 GaN층(206), 제1 n형 반도체층(208), 활성층(210), p형 반도체층(212), 고농도 p형 반도체층(214) 및 제2 n형 반도체층(216a)을 순서대로 형성한다. 이때 고농도 p형 반도체층(214)과 제2 n형 반도체층(216a)은 각각 10Å 내지 1㎛ 바람직하게는 100 내지 1000Å의 두께로 형성한다.
이어서, 도 8에 도시된 바와 같이, 전체 반도체 구조를 메사 구조로 식각하여 제1 n형 반도체층(208)이 활성층(210) 하부의 제1 영역과 노출된 제2 영역으로 구분되게 한다. 이 식각은 반드시 제1 n형 반도체층(208)을 도면에서와 같이 단차 형태로 깎을 정도로 수행되는 것은 아니며, 단지 제1 n형 반도체층(208)의 제2 영역이 노출될 정도로 수행되면 된다.
이와 같이 식각된 반도체 구조의 상면에, 도 9에서와 같이, 이산화규소층(230)을 증착시킨다.
그런 다음 상기 이산화규소층(230)을 선택적으로 식각하여 제2 n형 반도체층(216a)의 적어도 일부와 제1 n형 반도체층(208)의 제2 영역의 적어도 일부를 노출시킨다.
상기 이산화규소층(230)의 선택적 식각은 습식 또는 건식으로 수행될 수 있다. 이들 공정은 제1 실시예의 조건과 동일하게 수행되므로 그 설명은 생략한다.
그 후, 이온 주입 공정을 수행하여 n형 불순물이 이산화규소층(230)의 식각된 부분을 통해 제2 n형 반도체층(216a)과 제1 n형 반도체층(208)의 제2 영역에 고농도로 도핑되게 하여 제1 및 제2 고농도 n형 불순물 도핑 영역(216b, 218)을 형성한다.
상기 n형 불순물은 C, Si, Ge, Sn, N, P, As 및 Sb를 포함하는 군에서 선택되며, 예컨대 Si인 경우 SiF4 형태로 반응기 안에 공급한다. 한편, 이온 주입 공정은 n형 불순물의 주입 농도를 1E16 atoms/cm2로 하여 100eV 내지 100keV의 가속 전압에서 수행한다. 이때, 얻어지는 제1 및 제2 고농도 n형 불순물 도핑 영역(216b, 218)은 바람직하게는 1E18 내지 1E20원자/cm3의 농도를 갖도록 형성되며, 제2 n형 불순물 도핑 영역(218)은 10Å 내지 1㎛ 바람직하게는 100 내지 1000Å의 두께를 갖도록 형성된다.
이와 같이 이온 주입 작업을 수행한 다음 급속 열처리 등의 적절한 열처리 공정을 수행하여 잔류하는 이산화규소층(230)을 제거하여 도 10에 도시된 것과 같 은 질화물 반도체 구조를 얻는다. 이때, 열처리 공정은 바람직하게는 질소분위기에서 700 내지 1300℃의 온도 범위로 수행된다.
이어서, 상기 질화물 반도체 구조의 제1 및 제2 고농도 n형 불순물 도핑 영역(216b, 218)의 상에 p형 및 n형 투명 금속층(220, 222)을 각각 형성하여, 도 11에 도시된 바와 같은 본 발명의 질화물 반도체 발광소자(200)를 완성한다.
이때, 상기 p측 투명 금속층(220)과 n측 투명 금속층(222)을 산화인듐주석(ITO), 산화카드뮴주석(CTO) 및 질화티탄텅스텐(TiWN) 중의 하나로 형성될 수 있으므로 투과율이 우수하여 본 발명의 질화물 반도체 발광소자(200)의 휘도를 향상시킬 수 있다.
한편, p측 및 n측 투명 금속층(220, 222) 상에는 각각 p측 및 n측 본딩 전극을 더 형성하여 질화물 반도체 발광소자(200)를 외부의 전원 공급 장치와 전기적으로 연결시킬 수 있다.
이와 달리, p측 및 n측 본딩 전극을 더 형성하지 않고, p측 및 n측 투명 금속층(220, 222)을 직접 p측 및 n측 본딩 전극으로 활용할 수도 있다.
전술한 바와 같은 본 발명의 질화물 반도체 발광소자 및 그 제조방법에 따르면, 고농도 p형 반도체층 상의 제1 고농도 n형 불순물 도핑 영역이 역방향 바이어스에 의해 터널링 접합이 형성하여 우수한 오믹 접촉을 확보할 수 있고 구동 전압을 낮출 수 있다.
또한, 상기 n형 클래드층의 노출된 제2 영역에 형성된 제2 고농도 n형 불순물 도핑 영역은 오믹 접촉 및 금속 접착력이 우수할 뿐만 아니라 과전압 저항을 개선할 수 있다.
아울러, 오믹 접촉의 개선에 의해 투광도가 우수한 ITO, CTO 및 TiWN 중의 하나로 투명 금속층을 형성할 수 있으므로 본 발명의 질화물 반도체 발광소자의 휘도를 향상시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (21)

  1. 기판 상에 형성된 n형 반도체층;
    상기 n형 반도체층의 일부 영역을 노출시키도록 상기 n형 반도체층 상에 형성된 활성층;
    상기 활성층 상에 형성된 p형 반도체층;
    상기 p형 반도체층 상에 형성된 고농도 p형 반도체층;
    상기 고농도 p형 반도체층과 상기 n형 반도체층의 노출 영역에 각각 형성되고 n형 불순물이 고농도로 도핑된 제1 및 제2 고농도 n형 불순물 도핑 영역; 및
    상기 제1 및 제2 고농도 n형 불순물 도핑 영역 상에 각각 형성된 n측 전극 및 p측 전극을 포함하는 질화물 반도체 발광소자.
  2. 제1항에 있어서, 상기 n형 불순물은 C, Si, Ge, Sn, N, P, As 및 Sb를 포함하는 군에서 선택되는 것을 특징으로 하는 질화물 반도체 발광소자.
  3. 제1항에 있어서, 상기 n형 불순물은 농도가 1E18 내지 1E20원자/cm3인 것을 특징으로 하는 질화물 반도체 발광소자.
  4. 제1항에 있어서, 상기 제1 및 제2 고농도 n형 불순물 도핑 영역은 두께가 각각 10Å 내지 1㎛인 것을 특징으로 하는 질화물 반도체 발광소자.
  5. 제1항에 있어서, 상기 n측 및 p측 전극은 산화인듐주석(ITO), 산화카드뮴주석(CTO) 및 질화티탄텅스텐(TiWN)을 포함하는 군에서 선택되는 소재로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자.
  6. 제1항에 있어서, 상기 n측 및 p측 전극과 상기 제1 및 제2 고농도 n형 불순물 도핑 영역 사이에 각각 형성되는 투명 금속층을 더 포함하며, 상기 투명 금속층은 산화인듐주석(ITO), 산화카드뮴주석(CTO) 및 질화티탄텅스텐(TiWN)을 포함하는 군에서 선택되는 소재로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자.
  7. 기판 상에 n형 반도체층, 활성층, p형 반도체층 및 고농도 p형 반도체층을 차례로 형성하는 단계;
    상기 n형 반도체층의 일부 영역이 노출되도록 상기 반도체 구조를 메사 형태로 식각하는 단계;
    상기 고농도 p형 반도체층과 상기 n형 반도체층의 노출 영역에 n형 불순물을 고농도로 도핑하여 제1 및 제2 고농도 n형 불순물 도핑 영역을 각각 형성하는 단계; 및
    상기 제1 및 제2 고농도 n형 불순물 도핑 영역 상에 n측 전극 및 p측 전극을 각각 형성하는 단계를 포함하는 질화물 반도체 발광소자 제조방법.
  8. 제7항에 있어서, 상기 도핑 단계는
    상기 반도체 구조 상면에 이산화규소(SiO2)층을 형성하고,
    상기 고농도 p형 반도체층의 적어도 일부와 상기 n형 반도체층의 노출 영역의 적어도 일부가 노출되도록 상기 이산화규소층을 선택적으로 식각하며,
    n형 불순물을 상기 이산화규소층의 선택적으로 식각된 부분을 통해 이온 주입하여 상기 고농도 p형 반도체층과 상기 n형 반도체층의 노출 영역을 도핑하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  9. 제7항에 있어서, 상기 n형 불순물은 C, Si, Ge, Sn, N, P, As 및 Sb를 포함하는 군에서 선택되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  10. 제7항에 있어서, 상기 n형 불순물을 1E18 내지 1E20원자/cm3의 농도로 도핑하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  11. 제7항에 있어서, 상기 제1 및 제2 고농도 n형 불순물 도핑 영역을 각각 10Å 내지 1㎛의 두께로 형성하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  12. 제7항에 있어서, 상기 n측 및 p측 전극은 산화인듐주석(ITO), 산화카드뮴주석(CTO) 및 질화티탄텅스텐(TiWN)을 포함하는 군에서 선택되는 소재로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  13. 제7항에 있어서, 상기 n측 및 p측 전극을 형성하는 단계 이전에 상기 제1 및 제2 고농도 n형 불순물 도핑 영역 상에 투명 금속층을 각각 형성하는 단계를 더 포함하며,
    상기 n측 및 p측 투명 금속층은 산화인듐주석(ITO), 산화카드뮴주석(CTO) 및 질화티탄텅스텐(TiWN)을 포함하는 군에서 선택되는 소재로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  14. 기판 상에 제1 n형 반도체층, 활성층, p형 반도체층, 고농도 p형 반도체층 및 제2 n형 반도체층을 차례로 형성하는 단계;
    상기 제1 n형 반도체층의 일부 영역이 노출되도록 상기 반도체 구조를 메사 형태로 식각하는 단계;
    n형 불순물을 도핑하여 상기 제2 n형 반도체층을 제1 고농도 n형 불순물 도핑 영역으로 형성하고 상기 제1 n형 반도체 층의 노출 영역에 제2 고농도 n형 불순물 도핑 영역을 각각 형성하는 단계; 및
    상기 제1 및 제2 고농도 n형 불순물 도핑 영역 상에 n측 전극 및 p측 전극을 각각 형성하는 단계를 포함하는 질화물 반도체 발광소자 제조방법.
  15. 제14항에 있어서, 상기 도핑 단계는
    상기 반도체 구조 상면에 이산화규소(SiO2)층을 형성하고,
    상기 제2 n형 반도체층의 적어도 일부와 상기 제1 n형 반도체층의 노출 영역의 적어도 일부가 노출되도록 상기 이산화규소층을 선택적으로 식각하며,
    n형 불순물을 상기 이산화규소층의 선택적으로 식각된 부분을 통해 이온 주입하여 상기 제2 n형 반도체층과 상기 제1 n형 반도체층의 노출 영역을 도핑하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  16. 제14항에 있어서, 상기 n형 불순물은 C, Si, Ge, Sn, N, P, As 및 Sb를 포함하는 군에서 선택되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  17. 제14항에 있어서, 상기 n형 불순물을 1E18 내지 1E20원자/cm3의 농도로 도핑하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  18. 제14항에 있어서, 상기 고농도 p형 반도체층을 10Å 내지 1㎛의 두께로 형성하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  19. 제14항에 있어서, 상기 제1 및 제2 고농도 n형 불순물 도핑 영역을 각각 10Å 내지 1㎛의 두께로 형성하는 것을 특징으로 하는 질화물 반도체 발광소자 제조 방법.
  20. 제14항에 있어서, 상기 n측 및 p측 전극은 산화인듐주석(ITO), 산화카드뮴주석(CTO) 및 질화티탄텅스텐(TiWN)을 포함하는 군에서 선택되는 소재로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  21. 제14항에 있어서, 상기 n측 및 p측 전극을 형성하는 단계 이전에 상기 제1 및 제2 고농도 n형 불순물 도핑 영역 상에 투명 금속층을 각각 형성하는 단계를 더 포함하며,
    상기 투명 금속층은 산화인듐주석(ITO), 산화카드뮴주석(CTO) 및 질화티탄텅스텐(TiWN)을 포함하는 군에서 선택되는 소재로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
KR1020040009731A 2004-02-13 2004-02-13 오믹 접촉을 개선한 질화물 반도체 발광소자 및 그 제조방법 KR100541102B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040009731A KR100541102B1 (ko) 2004-02-13 2004-02-13 오믹 접촉을 개선한 질화물 반도체 발광소자 및 그 제조방법
JP2004163496A JP2005229085A (ja) 2004-02-13 2004-06-01 オーミック接触を改善した窒化物半導体発光素子及びその製造方法
US10/857,932 US20050179045A1 (en) 2004-02-13 2004-06-02 Nitride semiconductor light emitting diode having improved ohmic contact structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040009731A KR100541102B1 (ko) 2004-02-13 2004-02-13 오믹 접촉을 개선한 질화물 반도체 발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050081479A KR20050081479A (ko) 2005-08-19
KR100541102B1 true KR100541102B1 (ko) 2006-01-11

Family

ID=34836754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040009731A KR100541102B1 (ko) 2004-02-13 2004-02-13 오믹 접촉을 개선한 질화물 반도체 발광소자 및 그 제조방법

Country Status (3)

Country Link
US (1) US20050179045A1 (ko)
JP (1) JP2005229085A (ko)
KR (1) KR100541102B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024186037A1 (ko) * 2023-03-06 2024-09-12 서울바이오시스주식회사 발광 모듈 및 이를 포함하는 시스템

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050093319A (ko) * 2004-03-18 2005-09-23 삼성전기주식회사 발광효율이 개선된 질화물 반도체 발광소자 및 그 제조방법
US7842527B2 (en) * 2006-12-11 2010-11-30 The Regents Of The University Of California Metalorganic chemical vapor deposition (MOCVD) growth of high performance non-polar III-nitride optical devices
US7709284B2 (en) * 2006-08-16 2010-05-04 The Regents Of The University Of California Method for deposition of magnesium doped (Al, In, Ga, B)N layers
CN102130234A (zh) * 2005-10-29 2011-07-20 三星电子株式会社 半导体器件的制造方法
WO2007069871A1 (en) 2005-12-16 2007-06-21 Samsung Electronics Co., Ltd. Optical device and method of fabricating the same
JP2007258529A (ja) * 2006-03-24 2007-10-04 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子、ｉｉｉ族窒化物半導体発光素子の製造方法及びランプ
KR20070102114A (ko) * 2006-04-14 2007-10-18 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
WO2007136097A1 (ja) * 2006-05-23 2007-11-29 Meijo University 半導体発光素子
JP2008034822A (ja) * 2006-06-28 2008-02-14 Nichia Chem Ind Ltd 半導体発光素子
JP5719496B2 (ja) * 2006-06-28 2015-05-20 日亜化学工業株式会社 半導体発光素子及び発光装置、及び半導体発光素子の製造方法
JP5148885B2 (ja) 2007-01-30 2013-02-20 シャープ株式会社 窒化物半導体発光素子
JP5018423B2 (ja) * 2007-11-20 2012-09-05 住友電気工業株式会社 Ｉｉｉ族窒化物半導体結晶基板および半導体デバイス
JP5045388B2 (ja) * 2007-11-20 2012-10-10 住友電気工業株式会社 Ｉｉｉ族窒化物半導体結晶の成長方法およびｉｉｉ族窒化物半導体結晶基板の製造方法
WO2009120998A2 (en) * 2008-03-27 2009-10-01 Nitek, Inc. Low resistance ultraviolet light emitting device and method of fabricating the same
JP2010003804A (ja) * 2008-06-19 2010-01-07 Sharp Corp 窒化物半導体発光ダイオード素子およびその製造方法
US8502192B2 (en) * 2010-01-12 2013-08-06 Varian Semiconductor Equipment Associates, Inc. LED with uniform current spreading and method of fabrication
WO2012002393A1 (ja) * 2010-06-28 2012-01-05 株式会社アルバック 酸化膜の除去方法
KR20120045879A (ko) * 2010-11-01 2012-05-09 삼성엘이디 주식회사 반도체 발광소자 제조방법
CN102142486A (zh) * 2010-12-29 2011-08-03 刘经国 一种高出光率led制造方法
JP2013058636A (ja) * 2011-09-08 2013-03-28 Tamura Seisakusho Co Ltd β−Ｇａ２Ｏ３系基板、ＬＥＤ素子、及びＬＥＤ素子の製造方法
JP2013179176A (ja) * 2012-02-28 2013-09-09 Mitsubishi Chemicals Corp 窒化物半導体チップの製造方法
KR20130135479A (ko) * 2012-06-01 2013-12-11 엘지이노텍 주식회사 발광소자
KR20140001332A (ko) * 2012-06-26 2014-01-07 엘지이노텍 주식회사 발광 소자
JP5811413B2 (ja) * 2013-03-21 2015-11-11 ウシオ電機株式会社 Ｌｅｄ素子
EP2793265B1 (en) * 2013-04-15 2017-06-07 Nexperia B.V. Semiconductor device and manufacturing method
CN104425669A (zh) * 2013-08-23 2015-03-18 上海蓝光科技有限公司 发光二极管及其制作方法
JP6204131B2 (ja) * 2013-09-24 2017-09-27 スタンレー電気株式会社 発光素子及びその製造方法
KR102234117B1 (ko) * 2014-09-11 2021-04-01 엘지이노텍 주식회사 발광소자 및 조명시스템
JP6649693B2 (ja) * 2015-04-17 2020-02-19 学校法人 名城大学 窒化物半導体発光素子及びその製造方法
US10340415B2 (en) * 2016-09-01 2019-07-02 Lg Innotek Co., Ltd. Semiconductor device and semiconductor device package including the same
EP4283690A3 (en) 2016-09-10 2024-01-24 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device
JP7403797B2 (ja) 2016-09-13 2023-12-25 スージョウ レキン セミコンダクター カンパニー リミテッド 半導体素子およびこれを含む半導体素子パッケージ
US10903395B2 (en) 2016-11-24 2021-01-26 Lg Innotek Co., Ltd. Semiconductor device having varying concentrations of aluminum
KR102390828B1 (ko) 2017-08-14 2022-04-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
KR102486391B1 (ko) * 2017-11-09 2023-01-09 삼성전자주식회사 고해상도 디스플레이 장치
CN109346579A (zh) * 2018-08-13 2019-02-15 华灿光电（浙江）有限公司 一种发光二极管外延片及其制作方法
KR20200045768A (ko) * 2018-10-23 2020-05-06 엘지전자 주식회사 반도체 발광 소자, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치
CN109950201B (zh) * 2019-03-25 2021-11-23 京东方科技集团股份有限公司 光电器件外延结构的制造方法
TWI833091B (zh) * 2021-07-12 2024-02-21 錼創顯示科技股份有限公司 微型發光二極體晶片
CN113410357A (zh) * 2021-07-12 2021-09-17 錼创显示科技股份有限公司 微型发光二极管芯片
CN114242862B (zh) * 2021-12-22 2024-02-27 淮安澳洋顺昌光电技术有限公司 Led芯片及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120818A (ja) * 1987-09-23 1989-05-12 Siemens Ag 低伝達抵抗オーム接触の形成方法
KR100286699B1 (ko) * 1993-01-28 2001-04-16 오가와 에이지 질화갈륨계 3-5족 화합물 반도체 발광디바이스 및 그 제조방법
US6693352B1 (en) * 2000-06-05 2004-02-17 Emitronix Inc. Contact structure for group III-V semiconductor devices and method of producing the same
TW515116B (en) * 2001-12-27 2002-12-21 South Epitaxy Corp Light emitting diode structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024186037A1 (ko) * 2023-03-06 2024-09-12 서울바이오시스주식회사 발광 모듈 및 이를 포함하는 시스템

Also Published As

Publication number Publication date
US20050179045A1 (en) 2005-08-18
JP2005229085A (ja) 2005-08-25
KR20050081479A (ko) 2005-08-19

Similar Documents

Publication Publication Date Title
KR100541102B1 (ko) 오믹 접촉을 개선한 질화물 반도체 발광소자 및 그 제조방법
US8569738B2 (en) Semiconductor light emitting device, wafer, method for manufacturing semiconductor light emitting device, and method for manufacturing wafer
US7078256B2 (en) Nitride semiconductor LED improved in lighting efficiency and fabrication method thereof
KR101009651B1 (ko) 3족 질화물 반도체 발광소자
CN110233190B (zh) 发光设备
KR100649496B1 (ko) 질화물 반도체 발광소자 및 제조방법
US8138494B2 (en) GaN series light-emitting diode structure
JP2001203385A (ja) 窒化物半導体発光ダイオード
US11682691B2 (en) Light-emitting device
JP2002094112A (ja) ３族窒化物化合物半導体発光素子の製造方法
KR20090076163A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
KR100960277B1 (ko) 3족 질화물 반도체 발광소자를 제조하는 방법
JPH10144962A (ja) 半導体発光素子およびその製造方法
KR20050096010A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100957742B1 (ko) 3족 질화물 반도체 발광소자
KR20050035325A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100743468B1 (ko) 3족 질화물 반도체 발광소자
KR100906921B1 (ko) 발광 다이오드 제조 방법
US20240178326A1 (en) Semiconductor structure and manufacturing method thereof
KR20090076164A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
KR101072199B1 (ko) 발광소자 및 그 제조방법
KR100661715B1 (ko) 아일랜드(ｉｓｌａｎｄ )형상의 삽입층이 구비된 발광다이오드 및 이의 제조 방법
KR20110088818A (ko) 수직형 반도체 발광소자 및 그 제조방법
KR20070109695A (ko) Ｌｅｏ를 이용한 발광다이오드 제조방법과, 이에 의해제조되는 발광다이오드
KR101034764B1 (ko) 3족 질화물 반도체 발광소자를 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040213

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20051130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20051228

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20051229

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080930

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20091016

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100929

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20110916

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20121130

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20131129

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20161209