KR20130135479A - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR20130135479A
KR20130135479A KR1020120059065A KR20120059065A KR20130135479A KR 20130135479 A KR20130135479 A KR 20130135479A KR 1020120059065 A KR1020120059065 A KR 1020120059065A KR 20120059065 A KR20120059065 A KR 20120059065A KR 20130135479 A KR20130135479 A KR 20130135479A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
electrode
semiconductor layer
emitting device
Prior art date
Application number
KR1020120059065A
Other languages
English (en)
Inventor
이용경
임우식
최병연
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120059065A priority Critical patent/KR20130135479A/ko
Publication of KR20130135479A publication Critical patent/KR20130135479A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Abstract

실시예에 따른 발광소자는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제1 도전형 반도체층 상의 제1 전극; 및 상기 제2 도전형 반도체층 상의 제2 전극;을 포함하고, 상기 제1 도전형 반도체층은 제1층, 및 상기 제1층과 접하여 국부적으로 형성되고 상기 제1 전극의 폭과 적어도 일부가 중첩되는 제2층을 포함하고, 상기 제1 전극은 상기 제2층 상에 위치하며, 상기 제2층은 상기 제1층보다 도핑 농도가 높다.

Description

발광소자{LIGHT EMITTING DEVICE}
실시예는 발광소자에 관한 것이다.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
도 1은 종래의 발광 다이오드 구조를 개략적으로 도시한 도면이다. 종래의 발광 다이오드는 사파이어 기판(10) 상에 버퍼층(12)을 성장시킨 후, 제1 도전형 반도체층(14)과 활성층(15) 및 제2 도전형 반도체층(16)을 포함하는 발광 구조물을 성장시킴으로써 제작된다. 도 1에 도시된 수평형 발광 다이오드의 경우, 발광 구조물의 일부를 메사 식각하여 노출된 제1 도전형 반도체층(14) 상에 제1 전극(17)을 형성하고, 제2 도전형 반도체층(16) 상에 제2 전극(18)을 형성한다.
제1 전극(17)과 접하는 제1 도전형 반도체층(14)의 영역은 약 middle E+18의 도핑 농도를 나타내는데, 제1 도전형 반도체층(14)과 제1 전극(170)의 일함수 차이로 인하여 오믹 특성이 좋지 못한 문제점이 있다.
이를 해결하기 위하여, 제1 도전형 반도체층(14)의 도핑 농도를 증가시킬 수도 있으나, 고농도로 도핑될 경우 뒤이어 성장되는 활성층(15)과 제2 도전형 반도체층(16)의 결정성 품질 및 전자의 이동성이 저하되며, 동작 전압이 커져서 발열량이 증가하여 소자의 수명이 감소할 수 있다.
따라서, 반도체층의 결정성 품질 저하를 방지하면서도 제1 도전형 반도체층(14)과 제1 전극(17) 사이의 접촉 저항을 줄여서 오믹 특성을 향상시킬 것이 요구된다.
실시예는 발광소자의 신뢰성을 향상시키고자 한다.
실시예에 따른 발광소자는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제1 도전형 반도체층 상의 제1 전극; 및 상기 제2 도전형 반도체층 상의 제2 전극;을 포함하고, 상기 제1 도전형 반도체층은 제1층, 및 상기 제1층과 접하여 국부적으로 형성되고 상기 제1 전극의 폭과 적어도 일부가 중첩되는 제2층을 포함하고, 상기 제1 전극은 상기 제2층 상에 위치하며, 상기 제2층은 상기 제1층보다 도핑 농도가 높다.
상기 제2층은 측면 및 바닥면이 상기 제1층에 의해 둘러싸일 수 있다.
상기 제2층의 두께는 상기 제1 도전형 반도체층의 두께보다 얇을 수 있다.
상기 제1 도전형 반도체층은, 상기 제2 도전형 반도체층, 상기 활성층 및 상기 제1 도전형 반도체층의 일부가 선택적으로 식각되어 노출된 노출면을 가질 수 있다.
상기 제1 전극은 상기 노출면 상에 위치하고, 상기 제2층은 상기 노출면의 폭과 적어도 일부 중첩되게 형성될 수 있다.
상기 제2층의 폭은 상기 노출면의 폭과 같거나, 상기 노출면의 폭보다 좁을 수 있다.
상기 제2층은 각기 도핑 농도를 달리하는 복수 개의 층을 포함할 수 있다.
상기 제2층은 상기 제1 전극이 위치한 방향으로 갈수록 도핑 농도가 증가할 수 있다.
상기 제2층은 상기 제1 전극과 인접한 층에서 도핑 농도가 가장 높을 수 있다.
상기 제1층에 도핑된 도펀트와 상기 제2층에 도핑된 도펀트가 동일 물질로 이루어질 수 있다.
상기 제2층의 폭은 1um 내지 150um일 수 있다.
상기 제2층의 두께는 1nm 내지 5um일 수 있다.
상기 제1층의 도핑 농도는 1×1018 내지 1×1019일 수 있다.
상기 제2층의 도핑 농도는 1×1019 내지 1×1021일 수 있다.
상기 제2 도전형 반도체층과 상기 제2 전극 사이에 투명 전극층이 위치할 수 있다.
상기 발광 구조물을 지지하는 도전성 지지기판을 더 포함할 수 있다.
상기 제2 전극은 상기 발광 구조물과 상기 도전성 지지기판 사이에 위치하고, 투명 전극층 또는 반사층 중 적어도 어느 하나를 포함할 수 있다.
상기 제1 도전형 반도체층 상에 러프니스 패턴이 위치할 수 있다.
상기 발광 구조물의 상면의 적어도 일부 및 측면을 감싸는 패시베이션층을 더 포함할 수 있다.
실시예에 따르면 제1 도전형 반도체층과 제1 전극 간의 오믹 특성이 향상되며 소자의 발열량이 감소하여 소자의 신뢰성이 향상될 수 있다.
또한, 제1 전극과 중첩되는 제1 도전형 반도체층의 부분에 국부적으로 고농도 도핑이 이루어지므로, 활성층과 제2 도전형 반도체층의 결정성 품질이 저하되는 것을 방지할 수 있다.
도 1은 종래의 발광 다이오드 구조를 개략적으로 도시한 도면.
도 2는 제1 실시예에 따른 발광소자의 측단면도.
도 3은 도 1의 A 부분을 확대하여 도시한 도면.
도 4는 제2 실시예에 따른 발광소자의 측단면도.
도 5는 제3 실시예에 따른 발광소자의 측단면도.
도 6은 제4 실시예에 따른 발광소자의 측단면도.
도 7 내지 도 9는 일실시예에 따른 발광소자의 제조 방법을 도시한 측단면도.
도 10a는 종래의 발광소자에서 제1 도전형 반도체층과 제1 전극의 에너지 밴드 구조를 도시한 도면.
도 10b는 실시예에 따른 발광소자에서 제1 도전형 반도체층과 제1 전극의 에너지 밴드 구조를 도시한 도면.
도 11은 실시예에 따른 발광소자를 포함한 발광소자 패키지의 일실시예를 도시한 도면.
도 12는 실시예에 따른 발광소자가 배치된 헤드램프의 일실시예를 도시한 도면.
도 13은 실시예에 따른 발광소자 패키지가 배치된 표시장치의 일실시예를 도시한 도면.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 2는 제1 실시예에 따른 발광소자의 측단면도이고, 도 3은 도 2의 A 부분을 확대하여 도시한 도면이다.
제1 실시예에 따른 발광소자(100)는 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120), 상기 제1 도전형 반도체층(122) 상의 제1 전극(130) 및 상기 제2 도전형 반도체층(126) 상의 제2 전극(140)을 포함한다.
발광소자(100)는 복수의 화합물 반도체층, 예를 들어 3족-5족 원소의 반도체층을 이용한 LED(Light Emitting Diode)를 포함하며, LED는 청색, 녹색 또는 적색 등과 같은 광을 방출하는 유색 LED이거나 UV LED일 수 있다. LED의 방출 광은 다양한 반도체를 이용하여 구현될 수 있으며, 이에 대해 한정하지는 않는다.
발광 구조물(120)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제1 도전형 반도체층(122)은 반도체 화합물로 형성될 수 있으며, 예를 들어 3족-5족 또는 2족-6족 등의 화합물 반도체로 형성될 수 있다. 또한 제1 도전형 도펀트가 도핑될 수 있다. 상기 제1 도전형 반도체층(122)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te 등을 포함할 수 있으나 이에 한정되지 않는다.
제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제1 도전형 반도체층(122)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
제2 도전형 반도체층(126)은 반도체 화합물로 형성될 수 있으며, 예를 들어 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 형성될 수 있다. 제2 도전형 반도체층(126)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(146)이 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정하지 않는다.
제2 도전형 반도체층(126) 상에는 상기 제2 도전형과 반대의 극성을 갖는 반도체, 예컨대 상기 제2 도전형 반도체층이 p형 반도체층일 경우 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광 구조물은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이에 활성층(124)이 위치한다.
활성층(124)은 전자와 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. 제1 도전형 반도체층(122)이 n형 반도체층이고 제2 도전형 반도체층(126)이 p형 반도체층인 경우, 상기 제1 도전형 반도체층(122)으로부터 전자가 주입되고 상기 제2 도전형 반도체층(126)으로부터 정공이 주입될 수 있다.
활성층(124)은 단일 우물 구조, 다중 우물 구조, 양자선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(124)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자 우물 구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
활성층(124)이 우물 구조로 형성되는 경우, 활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 좁은 밴드 갭을 갖는 물질로 형성될 수 있다.
활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 상기 도전형 클래드층은 활성층의 장벽층의 밴드갭보다 더 넓은 밴드갭을 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조를 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120)은 기판(110) 상에 성장된다.
기판(110)은 반도체 물질 성장에 적합한 재료, 열전도성이 뛰어난 물질로 형성될 수 있다. 성장기판(110)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 기판(110)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.
기판(110) 상에 발광 구조물(120)을 성장시키기 전에 언도프트 반도체층(115)을 먼저 성장시킬 수 있다.
언도프트 반도체층(115)은 제1 도전형 반도체층(122)의 결정성 향상을 위해 형성되는 층으로, 제1 도전형 도펀트가 도핑되지 않아 제1 도전형 반도체층(122)에 비해 낮은 전기 전도성을 갖는 것을 제외하고는 제1 도전형 반도체층(122)과 같을 수 있다.
제1 도전형 반도체층(122) 상에는 제1 전극(130)이 위치하고, 제2 도전형 반도체층(126) 상에는 제2 전극(140)이 위치한다.
도 2에 도시된 수평형 발광소자의 경우, 제2 도전형 반도체층(126)과 활성층(124) 및 제1 도전형 반도체층(122)의 일부가 선택적으로 식각되어 노출된 제1 도전형 반도체층(122)의 노출면(S) 상에 제1 전극(130)이 위치한다.
그리고, 식각되지 않은 제2 도전형 반도체층(126) 상에 제2 전극(140)이 위치한다.
제1 전극(130) 및 제2 전극(140)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu) 또는 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
상기 제1 도전형 반도체층(122)은 제1층(122a), 및 상기 제1층(122)과 접하여 국부적으로 형성되고 상기 제1 전극(130)의 폭과 적어도 일부가 중첩되는 제2층(122b)을 포함하고, 제1 전극(130)은 제2층(122b) 상에 위치한다.
제1 도전형 반도체층(122)의 제2층(122b) 상에 제1 전극(130)이 위치하고, 제2층(122b)의 도핑 농도가 제1층(122a)의 도핑 농도보다 높기 때문에, 제1 전극(130)과 제2층(122b) 간의 접촉 저항이 감소하여 오믹 특성이 개선될 수 있다.
종래에는 제1층(122a)만으로 이루어진 제1 도전형 반도체층(122) 상에 제1 전극(130)이 위치하여 제1 도전형 반도체층(122)과 제1 전극(130)의 접촉 영역에서 오믹 특성이 좋지 않거나, 제1 도전형 반도체층(122) 전체를 고농도로 도핑하여 오믹 특성은 개선하였으나 결정성 품질이 저하되는 문제점이 있었다.
실시예에 따르면, 제1 전극(13)의 폭과 적어도 일부 중첩되도록 제1 도전형 반도체층(122) 내에 고농도로 도핑된 제2층(122b)을 국부적으로 형성함으로써, 제1 전극(130)과 제1 도전형 반도체층(122)의 접촉 영역에서의 접촉 저항을 감소시켜 오믹 특성을 개선할 수 있다.
또한, 제2층(122b)은 제1 도전형 반도체층(122)의 성장 과정에서 형성되는 것이 아니라, 제1층(122a)만으로 이루어진 제1 도전형 반도체층(122)을 포함한 발광 구조물(120)을 모두 성장시킨 후에 칩 공정에서 제2층(122b)의 형성이 이루어지므로, 고농도 도핑에 의한 반도체층의 결정성 품질 저하와 같은 문제가 발생하지 않아 발광소자(100)의 신뢰성이 향상될 수 있다.
발광소자(100) 사용시의 동작 온도는 일반적으로 200℃ 이하로 발광 구조물(120)의 성장 온도에 비해 낮기 때문에, 제2층(122b)에 고농도로 도핑된 도펀트가 발광 구조물(120)의 다른 층으로 확산되어 발광소자(100)의 동작 전압을 높이는 등의 문제는 발생하지 않는다.
상술한 바와 같이, 제2층(122b)의 도핑 농도는 제1층(122a)의 도핑 농도보다 높으며, 일 예로서, 제1층(122a)의 도핑 농도는 1×1018 내지 1×1019일 수 있고, 제2층(122b)의 도핑 농도는 1×1019 내지 1×1021일 수 있다.
제2층(122b)에 도핑된 도펀트는 제1층(122a)에 도핑된 도펀트와 동일 물질일 수도 있고, 다른 물질일 수도 있다. 즉, 제2층(122b)에 도핑된 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te 중 어느 하나를 포함할 수 있으나 이에 한정되지 않는다.
도 2의 A 부분을 확대하여 도시한 도 3을 참조하여 제2층(122b)에 대하여 좀 더 자세히 설명한다.
도 3을 참조하면, 제2층(122b)은 제1 전극(130)의 폭(WE)과 적어도 일부 중첩되도록 제1 도전형 반도체층(122)에 국부적으로 형성되며, 제2층(122b) 상에 제1 전극(130)이 위치한다.
제2층(122b)은 제1층(122a)과 접하며, 제2층(122b)의 측면과 바닥면이 제1층(122a)에 의해 둘러싸여 있다.
제2층(122b)의 폭(WH)은 제1 전극(130)의 폭(WE)보다 좁거나 넓을 수 있고, 또는 제1 전극(130)의 폭(WE)과 같을 수도 있다.
제1 실시예와 같은 수평형 발광소자의 경우, 선택적 식각에 의해 노출된 제1 도전형 반도체층(122)의 노출면(S) 상에 제1 전극(130)이 위치하며, 상기 노출면(S)과 대응되어 제2층(122b)이 위치한다.
실시예에 따라, 제2층(122b)은, 노출면(S)의 폭(WS)과 적어도 일부 중첩되게 형성되며, 노출면(S)의 폭(WS)보다 좁거나 노출면(S)의 폭(WS)과 같게 형성될 수 있다.
제2층(122b)의 폭(WH)이 노출면(S)의 폭(WS)보다 넓은 경우, 제1 전극(130)과의 접촉 영역에서의 오믹 특성을 개선하기 위해 필요한 영역보다 불필요하게 제2층(122b)의 영역이 넓어질 수 있고, 오히려 제1 도전형 반도체층(122) 내에서 전자의 이동성을 감소시키고 발광소자(100)의 발열량만 증가시킬 수 있다.
일 예로서, 제2층(122b)의 폭(WH)은 1um 내지 150um일 수 있다.
제2층(122b)의 두께(dH)는 제1 도전형 반도체층(122)의 두께보다 얇을 수 있다. 도 2와 같은 수평형 발광소자의 경우, 제2층(122b)은 노출면(S) 아래에 위치하는 제1 도전형 반도체층(122)의 두께보다 얇게 형성될 수 있다.
경우에 따라, 제2층(122b)의 두께(dH)가 노출면(S) 아래에 위치하는 제1 도전형 반도체층(122)의 두께와 동일하게 형성될 수도 있으나, 이러한 경우 제1 전극(130)과의 접촉 영역에서의 오믹 특성을 개선하기 위해 필요한 영역보다 불필요하게 제2층(122b)의 영역이 넓어질 수 있고, 오히려 제1 도전형 반도체층(122) 내에서 전자의 이동성을 감소시키고 발광소자(100)의 발열량만 증가시킬 수 있다.
일 예로서, 제2층(122b)의 두께(dH)는 1nm 내지 5um일 수 있다.
제1 도전형 반도체층(122) 상에서 제1 전극(130)이 소정 모양의 패턴으로 형성된 경우, 제2층(122b)은 제1 전극(130)의 패턴 모양과 대응되도록 제1 도전형 반도체층(122) 내에 형성될 수 있다.
다시 도 2를 참조하면, 제2 도전형 반도체층(126)과 제2 전극(140) 사이에 투명 전극층(150)이 위치할 수 있다.
투명 전극층(150)은 제2 도전형 반도체층(126)과 제2 전극(140)의 전기적 접촉을 개선하기 위한 것으로, 투광성 전도층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
그리고, 발광 구조물(120)의 상면의 적어도 일부 및 측면을 감싸도록 패시베이션층(160)이 위치할 수 있다.
패시베이션층(160)은 산화물 또는 질화물로 이루어져 발광 구조물(120)을 보호할 수 있다. 일 예로서, 패시베이션층(160)은 실리콘 산화물(SiO2)층, 실리콘 질화물층, 산화 질화물층, 또는 산화 알루미늄층으로 이루어질 수 있으나, 이에 한정하지 않는다.
도 4는 제2 실시예에 따른 발광소자의 측단면도이다. 상술한 실시예와 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.
제2 실시예에 따른 발광소자(100)는 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120), 상기 제1 도전형 반도체층(122) 상의 제1 전극(130) 및 상기 제2 도전형 반도체층(126) 상의 제2 전극(140)을 포함한다.
제1 도전형 반도체층(122)은 제1층(122a), 및 상기 제1층(122)과 접하여 국부적으로 형성되고 상기 제1 전극(130)의 폭과 적어도 일부가 중첩되는 제2층(122b)을 포함하고, 제1 전극(130)은 제2층(122b) 상에 위치한다.
제1 도전형 반도체층(122)의 제2층(122b) 상에 제1 전극(130)이 위치하고, 제2층(122b)의 도핑 농도가 제1층(122a)의 도핑 농도보다 높기 때문에, 제1 전극(130)과 제2층(122b) 간의 접촉 저항이 감소하여 오믹 특성이 개선될 수 있다.
제2 실시예가 제1 실시예와 다른 점은, 제2층(122b)이 각기 도핑 농도를 달리하는 복수 개의 층(122b-1, 122b-2, 122b-3, 122b-4)을 포함한다는 점이다.
도 4에는 제2층(122b)이 네 개의 층을 포함하는 것을 도시하였으나, 이는 일 예시에 불과하며, 이보다 적거나 많은 층을 포함할 수도 있다.
제2층(122b)을 구성하는 복수 개의 층(122b-1, 122b-2, 122b-3, 122b-4) 각각은 서로 도핑 농도를 달리하며, 도핑된 도펀트의 종류가 모두 같을 수도 있고 적어도 두 개의 층에 도핑된 도펀트의 종류가 다를 수도 있다.
제2층(122b)은 제1 전극(130)이 위치하는 방향으로 갈수록 도핑 농도가 증가할 수 있다. 일 예로서, 제2층(122b)을 구성하는 네 개의 층(122b-1, 122b-2, 122b-3, 122b-4)은 제1 전극(130)이 위치하는 방향으로 갈수록 도핑 농도가 점차 증가하며, 제1 전극(130)과 인접한 제2층(122b-4)의 도핑 농도가 가장 높을 수 있다. 제1 전극(130)과 인접한 제2층(122b-4)의 도핑 농도를 가장 높게 설정함으로써, 제1 전극(130)과 제1 도전형 반도체층(122)의 접촉 영역에서의 접촉 저항을 줄여서 오믹 특성을 개선할 수 있다.
도 5는 제3 실시예에 따른 발광소자의 측단면도이다. 상술한 실시예들과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.
제3 실시예에 따른 발광소자(100)는 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120), 상기 제1 도전형 반도체층(122) 상의 제1 전극(130) 및 상기 제2 도전형 반도체층(126) 상의 제2 전극(210)을 포함한다.
제1 도전형 반도체층(122)은 제1층(122a), 및 상기 제1층(122)과 접하여 국부적으로 형성되고 상기 제1 전극(130)의 폭과 적어도 일부가 중첩되는 제2층(122b)을 포함하고, 제1 전극(130)은 제2층(122b) 상에 위치한다.
제1 도전형 반도체층(122)의 제2층(122b) 상에 제1 전극(130)이 위치하고, 제2층(122b)의 도핑 농도가 제1층(122a)의 도핑 농도보다 높기 때문에, 제1 전극(130)과 제2층(122b) 간의 접촉 저항이 감소하여 오믹 특성이 개선될 수 있다.
제2층(122b)의 폭(WH)은 제1 전극(130)의 폭(WE)보다 좁거나 넓을 수 있고, 또는 제1 전극(130)의 폭(WE)과 같을 수도 있다. 일 예로서, 제2층(122b)의 폭(WH)은 1um 내지 150um일 수 있다.
제2층(122b)의 폭(WH)이 너무 넓을 경우, 제1 전극(130)과의 접촉 영역에서의 오믹 특성을 개선하기 위해 필요한 영역보다 불필요하게 제2층(122b)의 영역이 넓어질 수 있고, 오히려 제1 도전형 반도체층(122) 내에서 전자의 이동성을 감소시키고 발광소자(100)의 발열량만 증가시킬 수 있다.
제2층(122b)의 두께(dH)는 제1 도전형 반도체층(122)의 두께보다 얇을 수 있다.
경우에 따라, 제2층(122b)의 두께(dH)가 제1 도전형 반도체층(122)의 두께와 동일하게 형성될 수도 있으나, 이러한 경우 제1 전극(130)과의 접촉 영역에서의 오믹 특성을 개선하기 위해 필요한 영역보다 불필요하게 제2층(122b)의 영역이 넓어질 수 있고, 오히려 제1 도전형 반도체층(122) 내에서 전자의 이동성을 감소시키고 발광소자(100)의 발열량만 증가시킬 수 있다.
일 예로서, 제2층(122b)의 두께(dH)는 1nm 내지 5um일 수 있다.
제1 도전형 반도체층(122) 상에서 제1 전극(130)이 소정 모양의 패턴으로 형성된 경우, 제2층(122b)은 제1 전극(130)의 패턴 모양과 대응되도록 제1 도전형 반도체층(122) 내에 형성될 수 있다.
제2 전극(210)은 투명 전극층(212) 또는 반사층(214) 중 적어도 어느 하나를 포함할 수 있다.
투명 전극층(212)은 제2 도전형 반도체층(126)과 제2 전극(210)의 전기적 접촉을 개선하기 위한 것으로, 투광성 전도층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
반사층(214)은 활성층(124)에서 생성된 빛을 반사시켜 발광소자(100)의 내부에서 소멸되는 빛의 양을 줄임으로써, 발광소자(100)의 외부양자효율을 향상시킬 수 있다.
반사층(214)은 Ag, Ti, Ni, Cr 또는 AgCu 중 적어도 어느 하나를 포함할 수 있으나, 이에 한정하지 않는다.
반사층(214)이 제2 도전형 반도체층(126)과 오믹 접촉하는 물질로 이루어진 경우, 투명 전극층(212)은 별도로 형성하지 않을 수 있다.
발광 구조물(120)은 도전성 지지기판(230)에 의해 지지된다.
도전성 지지기판(230)은 전기 전도성과 열 전도성이 높을 물질로 형성되며, 예를 들어, 소정의 두께를 갖는 베이스 기판(substrate)으로서, 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 또는 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 또는 전도성 시트 등을 선택적으로 포함할 수 있다.
제2 도전형 반도체층(126) 상에 제2 전극(210)이 형성된 발광 구조물(120)과 도전성 지지기판(230)은 본딩층(240)에 의해 서로 본딩된다.
본딩층(240)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
제1 전극(130)과 대응되는 발광 구조물(120)의 하부 영역에는 전류 저지층(220)이 위치할 수 있다. 즉, 제2 도전형 반도체층(126)과 제2 전극(210) 사이에 제1 전극(130)과 대응하도록 전류 저지층(220)이 위치할 수 있다.
투명 전극층(212)이 존재하는 경우, 전류 저지층(220)은 제2 도전형 반도체층(126)과 접하지 않는 면이 투명 전극층(212)에 의해 둘러싸일 수 있다.
전류 저지층(220)은 발광소자(100)로 주입된 전류가 제1 전극(130)의 주변으로만 밀집되는 것을 방지하여 전류의 흐름이 수평 방향으로 분산될 수 있도록 한다.
전류 저지층(220)은 반사층(214) 또는 투명 전극층(212)보다 전기 전도성이 낮은 물질, 제2 도전형 반도체층(126)과 쇼트키 접촉을 형성하는 물질, 또는 전기 절연성 물질로 형성될 수 있다. 전류 저지층(220)은 예를 들어, ZnO, SiO2, SiON, Si3N4, Al2O3 ,, TiO2, Ti, Al 또는 Cr 중 적어도 하나를 포함할 수 있다.
발광 구조물(120)의 제1 도전형 반도체층(122)의 표면에는 러프니스 패턴(R)이 형성될 수 있다. 러프니스 패턴(R)은 PEC(Photo enhanced chemical) 식각 방법이나 마스크 패턴을 이용한 에칭 공정 수행하여 형성할 수 있다. 러프니스 패턴(R)은 활성층(124)에서 생성된 광의 외부 추출 효율을 증가시키기 위한 것으로서, 규칙적인 주기를 갖거나 불규칙적인 주기를 가질 수 있다.
또한, 발광 구조물(120)의 상면의 적어도 일부 및 측면을 감싸도록 패시베이션층(160)이 위치할 수 있다.
도 6은 제4 실시예에 따른 발광소자의 측단면도이다. 상술한 실시예들과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.
제4 실시예에 따른 발광소자(100)는 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120), 상기 제1 도전형 반도체층(122) 상의 제1 전극(130) 및 상기 제2 도전형 반도체층(126) 상의 제2 전극(210)을 포함한다.
제1 도전형 반도체층(122)은 제1층(122a), 및 상기 제1층(122)과 접하여 국부적으로 형성되고 상기 제1 전극(130)의 폭과 적어도 일부가 중첩되는 제2층(122b)을 포함하고, 제1 전극(130)은 제2층(122b) 상에 위치한다.
제1 도전형 반도체층(122)의 제2층(122b) 상에 제1 전극(130)이 위치하고, 제2층(122b)의 도핑 농도가 제1층(122a)의 도핑 농도보다 높기 때문에, 제1 전극(130)과 제2층(122b) 간의 접촉 저항이 감소하여 오믹 특성이 개선될 수 있다.
제4 실시예가 제3 실시예와 다른 점은, 제2층(122b)이 각기 도핑 농도를 달리하는 복수 개의 층(122b-1, 122b-2, 122b-3, 122b-4)을 포함한다는 점이다.
도 4에는 제2층(122b)이 네 개의 층을 포함하는 것을 도시하였으나, 이는 일 예시에 불과하며, 이보다 적거나 많은 층을 포함할 수도 있다.
제2층(122b)을 구성하는 복수 개의 층(122b-1, 122b-2, 122b-3, 122b-4) 각각은 서로 도핑 농도를 달리하며, 도핑된 도펀트의 종류가 모두 같을 수도 있고 적어도 두 개의 층에 도핑된 도펀트의 종류가 다를 수도 있다.
제2층(122b)은 제1 전극(130)이 위치하는 방향으로 갈수록 도핑 농도가 증가할 수 있다. 일 예로서, 제2층(122b)을 구성하는 네 개의 층(122b-1, 122b-2, 122b-3, 122b-4)은 제1 전극(130)이 위치하는 방향으로 갈수록 도핑 농도가 점차 증가하며, 제1 전극(130)과 인접한 제2층(122b-4)의 도핑 농도가 가장 높을 수 있다. 제1 전극(130)과 인접한 제2층(122b-4)의 도핑 농도를 가장 높게 설정함으로써, 제1 전극(130)과 제1 도전형 반도체층(122)의 접촉 영역에서의 접촉 저항을 줄여서 오믹 특성을 개선할 수 있다.
도 7 내지 도 9는 일실시예에 따른 발광소자의 제조 방법을 도시한 측단면도이다. 이하에서는 도 7 내지 도 9를 참조하여 제1 실시예에 따른 발광소자의 제조 과정을 설명한다.
먼저 도 7을 참조하면, 기판(110) 상에 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120)을 성장시킨다. 이때, 발광 구조물(120)의 결정성 향상을 위하여 기판(110) 상에 언도프트 반도체층(115)을 성장시킨 후 제1 도전형 반도체층(122)을 성장시킬 수 있다.
제1 도전형 반도체층(122)은 상술한 제1층(122a)과 동일하며, 발광 구조물(120) 성장 단계에서는 제1층(122a)만으로 이루어진 제1 도전형 반도체층(122)이 형성된다.
실시예에 따라, 기판(110)과 언도프트 반도체층(115) 사이에 버퍼층(미도시)이 위치할 수도 있다. 버퍼층은 기판(110)과 발광 구조물(120) 간의 격자 부정합 및 열팽창 계수의 차이를 완화하기 위한 것으로, 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.
발광 구조물(120)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 성장될 수 있으나, 이에 대해 한정하지 않는다.
그 후, 도 8을 참조하면, 제2 도전형 반도체층(126)과 활성층(124) 및 제1 도전형 반도체층(122)의 일부를 선택적으로 식각하여 제1 도전형 반도체층(122)을 노출시킨다.
그리고, 제1 도전형 반도체층(122)의 노출면(S)에 제2층(122b)을 형성한다.
즉, 제2층(122b)은 발광 구조물(120)의 성장 단계에서 형성되는 것이 아니라, 발광 구조물(120)의 성장이 완료된 후 선택적 식각에 의해 제1 도전형 반도체층(122)의 일부를 노출시킨 후 그 노출면(S)에서 제2층(122b)을 형성한다.
제2층(122b)은 노출면(S)의 폭과 같거나 노출면(S)의 폭보다 좁게 형성되고, 후에 형성될 제1 전극(130)의 폭을 고려하여 형성될 수 있다.
제2층(122b)은 제1층(122a)보다 도핑 농도가 높은 층이므로, 노출면(S)에서 제1층(122a)으로 이온 주입 또는 확산 방법에 의해 도핑 농도를 증가시킴으로써 형성될 수 있다.
그 후, 도 9를 참조하면, 제2 도전형 반도체층(126) 상에 제2 전극(140)을 형성하고, 제1 도전형 반도체층(122)의 제2층(122b) 상에 제1 전극(130)을 형성한다.
제2 도전형 반도체층(126)과 제2 전극(140) 사이에는 투명 전극층(150)이 위치할 수도 있다.
그리고, 발광 구조물(120)의 상면의 적어도 일부 및 측면을 감싸도록 패시베이션층(160)을 형성한다.
상술한 발광소자(100)의 제조 방법을 일 예에 불과하며, 실시예에 따라 구체적인 제조 과정의 순서나 방법은 달라질 수 있다.
도 10a는 종래의 발광소자에서 제1 도전형 반도체층과 제1 전극의 에너지 밴드 구조를 도시한 도면이고, 도 10b는 실시예에 따른 발광소자에서 제1 도전형 반도체층과 제1 전극의 에너지 밴드 구조를 도시한 도면이다.
제1 도전형 반도체층과 제1 전극이 접하는 경우, 제1 도전형 반도체층의 일함수(ΦS)와 제1 전극의 일함수(Φm)의 차이로 인해 에너지 장벽이 형성되며, 발광소자에 전류가 공급되기 위해서는 이러한 에너지 장벽을 넘어 제1 도전형 반도체층으로 전자가 공급되어야 한다.
실시예에 따라 제1 도전형 반도체층에 고농도로 도핑된 제2층을 국부적으로 형성하고, 상기 제2층 상에 제1 전극을 위치시키면, 제1 도전형 반도체층과 제1 전극 간의 일함수의 차이가 줄어들고 그로 인해 에너지 장벽의 폭이 좁아지면서 터널링 현상에 의해 제1 전극에서 제1 도전형 반도체층으로 전자가 공급됨으로써 계면에서 접촉 저항이 낮아질 수 있다.
즉, 도 10a와 도 10b를 비교하면, 도 10a의 에너지 장벽의 폭(W1)보다 도 10b의 에너지 장벽의 폭(W2)이 좁아지면서 터널링 현상에 의해 제1 도전형 반도체층에 전자가 용이하게 주입되는 것을 확인할 수 있다.
따라서, 제1 도전형 반도체층과 제1 전극의 접촉 영역에서 접촉 저항이 감소하여 오믹 특성이 개선되고, 제2층은 제1 도전형 반도체층에서 제1 전극과 접하는 부분에 국부적으로 형성되므로 전자의 이동성이나 발광소자의 수명 감소의 문제점을 발생시키지 않는다.
도 11은 실시예들에 따른 발광소자를 포함한 발광소자 패키지의 일실시예를 도시한 도면이다.
일실시예에 따른 발광소자 패키지(300)는 몸체(310)와, 상기 몸체(310)에 설치된 제1 리드 프레임(321) 및 제2 리드 프레임(322)과, 상기 몸체(310)에 설치되어 상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)과 전기적으로 연결되는 상술한 실시예들에 따른 발광소자(100)와, 상기 캐비티에 형성된 몰딩부(340)를 포함한다. 상기 몸체(310)에는 캐비티가 형성될 수 있다.
상기 몸체(310)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(310)가 금속 재질 등 도전성 물질로 이루어지면, 도시되지는 않았으나 상기 몸체(310)의 표면에 절연층이 코팅되어 상기 제1,2 리드 프레임(321, 322) 간의 전기적 단락을 방지할 수 있다.
상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전류를 공급한다. 또한, 상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)은 상기 발광소자(100)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시킬 수도 있다.
상기 발광소자(100)는 상기 몸체(310) 상에 설치되거나 상기 제1 리드 프레임(321) 또는 제2 리드 프레임(322) 상에 설치될 수 있다. 본 실시예에서는 제1 리드 프레임(321)과 발광소자(100)가 직접 통전되고, 제2 리드 프레임(322)과 상기 발광소자(100)는 와이어(330)를 통하여 연결되어 있다. 발광소자(100)는 와이어 본딩 방식 외에 플립칩 방식 또는 다이 본딩 방식 등에 의하여 리드 프레임(321, 322)과 연결될 수 있다.
상기 몰딩부(340)는 상기 발광소자(100)를 포위하여 보호할 수 있다. 또한, 상기 몰딩부(340) 상에는 형광체(350)가 포함되어, 상기 발광소자(100)로부터 방출되는 빛의 파장을 변화시킬 수 있다.
형광체(350)는 가넷(Garnet)계 형광체, 실리케이트(Silicate)계 형광체, 니트라이드(Nitride)계 형광체, 또는 옥시니트라이드(Oxynitride)계 형광체를 포함할 수 있다.
예를 들어, 상기 가넷계 형광체는 YAG(Y3Al5O12:Ce3 +) 또는 TAG(Tb3Al5O12:Ce3 +)일 수 있고, 상기 실리케이트계 형광체는 (Sr,Ba,Mg,Ca)2SiO4:Eu2 +일 수 있고, 상기 니트라이드계 형광체는 SiN을 포함하는 CaAlSiN3:Eu2 +일 수 있고, 상기 옥시니트라이드계 형광체는 SiON을 포함하는 Si6 - xAlxOxN8 -x:Eu2 +(0<x<6)일 수 있다.
상기 발광소자(100)에서 방출된 제1 파장 영역의 광이 상기 형광체(250)에 의하여 여기되어 제2 파장 영역의 광으로 변환되고, 상기 제2 파장 영역의 광은 렌즈(미도시)를 통과하면서 광경로가 변경될 수 있다.
실시예에 따른 발광소자 패키지는 복수 개가 기판 상에 어레이되며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
이하에서는 상술한 발광소자 또는 발광소자 패키지가 배치된 조명 시스템의 일실시예로서, 헤드램프와 백라이트 유닛을 설명한다.
도 12는 실시예들에 따른 발광소자가 배치된 헤드램프의 일실시예를 도시한 도면이다.
도 12를 참조하면, 실시예들에 따른 발광소자가 배치된 발광 모듈(710)에서 방출된 빛이 리플렉터(720)와 쉐이드(730)에서 반사된 후 렌즈(740)를 투과하여 차체 전방을 향할 수 있다.
상기 발광 모듈(710)은 회로기판 상에 발광소자가 복수 개로 탑재될 수 있으며, 이에 대해 한정하지 않는다.
도 13은 실시예에 따른 발광소자 패키지가 배치된 표시장치의 일실시예를 도시한 도면이다.
도 13을 참조하면, 실시예에 따른 표시장치(800)는 발광 모듈(830, 835)과, 바텀 커버(810) 상의 반사판(820)과, 상기 반사판(820)의 전방에 배치되며 상기 발광 모듈에서 방출되는 빛을 표시장치 전방으로 가이드하는 도광판(840)과, 상기 도광판(840)의 전방에 배치되는 제1 프리즘시트(850)와 제2 프리즘시트(860)와, 상기 제2 프리즘시트(860)의 전방에 배치되는 패널(870)과 상기 패널(870)의 전반에 배치되는 컬러필터(880)를 포함하여 이루어진다.
발광 모듈은 회로 기판(830) 상의 상술한 발광소자 패키지(835)를 포함하여 이루어진다. 여기서, 회로 기판(830)은 PCB 등이 사용될 수 있고, 발광소자 패키지(835)는 도 11에서 설명한 바와 같다.
상기 바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 상기 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 상기 도광판(840)의 후면이나, 상기 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
도광판(840)은 발광소자 패키지 모듈에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(830)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다. 그리고, 도광판이 생략되어 반사시트(820) 위의 공간에서 빛이 전달되는 에어 가이드 방식도 가능하다.
상기 제1 프리즘 시트(850)는 지지필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성되는데, 상기 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 상기 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
상기 제2 프리즘 시트(860)에서 지지필름 일면의 마루와 골의 방향은, 상기 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사시트로부터 전달된 빛을 상기 패널(870)의 전방향으로 고르게 분산하기 위함이다.
본 실시예에서 상기 제1 프리즘시트(850)과 제2 프리즘시트(860)가 광학시트를 이루는데, 상기 광학시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
상기 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있다.
상기 패널(870)은, 유리 바디 사이에 액정이 위치하고 빛의 편광성을 이용하기 위해 편광판을 양 유리바디에 올린 상태로 되어있다. 여기서, 액정은 액체와 고체의 중간적인 특성을 가지는데, 액체처럼 유동성을 갖는 유기분자인 액정이 결정처럼 규칙적으로 배열된 상태를 갖는 것으로, 상기 분자 배열이 외부 전계에 의해 변화되는 성질을 이용하여 화상을 표시한다.
표시장치에 사용되는 액정 표시 패널은, 액티브 매트릭스(Active Matrix) 방식으로서, 각 화소에 공급되는 전압을 조절하는 스위치로서 트랜지스터를 사용한다.
상기 패널(870)의 전면에는 컬러 필터(880)가 구비되어 상기 패널(870)에서 투사된 빛을, 각각의 화소마다 적색과 녹색 및 청색의 빛만을 투과하므로 화상을 표현할 수 있다.
이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 발광소자 115: 언도프트 반도체층
120: 발광 구조물 122: 제1 도전형 반도체층
122a: 제1층 122b: 제2층
124: 활성층 126: 제2 도전형 반도체층
130: 제1 전극 140: 제2 전극
150: 투명 전극층 160: 패시베이션층
210: 제2 전극 212: 투명 전극층
214: 반사층 220: 전류 저지층
230: 도전성 지지기판 240: 본딩층
310: 패키지 몸체 321, 322: 제1,2 리드 프레임
330: 와이어 340: 몰딩부
350: 형광체 710: 발광 모듈
720: 리플렉터 730: 쉐이드
800: 표시장치 810: 바텀 커버
820: 반사판 840: 도광판
850: 제1 프리즘시트 860: 제2 프리즘시트
870: 패널 880: 컬러필터

Claims (19)

  1. 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 제1 도전형 반도체층 상의 제1 전극; 및
    상기 제2 도전형 반도체층 상의 제2 전극;을 포함하고,
    상기 제1 도전형 반도체층은 제1층, 및 상기 제1층과 접하여 국부적으로 형성되고 상기 제1 전극의 폭과 적어도 일부가 중첩되는 제2층을 포함하고, 상기 제1 전극은 상기 제2층 상에 위치하며,
    상기 제2층은 상기 제1층보다 도핑 농도가 높은 발광소자.
  2. 제 1 항에 있어서,
    상기 제2층은 측면 및 바닥면이 상기 제1층에 의해 둘러싸인 발광소자.
  3. 제 1 항에 있어서,
    상기 제2층의 두께는 상기 제1 도전형 반도체층의 두께보다 얇은 발광소자.
  4. 제 1 항에 있어서,
    상기 제1 도전형 반도체층은, 상기 제2 도전형 반도체층, 상기 활성층 및 상기 제1 도전형 반도체층의 일부가 선택적으로 식각되어 노출된 노출면을 갖는 발광소자.
  5. 제 4 항에 있어서,
    상기 제1 전극은 상기 노출면 상에 위치하고, 상기 제2층은 상기 노출면의 폭과 적어도 일부 중첩되게 형성된 발광소자.
  6. 제 5 항에 있어서,
    상기 제2층의 폭은 상기 노출면의 폭과 같거나, 상기 노출면의 폭보다 좁은 발광소자.
  7. 제 1 항에 있어서,
    상기 제2층은 각기 도핑 농도를 달리하는 복수 개의 층을 포함하는 발광소자.
  8. 제 7 항에 있어서,
    상기 제2층은 상기 제1 전극이 위치한 방향으로 갈수록 도핑 농도가 증가하는 발광소자.
  9. 제 7 항에 있어서,
    상기 제2층은 상기 제1 전극과 인접한 층에서 도핑 농도가 가장 높은 발광소자.
  10. 제 1 항에 있어서,
    상기 제1층에 도핑된 도펀트와 상기 제2층에 도핑된 도펀트가 동일 물질로 이루어진 발광소자.
  11. 제 1 항에 있어서,
    상기 제2층의 폭은 1um 내지 150um인 발광소자.
  12. 제 1 항에 있어서,
    상기 제2층의 두께는 1nm 내지 5um인 발광소자.
  13. 제 1 항에 있어서,
    상기 제1층의 도핑 농도는 1×1018 내지 1×1019인 발광소자.
  14. 제 1 항에 있어서,
    상기 제2층의 도핑 농도는 1×1019 내지 1×1021인 발광소자.
  15. 제 4 항에 있어서,
    상기 제2 도전형 반도체층과 상기 제2 전극 사이에 투명 전극층이 위치하는 발광소자.
  16. 제 1 항에 있어서,
    상기 발광 구조물을 지지하는 도전성 지지기판을 더 포함하는 발광소자.
  17. 제 16 항에 있어서,
    상기 제2 전극은 상기 발광 구조물과 상기 도전성 지지기판 사이에 위치하고, 투명 전극층 또는 반사층 중 적어도 어느 하나를 포함하는 발광소자.
  18. 제 16 항에 있어서,
    상기 제1 도전형 반도체층 상에 러프니스 패턴이 위치하는 발광소자.
  19. 제 1 항에 있어서,
    상기 발광 구조물의 상면의 적어도 일부 및 측면을 감싸는 패시베이션층을 더 포함하는 발광소자.
KR1020120059065A 2012-06-01 2012-06-01 발광소자 KR20130135479A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120059065A KR20130135479A (ko) 2012-06-01 2012-06-01 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120059065A KR20130135479A (ko) 2012-06-01 2012-06-01 발광소자

Publications (1)

Publication Number Publication Date
KR20130135479A true KR20130135479A (ko) 2013-12-11

Family

ID=49982701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120059065A KR20130135479A (ko) 2012-06-01 2012-06-01 발광소자

Country Status (1)

Country Link
KR (1) KR20130135479A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023115767A1 (zh) * 2021-12-22 2023-06-29 淮安澳洋顺昌光电技术有限公司 Led芯片及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153892A (ja) * 1994-09-30 1996-06-11 Rohm Co Ltd 半導体発光素子、およびその製造方法
JPH10233531A (ja) * 1997-02-21 1998-09-02 Toshiba Corp 半導体素子およびその製造方法
JP2004095634A (ja) * 2002-08-29 2004-03-25 Sharp Corp 酸化物半導体発光素子およびその製造方法
KR20050081479A (ko) * 2004-02-13 2005-08-19 삼성전기주식회사 오믹 접촉을 개선한 질화물 반도체 발광소자 및 그 제조방법
KR20050096010A (ko) * 2004-03-29 2005-10-05 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153892A (ja) * 1994-09-30 1996-06-11 Rohm Co Ltd 半導体発光素子、およびその製造方法
JPH10233531A (ja) * 1997-02-21 1998-09-02 Toshiba Corp 半導体素子およびその製造方法
JP2004095634A (ja) * 2002-08-29 2004-03-25 Sharp Corp 酸化物半導体発光素子およびその製造方法
KR20050081479A (ko) * 2004-02-13 2005-08-19 삼성전기주식회사 오믹 접촉을 개선한 질화물 반도체 발광소자 및 그 제조방법
KR20050096010A (ko) * 2004-03-29 2005-10-05 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
일본 특허공보 특허 제 3614070호(2005.01.26.) 1부. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023115767A1 (zh) * 2021-12-22 2023-06-29 淮安澳洋顺昌光电技术有限公司 Led芯片及其制备方法

Similar Documents

Publication Publication Date Title
KR101827975B1 (ko) 발광소자
KR101941033B1 (ko) 발광소자
EP2696375B1 (en) Light emitting diode
KR101908657B1 (ko) 발광소자
KR101915213B1 (ko) 발광소자
KR20140008064A (ko) 발광소자
KR101991032B1 (ko) 발광소자
KR101922529B1 (ko) 발광소자
KR102050052B1 (ko) 발광소자
KR101929933B1 (ko) 발광 소자 및 이를 포함하는 조명 시스템
KR20130138416A (ko) 발광소자
KR101911867B1 (ko) 발광소자
KR102059033B1 (ko) 발광소자
KR102007401B1 (ko) 발광소자
KR20140092092A (ko) 발광소자
KR20140046162A (ko) 발광소자
KR20130139018A (ko) 발광 소자
KR101915212B1 (ko) 발광소자
KR20130135479A (ko) 발광소자
KR101911865B1 (ko) 발광소자
KR101861635B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR20140001352A (ko) 발광소자
KR101963222B1 (ko) 발광소자
KR20140056929A (ko) 발광소자
KR20130101221A (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application