KR102486391B1 - 고해상도 디스플레이 장치 - Google Patents

고해상도 디스플레이 장치 Download PDF

Info

Publication number
KR102486391B1
KR102486391B1 KR1020170148717A KR20170148717A KR102486391B1 KR 102486391 B1 KR102486391 B1 KR 102486391B1 KR 1020170148717 A KR1020170148717 A KR 1020170148717A KR 20170148717 A KR20170148717 A KR 20170148717A KR 102486391 B1 KR102486391 B1 KR 102486391B1
Authority
KR
South Korea
Prior art keywords
layer
light
display device
semiconductor layer
substrate
Prior art date
Application number
KR1020170148717A
Other languages
English (en)
Other versions
KR20190052887A (ko
Inventor
황경욱
최준희
박정훈
한주헌
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170148717A priority Critical patent/KR102486391B1/ko
Priority to EP18204133.5A priority patent/EP3483933B1/en
Priority to JP2018208848A priority patent/JP7359537B2/ja
Priority to US16/183,953 priority patent/US10784309B2/en
Priority to CN201811336654.6A priority patent/CN109768149A/zh
Publication of KR20190052887A publication Critical patent/KR20190052887A/ko
Priority to US16/994,201 priority patent/US10964747B2/en
Application granted granted Critical
Publication of KR102486391B1 publication Critical patent/KR102486391B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Abstract

광효율 및 색품질이 향상된 고해상도 디스플레이 장치가 개시된다. 개시된 디스플레이 장치는, 기판과, 상기 기판 상에 순차적으로 적층된 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광층과, 상기 발광층 상에 마련되어 상기 발광층에서 발생되는 빛에 의해 소정 색상의 빛들을 방출하는 복수의 색 변환층을 포함한다. 상기 발광층은 상기 복수의 색 변환층에 대응되도록 마련된다.

Description

고해상도 디스플레이 장치{High resolution display device}
디스플레이 장치에 관한 것으로, 상세하게는 광효율 및 색품질이 향상된 고해상도 디스플레이 장치에 관한 것이다.
디스플레이 장치로 LCD(liquid crystal display)와 OLED(organic light emitting diode) 디스플레이 등이 널리 사용되고 있다. 최근에는 마이크로-LED(micro-light emitting diode)를 이용하여 고해상도 디스플레이 장치를 제작하는 기술이 각광을 받고 있다. 그러나, 마이크로-LED를 이용한 고해상도 디스플레이 장치를 제작하기 위해서는 고효율의 소형 LED 칩들 제작하여야 하며, 소형 LED 칩들을 적절한 위치에 배열시키기 위해서 고난이도의 전사(transfer) 기술이 요구된다.
예시적인 실시예는 광효율 및 색품질이 향상된 고해상도 디스플레이 장치를 제공한다.
일 측면에 있어서,
기판;
상기 기판 상에 순차적으로 적층된 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광층; 및
상기 발광층 상에 마련되어 상기 발광층에서 발생되는 빛에 의해 소정 색상의 빛들을 방출하는 복수의 색 변환층(color converting layer);을 포함하고,
상기 발광층은 상기 복수의 색 변환층에 대응되도록 마련되는 디스플레이 장치가 제공된다.
상기 디스플레이 장치는 상기 제1 반도체층과 전기적으로 연결되도록 마련되는 적어도 하나의 제1 전극; 및 상기 제2 반도체층과 전기적으로 연결되도록 마련되는 복수의 제2 전극;을 포함할 수 있다.
상기 제2 전극과 접촉하는 상기 제2 반도체층의 접촉 영역 주위는 일정 깊이 이하로 식각될 수 있다. 상기 복수의 제2 전극은 예를 들면, ITO(Indium Tin Oxide), ZnO, IZO(Indium Zinc Oxide), Ag, Au, 그래핀 또는 나노 와이어를 포함할 수 있다.
상기 각 제1 전극은 상기 복수의 색 변환층 중 적어도 하나에 대응하도록 마련되어 공통 전극(common electrode)을 구성하며, 상기 복수의 제2 전극은 상기 복수의 색 변환층에 일대일 대응하도록 마련될 수 있다. 상기 복수의 제2 전극은 각각 박막 트랜지스터(TFT)에 연결될 수 있다.
상기 디스플레이 장치는 상기 제2 반도체층 상에 마련되어 상기 복수의 제2 전극으로부터 상기 제2 반도체층으로 주입되는 전류를 제한하는 전류 주입 제한층을 더 포함할 수 있다.
상기 전류 주입 제한층의 오픈된 부분을 통해 상기 제2 전극과 접촉하는 상기 제2 반도체층의 접촉 영역 주위는 일정 깊이 이하로 식각될 수 있다.
상기 전류 주입 제한층은 절연막을 포함할 수 있다. 여기서, 절연막은 예를들면, SiO2, SiN, Al2O3 또는 TiO2 를 포함할 수 있다.
상기 전류 주입 제한층은 다층 절연막을 포함할 수 있다. 상기 다층 절연막은 굴절률이 서로 다른 복수의 층을 포함할 수 있다.
상기 전류 주입 제한층은 절연막 및 상기 절연막 내부에 마련되는 금속 반사층을 포함할 수 있다. 상기 금속 반사층은 제1 금속층과, 상기 제1 금속층 상에 마련되는 것으로 상기 제1 금속층 보다 높은 반사율을 가지는 제2 금속층을 포함할 수 있다. 상기 금속 반사층은 예를 들면, Ag, Al, Cr 또는 Ni을 포함할 수 있다.
상기 디스플레이 장치는 상기 복수의 제2 전극과 상기 복수의 색 변환층 사이에 마련되는 것으로, 상기 발광층에서 발생되는 빛은 투과시키고 상기 복수의 색 변환층에서 발생되는 빛은 반사시키는 선택적 투명 절연층을 더 포함할 수 있다. 상기 선택적 투명 절연층은 굴절률이 다른 복수의 층을 포함할 수 있다.
상기 디스플레이 장치는 상기 복수의 색 변환층 상에 마련되어 특정 색상의 빛을 차단하는 선택적 차단층을 더 포함할 수 있다.
상기 디스플레이 장치는 상기 기판과 상기 제1 반도체층 사이 또는 상기 제1 반도체의 내부에 마련되는 광 흡수층을 더 포함할 수 있다.
상기 디스플레이 장치는 상기 기판과 상기 제1 반도체층 사이에 마련되는 것으로, 광반사 감소를 위한 굴절률 정합층(index matching layer)를 더 포함할 수 있다. 굴절률 정합층은 AlN을 포함할 수 있다.
상기 디스플레이 장치는 상기 기판의 하면에 마련되는 광흡수 부재를 더 포함할 수 있다.
상기 제1 및 제2 반도체층은 각각 n-GaN 및 p-GaN을 포함하며, 상기 활성층은 다중 양자 우물(MQW; Multi Quantum Well) 구조를 가질 수 있다.
상기 복수의 색 변환층은 양자점(QD; Quantum Dots) 또는 형광체(phosphor)를 포함할 수 있다. 상기 복수의 색 변환층 사이에는 블랙 매트릭스(black matrix)가 마련될 수 있다.
상기 발광층은 청색광을 발생시킬 수 있다. 여기서, 상기 복수의 색 변환층은 상기 청색광에 의해 여기되어 적색광을 방출하는 적색 변환층, 상기 청색광에 의해 여기되어 녹색광을 방출하는 녹색 변환층 및 상기 청색광을 투과시키는 청색 투과층을 포함할 수 있다.
상기 발광층은 자외선(UV)를 발생시킬 수 있다. 여기서, 상기 복수의 색 변환층은 상기 자외선에 의해 여기되어 적색광을 방출하는 적색 변환층, 상기 자외선에 의해 여기되어 녹색광을 방출하는 녹색 변환층 및 상기 자외선에 의해 청색광을 방출하는 청색 변환층을 포함할 수 있다.
상기 발광층은 상기 기판 상에 상기 제1 반도체층, 상기 활성층 및 상기 제2 반도체층을 순차적으로 성장시켜 형성될 수 있다. 상기 기판은 예를 들면, 실리콘 기판 또는 사파이어 기판을 포함할 수 있다.
예시적인 실시예에 의하면, 하나의 활성층을 복수의 색 변환층에 대응하도록 형성함으로써 활성층이 노출되는 면적을 최소화할 수 있으므로 광 효율을 향상시킬 수 있다. 또한, 전류 주입 제한층을 이용하여 전극과 접촉하는 반도체층의 접촉 영역을 줄어들게 하여 활성층의 발광 영역을 감소시킴으로써 원하지 않는 빛의 발광되는 것을 방지할 수 있으므로 색 품질을 향상시킬 수 있다. 전류 주입 제한층은 다층 절연막으로 구성하거나 또는 절연막 및 이 절연막의 내부에 마련되는 금속 반사층으로 구성함으로써 색 품질을 보댜 향상시킬 수 있다. 그리고, 전극과 접촉하는 반도체층의 접촉 영역 주위를 일정 깊이 이하로 식각함으로써 전극을 통해 반도체층으로 주입되는 전류가 측면으로 퍼지는 것을 줄일 수 있다. 또한, 성장에 의해 기판에 직접 발광층을 형성할 수 있으므로 기존의 LED 칩을 전사시키는 공정을 필요하지 않게 된다.
도 1은 예시적인 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 2는 도 1의 D 부분을 확대하여 도시한 것이다.
도 3은 다른 예시적인 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 4는 또 다른 예시적인 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 5는 도 4의 E 부분을 확대하여 도시한 것이다.
도 6은 또 다른 예시적인 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 7은 또 다른 예시적인 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 8은 또 다른 예시적인 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 9는 또 다른 예시적인 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 10은 또 다른 예시적인 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 11은 전류 주입 제한층의 물질에 따른 반사도를 도시한 것이다.
도 12는 또 다른 예시적인 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 13은 또 다른 예시적인 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 14는 또 다른 예시적인 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 15는 또 다른 예시적인 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 16은 또 다른 예시적인 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 17은 또 다른 예시적인 실시예에 따른 디스플레이 장치를 도시한 사시도이다.
도 18은 도 17에 도시된 디스플레이 장치의 변형예를 도시한 사시도이다.
도 19는 도 17에 도시된 디스플레이 장치의 회로 구성을 도시한 평면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들에 대해 상세히 설명하기로 한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 한편, 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다.
이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
“상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다.
방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 상기 단계들은 적당한 순서로 행해질 수 있다. 반드시 상기 단계들의 기재 순서에 한정되는 것은 아니다. 모든 예들 또는 예시적인 용어(예를 들어, 등등)의 사용은 단순히 기술적 사상을 상세히 설명하기 위한 것으로서 특허청구범위에 의해 한정되지 않는 이상 상기 예들 또는 예시적인 용어로 인해 범위가 한정되는 것은 아니다.
도 1은 예시적인 실시예에 따른 디스플레이 장치를 도시한 단면도이고, 도 2는 도 1의 D 부분을 확대하여 도시한 것이다.
도 1 및 도 2를 참조하면, 디스플레이 장치(100)는 복수의 픽셀을 포함한다. 도 1에는 편의상 2개의 픽셀만이 예시적으로 도시되어 있다. 이러한 픽셀들 각각은 서로 다른 색상의 서브 픽셀들을 포함할 수 있다. 구체적으로, 픽셀들 각각은 적색 서브픽셀(SR), 녹색 서브픽셀(SG) 및 청색 서브픽셀(SB)을 포함할 수 있다.
디스플레이 장치(100)는 기판(110)과, 기판(110)의 상부에 마련되는 발광층(120)과, 발광층(120)의 상부에 마련되는 복수의 색 변환층(color converting layer, 160R, 160G, 160B)를 포함할 수 있다.
기판(110)은 그 위에 발광층(120)을 성장시키기 위한 성장용 기판이 될 수 있다. 이 기판(110)은 일반적인 반도체 공정에서 사용되는 다양한 재질의 기판을 포함할 수 있다. 예를 들면, 기판(110)으로는 실리콘 기판 또는 사파이어 기판이 사용될 수 있다. 하지만, 이는 단지 예시적인 것으로 이외에도 기판(110)은 다른 다양한 재질이 사용될 수 있다.
기판(110)의 상면에는 청색광(B)을 방출하는 발광층(120)이 마련되어 있다. 여기서, 발광층(120)은 무기물 기반의 LED 층(Light Emitting Diode layer)이 될 수 있다. 발광층(120)은 기판(110)의 상면에 제1 반도체층(121), 활성층(123) 및 제2 반도체층(122)을 순차적으로 성장시킴으로써 형성될 수 있다.
제1 반도체층(121)은 기판(110)의 상면에 마련될 수 있다. 제1 반도체층(121)은 예를 들면, n형 반도체를 포함할 수 있다. 하지만 반드시 이에 한정되는 것은 아니며, 경우에 따라 제1 반도체층(121)은 p형 반도체를 포함할 수도 있다. 제1 반도체층(121)은 Ⅲ-Ⅴ족 계열의 n형 반도체, 예컨대, n-GaN을 포함할 수 있다. 이러한 제1 반도체층(121)은 단층 또는 다층 구조를 가질 수 있다.
활성층(123)은 제1 반도체층(121)의 상면에 마련될 수 있다. 활성층(123)은 전자와 정공이 결합하면서 청색광(B)을 발생시킬 수 있다. 활성층(123)은 다중 양자 우물(MQW; multi-quantum well) 구조를 가질 수 있다. 하지만 반드시 이에 한정되는 것은 아니며, 경우에 따라 단일 양자 우물(SQW; single-quantum well) 구조를 가질 수도 있다. 이러한 활성층(123)은 Ⅲ-Ⅴ족 계열의 반도체, 예컨대, GaN을 포함할 수 있다. 한편, 도면에서는 활성층(123)이 2차원 박막 형태로 형성된 경우가 예시적으로 도시되어 있으나, 이에 한정되지 않고, 활성층(123)은 마스크를 이용한 성장을 통해 로드(rod) 또는 피라미드(pyramid) 구조의 3차원 형태로 형성될 수도 있다.
제2 반도체층(122)은 활성층(123)의 상면에 마련될 수 있다. 제2 반도체층(122)은 예를 들면, p형 반도체를 포함할 수 있다. 하지만 반드시 이에 한정되는 것은 아니며, 경우에 따라 제2 반도체층(122)은 n형 반도체를 포함할 수도 있다. 제2 반도체층(122)은 Ⅲ-Ⅴ족 계열의 p형 반도체, 예컨대, p-GaN을 포함할 수 있다. 이러한 제2 반도체층(122)은 단층 또는 다층 구조를 가질 수 있다.
발광층(120)의 상부에는 발광층(120)의 활성층(123)에서 방출되는 청색광(B)에 의해 소정 색상의 빛들을 방출하는 복수의 색 변환층(160R, 160G, 160B)이 마련되어 있다. 복수의 색 변환층(160R, 160G, 160B)은 기판(110)에서 성장된 하나의 발광층(120)에 대응하여 마련될 수 있다. 구체적으로, 복수의 색 변환층(160R, 160G, 160B)은 적색 변환층(160R), 녹색 변환층(160G) 및 청색 투과층(160B)을 포함할 수 있다. 여기서, 적색 변환층(160R), 녹색 변환층(160G) 및 청색 투과층(160B)은 적색 서브픽셀(SR), 녹색 서브픽셀(SG) 및 청색 서브픽셀(SB)에 대응할 수 있다.
적색 변환층(160R)은 활성층(123)으로부터 방출되는 청색광(B)을 적색광(R)으로 변화시켜 방출할 수 있다. 이러한 적색 변환층(160R)은 청색광(B)에 의해 여기되어 적색광(R)을 방출하는 소정 크기의 양자점들(QD: Quantum Dots)을 포함할 수 있다. 양자점은 코어부와 껍질부를 갖는 코어-쉘(core-shell) 구조를 가질 수 있으며, 또한 쉘(shell)이 없는 입자 구조를 가질 수도 있다. 코어-쉘(core-shell) 구조는 싱글-쉘(single-shell) 또는 멀티-쉘(multi-shell)을 가질 수 있다. 멀티-쉘(multi-shell)은, 예컨대, 더블-쉘(double-shell)일 수 있다.
양자점은, 예컨대, Ⅱ-Ⅵ족 계열 반도체, Ⅲ-Ⅴ족 계열 반도체, Ⅳ-Ⅵ족 계열 반도체, Ⅳ족 계열 반도체 및 그래핀 양자점 중 적어도 하나를 포함할 수 있다. 구체적인 예로서, 양자점은 Cd, Se, Zn, S 및 InP 중 적어도 하나를 포함할 수 있지만, 이에 한정되지는 않는다. 각 양자점은 수십 nm 이하의 지름, 예컨대, 약 10 nm 이하의 지름을 가질 수 있다. 또한, 적색 변환층(160R)은 활성층(123)으로부터 방출되는 청색광(B)에 의해 여기되어 적색광(R)을 방출하는 형광체(phosphor)를 포함할 수도 있다. 한편, 적색 변환층(160R)은 투과 특성이 좋은 포토레지스트(photoresist)나 적색광(R)을 균일하게 방출시키는 광 산란제를 더 포함할 수 있다.
녹색 변환층(160G)은 활성층(123)으로부터 방출되는 청색광(B)을 녹색광(G)으로 변화시켜 방출할 수 있다. 이러한 녹색 변환층(160G)은 청색광(B)에 의해 여기되어 녹색광(G)을 방출하는 소정 크기의 양자점들을 포함할 수 있다. 또한, 녹색 변환층(160G)은 활성층(123)으로부터 방출되는 청색광(B)에 의해 여기되어 녹색광(G)을 방출하는 형광체를 포함할 수도 있다. 한편, 녹색 변환층(160G)은 포토레지스트나 광 산란제를 더 포함할 수 있다.
청색 투과층(160B)은 활성층(123)으로부터 방출되는 청색광(B)을 투과시켜 외부로 방출할 수 있다. 이러한 청색 투과층(160B)은 포토레지스트나 광 산란제를 더 포함할 수 있다. 한편, 적색 변환층(160R), 녹색 변환층(160G) 및 청색 투과층(160B) 사이에는 광 흡수를 위한 블랙 매트릭스(black matrix, 170)가 마련될 수 있다. 블랙 매트릭스(170)는 적색 변환층(160R), 녹색 변환층(160G) 및 청색 투과층(160B) 사이의 크로스토크(crosstalk)를 방지하여 콘트라스트(contrast)를 향상시키는 역할을 할 수 있다.
발광층(120)에는 제1 반도체층(121)과 전기적으로 연결되는 제1 전극(131)과, 제2 반도체층(122)과 전기적으로 연결되는 복수의 제2 전극(132)이 마련되어 있다. 제1 및 제2 반도체층(121,122)이 각각 n형 반도체 및 p형 반도체를 포함하는 경우, 제1 및 제2 전극(131,132)은 각각 n형 전극 및 p형 전극이 될 수 있다.
제1 전극(131)은 서브 픽셀들(SR, SG, SB)에 대한 공통 전극(common electrode)이 될 수 있다. 구체적으로, 발광층(120)에는 제2 반도체층(122), 활성층(123) 및 제1 반도체층(121)을 순차적으로 식각하여 제1 반도체층(121)을 노출시키는 홈(groove, 120a)이 소정 깊이로 형성되어 있다. 제1 전극(131)은 홈(120a)을 통해 노출된 제1 반도체층(121)과 접촉하도록 마련될 수 있다. 한편, 홈(120a)의 내벽에는 제1 전극(131)을 제1 반도체층(121) 및 활성층(123)과 절연시키기 위한 절연 물질이 마련될 수 있다.
도 1에는 제1 전극(131)이 6개의 서브 픽셀들(SR, SG, SB)에 대해 공통적으로 대응하도록 마련되는 경우가 예시적으로 도시되어 있다. 하지만, 이는 단지 예시적인 것으로, 하나의 제1 전극(131)에 공통적으로 대응하는 서브 픽셀들(SR, SG, SB)의 개수는 다양하게 변형될 수 있다. 이러한 제1 전극(131)은 도전성이 우수한 물질을 포함할 수 있다.
복수의 제2 전극(132)은 제2 반도체층(122)에 마련될 수 있다. 여기서, 복수의 제2 전극(132)은 복수의 서브 픽셀(SR, SG, SB), 즉, 복수의 색 변환층(160R, 160G, 160B)과 일대일 대응하도록 마련될 수 있다. 이러한 제2 전극들(132)은 적색 변환층(160R), 녹색 변환층(160G) 및 청색 투과층(160B)의 하부에 각각 마련될 수 있다. 제2 전극(132)은 투명한 도전성 물질을 포함할 수 있다. 예를 들면, 제2 전극(132)은 ITO(Indium Tin Oxide), ZnO, IZO(Indium Zinc Oxide), Ag, Au, 그래핀 또는 나노 와이어 등을 포함할 수 있다. 하지만, 이에 한정되지는 않는다.
제2 반도체층(122)에는 복수의 제2 전극(132)과 전기적으로 연결된 복수의 박막 트랜지스터(TFT; Thin Film Transistor, 140)가 마련되어 있다. 이러한 박막 트랜지스터들(140)은 복수의 서브 픽셀(SR, SG, SB) 중 원하는 적어도 하나의 서브 픽셀(SR, SG, SB)을 선택적으로 구동시키는 역할을 한다. 이 박막 트랜지스터들(140)은 블랙 매트릭스(170)의 하부에 마련될 수 있다.
제2 반도체층(122)에는 제2 전극(132)으로부터 제2 반도체층(122)에 주입되는 전류가 옆으로 퍼지는 것을 방지하기 위한 식각 영역(125)이 소정 깊이로 형성될 수 있다. 이 식각 영역(125)는 제2 전극(132)과 접촉하는 제2 반도체층(122)의 접촉 영역 주위를 일정 깊이 이하로 식각함으로써 형성될 수 있다. 이 식각 영역(125)에는 절연 물질이 마련될 수 있다. 트렌치(125)는 예를 들면 제2 반도체층(122) 두께의 1/2 또는 2/3 정도의 깊이로 형성될 수 있지만, 이에 한정되지는 않는다. 복수의 제2 전극(132) 및 복수의 박막 트랜지스터(140)를 덮도록 절연층(150)이 마련될 수도 있다.
상기와 같은 구조에서, 예를 들어 적색 서브 픽셀(SR)에 대응하는 박막 트랜지스터(140)가 구동하여 공통 전극인 제1 전극(131)과 적색 서브 픽셀(SR)에 대응하는 제2 전극(132) 사이에 소정 전압이 인가되면 적색 변환층(160R)의 하부에 위치하는 활성층(123)으로부터 청색광(B)이 방출되며, 이렇게 방출된 청색광(B)이 적색 변환층(160R)에 입사되면 적색 변환층(160R)은 적색광(R)을 외부로 방출하게 된다. 또한, 예를 들어, 녹색 서브 픽셀(SG)에 대응하는 박막 트랜지스터(140)가 구동하여 공통 전극인 제1 전극(131)과 녹색 서브 픽셀(SG)에 대응하는 제2 전극(132) 사이에 소정 전압이 인가되면 녹색 변환층(160G)의 하부에 위치하는 활성층(123)으로부터 청색광(B)이 방출되며, 이렇게 방출되는 청색광(B)이 녹색 변환층(160G)에 입사되면 녹색 변환층(160G)은 녹색광(G)을 외부로 방출하게 된다.
그리고, 예를 들어, 청색 서브 픽셀(SB)에 대응하는 박막 트랜지스터(140)가 구동하여 공통 전극인 제1 전극(131)과 청색 서브 픽셀(SB)에 대응하는 제2 전극(132) 사이에 소정 전압이 인가되면 청색 투과층(160B)의 하부에 위치하는 활성층(123)으로부터 청색광(B)이 방출되며, 이렇게 방출되는 청색광(B)은 청색 투과층(160B)을 투과하여 외부로 방출되게 된다. 도 2에는 적색 변환층(160R), 녹색 변환층(160G) 및 청색 투과층(160B)로부터 각각 적색광(R), 녹색광(G) 및 청색광(B)이 외부로 방출되는 경우가 예시적으로 도시되어 있다.
본 실시예에 따르면, 광효율이 향상된 고해상도의 디스플레이 장치를 구현할 수 있다. 기존의 고해상도 디스플레이 장치를 구현하기 위해서는 서브 픽셀들 에 대응하는 소형 LED 칩들을 별도로 제작하여야 하고, 이렇게 제작된 소형 LED 칩들을 적절한 위치에 전사시키는 것이 필요하게 된다. 이 경우, 발광 영역인 활성층들이 서브 픽셀 별로 서로 분리됨으로써 활성층의 노출 면적이 증가하여 광효율이 떨어지는 문제가 있으며, 소형 LED 칩들을 정확한 위치에 전사 시키는 공정은 높은 난이도가 요구된다. 본 실시예에 따른 디스플레이 장치에서는 하나의 발광층(구체적으로, 활성층)에 대응하여 복수의 서브 픽셀들이 마련됨으로써 발광 영역인 활성층이 서브 픽셀 별로 분리되지 않게 되고, 이에 따라 광효율이 향상될 수 있다. 또한, 제2 전극과 접촉하는 제2 반도체층의 접촉 영역 주위는 일정 깊이 이하로 식각됨으로써 제2 전극으로부터 주입되는 전류가 옆으로 퍼지는 것을 방지할 수 있다. 그리고, 발광층이 성장에 의해 기판에 직접 형성될 수 있으므로 기존의 높은 난이도를 가지는 전사 공정은 필요하지 않게 된다.
도 3은 다른 예시적인 실시예에 따른 디스플레이 장치를 도시한 단면도이다. 이하에서는 전술한 실시예와 다른 점을 중심으로 설명한다.
도 3을 참조하면, 디스플레이 장치(200)는 기판(210)과, 기판(210)의 상부에 마련되는 발광층(220)과, 발광층(220)의 상부에 마련되는 복수의 색 변환층(260R, 260G, 260B)을 포함할 수 있다. 기판(210)으로는 예를 들면, 실리콘 기판 또는 사파이어 기판이 사용될 수 있지만, 이에 한정되지는 않는다.
기판(210)에는 자외선(UV)을 방출하는 발광층(220)이 마련되어 있다. 이 발광층(220)은 무기물 기반의 LED 층이 될 수 있다. 발광층(220)은 기판(210)의 상면에 제1 반도체층(221), 활성층(223) 및 제2 반도체층(222)을 순차적으로 성장시킴으로써 형성될 수 있다.
기판(210)의 상면에 마련되는 제1 반도체층(221)은 예를 들면, n형 반도체를 포함할 수 있다. 구체적으로, 제1 반도체층(221)은 Ⅲ-Ⅴ족 계열의 n형 반도체, 예컨대, n-GaN을 포함할 수 있다. 제1 반도체층(221)의 상면에 마련되는 활성층(223)은 전자와 정공이 결합하면서 자외선(UV)을 발생시킬 수 있다. 이러한 활성층(223)은 예를 들면, 다중 양자 우물(MQW; multi-quantum well) 구조를 가질 수 있다. 활성층(223)은 Ⅲ-Ⅴ족 계열의 반도체, 예컨대, GaN을 포함할 수 있다. 활성층(223)의 상면에 마련되는 제2 반도체층(222)은 예를 들면, p형 반도체를 포함할 수 있다. 구체적으로, 제2 반도체층(222)은 Ⅲ-Ⅴ족 계열의 p형 반도체, 예컨대, p-GaN을 포함할 수 있다.
발광층(220)의 상부에는 활성층(223)에서 방출되는 자외선(UV)에 의해 소정 색상의 빛들을 방출하는 복수의 색 변환층(260R, 260G, 260B)이 마련되어 있다. 여기서, 복수의 색 변환층(260R, 260G, 260B)은 하나의 발광층(220)에 대응하여 마련될 수 있다. 복수의 색 변환층(260R, 260G, 260B)은 적색 변환층(260R), 녹색 변환층(260G) 및 청색 변환층(260B)을 포함할 수 있다. 여기서, 적색 변환층(260R), 녹색 변환층(260G) 및 청색 변환층(260B)은 각각 적색 서브픽셀(SR), 녹색 서브픽셀(SG) 및 청색 서브픽셀(SB)에 대응할 수 있다.
적색 변환층(260R)은 활성층(223)으로부터 방출되는 자외선(UV)을 적색광(R)으로 변화시켜 방출할 수 있다. 이러한 적색 변환층(260R)은 자외선(UV)에 의해 여기되어 적색광(R)을 방출하는 소정 크기의 양자점들을 포함할 수 있다. 양자점은 예를 들면, 코어-쉘(core-shell) 구조를 가질 수 있다. 양자점은, 예컨대, Ⅱ-Ⅵ족 계열 반도체, Ⅲ-Ⅴ족 계열 반도체, Ⅳ-Ⅵ족 계열 반도체, Ⅳ족 계열 반도체 및 그래핀 양자점 중 적어도 하나를 포함할 수 있다. 구체적인 예로서, 양자점은 Cd, Se, Zn, S 및 InP 중 적어도 하나를 포함할 수 있지만, 이에 한정되지는 않는다. 녹색 변환층(260G)은 활성층(223)으로부터 방출되는 자외선(UV)을 녹색광(G)으로 변화시켜 방출할 수 있다. 이러한 녹색 변환층(260G)은 자외선(UV)에 의해 여기되어 녹색광(G)을 방출하는 소정 크기의 양자점들을 포함할 수 있다. 청색 변환층(260B)은 활성층(223)으로부터 방출되는 자외선(UV)을 청색광(B)으로 변화시켜 방출할 수 있다. 이러한 청색 변환층(260B)은 자외선(UV)에 의해 여기되어 청색광(B)을 방출하는 소정 크기의 양자점들을 포함할 수 있다. 한편, 적색 변환층(260R), 녹색 변환층(260G) 및 청색 변환층(260B) 사이에는 광 흡수를 위한 블랙 매트릭스(270)가 마련될 수 있다.
발광층(220)에는 제1 반도체층(221)과 전기적으로 연결되는 제1 전극(미도시)과, 제2 반도체층(222)과 전기적으로 연결되는 복수의 제2 전극(232)이 마련되어 있다. 제1 및 제2 반도체층(221,222)이 각각 n형 반도체 및 p형 반도체를 포함하는 경우, 제1 전극(미도시) 및 제2 전극(232)는 각각 n형 전극 및 p형 전극이 될 수 있다.
전술한 바와 같이, 제1 전극은 복수의 서브 픽셀(SR, SG, SB)에 대한 공통 전극이 될 수 있다. 구체적으로, 발광층(220)에는 제1 반도체층(221)을 노출시키는 홈(미도시)이 소정 깊이로 형성되어 있으며, 이 홈을 통해 노출된 제1 반도체층(221)과 접촉하도록 제1 전극(미도시)이 마련될 수 있다. 이러한 제1 전극에 공통적으로 대응하는 서브 픽셀들(SR, SG, SB)의 개수는 다양하게 변형될 수 있다.
복수의 제2 전극(232)은 복수의 서브 픽셀(SR, SG, SB) (즉, 복수의 색 변환층(260R, 260G, 260B))과 일대일 대응하도록 제2 반도체층(222)에 마련될 수 있다. 제2 전극(232)은 투명한 도전성 물질을 포함할 수 있다. 또한, 제2 반도체층(222)에는 복수의 제2 전극(232)과 전기적으로 연결된 복수의 박막 트랜지스터(TFT, 240)가 마련되어 있다.
제2 반도체층(222)에는 제2 전극(232)으로부터 제2 반도체층(222)에 주입되는 전류가 옆으로 퍼지는 것을 방지하기 위한 식각 영역(225)이 소정 깊이로 형성될 수 있다. 이 식각 영역(225)은 제2 전극(232)과 접촉하는 제2 반도체층(222)의 접촉 영역 주위를 일정 깊이 이하로 식각함으로써 형성될 수 있다. 복수의 제2 전극(232) 및 복수의 박막 트랜지스터(240)를 덮도록 절연층이 마련될 수 있다
상기와 같은 구조에서, 예를 들어 적색 서브 픽셀(SR)에 대응하는 박막 트랜지스터(240)가 구동하여 공통 전극인 제1 전극과 적색 서브 픽셀(SR)에 대응하는 제2 전극(232) 사이에 소정 전압이 인가되면 적색 변환층(260R)의 하부에 위치하는 활성층(223)으로부터 자외선(UV)이 방출되며, 이렇게 방출되는 자외선(UV)이 적색 변환층(260R)에 입사되면 적색 변환층(260R)은 적색광(R)을 외부로 방출하게 된다. 또한, 예를 들어, 녹색 서브 픽셀(SG)에 대응하는 박막 트랜지스터(240)가 구동하여 공통 전극인 제1 전극과 녹색 서브 픽셀(SG)에 대응하는 제2 전극(232) 사이에 소정 전압이 인가되면 녹색 변환층(260G)의 하부에 위치하는 활성층(223)으로부터 자외선(UV)이 방출되며, 이렇게 방출되는 자외선(UV)이 녹색 변환층(260G)에 입사되면 녹색 변환층(260G)은 녹색광(G)을 외부로 방출하게 된다.
그리고, 예를 들어, 청색 서브 픽셀(SB)에 대응하는 박막 트랜지스터(240)가 구동하여 공통 전극인 제1 전극과 청색 서브 픽셀(SB)에 대응하는 제2 전극(232) 사이에 소정 전압이 인가되면 청색 변환층(260B)의 하부에 위치하는 활성층(223)으로부터 자외선(UV)이 방출되며, 이렇게 방출되는 자외선(UV)이 청색 변환층(260B)에 입사되면 청색 변환층(260B)은 청색광(B)을 외부로 방출하게 된다. 도 3에는 적색 변환층(260R), 녹색 변환층(260G) 및 청색 변환층(260B)로부터 각각 적색광(R), 녹색광(G) 및 청색광(B)이 외부로 방출되는 경우가 예시적으로 도시되어 있다.
본 실시예에 따른 디스플레이 장치(200)에서도 전술한 실시예에서와 같이 하나의 발광층(220)에 대응하여 복수의 서브 픽셀(SR, SG, SB)이 마련됨으로써 발광 영역인 활성층(223)이 서브 픽셀(SR, SG, SB) 별로 분리되지 않게 되어 광효율이 향상될 수 있다.
도 4는 또 다른 예시적인 실시예에 따른 디스플레이 장치를 도시한 단면도이다. 도 5는 도 4의 E 부분을 확대하여 도시한 것이다. 이하에서는 전술한 실시예들과 다른 점을 중심으로 설명한다.
도 4 및 도 5를 참조하면, 디스플레이 장치(300)는 복수의 픽셀을 포함하고, 이 픽셀들 각각은 적색 서브픽셀(SR), 녹색 서브픽셀(SG) 및 청색 서브픽셀(SB)을 포함할 수 있다. 기판(310)의 상부에는 발광층(320)이 마련되어 있으며, 발광층(320)의 상부에는 복수의 색 변환층(360R, 360G, 360B)이 마련되어 있다.
기판(310)으로는 성장용 기판, 예를 들면, 실리콘 기판 또는 사파이어 기판이 사용될 수 있다. 이 기판(310)의 상면에는 청색광(B)을 방출하는 발광층(320)이 마련되어 있다. 이 발광층(320)은 기판(310)의 상면에 제1 반도체층(321), 활성층(323) 및 제2 반도체층(322)을 순차적으로 성장시킴으로써 형성될 수 있다.
기판(310)의 상면에 마련되는 제1 반도체층(321)은 예를 들면, n형 반도체를 포함할 수 있다. 이러한 제1 반도체층(321)은 Ⅲ-Ⅴ족 계열의 n형 반도체, 예컨대, n-GaN을 포함할 수 있다. 제1 반도체층(321)의 상면에 마련되는 활성층(323)은 전자와 정공이 결합하면서 청색광(B)을 발생시킬 수 있다. 이러한 활성층(323)은 예를 들면, 다중 양자 우물(MQW) 구조를 가질 수 있다. 활성층(323)은 2차원 박막 형태 또는 3차원 형태로 형성될 수 있다. 제2 반도체층(322)은 활성층(323)의 상면에 마련될 수 있다. 제2 반도체층(322)은 예를 들면, p형 반도체를 포함할 수 있다. 이러한 제2 반도체층(322)은 Ⅲ-Ⅴ족 계열의 p형 반도체, 예컨대, p-GaN을 포함할 수 있다.
발광층(320)의 상부에는 발광층(320)의 활성층(323)에서 방출되는 청색광(B)에 의해 소정 색상의 빛들을 방출하는 복수의 색 변환층(360R, 360G, 360B)이 마련되어 있다. 여기서, 복수의 색 변환층(360R, 360G, 360B)은 기판(310)에서 성장된 하나의 발광층(320)에 대응하여 마련될 수 있다. 구체적으로, 복수의 색 변환층(360R, 360G, 360B)은 적색 변환층(360R), 녹색 변환층(360G) 및 청색 투과층(360B)을 포함할 수 있다. 여기서, 적색 변환층(360R), 녹색 변환층(360G) 및 청색 투과층(360B)은 적색 서브픽셀(SR), 녹색 서브픽셀(SG) 및 청색 서브픽셀(SB)에 대응할 수 있다.
적색 변환층(360R)은 활성층(323)으로부터 방출되는 청색광(B)을 적색광(R)으로 변화시켜 방출할 수 있다. 이러한 적색 변환층(360R)은 소정 크기의 양자점들또는 형광체를 포함할 수 있다. 녹색 변환층(360G)은 활성층(323)으로부터 방출되는 청색광(B)을 녹색광(G)으로 변화시켜 방출할 수 있다. 이러한 녹색 변환층(360G)은 소정 크기의 양자점들 또는 형광체를 포함할 수도 있다. 청색 투과층(360B)은 활성층(323)으로부터 방출되는 청색광(B)을 투과시켜 외부로 방출할 수 있다. 한편, 적색 변환층(360R), 녹색 변환층(360G) 및 청색 투과층(360B) 사이에는 광 흡수를 위한 블랙 매트릭스(370)가 마련될 수 있다.
발광층(320)에는 제1 반도체층(321)과 전기적으로 연결되는 제1 전극(331)과, 제2 반도체층(322)과 전기적으로 연결되는 복수의 제2 전극(332)이 마련되어 있다. 제1 및 제2 반도체층(321,322)이 각각 n형 반도체 및 p형 반도체를 포함하는 경우, 제1 및 제2 전극(331,332)은 각각 n형 전극 및 p형 전극이 될 수 있다.
제1 전극(331)은 서브 픽셀들(SR, SG, SB)에 대한 공통 전극이 될 수 있다. 구체적으로, 발광층(320)에는 제2 반도체층(322), 활성층(323) 및 제1 반도체층(321)을 순차적으로 식각하여 제1 반도체층(321)을 노출시키는 홈(320a)이 소정 깊이로 형성되어 있다. 제1 전극(331)은 홈(320a)을 통해 노출된 제1 반도체층(321)과 접촉하도록 마련될 수 있다. 한편, 홈(320a)의 내벽에는 제1 전극(331)을 제1 반도체층(321) 및 활성층(323)과 절연시키기 위한 절연 물질이 마련될 수 있다.
도 4에는 제1 전극(331)이 6개의 서브 픽셀들(SR, SG, SB)에 대해 공통적으로 대응하도록 마련되는 경우가 예시적으로 도시되어 있다. 하지만, 이는 단지 예시적인 것으로, 하나의 제1 전극(331)에 공통적으로 대응하는 서브 픽셀들(SR, SG, SB)의 개수는 다양하게 변형될 수 있다.
복수의 제2 전극(332)은 제2 반도체층(322)에 마련될 수 있다. 복수의 제2 전극(332)은 복수의 서브 픽셀(SR, SG, SB), 즉, 복수의 색 변환층(360R, 360G, 360B)과 일대일 대응하도록 마련될 수 있다. 이러한 제2 전극들(332)은 적색 변환층(360R), 녹색 변환층(360G) 및 청색 투과층(360B)의 하부에 각각 마련될 수 있다. 제2 전극(332)은 투명한 도전성 물질을 포함할 수 있다. 예를 들면, 제2 전극(332)은 ITO, ZnO, IZO, Ag, Au, 그래핀 또는 나노 와이어 등을 포함할 수 있다. 제2 반도체층(322)에는 복수의 제2 전극(332)과 전기적으로 연결된 복수의 박막 트랜지스터(340)가 마련되어 있다. 이러한 박막 트랜지스터들(340)은 블랙 매트릭스(370)의 하부에 마련될 수 있다.
제2 반도체층(322)에는 제2 전극(332)으로부터 제2 반도체층(322)으로 주입되는 전류를 제한하는 전류 주입 제한층(337)이 마련되어 있다. 특정의 색 변환층(360R, 360G, 360B) 하부에 위치한 활성층(323)에서 발생된 청색광(B)은 측면으로도 이동할 수 있으며, 이 경우 주변의 색 변환층(360R, 360G, 360B) 으로부터 원하지 않는 색상의 빛이 외부로 방출됨으로써 색 품질이 떨어질 수 있다.
이를 방지하기 위해 본 실시예에서는 제2 반도체층(322)에 전류 주입 제한층(337)이 마련되어 있다. 전류 주입 제한층(337)은 제2 전극(332)과 접촉하는 제2 반도체층(322)의 접촉 영역을 줄여 주는 역할을 할 수 있다. 이 경우, 전류 주입 제한층(337)에 의해 제2 전극(332)과 접촉하는 제2 반도체층(322)의 접촉 영역은 각 색 변환층(360R, 360G, 360B) 보다 작은 면적을 가지고, 색 변환층(360R, 360G, 360B) 의 중심부에 대응하도록 마련될 수 있다. 이러한 전류 주입 제한층(337)으로 인해 제2 전극(332)으로부터 제2 반도체층(322)으로 주입되는 전류가 제한될 수 있으며, 이에 따라 특정 색 변환층(360R, 360G, 360B)의 하부에 위치한 활성층(323)에서 발생되는 청색광(B)의 발광 영역이 줄어들 수 있다. 그러므로, 특정 색 변환층(360R, 360G, 360B)의 하부에 위치한 활성층(323)에서 발생된 청색광(B)이 주변의 다른 색 변환층(360R, 360G, 360B) 쪽으로 진행하여 원하지 않는 색상의 빛을 발광시켜 색 품질을 떨어뜨리는 것을 최소화시킬 수 있다.
전류 주입 제한층(337)은 소정 두께의 절연막을 포함할 수 있다. 여기서, 절연막은 예를 들면, SiO2, SiN, Al2O3 또는 TiO2 등을 포함할 수 있지만 이에 한정되지는 않는다.
제2 반도체층(322)에는 제2 전극(332)으로부터 제2 반도체층(322)에 주입되는 전류가 옆으로 퍼지는 것을 방지하기 위한 식각 영역(325)이 소정 깊이로 형성될 수 있다. 이 식각 영역(325)은 전류 주입 제한층(337)의 오픈된 부분을 통해 제2 전극(332)과 접촉하는 제2 반도체층(322)의 접촉 영역 주위를 일정 깊이 이하로 식각함으로써 형성될 수 있다. 이러한 식각 영역(325)에는 절연 물질이 마련될 수 있다. 복수의 제2 전극(332), 복수의 박막 트랜지스터(340) 및 전류 주입 제한층(337)을 덮도록 절연층(350)이 마련될 수도 있다.
기판(310)의 하면에는 광 흡수 부재(380)가 더 마련될 수 있다. 광 흡수 부재(380)는 활성층(323)으로부터 발생되어 기판(310)을 투과하는 청색광(B)을 흡수함으로써 기판(310)의 하면에서 청색광(B)이 반사되어 기판(310)의 상부 쪽으로 진행하는 것을 방지할 수 있다. 광 흡수 부재(380)는 기판(310)과 유사한 굴절률을 가지는 물질을 포함할 수 있다. 예를 들면, 광 흡수 부재(380)는 폴리머 계열의 물질을 포함할 수 있다.
도 5에는 적색 변환층(360R)으로부터 적색광(R)이 방출되는 경우가 예시적으로 도시되어 있다. 도 5를 참조하면, 적색 서브 픽셀(SR)에 대응하는 박막 트랜지스터(340)가 구동하여 공통 전극인 제1 전극(331)과 적색 서브 픽셀(SR)에 대응하는 제2 전극(332) 사이에 소정 전압이 인가되면 적색 변환층(360R)의 하부에 위치하는 활성층(323)으로부터 청색광(B)이 방출되며, 이렇게 방출된 청색광(B)이 적색 변환층(360R)에 입사되면 적색 변환층(360R)은 적색광(R)을 외부로 방출하게 된다. 이 경우, 전류 주입 제한층(337)으로 인해 제2 전극(332)과 접촉하는 제2 반도체층(322)의 접촉 영역이 줄어들게 됨으로써 적색 변환층(360R)의 하부에 위치한 활성층(323)에서 발생되는 청색광(B)의 발광 영역은 감소하게 된다. 이에 따라, 적색 변환층(360R)의 하부에 위치한 활성층(323)에서 발생되는 청색광(B)이 녹색 변환층(G)이나 청색 변환층(B)으로 진행하여 원하지 않는 색상의 빛이 방출되는 것을 방지할 수 있다. 또한, 활성층(323)에서 발생되어 기판(310)을 투과하는 청색광(B)은 기판(310)의 하면에 마련되는 광 흡수부재(380)에 의해 흡수됨으로써 기판(310)의 하면에서 청색광(B)이 반사되어 기판(310)의 상부 쪽으로 진행하는 것을 방지할 수 있다. 그리고, 제2 전극(332)과 접촉하는 제2 반도체층(322)의 접촉 영역 주위가 일정 깊이 이하로 식각됨으로써 제2 전극(332)으로부터 제2 반도체층(322)으로 주입되는 전류가 옆으로 퍼지는 것도 방지할 수 있다.
도 6은 또 다른 예시적인 실시예에 따른 디스플레이 장치를 도시한 단면도이다. 도 6에 도시된 디스플레이 장치(300')는 제2 반도체층(322)에 식각 영역(도 5의 325)이 형성되어 있지 않다는 점을 제외하면 도 5에 도시된 디스플레이 장치(300)와 동일하다. 이에 따라, 도 6에 도시된 디스플레이 장치(300')에 대한 상세한 설명은 생략한다.
도 7은 또 다른 예시적인 실시예에 따른 디스플레이 장치를 도시한 단면도이다. 도 7에 도시된 디스플레이 장치(400)는 선택적 투명 절연층(410) 및 선택적 차단층(420)을 구비한다는 점 외에는 도 5에 도시된 디스플레이 장치(300)와 동일하다. 이하에서는 도 5에 도시된 디스플레이 장치(300)와 다른 점을 중심으로 설명한다.
도 7을 참조하면, 복수의 제2 전극(332)과 복수의 색 변환층(360R, 360G, 360B) 사이에는 선택적 투명 절연층(410)이 마련될 수 있다. 선택적 투명 절연층(410)은 발광층(320)의 활성층(323)에서 발생된 청색광(B)은 투과시키고, 복수의 색 변환층(360R, 360G, 360B)에서 발생되는 빛은 반사시키는 역할을 할 수 있다. 이러한 선택적 투명 절연층(410)은 굴절률이 서로 다른 복수의 층 구조를 포함할 수 있다.
복수의 색 변환층(360R, 360G, 360B) 상부에는 특정 색상의 빛을 차단하는 선택적 차단층(420)이 더 마련될 수 있다. 구체적으로, 선택적 차단층(420)은 적색 변환층(360R) 및 녹색 변환층(360G)의 상부에 마련되어 활성층(323)에서 발생된 청색광(B)이 외부로 방출되는 것을 차단하는 청색 차단 필터를 포함할 수 있다. 이러한 선택적 차단층(420)은 예를 들면, 레진(resin) 또는 다층 절연막을 포함할 수 있다.
도 7에는 적색 변환층(360R) 및 녹색 변환층으로부터 적색광(R) 및 녹색광(G)이 방출되는 경우가 예시적으로 도시되어 있다. 도 7을 참조하면, 적색 변환층(360R) 및 녹색 변환층(360G)의 하부에 위치하는 활성층(323)으로부터 청색광(B)이 방출되고, 이렇게 방출된 청색광(B)은 선택적 투명 절연층(410)을 투과하여 적색 변환층(360R) 및 녹색 변환층(360G)에 입사됨으로써 적색 변환층(360R) 및 녹색 변환층(360G)에서 각각 적색광(R) 및 녹색광(G)이 발생된다. 그리고 이러한 적색광(R) 및 녹색광(G)은 선택적 차단층(420)을 통해 외부로 방출된다.
도 8은 또 다른 예시적인 실시예에 따른 디스플레이 장치를 도시한 단면도이다. 도 8에 도시된 디스플레이 장치(500)는 광 흡수층(510)을 더 구비한다는 점 외에는 도 5에 도시된 디스플레이 장치(300)와 동일하다. 이하에서는 전술한 도 5에 도시된 디스플레이 장치(300)와 다른 점을 중심으로 설명한다.
도 8을 참조하면, 기판(310)과 제1 반도체층(321) 사이에는 광 흡수층(510)이 마련될 수 있다. 이 광 흡수층(510)은 활성층(323)에서 발생된 청색광(B)을 흡수하는 역할을 할 수 있다. 광 흡수층(510)은 예를 들면, CNT(carbon nanotubes), 그래핀, InGaN/GaN 초격자(supperlattice), AlGaN/GaN 초격자, AlGaN, InGaN, TiN, WN 또는 BN 등을 포함할 수 있지만, 이에 한정되는 것은 아니다.
도 8에는 적색 변환층(360R)으로부터 적색광(R)이 방출되는 경우가 예시적으로 도시되어 있다. 도 8을 참조하면, 적색 변환층(360R)의 하부에 위치하는 활성층(323)으로부터 청색광(B)이 방출되고, 이렇게 방출된 청색광(B)은 적색 변환층(360R)에 입사되어 적색광(R)을 발생시킨다. 그리고, 활성층(323)에서 발생되어 기판(310) 쪽으로 진행하는 청색광(B)은 기판(310)과 제1 반도체층(321) 사이에 마련된 광 흡수층(510)에 의해 흡수될 수 있다. 한편, 전술한 바와 같이 제2 전극들(322)과 색 변환층들(360R, 360G, 360B) 사이에는 선택적 투명 절연층이 더 마련될 수 있으며, 색 변환층들(360R, 360G, 360B)의 상부에는 선택적 차단층이 더 마련될 수도 있다. 도 8에는 광 흡수층(510)이 기판(310)과 제1 반도체층(321) 사이에 마련되는 경우가 예시적으로 도시되어 있으마, 광 흡수층(510)은 제1 반도체층(321)의 내부에 마련될 수도 있다.
한편, 도면에 도시되어 있지 않으나, 기판(310)과 제1 반도체층(321) 사이에는 굴절률 정합층(index matching layer)가 마련될 수도 있다. 굴절률 정합층은 기판(310)과 제1 반도체층(321) 사이의 굴절률 차이에 의해 기판(310)과 제1 반도체층(321) 사이에서 반사되는 청색광(B)의 양을 감소시키는 역할을 할 수 있다. 굴절률 정합층은 예를 들면 AlN를 포함할 수 있다. 이 경우, 굴절률 정합층은 기판(310) 상에 AlN을 소정 두께, 예를 들면 대략 10 ~ 150nm 정도의 두께로 증착함으로써 형성될 수 있다. 하지만, 이에 한정되는 것은 아니다.
도 9는 또 다른 예시적인 실시예에 따른 디스플레이 장치를 도시한 단면도이다. 도 9에 도시된 디스플레이 장치(600)는 활성층(623)에서 자외선(UV)이 발생된다는 점을 제외하면 도 5에 도시된 디스플레이 장치(300)와 유사하다. 이하에서는 도 5에 도시된 디스플레이 장치(300)와 다른 점을 중심으로 설명한다.
도 9를 참조하면, 기판(610)의 상부에는 발광층(620)이 마련되어 있으며, 발광층(620)의 상부에는 복수의 색 변환층(660R, 660G, 660B)이 마련되어 있다. 발광층(620)은 기판(210)의 상면에 제1 반도체층(621), 활성층(623) 및 제2 반도체층(622)을 순차적으로 성장시킴으로써 형성될 수 있다.
제1 반도체층(621)은 예를 들면, n형 반도체를 포함할 수 있다. 구체적으로, 제1 반도체층(621)은 Ⅲ-Ⅴ족 계열의 n형 반도체, 예컨대, n-GaN을 포함할 수 있다. 활성층(623)은 전자와 정공이 결합하면서 자외선(UV)을 발생시킬 수 있다. 이러한 활성층(623)은 예를 들면, 다중 양자 우물(MQW) 구조를 가질 수 있다. 제2 반도체층(622)은 예를 들면, p형 반도체를 포함할 수 있다. 구체적으로, 제2 반도체층(622)은 Ⅲ-Ⅴ족 계열의 p형 반도체, 예컨대, p-GaN을 포함할 수 있다.
발광층(620)의 상부에는 활성층(623)에서 방출되는 자외선(UV)에 의해 소정 색상의 빛들을 방출하는 복수의 색 변환층(660R, 660G, 660B), 즉 적색 변환층(660R), 녹색 변환층(660G) 및 청색 변환층(660B)이 마련되어 있다. 적색 변환층(660R)은 활성층(623)으로부터 방출되는 자외선(UV)을 적색광(R)으로 변화시켜 방출할 수 있다. 녹색 변환층(660G)은 활성층(623)으로부터 방출되는 자외선(UV)을 녹색광(G)으로 변화시켜 방출할 수 있다. 청색 변환층(660B)은 활성층(623)으로부터 방출되는 자외선(UV)을 청색광(B)으로 변화시켜 방출할 수 있다. 한편, 적색 변환층(660R), 녹색 변환층(660G) 및 청색 변환층(660B) 사이에는 광 흡수를 위한 블랙 매트릭스(670)가 마련될 수 있다.
발광층(620)에는 제1 반도체층(621)과 전기적으로 연결되는 제1 전극(미도시)과, 제2 반도체층(622)과 전기적으로 연결되는 복수의 제2 전극(632)이 마련되어 있다. 전술한 바와 같이, 제1 전극은 복수의 서브 픽셀(SR, SG, SB)에 대한 공통 전극이 될 수 있다. 이러한 제1 전극에 공통적으로 대응하는 서브 픽셀들(SR, SG, SB)의 개수는 다양하게 변형될 수 있다. 복수의 제2 전극(632)은 복수의 서브 픽셀(SR, SG, SB) (즉, 복수의 색 변환층(660R, 660G, 660B))과 일대일 대응하도록 제2 반도체층(622)에 마련될 수 있다. 제2 반도체층(622)에는 복수의 제2 전극(632)과 전기적으로 연결된 복수의 박막 트랜지스터(640)가 마련되어 있다.
제2 반도체층(622)에는 제2 전극(632)으로부터 제2 반도체층(622)으로 주입되는 전류를 제한하는 전류 주입 제한층(637)이 마련되어 있다. 전류 주입 제한층(637)은 제2 전극(632)과 접촉하는 제2 반도체층(622)의 접촉 영역을 줄여 줌으로써 원하지 않는 색상의 빛이 발광되지 않도록 할 수 있다. 이러한 전류 주입 제한층(637)은 소정 두께의 절연막을 포함할 수 있다. 절연막은 예를 들면 SiO2, SiN, Al2O3 또는 TiO2 등을 포함할 수 있다. 복수의 제2 전극(632), 복수의 박막 트랜지스터(640) 및 전류 주입 제한층(637)을 덮도록 절연층(650)이 마련될 수 있다
기판(610)의 하면에는 광 흡수 부재(680)가 더 마련될 수 있다. 광 흡수 부재(680)는 활성층(623)으로부터 발생되어 기판(610)을 투과하는 자외선(UV)을 흡수함으로써 기판(610)의 하면에서 자외선(UV)이 반사되어 기판(610)의 상부 쪽으로 진행하는 것을 방지할 수 있다.
제2 반도체층(622)에는 제2 전극(632)으로부터 제2 반도체층(622)에 주입되는 전류가 옆으로 퍼지는 것을 방지하기 위한 식각 영역(625)이 소정 깊이로 형성될 수 있다. 이 식각 영역(625)은 제2 전극(632)과 접촉하는 제2 반도체층(622)의 접촉 영역 주위를 일정 깊이 이하로 식각함으로써 형성될 수 있다. 도 9에는 활성층(623)으로부터 자외선(UV)이 발생되어 적색 변환층(660R), 녹색 변환층(660G) 및 청색 변환층(660B)로부터 각각 적색광(R), 녹색광(G) 및 청색광(B)이 외부로 방출되는 경우가 예시적으로 도시되어 있다.
한편, 도 9에 도시된 디스플레이 장치(600)에서는 제2 전극들(632)과 색 변환층들(660R, 660G, 660B) 사이에 선택적 투명 절연층이 더 마련될 수도 있고, 색 변환층들(660R, 660G, 660B)의 상부에 특정 색상의 빛을 투과시키는 선택적 차단층이 더 마련될 수도 있다. 선택적 투명 절연층 및 선택적 차단층에 대해서는 전술하였다. 선택적 차단층은 예를 들면, 적색, 녹색 및 청색 컬러 필터를 포함할 수 있다. 또한, 기판(610)과 제1 반도체층(621) 사이 또는 제1 반도체층(621)의 내부에는 광 흡수층이 더 마련될 수도 있고, 기판(610)과 제1 반도체층(621) 사이에는 굴절률 정합층이 더 마련될 수도 있다. 광 흡수층 및 굴절률 정합층에 대해서는 전술하였다.
도 10은 또 다른 예시적인 실시예에 따른 디스플레이 장치를 도시한 단면도이다. 도 10에 도시된 디스플레이 장치(700)는 전류 주입 제한층(738)이 다층 절연막으로 구성되어 있다는 점을 제외하면 도 5에 도시된 디스플레이 장치(300)와 동일하다. 이하에서는 도 5에 도시된 디스플레이 장치(300)와 다른 점을 중심으로 설명한다.
도 10을 참조하면, 기판(710)의 상부에는 발광층(720)이 마련되어 있으며, 이 발광층(720)의 상부에는 복수의 색 변환층(760R, 760G, 760B)이 마련되어 있다. 발광층(720)은 기판(710)의 상면에 제1 반도체층(721), 활성층(723) 및 제2 반도체층(722)을 순차적으로 성장시킴으로써 형성될 수 있다.
제1 반도체층(721)은 예를 들면, n형 반도체를 포함할 수 있다. 구체적으로, 제1 반도체층(721)은 Ⅲ-Ⅴ족 계열의 n형 반도체, 예컨대, n-GaN을 포함할 수 있다. 활성층(723)은 전자와 정공이 결합하면서 청색광(B)을 발생시킬 수 있다. 이러한 활성층(723)은 예를 들면, 다중 양자 우물(MQW) 구조를 가질 수 있다. 제2 반도체층(722)은 예를 들면, p형 반도체를 포함할 수 있다. 구체적으로, 제2 반도체층(722)은 Ⅲ-Ⅴ족 계열의 p형 반도체, 예컨대, p-GaN을 포함할 수 있다.
발광층(720)의 상부에는 활성층(723)에서 방출되는 청색광(B)에 의해 소정 색상의 빛들을 방출하는 복수의 색 변환층(760R, 760G, 760B), 즉, 적색 변환층(760R), 녹색 변환층(760G) 및 청색 투과층(760B)이 마련되어 있다. 적색 변환층(760R)은 활성층(723)으로부터 방출되는 청색광(B)을 적색광(R)으로 변화시켜 방출할 수 있다. 녹색 변환층(760G)은 활성층(723)으로부터 방출되는 청색광(B)을 녹색광(G)으로 변화시켜 방출할 수 있다. 청색 투과층(760B)은 활성층(723)으로부터 방출되는 청색광(B)을 투과시켜 방출할 수 있다. 한편, 적색 변환층(760R), 녹색 변환층(760G) 및 청색 투과층(760B) 사이에는 광 흡수를 위한 블랙 매트릭스(770)가 마련될 수 있다.
발광층(720)에는 제1 반도체층(721)과 전기적으로 연결되는 제1 전극(미도시)과, 제2 반도체층(722)과 전기적으로 연결되는 복수의 제2 전극(732)이 마련되어 있다. 제1 전극은 복수의 서브 픽셀(SR, SG, SB)에 대한 공통 전극이 될 수 있다. 이러한 제1 전극에 공통적으로 대응하는 서브 픽셀들(SR, SG, SB)의 개수는 다양하게 변형될 수 있다. 복수의 제2 전극(732)은 복수의 서브 픽셀(SR, SG, SB) (즉, 복수의 색 변환층(760R, 760G, 760B))과 일대일 대응하도록 제2 반도체층(722)에 마련될 수 있다. 제2 반도체층(722)에는 복수의 제2 전극(732)과 전기적으로 연결된 복수의 박막 트랜지스터(740)가 마련되어 있다.
제2 반도체층(722)에는 제2 전극(732)으로부터 제2 반도체층(722)으로 주입되는 전류를 제한하는 전류 주입 제한층(738)이 마련되어 있다. 전류 주입 제한층(738)은 제2 전극(732)과 접촉하는 제2 반도체층(722)의 접촉 영역을 줄여 줌으로써 원하지 않는 색상의 빛이 발광되지 않도록 할 수 있다.
전류 주입 제한층(738)은 서로 다른 굴절률을 가지는 복수의 층 구조를 가지는 다층 절연막을 포함할 수 있다. 여기서, SiO2, SiN, Al2O3 또는 TiO2 등을 포함할 수 있다. 다층 절연막으로 구성된 전류 주입 체한층(738)은 도 9에 도시된 바와 같이, 활성층(723)에서 발생되어 측면으로 이동하는 청색광(B)을 반사시키는 역할을 할 수 있다.
도 11은 전류 주입 제한층의 물질에 따른 반사도를 도시한 것이다. 도 11에서 C1은 활성층에서 발생된 청색광의 파장을 도시한 것이다. 그리고, C2는 활성층에서 발생된 청색광에 대한 200nm 두께의 SiO2 단일층의 반사도를 도시한 것이며, C3는 활성층에서 발생된 청색광에 대한 다층 절연막의 반사도를 도시한 것이다. 도 11을 참조하면, 다층 절연막으로 전류 주입 제한층(738)을 형성하게 되면 전류 주입 제한층(738)은 활성층(723)에서 발생된 청색광(B)에 대해 높은 반사도를 가지고 있음을 알 수 있다.
복수의 제2 전극(732), 복수의 박막 트랜지스터(740) 및 전류 주입 제한층(738)을 덮도록 절연층(750)이 마련될 수 있다. 기판(710)의 하면에는 광흡수 부재(780)가 더 마련될 수 있다. 광흡수 부재(780)는 활성층(723)으로부터 발생되어 기판(710)을 투과하는 청색광(B)을 흡수함으로써 기판(710)의 하면에서 청색광(B)이 반사되어 기판(710)의 상부 쪽으로 진행하는 것을 방지할 수 있다. 제2 반도체층(722)에는 제2 전극(732)으로부터 제2 반도체층(722)에 주입되는 전류가 옆으로 퍼지는 것을 방지하기 위한 트렌치(725)가 소정 깊이로 형성될 수 있다. 이 트렌치(725)는 제2 전극(732)과 접촉하는 제2 반도체층(722)의 접촉 영역을 둘러싸도록 형성될 수 있다.
도 10에는 적색 변환층(760R)의 하부에 마련된 활성층(723)으로부터 청색광(B)이 발생되어 적색 변환층(760R)으로부터 적색광(R)이 방출되는 경우가 예시적으로 도시되어 있다. 도 10을 참조하면, 적색 서브 픽셀(SR)에 대응하는 박막 트랜지스터(740)가 구동하여 공통 전극인 제1 전극과 적색 서브 픽셀(SR)에 대응하는 제2 전극(732) 사이에 소정 전압이 인가되면 적색 변환층(760R)의 하부에 위치하는 활성층(723)으로부터 청색광(B)이 방출되며, 이렇게 방출된 청색광(B)이 적색 변환층(760R)에 입사되면 적색 변환층(760R)은 적색광(R)을 외부로 방출하게 된다.
이 과정에서, 전류 주입 제한층(738)으로 인해 제2 전극(732)과 접촉하는 제2 반도체층(722)의 접촉 영역이 줄어들게 됨으로써 적색 변환층(760R)의 하부에 위치한 활성층(723)에서 발생되는 청색광(B)의 발광 영역은 감소하게 된다. 이에 따라, 적색 변환층(760R)의 하부에 위치한 활성층(723)에서 발생되는 청색광(B)이 녹색 변환층(G)이나 청색 변환층(B)으로 진행하여 원하지 않는 색상의 빛이 방출되는 것을 방지할 수 있다. 또한, 다층 절연막으로 구성된 전류 주입 제한층(738)은 적색 변환층(760R)의 하부에 마련된 활성층(723)에서 발생된 청색광(B)이 녹색 변환층(760G) 또는 청색 변환층(760B) 쪽으로 진행하는 것을 효과적으로 차단할 수 있다.
활성층(723)에서 발생되어 기판(710)을 투과하는 청색광(B)은 기판(710)의 하면에 마련되는 광 흡수부재(780)에 의해 흡수됨으로써 기판(710)의 하면에서 청색광(B)이 반사되어 기판(710)의 상부 쪽으로 진행하는 것을 방지할 수 있다. 그리고, 제2 전극(732)과 접촉하는 제2 반도체층(722)의 접촉 영역 주위에는 식각 영역(725)이 소정 깊이로 형성됨으로써 제2 전극(732)으로부터 제2 반도체층(722)으로 주입되는 전류가 옆으로 퍼지는 것도 방지할 수 있다.
도 12는 또 다른 예시적인 실시예에 따른 디스플레이 장치를 도시한 단면도이다. 도 12에 도시된 디스플레이 장치(800)는 선택적 투명 절연층(810) 및 선택적 차단층(820)을 구비한다는 점 외에는 도 10에 도시된 디스플레이 장치(700)와 동일하다. 이하에서는 도 10에 도시된 디스플레이 장치(700)와 다른 점을 중심으로 설명한다.
도 12를 참조하면, 복수의 제2 전극(732)과 복수의 색 변환층(760R, 760G, 760B) 사이에는 선택적 투명 절연층(810)이 마련될 수 있다. 선택적 투명 절연층(810)은 발광층(720)의 활성층(723)에서 발생된 청색광(B)은 투과시키고, 복수의 색 변환층(760R, 760G, 760B)에서 발생되는 빛은 반사시키는 역할을 할 수 있다. 이러한 선택적 투명 절연층(810)은 굴절률이 서로 다른 복수의 층 구조를 포함할 수 있다.
복수의 색 변환층(760R, 760G, 760B) 상부에는 특정 색상의 빛을 차단하는 선택적 차단층(820)이 더 마련될 수 있다. 구체적으로, 선택적 차단층(820)은 적색 변환층(760R) 및 녹색 변환층(760G)의 상부에 마련되어 활성층(723)에서 발생된 청색광(B)이 외부로 방출되는 것을 차단하는 청색 차단 필터를 포함할 수 있다. 이러한 선택적 차단층(820)은 예를 들면, 레진 또는 다층 절연막을 포함할 수 있다.
도 13은 또 다른 예시적인 실시예에 따른 디스플레이 장치를 도시한 단면도이다. 도 13에 도시된 디스플레이 장치(900)는 광 흡수층(910)을 더 구비한다는 점 외에는 도 10에 도시된 디스플레이 장치(700)와 동일하다. 이하에서는 전술한 도 10에 도시된 디스플레이 장치(700)와 다른 점을 중심으로 설명한다.
도 13을 참조하면, 기판(710)과 제1 반도체층(721) 사이에는 광 흡수층(910)이 마련될 수 있다. 이 광 흡수층(910)은 활성층(723)에서 발생된 청색광(B)을 흡수하는 역할을 할 수 있다. 한편, 도면에는 도시되어 있지 않으나, 제2 전극들(722)과 색 변환층들(760R, 760G, 760B) 사이에는 선택적 투명 절연층이 더 마련될 수 있으며, 색 변환층들(760R, 760G, 760B)의 상부에는 선택적 차단층이 더 마련될 수도 있다. 도 12에는 광 흡수층(910)이 기판(710)과 제1 반도체층(721) 사이에 마련되는 경우가 예시적으로 도시되어 있으나, 광 흡수층(910)은 제1 반도체층(721)의 내부에 마련될 수도 있다. 기판(710)과 제1 반도체층(721) 사이에는 굴절률 정합층이 마련될 수도 있다. 굴절률 정합층은 기판(710)과 제1 반도체층(721) 사이의 굴절률 차이에 의해 기판(710)과 제1 반도체층(721) 사이에서 반사되는 청색광(B)의 양을 감소시키는 역할을 할 수 있다.
도 10, 도 12 및 도 13에 도시된 디스플레이 장치(700,800,900)에서는 활성층(723)으로부터 청색광(B)이 방출되는 경우가 예시적으로 설명되었으나, 활성층(723)으로부터 자외선(UV)이 방출되는 경우도 얼마든지 변형가능하다.
도 14는 또 다른 예시적인 실시예에 따른 디스플레이 장치를 도시한 단면도이다. 도 14에 도시된 디스플레이 장치(1000)는 전류 주입 제한층(1036)이 절연막(1037) 및 금속 반사층(1038)으로 구성되어 있다는 점을 제외하면 도 5에 도시된 디스플레이 장치(300)와 동일하다. 이하에서는 도 5에 도시된 디스플레이 장치(300)와 다른 점을 중심으로 설명한다.
도 14를 참조하면, 기판(1010)의 상부에는 발광층(1020)이 마련되어 있으며, 이 발광층(1020)의 상부에는 복수의 색 변환층(1060R, 1060G, 1060B)이 마련되어 있다. 발광층(1020)은 기판(1010)의 상면에 제1 반도체층(1021), 활성층(1023) 및 제2 반도체층(1022)을 순차적으로 성장시킴으로써 형성될 수 있다.
제1 반도체층(1021)은 예를 들면, n형 반도체를 포함할 수 있다. 구체적으로, 제1 반도체층(1021)은 Ⅲ-Ⅴ족 계열의 n형 반도체, 예컨대, n-GaN을 포함할 수 있다. 활성층(1023)은 전자와 정공이 결합하면서 청색광(B)을 발생시킬 수 있다. 이러한 활성층(1023)은 예를 들면, 다중 양자 우물(MQW) 구조를 가질 수 있다. 제2 반도체층(1022)은 예를 들면, p형 반도체를 포함할 수 있다. 구체적으로, 제2 반도체층(1022)은 Ⅲ-Ⅴ족 계열의 p형 반도체, 예컨대, p-GaN을 포함할 수 있다.
발광층(1020)의 상부에는 활성층(1023)에서 방출되는 청색광(B)에 의해 소정 색상의 빛들을 방출하는 복수의 색 변환층(1060R, 1060G, 1060B), 즉, 적색 변환층(1060R), 녹색 변환층(1060G) 및 청색 투과층(1060B)이 마련되어 있다. 적색 변환층(1060R)은 활성층(1023)으로부터 방출되는 청색광(B)을 적색광(R)으로 변화시켜 방출할 수 있다. 녹색 변환층(1060G)은 활성층(1023)으로부터 방출되는 청색광(B)을 녹색광(G)으로 변화시켜 방출할 수 있다. 청색 투과층(1060B)은 활성층(1023)으로부터 방출되는 청색광(B)을 투과시켜 방출할 수 있다. 한편, 적색 변환층(1060R), 녹색 변환층(1060G) 및 청색 투과층(1060B) 사이에는 광 흡수를 위한 블랙 매트릭스(1070)가 마련될 수 있다.
발광층(1020)에는 제1 반도체층(1021)과 전기적으로 연결되는 제1 전극(미도시)과, 제2 반도체층(1022)과 전기적으로 연결되는 복수의 제2 전극(1032)이 마련되어 있다. 제1 전극은 복수의 서브 픽셀(SR, SG, SB)에 대한 공통 전극이 될 수 있다. 이러한 제1 전극에 공통적으로 대응하는 서브 픽셀들(SR, SG, SB)의 개수는 다양하게 변형될 수 있다. 복수의 제2 전극(1032)은 복수의 서브 픽셀(SR, SG, SB) (즉, 복수의 색 변환층(1060R, 1060G, 1060B))과 일대일 대응하도록 제2 반도체층(1022)에 마련될 수 있다. 제2 반도체층(1022)에는 복수의 제2 전극(1032)과 전기적으로 연결된 복수의 박막 트랜지스터(1040)가 마련되어 있다.
제2 반도체층(1022)에는 제2 전극(1032)으로부터 제2 반도체층(1022)으로 주입되는 전류를 제한하는 전류 주입 제한층(1036)이 마련되어 있다. 전류 주입 제한층(1036)은 제2 전극(1032)과 접촉하는 제2 반도체층(1022)의 접촉 영역을 줄여 줌으로써 원하지 않는 색상의 빛이 발광되지 않도록 할 수 있다.
전류 주입 제한층(1036)은 절연막(1037) 및 이 절연막(1037)의 내부에 마련되는 금속 반사층(1038)을 포함할 수 있다. 절연막(1037)은 예를 들면, SiO2, SiN, Al2O3 또는 TiO2 등을 포함할 수 있지만 이에 한정되지는 않는다. 금속 반사층(1038)은 활성층(1023)에서 발생되는 청색광(B)은 반사시키고, 색 변환층들(1060R, 1060G, 1060B)에서 발생되는 빛은 반사시키는 역할을 할 수 있다. 이러한 금속 반사층(1038)은 예를 들면, Ag, Al, Cr 또는 Ni 등을 포함할 수 있다.
금속 반사층(1038)은 서로 다른 물질로 이루어지는 복수의 층 구조를 포함할 수 있다. 구체적으로, 금속 반사층(1038)은 제1 금속층과 제1 금속층의 상부에 마련되는 것으로 제1 금속층 보다 높은 반사율을 가지는 제2 금속층을 포함할 수 있다. 예를 들면, 제1 금속층은 Cr, Ni, Ti 등과 같이 반사율이 상대적으로 낮은 금속 물질을 포함할 수 있으며, 제2 금속층은 Ag, Al 등과 같이 반사율이 상대적으로 높은 금속 물질을 포함할 수 있다. 이와 같이, 금속 반사층(1038)을 반사율이 낮은 제1 금속층과 제1 금속층의 상부에 반사율이 높이 제2 금속층으로 구성하게 되면, 제1 금속층에 의해 활성층에서 발생되는 빛의 반사를 줄여 줌으로써 광 손실(loss)을 증가시킬 수 있으며, 제2 금속층에 의해 색 변환층들(1060R, 1060G, 1060B)에서 발생되는 빛의 반사를 증대시켜 광 효율을 향상시킬 수 있다.
복수의 제2 전극(1032), 복수의 박막 트랜지스터(1040) 및 전류 주입 제한층(1036)을 덮도록 절연층(1050)이 마련될 수 있다. 기판(1010)의 하면에는 광흡수 부재(1080)가 더 마련될 수 있다. 광흡수 부재(1080)는 활성층(1023)으로부터 발생되어 기판(1010)을 투과하는 청색광(B)을 흡수함으로써 기판(1010)의 하면에서 청색광(B)이 반사되어 기판(1010)의 상부 쪽으로 진행하는 것을 방지할 수 있다. 제2 반도체층(1022)에는 제2 전극(1032)으로부터 제2 반도체층(1022)에 주입되는 전류가 옆으로 퍼지는 것을 방지하기 위한 식각 영역(1025)이 소정 깊이로 형성될 수 있다. 이 식각 영역(1025)은 제2 전극(1032)과 접촉하는 제2 반도체층(1022)의 접촉 영역 주위를 일정 깊이 이하로 식각함으로써 형성될 수 있다.
도 14에는 적색 변환층(1060R)의 하부에 마련된 활성층(1023)으로부터 청색광(B)이 발생되어 적색 변환층(1060R)으로부터 적색광(R)이 방출되는 경우가 예시적으로 도시되어 있다. 도 14를 참조하면, 적색 서브 픽셀(SR)에 대응하는 박막 트랜지스터(1040)가 구동하여 공통 전극인 제1 전극과 적색 서브 픽셀(SR)에 대응하는 제2 전극(1032) 사이에 소정 전압이 인가되면 적색 변환층(1060R)의 하부에 위치하는 활성층(1023)으로부터 청색광(B)이 방출되며, 이렇게 방출된 청색광(B)이 적색 변환층(1060R)에 입사되면 적색 변환층(1060R)은 적색광(R)을 외부로 방출하게 된다.
이 과정에서, 전류 주입 제한층(1036)으로 인해 제2 전극(1032)과 접촉하는 제2 반도체층(1022)의 접촉 영역이 줄어들게 됨으로써 적색 변환층(1060R)의 하부에 위치한 활성층(1023)에서 발생되는 청색광(B)의 발광 영역은 감소하게 된다. 이에 따라, 적색 변환층(1060R)의 하부에 위치한 활성층(1023)에서 발생되는 청색광(B)이 녹색 변환층(G)이나 청색 변환층(B)으로 진행하여 원하지 않는 색상의 빛이 방출되는 것을 방지할 수 있다. 또한, 전류 주입 제한층(1036)을 절연막(1037) 및 이 절연막(1037) 내부에 마련되는 금속 반사층(1038)으로 구성함으로써 활성층(1023)에서 발생된 청색광(B)의 진행을 효과적으로 차단할 수 있으며, 색 변환층들(1060R, 1060G, 1060B 에서 발생된 빛을 상부로 반사시켜 광 효율을 향상시킬 수 있다.
활성층(1023)에서 발생되어 기판(1010)을 투과하는 청색광(B)은 기판(1010)의 하면에 마련되는 광 흡수부재(1080)에 의해 흡수될 수 있다. 그리고, 제2 전극(1032)과 접촉하는 제2 반도체층(1022)의 접촉 영역 주위에는 식각 영역(1025)가 소정 깊이로 형성됨으로써 제2 전극(1032)으로부터 제2 반도체층(1022)으로 주입되는 전류가 옆으로 퍼지는 것도 방지할 수 있다.
도 15는 또 다른 예시적인 실시예에 따른 디스플레이 장치를 도시한 단면도이다. 도 15에 도시된 디스플레이 장치(1100)는 선택적 투명 절연층(1110) 및 선택적 차단층(1120)을 구비한다는 점 외에는 도 14에 도시된 디스플레이 장치(1000)와 동일하다. 이하에서는 도 14에 도시된 디스플레이 장치(1000)와 다른 점을 중심으로 설명한다.
도 15를 참조하면, 복수의 제2 전극(1032)과 복수의 색 변환층(1060R, 1060G, 1060B) 사이에는 선택적 투명 절연층(1110)이 마련될 수 있다. 선택적 투명 절연층(1110)은 활성층(1023)에서 발생된 청색광(B)은 투과시키고, 복수의 색 변환층(1060R, 1060G, 1060B)에서 발생되는 빛은 반사시키는 역할을 할 수 있다. 이러한 선택적 투명 절연층(1110)은 굴절률이 서로 다른 복수의 층 구조를 포함할 수 있다.
복수의 색 변환층(1060R, 1060G, 1060B) 상부에는 특정 색상의 빛을 차단하는 선택적 차단층(1120)이 더 마련될 수 있다. 구체적으로, 선택적 차단층(1120)은 적색 변환층(1060R) 및 녹색 변환층(1060G)의 상부에 마련되어 활성층(1023)에서 발생된 청색광(B)이 외부로 방출되는 것을 차단하는 청색 차단 필터를 포함할 수 있다. 이러한 선택적 차단층(1120)은 예를 들면, 레진 또는 다층 절연막을 포함할 수 있다.
도 16은 또 다른 예시적인 실시예에 따른 디스플레이 장치를 도시한 단면도이다. 도 16에 도시된 디스플레이 장치(1200)는 광 흡수층(1210)을 더 구비한다는 점 외에는 도 14에 도시된 디스플레이 장치(1000)와 동일하다. 이하에서는 전술한 도 14에 도시된 디스플레이 장치(1000)와 다른 점을 중심으로 설명한다.
도 16을 참조하면, 기판(1010)과 제1 반도체층(1021) 사이에는 광 흡수층(1210)이 마련될 수 있다. 이 광 흡수층(1210)은 활성층(1023)에서 발생된 청색광(B)을 흡수하는 역할을 할 수 있다. 한편, 도면에는 도시되어 있지 않으나, 제2 전극들(1022)과 색 변환층들(1060R, 1060G, 1060B) 사이에는 선택적 투명 절연층이 더 마련될 수 있으며, 색 변환층들(1060R, 1060G, 1060B)의 상부에는 선택적 차단층이 더 마련될 수도 있다. 도 15에는 광 흡수층(1210)이 기판(1010)과 제1 반도체층(1021) 사이에 마련되는 경우가 예시적으로 도시되어 있으나, 광 흡수층(1210)은 제1 반도체층(1021)의 내부에 마련될 수도 있다. 기판(1010)과 제1 반도체층(1021) 사이에는 굴절률 정합층이 마련될 수도 있다. 굴절률 정합층은 기판(1010)과 제1 반도체층(1021) 사이의 굴절률 차이에 의해 기판(1010)과 제1 반도체층(1021) 사이에서 반사되는 청색광(B)의 양을 감소시키는 역할을 할 수 있다.
도 17은 또 다른 예시적인 실시예에 따른 디스플레이 장치를 도시한 사시도이다. 도 17은 전술한 실시예들의 구조가 적용될 수 있는 디스플레이 장치의 외부를 도시한 사시도이다.
도 17을 참조하면, 디스플레이 장치(1300)는 기판(1310)에 어레이(array)형태로 배열된 청색, 적색 및 녹색 서브 픽셀들(SB, SR, SG)을 포함할 수 있다. 여기서, 청색, 적색 및 녹색 서브 픽셀(SB, SR, SG) 각각에 대해서는 전술한 실시예들에서 상세하게 설명되었다. 그리고, 기판(1310)에는 청색, 적색 및 녹색 서브픽셀(SB, SR, SG)에 대응하는 적어도 하나의 공통 전극(1331)이 마련되어 있다. 이 공통 전극(1331)은 전술한 실시예들에서 설명된 제1 전극(도 1의 131, 도 4의 331)으로서 이에 대해서는 설명된 바 있다. 여기서, 공통 전극들(1331)은 청색, 적색 및 녹색 서브 픽셀(SB, SR, SG)에 비해 상대적으로 아주 작은 영역을 자치하도록 마련될 수 있다. 공통 전극(1331)은 예를 들면, n형 전극이 될 수 있다. 한편, 도 17에서는 하나의 공통 전극(1331)이 하나의 서브 픽셀(SB, SR, SG)에 대응하도록 마련되는 경우가 도시되어 있지만, 하나의 공통 전극(1331)이 복수개의 서브 픽셀(SB, SR, SG)에 대응하도록 마련되는 것도 얼마든지 가능하다. 예를 들어, 도 18에 도시된 디스플레이 장치(1300')에서와 같이 하나의 공통 전극(1331)이 3개의 서브 픽셀(예를 들면, 청색, 적색 및 녹색 서브픽셀(SB, SR, SG))에 대응하여 마련될 수 있다. 이외에도 하나의 공통 전극에 대응하는 서브 픽셀들의 개수를 다양하게 변형될 수 있다.
도 19는 도 17에 도시된 디스플레이 장치의 회로 구성을 도시한 평면도이다. 도 19에는 하나의 픽셀, 즉 청색, 적색 및 녹색 서브 픽셀(SB, SR, SG)에 대한 회로 구성이 도시되어 있으며, 참조 번호 1360B, 1360G, 1360G는 색 변환층들로서 전술한 실시예들에서 설명된 청색 변환층(또는 청색 투과층), 적색 변환층 및 녹색 변환층을 의미한다.
도 19를 참조하면, 기판(도 17의 1310) 상에는 제1 방향으로 연장된 스캔 라인(scan line, SL)과, 이 스캔 라인SL)과 교차하는 제2 방향으로 데이터 라인(DL) 및 전원 라인(VL)이 마련될 수 있다. 그리고, 서브 픽셀들(SB, SR, SG) 각각에 대해서는 2개의 트랜지스터(TR1, TR2) 및 1개의 커패시터(CP)가 마련될 수 있다. 구체적으로, 전원 라인(VL)과 색 변환층(1360B, 1360G, 1360G) 사이는 제1 트랜지스터(TR1)가 마련될 수 있으며, 스캔 라인(SL)과 데이터 라인(DL)의 교차부나 그 주변에는 제2 트랜지스터(TR2)가 마련될 수 있다. 또한, 전원 라인(VL)과 제1 및 제2 트랜지스터(TR1, TR2) 사이에는 커패시터(CP)가 마련될 수 있다. 여기서, 제1 트랜지스터(TR1)는 전술한 실시예들에서 설명된 박막 트랜지스터로서 구동(driving) 트랜지스터가 될 수 있으며, 제2 트랜지스터(TR2)는 스위칭(switching) 트랜지스터가 될 수 있다.
상기와 같은 구조에서, 원하는 특정 서브 픽셀(SB, SR, SG)이 구동되면, 이 서브 픽셀(SB, SR, SG) 내의 발광층으로부터 청색광(B)(또는 자외선(UV))이 방출되고, 이렇게 방출된 청색광(B)(또는 자외선(UV))이 특정 서브 픽셀(SB, SR, SG) 내의 색 변환층(1360B, 1360G, 1360G) 에 입사되어 소정 색상의 빛을 방출함으로써 화상을 형성하게 된다.
이상의 예시적인 실시예들에 의하면, 하나의 활성층을 복수의 색 변환층에 대응하도록 형성함으로써 활성층이 노출되는 면적을 최소화할 수 있으므로 광 효율을 향상시킬 수 있다. 또한, 전류 주입 제한층을 이용하여 전극과 접촉하는 반도체층의 접촉 영역을 줄어들게 하여 활성층의 발광 영역을 감소시킴으로써 원하지 않는 빛의 발광되는 것을 방지할 수 있으므로 색 품질을 향상시킬 수 있다. 전류 주입 제한층은 다층 절연막으로 구성하거나 또는 절연막 및 이 절연막의 내부에 마련되는 금속 반사층으로 구성함으로써 색 품질을 보댜 향상시킬 수 있다. 그리고, 전극과 접촉하는 반도체층의 접촉 영역 주위를 일정 깊이 이하로 식각함으로써 전극을 통해 반도체층으로 주입되는 전류가 측면으로 퍼지는 것을 줄일 수 있다. 또한, 성장에 의해 기판에 직접 발광층을 형성할 수 있으므로 기존의 LED 칩을 전사시키는 공정은 필요하지 않다.
100,200,300,400,500,600,700,800,900, 1000,1100,1200.. 디스플레이 장치
110,210,310,610,710,1010.. 기판
120,220,320,620,720,1020.. 발광층
121,221,321,621,721,1021.. 제1 반도체층
122,222,322,622,722,1022.. 제2 반도체층
123,223,323,623,723,1023.. 활성층
125,225,325,625,725,1025.. 식각 영역
131,331.. 제1 전극
132,232,332,632,732,1032.. 제2 전극
140,240,340,640,740,1040.. 박막 트랜지스터
150,250,350,650,750,1050.. 절연층
160R,260R,360R,660R,760R,1060R.. 적색 변환층
160G,260G,360G,660G,760G,1060G.. 녹색 변환층
160B,360B,760B,1060B.. 청색 투과층
260B,660B.. 청색 변환층
170,270,370,670,770,1070.. 블랙 매트릭스
380,680,780,1080.. 광흡수 부재
410,810,1110.. 선택적 투명 절연층
420,820,1120.. 선택적 차단층
510,910,1210.. 광 흡수층

Claims (31)

  1. 기판;
    상기 기판 상에 순차적으로 적층된 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광층;
    상기 발광층 상에 마련되어 상기 발광층에서 발생되는 빛에 의해 소정 색상의 빛들을 방출하는 복수의 색 변환층(color converting layer);
    상기 제1 반도체층과 전기적으로 연결되도록 마련되는 적어도 하나의 제1 전극;
    상기 제2 반도체층과 전기적으로 연결되도록 마련되는 복수의 제2 전극; 및
    상기 제2 반도체층 상에 마련되어 상기 복수의 제2 전극으로부터 상기 제2 반도체층으로 주입되는 전류를 제한하는 전류 주입 제한층;을 포함하고,
    상기 복수의 제2 전극은 상기 제2 반도체층과 상기 복수의 색 변환층 사이에서 상기 복수의 색 변환층에 일대일 대응하도록 마련되며,
    상기 복수의 색 변환층 및 상기 복수의 제2 전극에 대응하여 하나의 활성층이 마련되는 디스플레이 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제2 전극과 접촉하는 상기 제2 반도체층의 접촉 영역 주위는 일정 깊이 이하로 식각되는 디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 복수의 제2 전극은 ITO(Indium Tin Oxide), ZnO, IZO(Indium Zinc Oxide), Ag, Au, 그래핀 또는 나노 와이어를 포함하는 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 각 제1 전극은 상기 복수의 색 변환층 중 적어도 하나에 대응하도록 마련되어 공통 전극(common electrode)을 구성하는 디스플레이 장치.
  6. 제 5 항에 있어서,
    상기 복수의 제2 전극은 각각 박막 트랜지스터(TFT)에 연결되는 디스플레이 장치.
  7. 삭제
  8. 제 1 항에 있어서,
    상기 전류 주입 제한층의 오픈된 부분을 통해 상기 제2 전극과 접촉하는 상기 제2 반도체층의 접촉 영역 주위는 일정 깊이 이하로 식각되는 디스플레이 장치.
  9. 제 1 항에 있어서,
    상기 전류 주입 제한층은 절연막을 포함하는 디스플레이 장치.
  10. 제 9 항에 있어서,
    상기 절연막은 SiO2, SiN, Al2O3 또는 TiO2 를 포함하는 디스플레이 장치.
  11. 제 1 항에 있어서,
    상기 전류 주입 제한층은 다층 절연막을 포함하는 디스플레이 장치.
  12. 제 11 항에 있어서,
    상기 다층 절연막은 굴절률이 서로 다른 복수의 층을 포함하는 디스플레이 장치.
  13. 제 1 항에 있어서,
    상기 전류 주입 제한층은 절연막 및 상기 절연막 내부에 마련되는 금속 반사층을 포함하는 디스플레이 장치.
  14. 제 13 항에 있어서,
    상기 금속 반사층은 제1 금속층과, 상기 제1 금속층 상에 마련되는 것으로 상기 제1 금속층 보다 높은 반사율을 가지는 제2 금속층을 포함하는 디스플레이 장치.
  15. 제 13 항에 있어서,
    상기 금속 반사층은 Ag, Al, Cr 또는 Ni을 포함하는 디스플레이 장치.
  16. 제 1 항에 있어서,
    상기 복수의 제2 전극과 상기 복수의 색 변환층 사이에 마련되는 것으로, 상기 발광층에서 발생되는 빛은 투과시키고 상기 복수의 색 변환층에서 발생되는 빛은 반사시키는 선택적 투명 절연층을 더 포함하는 디스플레이 장치.
  17. 제 16 항에 있어서,
    상기 선택적 투명 절연층은 굴절률이 다른 복수의 층을 포함하는 디스플레이 장치.
  18. 제 1 항에 있어서,
    상기 복수의 색 변환층 상에 마련되어 특정 색상의 빛을 차단하는 선택적 차단층을 더 포함하는 디스플레이 장치.
  19. 제 1 항에 있어서,
    상기 기판과 상기 제1 반도체층 사이 또는 상기 제1 반도체의 내부에 마련되는 광 흡수층을 더 포함하는 디스플레이 장치.
  20. 제 1 항에 있어서,
    상기 기판과 상기 제1 반도체층 사이에 마련되는 것으로, 광반사 감소를 위한 굴절률 정합층(index matching layer)를 더 포함하는 디스플레이 장치.
  21. 제 20 항에 있어서,
    상기 굴절률 정합층은 AlN을 포함하는 디스플레이 장치.
  22. 제 1 항에 있어서,
    상기 기판의 하면에 마련되는 광흡수 부재를 더 포함하는 디스플레이 장치.
  23. 제 1 항에 있어서,
    상기 제1 및 제2 반도체층은 각각 n-GaN 및 p-GaN을 포함하며, 상기 활성층은 다중 양자 우물(MQW; Multi Quantum Well) 구조를 가지는 디스플레이 장치.
  24. 제 1 항에 있어서,
    상기 복수의 색 변환층은 양자점(QD; Quantum Dots) 또는 형광체(phosphor)를 포함하는 디스플레이 장치.
  25. 제 1 항에 있어서,
    상기 복수의 색 변환층 사이에는 블랙 매트릭스(black matrix)가 마련되는 디스플레이 장치.
  26. 제 1 항에 있어서,
    상기 발광층은 청색광을 발생시키는 디스플레이 장치.
  27. 제 26 항에 있어서,
    상기 복수의 색 변환층은 상기 청색광에 의해 여기되어 적색광을 방출하는 적색 변환층, 상기 청색광에 의해 여기되어 녹색광을 방출하는 녹색 변환층 및 상기 청색광을 투과시키는 청색 투과층을 포함하는 디스플레이 장치.
  28. 제 1 항에 있어서,
    상기 발광층은 자외선(UV)를 발생시키는 디스플레이 장치.
  29. 제 28 항에 있어서,
    상기 복수의 색 변환층은 상기 자외선에 의해 여기되어 적색광을 방출하는 적색 변환층, 상기 자외선에 의해 여기되어 녹색광을 방출하는 녹색 변환층 및 상기 자외선에 의해 청색광을 방출하는 청색 변환층을 포함하는 디스플레이 장치.
  30. 제 1 항에 있어서,
    상기 발광층은 상기 기판 상에 상기 제1 반도체층, 상기 활성층 및 상기 제2 반도체층을 순차적으로 성장시켜 형성되는 디스플레이 장치.
  31. 제 30 항에 있어서,
    상기 기판은 실리콘 기판 또는 사파이어 기판을 포함하는 디스플레이 장치.
KR1020170148717A 2017-11-09 2017-11-09 고해상도 디스플레이 장치 KR102486391B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020170148717A KR102486391B1 (ko) 2017-11-09 2017-11-09 고해상도 디스플레이 장치
EP18204133.5A EP3483933B1 (en) 2017-11-09 2018-11-02 High resolution display device
JP2018208848A JP7359537B2 (ja) 2017-11-09 2018-11-06 高解像度ディスプレイ装置
US16/183,953 US10784309B2 (en) 2017-11-09 2018-11-08 High resolution display device
CN201811336654.6A CN109768149A (zh) 2017-11-09 2018-11-09 显示设备
US16/994,201 US10964747B2 (en) 2017-11-09 2020-08-14 High resolution display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170148717A KR102486391B1 (ko) 2017-11-09 2017-11-09 고해상도 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20190052887A KR20190052887A (ko) 2019-05-17
KR102486391B1 true KR102486391B1 (ko) 2023-01-09

Family

ID=64183858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170148717A KR102486391B1 (ko) 2017-11-09 2017-11-09 고해상도 디스플레이 장치

Country Status (5)

Country Link
US (2) US10784309B2 (ko)
EP (1) EP3483933B1 (ko)
JP (1) JP7359537B2 (ko)
KR (1) KR102486391B1 (ko)
CN (1) CN109768149A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI687912B (zh) * 2018-06-08 2020-03-11 錼創顯示科技股份有限公司 顯示裝置
KR102650659B1 (ko) 2018-09-13 2024-03-25 삼성전자주식회사 디스플레이 장치
JP2021105712A (ja) * 2019-12-26 2021-07-26 住友化学株式会社 表示装置
TWI766293B (zh) * 2020-06-09 2022-06-01 友達光電股份有限公司 顯示面板
JPWO2022059527A1 (ko) * 2020-09-17 2022-03-24
TWI786470B (zh) 2020-10-14 2022-12-11 中強光電股份有限公司 顯示單元以及投影裝置
KR20230098346A (ko) * 2020-11-11 2023-07-03 어플라이드 머티어리얼스, 인코포레이티드 디스플레이 전면 패널 디바이스
CN114650401A (zh) 2020-12-21 2022-06-21 中强光电股份有限公司 投影装置
CN114822281A (zh) * 2021-01-28 2022-07-29 中强光电股份有限公司 显示装置、波长转换模块及其制造方法
JP2022115708A (ja) 2021-01-28 2022-08-09 凸版印刷株式会社 表示装置及び波長変換基板
JP7461601B2 (ja) 2021-03-15 2024-04-04 豊田合成株式会社 発光装置
WO2024064381A1 (en) * 2022-09-23 2024-03-28 Applied Materials, Inc. Color conversion layer for display devices and method of forming display devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040051110A1 (en) * 2001-10-10 2004-03-18 Toyoharu Oohata Semiconductor light-emitting device image display illuminator and its manufacturing method
US20060175621A1 (en) * 2001-12-28 2006-08-10 Sanken Electric Co., Ltd. Semiconductor light-emitting device light-emitting display method for manufacturing semiconductor light-emitting device and method for manufacturing light-emitting display
US20100079704A1 (en) * 2008-10-01 2010-04-01 Samsung Electronics Co., Ltd. Liquid crystal display
KR101524726B1 (ko) * 2014-06-20 2015-06-10 실리콘 디스플레이 (주) Led 디스플레이 장치
US20150333115A1 (en) * 2014-05-16 2015-11-19 Boe Technology Group Co., Ltd. Flexible display substrate and a manufacturing method thereof, as well as a flexible display device
US20170125640A1 (en) * 2015-05-13 2017-05-04 Seoul Viosys Co., Ltd. Light emitting element

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5719110B2 (ko) 1972-08-30 1982-04-20
KR100541102B1 (ko) * 2004-02-13 2006-01-11 삼성전기주식회사 오믹 접촉을 개선한 질화물 반도체 발광소자 및 그 제조방법
KR101154758B1 (ko) * 2008-11-18 2012-06-08 엘지이노텍 주식회사 반도체 발광소자 및 이를 구비한 발광소자 패키지
JP5336594B2 (ja) * 2009-06-15 2013-11-06 パナソニック株式会社 半導体発光装置、発光モジュール、および照明装置
JP5719110B2 (ja) 2009-12-25 2015-05-13 日亜化学工業株式会社 発光素子
JP2013065726A (ja) * 2011-09-16 2013-04-11 Toshiba Corp 半導体発光装置及びその製造方法
KR101954202B1 (ko) 2012-06-11 2019-03-05 엘지이노텍 주식회사 발광소자 및 이를 포함하는 조명시스템
JP2014110285A (ja) * 2012-11-30 2014-06-12 Oki Data Corp 表示装置
DE202014011392U1 (de) * 2013-05-13 2020-02-21 Seoul Semiconductor Co., Ltd. LED-Gehäuse; Fahrzeuglampe sowie Hintergrundbeleuchtung mit diesem
KR101521574B1 (ko) * 2013-06-25 2015-05-19 비비에스에이 리미티드 반도체 발광소자를 제조하는 방법
TWI517450B (zh) * 2013-10-21 2016-01-11 隆達電子股份有限公司 發光二極體封裝體
US9831387B2 (en) * 2014-06-14 2017-11-28 Hiphoton Co., Ltd. Light engine array
DE102014112551A1 (de) * 2014-09-01 2016-03-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
US10381335B2 (en) 2014-10-31 2019-08-13 ehux, Inc. Hybrid display using inorganic micro light emitting diodes (uLEDs) and organic LEDs (OLEDs)
GB201420452D0 (en) * 2014-11-18 2014-12-31 Mled Ltd Integrated colour led micro-display
KR102169275B1 (ko) 2015-08-21 2020-10-23 엘지전자 주식회사 표시장치
WO2017034379A1 (ko) * 2015-08-26 2017-03-02 엘지전자 주식회사 반도체 발광소자의 이송 헤드, 이송 시스템 및 반도체 발광소자를 이송하는 방법
KR102555242B1 (ko) * 2015-09-30 2023-07-17 삼성전자주식회사 발광소자 패키지
KR102476137B1 (ko) * 2016-02-25 2022-12-12 삼성전자주식회사 발광소자 패키지의 제조 방법
JP2017181831A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 表示装置及び電子機器
US10332949B2 (en) * 2016-07-06 2019-06-25 Seoul Semiconductor Co., Ltd. Display apparatus
US10134950B2 (en) * 2016-08-18 2018-11-20 Genesis Photonics Inc. Micro light emitting diode and manufacturing method thereof
US10468472B2 (en) * 2016-11-25 2019-11-05 Vuereal Inc. Integration of micro-devices into system substrate
CN109273479B (zh) * 2018-09-20 2021-07-23 上海天马微电子有限公司 一种显示面板及其制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040051110A1 (en) * 2001-10-10 2004-03-18 Toyoharu Oohata Semiconductor light-emitting device image display illuminator and its manufacturing method
US20060175621A1 (en) * 2001-12-28 2006-08-10 Sanken Electric Co., Ltd. Semiconductor light-emitting device light-emitting display method for manufacturing semiconductor light-emitting device and method for manufacturing light-emitting display
US20100079704A1 (en) * 2008-10-01 2010-04-01 Samsung Electronics Co., Ltd. Liquid crystal display
US20150333115A1 (en) * 2014-05-16 2015-11-19 Boe Technology Group Co., Ltd. Flexible display substrate and a manufacturing method thereof, as well as a flexible display device
KR101524726B1 (ko) * 2014-06-20 2015-06-10 실리콘 디스플레이 (주) Led 디스플레이 장치
US20170125640A1 (en) * 2015-05-13 2017-05-04 Seoul Viosys Co., Ltd. Light emitting element

Also Published As

Publication number Publication date
JP7359537B2 (ja) 2023-10-11
CN109768149A (zh) 2019-05-17
EP3483933B1 (en) 2023-10-04
US20200381475A1 (en) 2020-12-03
JP2019087746A (ja) 2019-06-06
US20190140016A1 (en) 2019-05-09
KR20190052887A (ko) 2019-05-17
US10964747B2 (en) 2021-03-30
EP3483933A1 (en) 2019-05-15
US10784309B2 (en) 2020-09-22

Similar Documents

Publication Publication Date Title
KR102486391B1 (ko) 고해상도 디스플레이 장치
US11563052B2 (en) Light emitting diode (LED) stack for a display
KR102650659B1 (ko) 디스플레이 장치
US20220393063A1 (en) Passivation covered light emitting unit stack
KR102607698B1 (ko) 표시 장치
US11837155B2 (en) Display apparatus and method of manufacturing the same
US9666765B2 (en) Display device using semiconductor light emitting device and method of manufacturing the same
US11227980B2 (en) Display device
KR20200062863A (ko) 디스플레이 장치 및 제조 방법
US20190304346A1 (en) Display apparatus using semiconductor light emitting device and manufacturing method therefor
KR102613051B1 (ko) 고해상도 디스플레이 장치
KR20220045477A (ko) 마이크로 발광 디스플레이 장치 및 그 제조 방법
US20220384676A1 (en) Display device
US20220199599A1 (en) Display device and manufacturing method thereof
US11785824B2 (en) Display device and manufacturing method thereof
US20220165921A1 (en) Display device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant