이하 첨부된 도면을 참조하여 실시 예를 설명하면 다음과 같다. 이하, 실시 예를 설명함에 있어서, 각 구성 요소의 크기는 일 예이며, 도면의 크기로 한정하지 않는다.
도 1은 실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이며, 도 2는 도 1의 부분 확대도이다.
도 1을 참조하면, 반도체 발광소자(100)는 기판(101), 제1반도체층(105), 제1공극부(107), 제2공극부(109), 제1도전형 반도체층(110), 활성층(120), 제2도전형 반도체층(130)을 포함한다.
상기 기판(101)은 사파이어(Al2O3),SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나를 이용할 수 있다. 상기 기판(101)에는 요철 형상의 패턴(102,103)이 형성될 수 있으며, 상기 철 패턴(103)은 예컨대, 렌즈 형상을 갖고 복수개가 소정 간격으로 이격될 수 있다. 상기 철 패턴(103)은 렌즈 형상, 기둥 형상, 뿔 형상 등을 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(101) 위에는 제1반도체층(105)이 형성되며, 상기 제1반도체층(105)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나를 포함할 수 있다. 상기 제1반도체층(105)은 언도프드 반도체층 또는 도전형 도펀트가 도핑된 반도체층으로 이루어질 수 있으며, 그 두께(T1)는 0.01~20um의 두께(T1)로 형성될 수 있다.
상기 제1반도체층(105)의 소정 영역에는 제1공극부(107)가 형성된다. 상기 제1공극부(107)는 원 형상, 다각형 형상, 랜덤한 형상 등으로 형성될 수 있다. 상기 제1공극부(107)는 상기 제1반도체층(105) 내에 적어도 하나가 형성될 수 있다.
상기 제1공극부(107)는 상기 제1반도체층(105) 내에서 상기 기판(101)의 표면을 노출시켜 준다. 여기서, 상기 제1공극부(107)는 상기 기판(101)의 요철 패턴(102,103)의 일부가 노출되는 깊이로 형성될 수 있으며, 또한 제1공극부(107)의 영역에는 적어도 하나의 철 패턴(103)이 배치될 수 있다.
상기 제1공극부(107)는 도 2에 도시된 바와 같이, 소정 직경 예컨대, 0.01~10um로 형성될 수 있으며, 이러한 직경은 상기 제1도전형 반도체층(110) 아래에서 상기 제1공극부(107)가 남아있을 수 있는 범위일 수 있다. 실시 예는 제1공극부(107)가 존재할 수도 있고, 존재하지 않고 제1도전형 반도체층(110)이 채워질 수 있으며, 이러한 구조는 상기 제1공극부(107)의 직경에 따라 달라질 수 있다.
상기 제2공극부(109)는 일단이 상기 제1공극부(107)에 연통되고, 상기 제1반도체층(105)과 상기 기판(101)의 계면을 따라 소정 길이로 연장된다. 상기 제2공극부(109)는 상기 제1공극부(107)를 기준으로 그 주변으로 울퉁불퉁하게 확장되는 구조 예컨대, 상기 기판(101)과 상기 제1반도체층(105) 사이의 계면을 따라 소정 길이 및 소정 형상으로 연장된다.
상기 제2공극부(109)는 상기 기판(101)과 상기 제1반도체층(105) 사이를 이격시켜 주고, 상기 제1반도체층(105)과의 접촉 면은 울퉁불퉁한 요철 형상으로 형성될 수 있다. 이 경우 상기 제2공극부(109)의 일부(109A)는 상기 제1반도체층(105) 아래에 원 뿔 또는 다각 뿔과 같은 뿔 형상으로 형성될 수 있다. 상기 제2 공극부(109)는 입사되는 광의 임계각을 변화시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다.
상기 제1공극부(107) 및 제2공극부(109)는 매질이 공기층이므로, 굴절률이 1이 되어, 다른 매질의 굴절률과는 차이를 갖게 된다. 즉, 상기 제1반도체층(105), 상기 기판(101), 상기 제1도전형 반도체층(110)의 굴절률은 1 이상으로서, 상기 제1공극부(107) 및 상기 제2공극부(109)의 굴절률보다는 크다.
이에 따라 소자 내부에서 발생된 광은 기판(101)과 상기 제1반도체층(105) 및 상기 제1도전형 반도체층(110)의 경계 영역에 위치한 제1공극부(107) 및 제2공극부(109)에 의해 굴절되거나 반사되어, 광의 진행각을 변화시켜 줄 수 있다. 즉, 상기 제1공극부(107) 및 제2공극부(109)는 다른 매질과의 접촉 계면 및 광 입사각에 따라 진행하는 광의 임계각을 변화시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다.
여기서, GaN의 굴절률은 2.5이고, 공기의 굴절률은 1이므로, GaN과 공기의 계면에서의 광 추출을 위한 임계 각도는 23.58°이상일 때 광이 추출될 수 있다. 또한 사파이어 기판은 굴절률이 1.8 정도이므로, GaN과 사파이어 기판의 매질 사이의 각도가 46°이상일 때 광이 추출될 수 있다.
제1실시 예는 상기 기판(101)과 상기 제1반도체층(105) 사이의 계면에 광 추출 각도에 상응되는 형상을 포함하는 제2공극부(109)를 형성시켜 줌으로써, 외부 양자 효율을 개선시켜 줄 수 있다.
상기 제1반도체층(105) 및 상기 제1공극부(107)의 위에는 적어도 하나의 제1 도전형 반도체층(110)이 형성된다. 상기 제1도전형 반도체층(110)의 일부는 제1전극 접촉층으로 기능할 수 있으며, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 제1도전형 반도체층(110)에는 제1도전형 도펀트가 도핑된다. 상기 제1도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn , Se, Te를 포함한다.
상기 제1도전형 반도체층(110)의 아래에는 상기 제1공극부(107)의 형상이 유지될 수 있다.
여기서, 상기 제1반도체층(105) 및 상기 제1공극부(107) 위에는 언도프드 반도체층(미도시)이 형성될 수 있으며, 상기 언도프드 반도체층 위에는 상기 제1도전형 반도체층(110)이 형성될 수 있다.
상기 제1도전형 반도체층(110) 위에는 활성층(120)이 형성된다. 상기 활성층(120)은 단일 양자 우물 또는 다중 양자 우물(MQW) 구조로 형성되며, InGaN/GaN 또는 AlGaN/GaN 등으로 형성될 수 있다.
상기 제1도전형 반도체층(110)과 활성층(120) 사이에는 제1도전형 클래드층(미도시)이 형성될 수 있다. 상기 제1도전형 클래드층은 n형 AlGaN로 형성될 수 있다.
상기 활성층(120) 위에는 제2도전형 반도체층(130)이 형성된다. 상기 제2도전형 반도체층(130)은 제2도전형 도펀트가 도핑된 p형 반도체층으로 구현될 수 있다. 상기 p형 반도체층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제2도전형 도펀트는 p형 도 펀트로서, Mg, Zn, Ca, Sr, Ba 등에서 적어도 하나를 첨가될 수 있다.
상기 제2도전형 반도체층(130) 위에는 투명전극층(미도시) 또는 반사전극층이 형성될 수 있다. 상기 투명 전극층은 ITO, ZnO, IrOx, RuOx, NiO의 물질 중에서 선택되어 형성될 수 있다. 상기 반도체 발광소자(100)는 상기 제1도전형 반도체층(110)은 n형 반도체층, 상기 제2도전형 반도체층(130)은 p형 반도체층으로 구현하거나, 이의 역 구조로 구현할 수 있다. 또한 상기 제2도전형 반도체층(130) 위에 n형 반도체층 또는 p형 반도체층을 형성할 수도 있다. 이에 따라 상기 반도체 발광소자(100)는 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
도 3 내지 도 7은 제1실시 예에 따른 반도체 발광소자 제조과정을 나타낸 도면이다.
도 3 및 도 4를 참조하면, 기판(101)의 표면에는 요철 형상의 패턴(102,103)이 형성된다. 상기 철 형상의 패턴(103)은 상기 기판 상면에 대해 볼록하게 돌출된 렌즈 형상 등으로 형성될 수 있으며, 그 직경은 1~2um이고, 높이는 1~2um로 형성되는 것으로, 이러한 크기로 한정하지는 않는다.
여기서, 상기 철 형상의 패턴(103)은 상기 볼록 렌즈 형상뿐만 아니라, 다른 형상 예컨대, 사각 기둥, 뿔 형상 등으로 형성될 수 있다.
상기 기판(101) 위에는 3족-5족 질화물 반도체가 성장되는 데, 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다.
상기 기판(101) 위에는 제1반도체층(105)이 형성된다. 상기 제1반도체층(105)은 언도프드 반도체층 또는 도전형 반도체층으로 형성될 수 있으며, 예컨대 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다.
상기 제1반도체층(105)의 두께는 0.01~20um로 형성될 수 있다.
상기 제1반도체층(105)의 상면 일부에는 마스크 패턴(106)을 형성하게 된다. 상기 마스크 패턴(106)은 예컨대, SiO2와 같은 물질을 이용하여 정해진 위치에 소정의 패턴으로 형성될 수 있다.
상기 마스크 패턴(106)이 형성되지 않는 상기 제1반도체층(105)에 대해 건식 에칭(예: ICP) 또는/및 습식 에칭을 수행하게 된다. 상기 제1반도체층(105)에서 상기 마스크 패턴(106)이 형성되지 않는 영역은 상기 기판 상부가 노출되는 정도로 에칭되어, 제1공극부(107)가 형성된다.
여기서, 상기 제1공극부(107)의 직경은 0.01~10um로 형성될 수 있으며, 이 직경은 제1공극부(107) 위에 반도체층이 성장될 때 공극 영역의 일부 또는 전체를 유지할 수 있는 크기이다.
도 5는 도 4의 구조를 나타내는 평면도로서, 상기 제1반도체층(105)의 제1공극부(107)는 기판(101) 상에서 예컨대, 메쉬 형상으로 형성되며, 이러한 형상에 대 해 한정하지는 않는다. 여기서, 상기 제1반도체층(105)은 상기 제1공극부(107)에 의해 원형, 오각형 등의 다각형, 랜덤한 형상 등으로 형성할 수 있으며, 이에 대해 한정하지는 않는다.
도 6을 참조하면, 상기 제1공극부(107)가 형성되면, 상기 제1공극부(107)를 통해 습식 에칭을 수행하게 된다. 상기 습식 에칭에 의해 상기 제1공극부(107)에는 공극 영역이 외측 방향으로 확장되는 형태로 제2공극부(109)가 형성된다.
여기서, 상기 습식 에칭에 사용되는 물질은 KOH 또는 AZ300 등으로 이용할 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2공극부(109)는 상기 제1공극부(107)를 기점으로 상기 습식 에칭액에 의해 그 주변으로 침투하여 울퉁불퉁한 요철 형상으로 형성시켜 준다. 상기 제1공극부(107)에 주입된 습식 에칭액은 상기 제1반도체층(105)과 상기 기판(101) 사이의 계면으로 침투하게 되는 데, 이때 상기 제1반도체층(105)을 에칭하면서 상기 기판(101)과의 계면을 따라 이동하게 된다.
상기 제2공극부(109)는 상기 제1반도체층(105)과 상기 기판(101) 사이의 계면을 따라 소정 길이를 갖고 요철 형상으로 형성된다.
여기서, 상기 제2공극부(109)에는 상기 습식 에칭액에 의해 상기 제1반도체층(105)의 하부 면과의 경계 부분이 울퉁불퉁한 요철형상으로 형성되거나, 일부(109A)는 뿔 형상으로 형성될 수 있다. 이러한 제2공극부(109)는 광 추출 각도를 제공할 수 있다. 예컨대, 상기 제2공극부(109)의 일부(109A)는 뿔 형상으로 형성되어 있어서, 광 추출을 위한 임계각도 이상이 된다.
상기 제1공극부(107)는 칩 내부, 칩 중앙, 칩 에지 영역에 선택적으로 형성될 수 있고, 상기 제2공극부(109)는 상기 제1공극부(107)를 기점으로 그 주변 방향으로 확장될 수 있다. 예컨대, 상기 제1공극부(107)가 칩 중앙에 형성되면, 상기 제2공극부(109)는 칩 에지 방향으로 확장되는 형태로 구현될 수 있다. 또는 상기 제1공극부(107)가 칩 에지 영역에 형성되면, 상기 제2공극부(109)는 칩 에지 영역에서 칩 내부로 진행하는 형태로 형성될 수 있다. 즉, 상기 제2공극부(107)는 상기 제2공극부(109)의 중앙에 배치되거나 어느 일측에 배치될 수 있다.
이후, 상기 도 4에 도시된 마스크 패턴은 제거하게 된다.
도 7을 참조하면, 상기 제1반도체층(105)과 상기 제1공극부(107)의 위에는 적어도 하나의 제1도전형 반도체층(110)이 형성되며, 상기 제1도전형 반도체층(110)의 일부는 제1전극 접촉층으로 기능할 수 있으며, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 제1도전형 반도체층(110)에는 제1도전형 도펀트가 도핑된다. 상기 제1도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn , Se, Te를 포함한다.
여기서, 상기 제1반도체층(105) 위에는 언도프드 반도체층(미도시)이 형성되고 상기 언도프드 반도체층 위에 상기 제1도전형 반도체층(110)이 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제 1도전형 반도체층(110) 또는 상기 언도프드 반도체층(미도시)이 형성될 때 상기 제1공극부(107)는 남아있을 수 있다. 즉, 상기 제1공극부(107)의 직경에 의해 상기 제1도전형 반도체층(110) 또는 상기 언도프드 반도체층(미도시)이 상기 제1공극부(107) 위에 형성될 수 있다.
여기서, 상기 제1공극부(107)는 그 직경에 따라 상기 제1도전형 반도체층(110)과 같은 반도체가 채워질 수도 있고, 채워지지 않을 수 있다.
상기 제1도전형 반도체층(110) 위에는 활성층(120)이 형성된다. 상기 활성층(120)은 단일 양자 우물 또는 다중 양자 우물(MQW) 구조로 형성되며, InGaN/GaN 또는 AlGaN/GaN 등으로 형성될 수 있다.
상기 제1도전형 반도체층(110)과 활성층(120) 사이에는 제1도전형 클래드층(미도시)이 형성될 수 있다. 상기 제1도전형 클래드층은 n형 AlGaN로 형성될 수 있다.
상기 활성층(120) 위에는 제2도전형 반도체층(130)이 형성된다. 상기 제2도전형 반도체층(130)은 제2도전형 도펀트가 도핑된 p형 반도체층으로 구현될 수 있다. 상기 p형 반도체층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등에서 적어도 하나를 첨가될 수 있다.
상기 제1도전형 반도체층(110), 상기 활성층(120) 및 상기 제2도전형 반도체층(130)은 발광 구조물로 정의될 수 있다.
상기 제2도전형 반도체층(130) 위에는 투명전극층(미도시) 또는 반사 전극층이 형성될 수 있다. 상기 투명 전극층은 ITO, ZnO, IrOx, RuOx, NiO의 물질 중에서 선택되어 형성될 수 있으며, 상기 반사전극층은 Al과 같은 반사물질로 형성될 수 있다. 상기 반도체 발광소자(100)는 상기 제1도전형 반도체층(110)이 p형 반도체 층, 상기 제2도전형 반도체층(130)은 n형 반도체층으로 구현될 수 있으며, 상기 제2도전형 반도체층(130) 위에 n형 반도체층 또는 p형 반도체층을 형성할 수도 있다. 이에 따라 상기 반도체 발광소자(100)는 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
도 8은 제2실시 예에 따른 반도체 발광소자를 나타낸 도면이다. 제2실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며 제1실시 예를 참조하기로 한다.
도 8을 참조하면, 반도체 발광소자(100A)는 기판(101A) 위에 요철 패턴이 없는 구조이다. 상기 기판(101A)의 상면이 평탄하게 제공됨으로써, 상기 제1반도체층(105)에는 상기 기판(101A)의 일부를 노출시키는 제1공극부(107A)가 형성되며, 상기 제1공극부(107A)에는 제2공극부(109B)가 연결된다.
상기 제2공극부(109B)는 상기 제1공극부(107B)를 통해 유입된 습식 에칭 액에 의해 상기 제1반도체층(105)과 상기 기판(101A)의 계면을 따라 형성되는 데, 이때 상기 제1반도체층(105)의 에칭 정도에 의해 상기 제1반도체층(105)의 아래를 따라 소정의 요철 형상을 갖는 제2공극부(109B)가 형성된다.
상기 제2공극부(109B)는 상기 제1실시 예와 비교하여, 상기 제1반도체층(105)에 대한 에칭 정도 및 에칭 형상에 차이가 발생될 수 있으며, 이에 대해 한정하지는 않는다.
도 9는 제3실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다. 제3실 시 예를 설명함에 있어서, 제1실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며, 제1실시 예를 참조하기로 한다.
도 9를 참조하면, 반도체 발광소자(100B)는 기판(101B)의 상부에 스트라이프 형상의 요철 패턴(102A,103A)이 형성된다. 상기 제1반도체층(105)의 소정 위치에는 제1공극부(107C)가 형성되어 상기 기판(101B)의 상부를 노출시켜 주고, 습식 에칭에 의해 상기 기판(101B)과 상기 제1반도체층(105) 사이의 계면에는 상기 제1공극부(107C)에 연통된 제2공극부(109C)가 형성된다. 상기 제2공극부(109C)는 상기 스트라이프 형상의 요철 패턴(102A,103A)을 따라 울퉁불퉁한 요철 형상으로 형성된다.
상기 기판(101B)의 스트라이프 형상의 요철 패턴(102A,103A), 상기 제1공극부(107C) 및 상기 제2공극부(109C)에 의해 기판 방향으로 진행하는 광은 굴절되거나 반사되어 광의 임계각이 변화되고 칩 외부로 추출될 수 있다. 또한 상기 기판(101B)의 스트라이프 형상의 패턴(102A,103A)에 의해 광의 진행각도가 변화되어 소자 외부로 방출시켜 줄 수 있다.
도 10은 제4실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다. 제4실시 예를 설명함에 있어서, 상기 제1실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며, 동일 부분에 대해서는 제1실시 예를 참조하기로 한다.
도 10을 참조하면, 반도체 발광소자(100C)는 메사 에칭에 의해 제1도전형 반도체층(110)의 일부를 노출시키고 제1전극(151)을 형성하게 된다. 상기 제2도전형 반도체층(130) 위에는 제2전극(153)을 형성하게 된다. 상기 제1 및 제2전극(151,153)의 형상이나 크기에 대해 한정하지는 않는다.
또한 상기 제2도전형 반도체층(130)과 상기 제2전극(153) 사이에는 다른 층이 배치될 수 있으며, 이 경우 상기 제2전극(153)은 상기 제2도전형 반도체층(130)과 직접 또는 간접적으로 연결될 수 있다.
상기 제1공극부(107)는 칩의 중앙 또는 칩 내부에 배치되고, 상기 제2공극부(109)는 상기 칩 안쪽에서 칩 에지 방향으로 연장된 구조이다.
도 11은 제5실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다. 제5실시 예를 설명함에 있어서, 상기 제1실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며, 동일 부분에 대해서는 제1실시 예를 참조하기로 한다.
도 11을 참조하면, 반도체 발광소자(100D)는 칩 에지 영역에 제1공극부(107D)를 배치한 구조이다. 이는 칩과 칩 경계 영역에 제1공극부(107)를 형성하고, 칩 경계 라인으로 칩과 칩을 분리하게 되면, 상기 제1공극부(107D)의 일부가 남겨지고 제2공극부(109D)는 칩 에지부터 칩 안쪽으로 연장된 형태로 형성된다.
실시 예는 제1공극부(107D)는 형성 위치에 따라 상기 칩 내에 존재하거나, 칩 에지 부분에 존재할 수 있으며, 상기의 실시 예로 한정하지는 않는다.
한편, 제6실시 예(미도시)는 상기 기판 위에 요철 형상의 에칭용 마스크 패턴(예: SiO2 등)을 형성한 후, 상기 기판 위에 제1반도체층을 형성하고, 제1공극부를 형성하고 상기 제1공극부를 기점으로 제2공극부를 형성시켜 줄 수 있다. 이 경우 상기 제2공극부는 상기 제1반도체층과 상기 기판 사이의 계면과, 상기 에칭용 마스크 패턴을 에칭하면서, 울퉁불퉁한 요철 형상으로 형성될 수 있다. 이에 따라 상기 제2공극부는 광 추출 각도를 제공할 수 있다. 즉, 실시 예는 기판 위의 요철 패턴의 재질이나 형상에 대해 한정하지는 않는다.
상기의 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "directly"와 "indirectly"의 의미를 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명하며, 도면에서의 각 층의 두께는 일 예로 설명한다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.