KR20120092326A - 광 결정 구조를 갖는 비극성 발광 다이오드 및 그것을 제조하는 방법 - Google Patents

광 결정 구조를 갖는 비극성 발광 다이오드 및 그것을 제조하는 방법 Download PDF

Info

Publication number
KR20120092326A
KR20120092326A KR1020110012301A KR20110012301A KR20120092326A KR 20120092326 A KR20120092326 A KR 20120092326A KR 1020110012301 A KR1020110012301 A KR 1020110012301A KR 20110012301 A KR20110012301 A KR 20110012301A KR 20120092326 A KR20120092326 A KR 20120092326A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
voids
layer
pattern
forming
Prior art date
Application number
KR1020110012301A
Other languages
English (en)
Inventor
서원철
최주원
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020110012301A priority Critical patent/KR20120092326A/ko
Priority to US13/360,471 priority patent/US20130026531A1/en
Publication of KR20120092326A publication Critical patent/KR20120092326A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region

Abstract

광 결정 구조를 갖는 비극성 발광 다이오드 및 그것을 제조하는 방법이 개시된다. 이 발광 다이오드는, 지지 기판; 지지 기판 상에 위치하는 하부 반도체층; 하부 반도체층 상부에 위치하는 상부 반도체층; 하부 반도체층과 상부 반도체층 사이에 위치하는 비극성 활성 영역; 및 하부 반도체층 내에 매립된 광 결정 구조를 포함한다. 매립된 광 결정 구조에 의해 반도체층 내에서 광의 손실을 방지하여 광 효율을 향상시킬 수 있으며, 또한 광 결정 구조를 이용하여 비극성 발광 다이오드의 편광 비율을 개선할 수 있다.

Description

광 결정 구조를 갖는 비극성 발광 다이오드 및 그것을 제조하는 방법{NON-POLAR LIGHT EMITTING DIODE HAVING PHOTONIC CRYSTAL STRUCTURE AND METHOD OF FABRICATING THE SAME}
본 발명은 비극성 발광 다이오드 및 그것을 제조하는 방법에 관한 것으로, 특히 광 결정 구조를 갖는 비극성 발광 다이오드 및 그것을 제조하는 방법에 관한 것이다.
질화갈륨 계열의 발광 다이오드는 표시소자 및 백라이트로 널리 이용되고 있다. 또한, 발광 다이오드는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길어, 백열전구 및 형광등을 대체하여 일반 조명 용도로 그 사용 영역을 넓히고 있다.
일반적으로, 질화갈륨 계열의 질화물 반도체는 사파이어 또는 실리콘탄화물과 같은 이종 기판 상에 성장된다. 이 질화물 반도체층들을 이용하여 발광 다이오드가 제조된다.
한편, 질화물 반도체는 일반적으로 사파이어 기판의 c면(0001) 상에서 성장되므로 압전 특성을 나타낸다. 압전 특성에 의해 다중양자우물 구조의 활성영역에서 강한 분극전계가 유발되고, 따라서 우물층의 두께를 증가시키는 것이 어려우며, 발광 재결합율이 감소되어 발광출력을 향상시키는데 한계가 있다.
최근, 이러한 분극전계 유발을 방지하기 위해 a면(11-20) 또는 m면(1-100)으로 질화물 반도체를 성장시켜 비극성 또는 반극성 발광 다이오드를 제조하는 방법이 연구되고 있다. 비극성 발광 다이오드는 분극전계를 나타내는 극성 발광 다이오드에 비해 발광 재결합율을 증가시켜 발광 효율을 향상시킬 것으로 기대되고 있다. 또한, 상기 비극성 발광 다이오드는 극성 발광 다이오드와 달리 편광된 광을 방출하는 특성을 나타내는 것이 일본 응용물리 학회지(Japanese Journal of Applied Physics, Vol 46, No.42, 2007, pp. L1010-L1012)에 보고된 바 있다. 따라서, 편광광을 필요로하는 다양한 응용 분야에 적합하게 사용될 수 있다.
그러나 아직까지 비극성 발광 다이오드의 광 효율은 극성 발광 다이오드에 비해 높지 않아 광 효율을 더 높일 필요가 있다. 또한, 편광광을 이용하기 위해서는 발광 다이오드에서 방출되는 광의 편광 비율을 높일 필요가 있다.
일본 응용물리 학회지(Japanese Journal of Applied Physics) Vol 46, No.42, 2007, pp. L1010-L1012
본 발명이 해결하려는 과제는, 개선된 광 효율을 갖는 비극성 발광 다이오드및 그것을 제조하는 방법을 제공하는 것이다.
본 발명이 해결하려는 다른 과제는, 비극성 발광 다이오드의 편광 비율을 개선할 수 있는 새로운 구조의 비극성 발광 다이오드 및 그것을 제조하는 방법을 제공하는 것이다.
본 발명의 일 태양에 따른 비극성 발광 다이오드는, 지지 기판; 상기 지지 기판 상에 위치하는 하부 반도체층; 상기 하부 반도체층 상부에 위치하는 상부 반도체층; 상기 하부 반도체층과 상기 상부 반도체층 사이에 위치하는 비극성 활성 영역; 및 상기 하부 반도체층 내에 매립된 광 결정 구조를 포함한다. 상기 광 결정 구조에 의해 반도체층 내에서 광의 손실을 방지하여 광 효율을 향상시킬 수 있으며, 또한 상기 광 결정 구조를 이용하여 비극성 발광 다이오드의 편광 비율을 개선할 수 있다.
상기 상부 반도체층 및 상기 하부 반도체층 또한 상기 활성영역과 동일한 성장면을 갖는 비극성 반도체층일 수 있다.
한편, 상기 하부 반도체층은 p형 콘택층을 포함하고, 상기 상부 반도체층은 n형 콘택층을 포함할 수 있다. 상기 지지기판은 성장기판과 구분되며, 통상의 수평형 발광 다이오드와 달리, 상기 p형 콘택층이 n형 콘택층에 비해 상기 지지기판 측에 가깝게 배치된다. 상기 p형 콘택층은 상기 보이드들과 상기 지지 기판 사이에 위치한다. 또한, 오믹 콘택층이 상기 하부 반도체층과 상기 지지기판 사이에 위치할 수 있다.
상기 광 결정 구조는 상기 지지 기판 면을 따라 나란하게 정렬된 스트라이프 형상의 보이드들의 패턴을 포함할 수 있다.
상기 보이드들의 폭 및 높이는 50nm 내지 200nm 범위 내이고, 상기 보이드들 사이의 거리는 50nm 내지 1um 범위 내일 수 있다.
몇몇 실시예들에 있어서, 상기 활성 영역은 m면 질화갈륨계 우물층을 포함하고, 상기 스트라이프 형상의 보이드들은 a 방향에 평행하게 정렬될 수 있다. 여기서 a 방향은 a면에 수직한 방향을 나타낸다. 일반적으로, m면으로 성장된 비극성 발광 다이오드는 c 방향(c면에 수직한 방향)에 평행한 전기장 성분(E//c)보다 a 방향에 평행한 전기장 성분(E//a)이 강한 편광광을 방출한다. 따라서, 스트라이프 형상의 보이드들을 a 방향에 평행하게 정렬함으로써 c 방향에 평행한 전기장 성분(E//c)을 억제할 수 있어 편광 비율을 향상시킬 수 있다.
다른 실시예들에 있어서, 상기 활성 영역은 a면 질화갈륨계 우물층을 포함하고, 상기 스트라이프 형상의 보이드들은 c 방향에 평행하게 정렬될 수 있다. 일반적으로, a면으로 성장된 비극성 발광 다이오드는 m 방향(m면에 수직한 방향)에 평행한 전기장 성분(E//m)보다 c 방향에 평행한 전기장 성분(E//c)이 강한 편광광을 방출한다. 따라서, 스트라이프 형상의 보이드들을 c 방향에 평행하게 정렬함으로써 m 방향에 평행한 전기장 성분(E//m)을 억제할 수 있어 편광 비율을 향상시킬 수 있다.
몇몇 실시예들에 있어서, 상기 상부 반도체층은 거칠어진 표면을 가질 수 있다. 또한, 상기 상부 반도체층은 리세스들의 패턴을 포함할 수 있다. 상기 거칠어진 표면은 리세스들 외부 뿐만 아니라 내부에도 형성되며, 따라서 상부 반도체층의 표면을 통한 광 추출 효율을 더욱 개선할 수 있다.
본 발명의 다른 태양에 따른 발광 다이오드 제조 방법은, 성장 기판 상에 제1 도전형 반도체층, 비극성 활성 영역 및 제2 도전형 반도체층을 형성하고, 상기 제2 도전형 반도체층을 부분적으로 패터닝하여 보이드들의 패턴을 형성하고, 상기 보이드들의 패턴을 덮는 제2 도전형 콘택층을 형성하고, 상기 제2 도전형 콘택층 상에 오믹 콘택층을 형성하고, 상기 오믹 콘택층 상에 지지 기판을 형성하고, 상기 성장 기판을 제거하고 상기 제1 도전형 반도체층을 노출시키는 것을 포함한다. 상기 보이드들의 패턴에 의해 광 결정 구조가 제공되며, 따라서 지지 기판과 활성 영역 사이의 하부 반도체층 영역 내에 매립된 광 결정 구조를 갖는 비극성 발광 다이오드를 제조할 수 있다.
몇몇 실시예들에 있어서, 상기 보이드들의 패턴을 형성하는 것은, 상기 제2 도전형 반도체층 상에 나노 임프린트 기술을 이용하여 포토 레지스트 패턴을 형성하고, 상기 포토 레지스트 패턴을 식각마스크로 사용하여 상기 제2 도전형 반도체층을 부분적으로 식각하는 것을 포함할 수 있다.
다른 실시예들에 있어서, 상기 보이드들의 패턴을 형성하는 것은, 상기 제2 도전형 반도체층 상에 금속 패턴을 형성하고, 상기 금속 패턴과 상기 제2 도전형 반도체층을 반응시켜 상기 금속 패턴 하부에 상기 금속 패턴에 대응하는 보이드들의 패턴을 형성하고, 상기 금속 패턴의 잔류물을 제거하는 것을 포함할 수 있다.
상기 금속 패턴은 Ta, Ti 및 Cr으로 이루어진 그룹에서 선택된 적어도 하나의 금속물질을 포함할 수 있다. 이들 금속물질이 질화갈륨 계열의 반도체층과 반응함으로써 반도체층 내에 보이드들이 형성된다.
한편, 상기 보이드들은 스트라이프 형상을 갖고 서로 평행할 수 있다.
몇몇 실시예들에 있어서, 상기 활성 영역은 m면 질화갈륨계 우물층을 포함하고, 상기 보이드들은 a 방향에 평행할 수 있다. 다른 실시예들에 있어서, 상기 활성 영역은 a면 질화갈륨계 우물층을 포함하고, 상기 보이드들은 c 방향에 평행할 수 있다.
몇몇 실시예들에 있어서, 상기 방법은 상기 노출된 제1 도전형 반도체층에 거칠어진 표면을 형성하는 것을 더 포함할 수 있다. 이에 따라, 활성 영역에서 생성된 광의 추출 효율을 향상시킬 수 있다. 또한, 상기 방법은 상기 거칠어진 표면을 형성하기 전, 상기 노출된 제1 도전형 반도체층을 패터닝하여 리세스들의 패턴을 형성하는 것을 더 포함할 수 있다. 이에 따라, 상기 리세스들 외부 및 내부에 거칠어진 표면이 형성되어 광 추출 효율을 더욱 향상시킬 수 있다.
본 발명에 따르면, 지지 기판과 활성 영역 사이의 하부 반도체층 내에 매립된 광 결정 구조를 형성함으로써 하부 반도체층에서 광이 손실되는 것을 방지하여 비극성 발광 다이오드의 광 효율을 높일 수 있다. 또한, 스트라이트 형상의 보이드들을 이용하여 광 결정 구조를 형성함으로써 비극성 발광 다이오드의 편광 비율을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 2a 내지 2g는 본 발명의 일 실시예에 따른 발광 다이오드를 제조하는 방법을 설명하기 위한 단면도들이다.
도 3a 내지 3d는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 제조하는 방법을 설명하기 위한 단면도들이다.
도 4는 광 결정 구조를 설명하기 위한 개략적인 평면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 1을 참조하면, 상기 발광 다이오드는 지지 기판(51), 하부 반도체층(29, 31, 35), 활성 영역(27), 상부 반도체층(25) 및 광 결정 구조(33v)를 포함한다. 또한, 상기 발광 다이오드는 오믹 콘택층(37), 보호층(39), 본딩 메탈(53) 및 상부 전극(57)을 포함할 수 있다.
상기 지지 기판(51)은, 화합물 반도체층들을 성장시키기 위한 성장 기판과 구분되며, 이미 성장된 화합물 반도체층들에 부착된 기판이다. 상기 지지 기판(51)은 사파이어 기판일 수 있으나, 이에 한정되는 것은 아니며, 다른 종류의 절연 또는 도전 기판일 수 있다.
상기 활성 영역(27)은 III-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체로 형성될 수 있으며, 요구되는 광의 파장에 따라 그 조성이 제어된다. 상기 활성 영역(27)은 예컨대 InGaN 우물층 또는 AlGaN 우물층을 포함할 수 있으며, 단일 양자우물 구조 또는 다중 양자우물 구조일 수 있다.
상기 활성 영역(27)은 비극성이며, 예컨대 m면(1-100) 또는 a면(11-20)으로 성장된 우물층을 포함할 수 있다. 이러한 활성 영역은 m면 또는 a면 GaN 기판상에 에피층들을 성장시켜 형성될 수 있으며, 또는 m면 또는 r면 사파이어 기판상에 에피층들을 성장시켜 형성될 수 있다.
한편, 상기 하부 반도체층은 활성 영역(27)과 지지 기판(51) 사이에 위치하며, 복수의 층으로 구성될 수 있다. 본 실시예에 있어서, 상기 하부 반도체층은 Mg이 도핑된 p형일 수 있으며, 전자 블록층(29), p형 광학층(31) 및 p형 콘택층(35)을 포함할 수 있다. 여기서, 상기 전자 블록층(29)은 AlGaN층일 수 있으며, p형 광학층(35)은 AlGaN층 또는 GaN층일 수 있다. 또한, p형 콘택층(35)은 AlInGaN층 또는 GaN층일 수 있다. 상기 p형 콘택층(35)은 약 200nm 이하의 두께로 형성될 수 있다. 본 실시예에 있어서, 상기 하부 반도체층은 앞서 설명한 p형 반도체층들에 한정되지 않으며 다른 기능층들을 더 포함할 수도 있다.
한편, 광 결정 구조는 지지 기판(51) 면을 따라 배열된 보이드들(33v)의 패턴을 포함한다. 상기 보이드들(33v)에 의해 굴절률이 규칙적으로 변하는 광 결정 구조가 제공된다. 이하에서는 상기 보이드들(33v)의 패턴을 광 결정 구조(33v)로 설명한다.
광 결정 구조(33v)는 하부 반도체층 내에 매립된다. 즉, 상기 광 결정 구조(33v)는 하부 반도체층 내부에 위치한다. 도시된 바와 같이, 상기 광 결정 구조(33v)는 p형 광학층(31) 내에 형성될 수 있으며, p형 콘택층(35)으로 덮일 수 있다. 따라서, 상기 광 결정 구조는 p형 콘택층(35)과 p형 광학층(31)의 계면 근처에 배치될 수 있다. 상기 광 결정 구조(33v)는 활성 영역(27)에서 생성된 후 지지 기판(51) 측으로 진행하는 광을 반사시키며 또한 반도체층들 내부에서 가이드되는 광을 상부 반도체층(25) 측으로 방출시킨다.
한편, 도 4에 도시된 바와 같이, 보이드들(33v)은 스트라이프 형상으로 서로 평행하게 배열될 수 있다. 상기 보이드들(33v)의 폭(W) 및 높이는 활성 영역(27)에서 생성되는 광 파장의 약 1/2 미만이며, 예컨대 50nm 내지 200nm 범위 내일 수 있다. 한편, 상기 보이드들(33v) 간의 간격(Sp)은 50nm 내지 1um 범위 내일 수 있다.
한편, 상기 스트라이프 형상의 보이드들은 반도체층의 성장면에 따라 그 방향이 결정될 수 있다. 예컨대, 상기 활성 영역이 m면 우물층을 포함하는 경우, 상기 보이드들(33v)은 a 방향에 평행하게 배열되고, 상기 활성 영역이 a면 우물층을 포함하는 경우, 상기 보이드들(33v)은 c 방향에 평행하게 배열된다. 여기서, a 방향 및 c 방향은 각각 a면에 수직인 방향 및 c면에 수직인 방향을 나타낸다.
상기 보이드들을 반도체층의 성장면에 따라 위와 같이 배열함으로써 성장면에 따라 우세하게 방출되는 편광광의 편광 비율을 개선할 수 있다. 즉, m면으로 성장된 비극성 발광 다이오드는 c 방향에 평행한 전기장 성분(E//c)보다 a 방향에 평행한 전기장 성분(E//a)이 강한 편광광을 방출한다. 따라서, 스트라이프 형상의 보이드들을 a 방향에 평행하게 정렬함으로써 c 방향에 평행한 전기장 성분(E//c)을 억제하고 a 방향에 평행한 전기장 성분(E//a)를 강화하여 편광 비율을 향상시킬 수 있다. 또한, a면으로 성장된 비극성 발광 다이오드는 m 방향(m면에 수직한 방향)에 평행한 전기장 성분(E//m)보다 c 방향에 평행한 전기장 성분(E//c)이 강한 편광광을 방출한다. 따라서, 스트라이프 형상의 보이드들을 c 방향에 평행하게 정렬함으로써 m 방향에 평행한 전기장 성분(E//m)을 억제하고 c 방향에 평행한 전기장 성분(E//c)을 강화하여 편광 비율을 향상시킬 수 있다.
한편, 상기 활성 영역(27) 상에 상부 반도체층(25)이 위치한다. 상기 상부 반도체층(25)은 n형 콘택층(25)을 포함하며, 다른 기능층들(도시하지 않음)을 더 포함할 수 있다. 상기 n형 콘택층(25)은 예컨대 Si이 도핑된 n형 GaN층 또는 n형 AlGaN층일 수 있다. 상기 상부 반도체층(25)의 전체 두께는 대략 2 내지 4 um일 수 있다.
상기 상부 반도체층(25)은 거칠어진 표면(R)을 가질 수 있다. 또한, 상기 상부 반도체층(25) 표면에 리세스들(55a)의 패턴이 형성될 수 있으며, 상기 거칠어진 표면(R)은 리세스들(55a)의 내부 및 외부에 형성될 수 있다. 상기 상부 반도체층(25) 상에 상부 전극(57)이 위치할 수 있다.
한편, 오믹 콘택층(37)이 상기 p형 콘택층(35)에 오믹 접촉을 형성한다. 상기 오믹 콘택층은 예컨대 Ni을 포함할 수 있다. 또한, 상기 오믹 콘택층(37)은 반사층, 예컨대 Al층 또는 Ag층을 포함할 수도 있다. 나아가, 보호층(39)이 오믹 콘택층(37)을 덮어 오믹 콘택층(37)을 보호할 수 있다. 보호층(39)은 예컨대 Ni과 같은 금속층으로 형성될 수 있다. 한편, 상기 지지 기판(51)은 AuSn과 같은 본딩 메탈(53)을 통해 하부 반도체층 측, 예컨대 보호층(39)에 본딩될 수 있다.
본 실시예에 따르면, 광 결정 구조(33v)가 하부 반도체층 내부에 매립됨으로써 광이 지지기판(51)측으로 진행하여 손실되는 것을 방지할 수 있으며, 따라서 발광 다이오드의 광 효율을 향상시킬 수 있다. 또한, 비극성 반도체층의 성장 방향에 대응하여 스트라이프 형상의 보이드들(33v)을 정렬함으로써 비극성 발광 다이오드의 편광 비율을 개선할 수 있다.
한편, 본 실시예에 있어서, 지지 기판(51)이 도전성 기판인 경우, 상기 지지 기판(51)이 하부 전극으로 사용되거나, 상기 지지 기판(51) 하부에 하부 전극이 형성될 수 있다. 이와 달리, 상기 지지 기판(51)이 절연 기판인 경우, 상기 지지 기판(51) 상부에 하부 전극이 형성되어 오믹 콘택층(35)에 전기적으로 접속될 수 있다.
도 2a 내지 도 2g는 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 성장 기판(21) 상에 제1 도전형 반도체층(25), 활성 영역(27) 및 제2 도전형 반도체층(29, 31)을 포함하는 비극성 에피층들이 형성된다. 상기 제1 도전형 반도체층(25)은 예컨대 n형 콘택층(25)을 포함하며, 상기 제2 도전형 반도체층은 전자 블록층(29) 및 p형 광학층(31)을 포함할 수 있다.
상기 성장 기판(21)은, 비극성 질화갈륨 계열의 반도체층을 성장시킬 수 있는 기판이면 특별히 한정되지 않으며, 예컨대 사파이어, SiC, 스피넬, Si, GaN, GaO 또는 ZnO 등일 수 있다. 특히, m면 질화갈륨 계열의 비극성 반도체층을 성장시키기 위해 m면 사파이어 기판 또는 m면 GaN 기판이 사용될 수 있으며, a면 질화갈륨 계열의 비극성 반도체층을 성장시키기 위해 r면 사파이어 기판 또는 a면 GaN 기판이 사용될 수 있다.
상기 활성 영역은 요구되는 광의 파장에 따라 그 조성이 조절될 수 있으며, 예컨대, 청색광을 방출하기 위해 InGaN 우물층을, DUV를 방출하기 위해 AlGaN 우물층을 포함할 수 있다. 또한, 상기 제1 도전형 반도체층(25)은 n형 콘택층(25)을 포함할 수 있으며, 상기 전자 블록층(29)은 AlGaN층으로 형성될 수 있고, 상기 p형 광학층(31)은 Mg이 도핑된 GaN층 또는 AlGaN층으로 형성될 수 있다. 상기 에피층들은 MOCVD 또는 MBE 기술을 이용하여 형성될 수 있다.
상기 제1 도전형 반도체층(25)을 형성하기 전에 버퍼층(23)이 형성될 수 있다. 상기 버퍼층(23)은 예컨대 GaN 또는 AlN로 형성될 수 있다. 나아가, 필요에 따라 다른 기능층들, 예컨대 n형 클래드층 등이 추가될 수 있다.
도 2b를 참조하면, 상기 제2 도전형 반도체층, 예컨대 p형 광학층(31)에 보이드들(33v)의 패턴이 형성된다. 상기 보이드들(33v)은 상기 p형 광학층(31) 상에 나노 임프린트 기술을 이용하여 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 식각마스크로서 이용하여 상기 p형 광학층(31)을 부분적으로 식각하여 형성될 수 있다. 상기 p형 광학층(31)은 예컨대, 인산계 용액을 이용한 습식 식각에 의해 식각될 수 있다. 상기 식각이 완료된 후, 포토레지스트 패턴은 제거된다. 상기 보이드들(33v)을 형성하는 동안, 상기 활성 영역(27)이 손상되는 것을 방지하도록 상기 보이드들(33v)은 p형 광학층(31) 내에 부분적으로 형성된다.
상기 보이드들(33v)은 광 결정 구조를 이루도록 형성된다. 나아가, 편광 비율을 향상시키기 위해, 상기 보이드들(33v)은, 도 4의 평면도에 도시된 바와 같은, 스트라이프 형상을 가질 수 있으며, 에피층 성장 방향에 대응하여 특정 방향에 평행하게 정렬될 수 있다. 예컨대, 에피층들이 m면으로 성장된 경우, 상기 보이드들(33v)은 a 방향에 평행하게 배열될 수 있으며, 에피층들이 a면으로 성장된 경우, 상기 보이드들(33v)은 c 방향에 평행하게 배열될 수 있다. 이때, 상기 보이드들(33v)의 폭(W) 및 높이는 활성 영역(27)에서 방출되는 광 파장의 1/2 이하로, 예컨대 50nm 내지 200nm 범위 내이고, 상기 보이드들(33v) 사이의 간격은 상기 광 파장의 2배 이하로, 50nm 내지 1um의 범위 내일 수 있다.
도 2c를 참조하면, 상기 보이드들(33v)의 패턴이 형성된 후, 반도체층을 재성장시켜 상기 보이드들의 패턴을 덮는 제2 도전형 콘택층(35)을 형성한다. 상기 제2 도전형 콘택층(35)은 금속과 오믹 접촉을 형성할 수 있는 반도체층으로 형성되며, 예컨대 p형 GaN 또는 p형 AlInGaN로 형성될 수 있다. 상기 제2 도전형 콘택층(35)을 형성하기 전, 다른 p형 반도체층을 추가로 형성할 수도 있다.
도 2d를 참조하면, 상기 제2 도전형 콘택층(35) 상에 오믹 콘택층(37), 보호층(39)이 형성되고, 본딩 메탈(37)을 통해 지지 기판(51)이 본딩된다.
상기 오믹 콘택층(37)은 p형 콘택층(35)에 오믹 접촉하는 금속 물질 또는 투명 도전층으로 형성될 수 있으며, Ni을 포함할 수 있다. 또한, 상기 오믹 콘택층(37)은 Al 또는 Ag와 같은 반사층을 포함할 수 있다. 상기 보호층(39)은 본딩 메탈로부터 오믹 콘택층(37)을 보호하기 위해 형성되며, 예컨대 Ni로 형성될 수 있다. 상기 본딩 메탈(37)은 지지 기판(51)을 본딩하기 위한 것으로 AuSn으로 형성될 수 있다.
도 2e를 참조하면, 상기 지지 기판(51)이 본딩된 후, 성장 기판(21)이 제거되고 제1 도전형 반도체층, 예컨대 n형 콘택층(25)이 노출된다.
상기 성장 기판(21)은 레이저 리프트 오프(LLO) 기술을 이용하여 제거되거나, 식각 또는 연막에 의해 제거될 수 있다. 또한, 상기 성장 기판(21)이 제거된 후, 버퍼층(23)도 제거되어 n형 콘택층(25) 표면이 노출된다.
도 2f를 참조하면, 노출된 n형 콘택층(25) 상에 리세스 영역들을 한정하는 포토레지스트 패턴(55)이 형성될 수 있다. 이어서, 도 2g에 도시된 바와 같이, 상기 포토레지스트 패턴(55)을 식각마스크로 사용하여 상기 n형 콘택층(25)을 부분적으로 식각함으로써 리세스들(55a)이 형성된다.
이어서, 상기 리세스들(55a)이 형성된 n형 콘택층(25)의 표면에 거칠어진 표면(R)이 형성될 수 있다. 상기 거칠어진 표면(R)은 사진 및 식각 공정을 이용하거나, 금속 등의 나노 입자를 이용한 습식 또는 건식 식각 기술을 이용하여 형성될 수 있다. 한편, 상기 n형 콘택층(25) 상에 상부 전극(57)을 형성함으로써 도 1과 같은 발광 다이오드가 완성된다.
도 3a, 3b, 3c 및 3d는 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 단면도들이다. 여기서는 보이드들(33v)을 형성하는 다른 방법이 개시된다.
도 3a를 참조하면, 도 2a를 참조하여 설명한 바와 같이, 성장 기판(21) 상에 제1 도전형 반도체층, 활성 영역(27) 및 제2 도전형 반도체층이 형성된다. 그 후, 상기 p형 광학층(31) 상에 금속 패턴(61)이 형성된다. 상기 금속 패턴(61)은 질화갈륨 계열의 반도체층과 반응하여 질화물을 형성하는 금속으로 형성되며, 예컨대 Ta, Ti 또는 Cr을 포함하는 금속 또는 합금으로 형성될 수 있다.
도 3b를 참조하면, 상기 금속 패턴(61)이 형성된 상태에서, GaN층 또는 AlInGaN층 등의 p형 층(35a)을 성장시킨다. 예컨대, 성장 기판(21)을 반응 챔버에 로딩하고 성장 기판(21) 온도를 질화갈륨 계열의 반도체층을 성장시키기 위한 온도로 높이고, NH3와 같은 질소 소스 가스를 주입하여 상기 p형 층(35a)을 성장시킬 수 있다. 이때, 상기 금속 패턴(61)과 p형 광학층(31)의 질소가 반응하여 금속 질화물이 형성되며, 약 900℃ 이상의 온도에서 이 금속 질화물은 불안정하여 가스 중으로 증발한다. 이에 따라, 상기 금속 패턴(61) 하부에 보이드들(33v)이 형성된다. 한편, p형 광학층(31)에서 분해된 Ga 등은 NH3 가스와 반응하여 p형 층(35a)이 생성될 수 있다. 따라서 TMG와 같은 Ga 소스를 공급하지 않아도 p형 층(35a)이 형성될 수 있다.
상기 보이드들(33v)은 상기 금속 패턴(61)에 대응하여 형성된다. 따라서, 상기 금속 패턴(61)을 스트라이프 형상의 긴 막대 형상들의 패턴으로 형성함으로써, 도 4에 도시한 바와 같은 스트라이프 형상의 보이드들(33v)이 형성될 수 있다.
상기 p형 층(35a)은 금속 패턴(61)에 노출된 p형 광학층(31) 상에서 성장되어 금속 패턴(61) 측면을 덮고 또한 금속 패턴(61)의 상면 일부를 덮을 수 있다.
도 3c를 참조하면, 상기 보이드들(33v)이 형성된 후, 상기 잔류하는 금속 패턴(61)이 제거된다. 금속 패턴(61)은 순수 중에서 초음파 세정 기술을 이용하여 제거될 수 있으며, 또는 금속 패턴(61)은 녹고 질화갈륨 계열의 반도체층은 녹지 않는 용액 중에서 초음파 세정 기술을 이용하여 제거될 수 있다. 이 경우의 용액으로서는 예를 들어, 물, 염산, 물 및 염산, 황산, 물 및 황산, 질산, 물 및 질산, 불화수소, 물 및 불화수소산, 물 및 수산화나트륨, 또는 물 및 수산화칼륨(단 물의 조성은 0~90%) 등을 사용할 수 있다.
도 3d를 참조하면, 상기 보이드들(33v)을 덮는 p형 콘택층(35b)이 형성된다. p형 콘택층(35b)은 GaN층 또는 AlInGaN층으로 형성될 수 있으며, p형 층(35a)과 동일 물질일 수 있다.
그 후, 도 2d 및 2g를 참조하여 설명한 바와 같은 공정들이 진행되어 발광 다이오드가 완성된다.
본 실시예에 따르면, 금속 패턴(61)을 이용하여 보이드들(33v)을 형성하기 때문에, 보이드들(33v)의 패턴을 정밀하게 형성할 수 있으며, 또한 반도체층을 식각하기 위해 습식 에칭을 이용할 필요가 없다.

Claims (19)

  1. 지지 기판;
    상기 지지 기판 상에 위치하는 하부 반도체층;
    상기 하부 반도체층 상부에 위치하는 상부 반도체층;
    상기 하부 반도체층과 상기 상부 반도체층 사이에 위치하는 비극성 활성 영역; 및
    상기 하부 반도체층 내에 매립된 광 결정 구조를 포함하는 비극성 발광 다이오드.
  2. 청구항 1에 있어서,
    상기 하부 반도체층은 p형 콘택층을 포함하고, 상기 상부 반도체층은 n형 콘택층을 포함하는 비극성 발광 다이오드.
  3. 청구항 2에 있어서,
    상기 광 결정 구조는 상기 지지 기판 면을 따라 나란하게 정렬된 스트라이프 형상의 보이드들의 패턴을 포함하는 비극성 발광 다이오드.
  4. 청구항 3에 있어서,
    상기 보이드들의 폭 및 높이는 50nm 내지 200nm 범위 내이고,
    상기 보이드들 사이의 거리는 50nm 내지 1um 범위 내인 비극성 발광 다이오드.
  5. 청구항 3에 있어서,
    상기 활성 영역은 m면 질화갈륨계 우물층을 포함하고,
    상기 스트라이프 형상의 보이드들은 a 방향에 평행하게 정렬된 비극성 발광 다이오드.
  6. 청구항 3에 있어서,
    상기 활성 영역은 a면 질화갈륨계 우물층을 포함하고,
    상기 스트라이프 형상의 보이드들은 c 방향에 평행하게 정렬된 비극성 발광 다이오드.
  7. 청구항 2에 있어서,
    상기 p형 콘택층은 상기 보이드들과 상기 지지 기판 사이에 위치하는 비극성 발광 다이오드.
  8. 청구항 1에 있어서,
    상기 상부 반도체층은 거칠어진 표면을 갖는 비극성 발광 다이오드.
  9. 청구항 8에 있어서,
    상기 상부 반도체층은 리세스들의 패턴을 포함하는 비극성 발광 다이오드.
  10. 청구항 1에 있어서,
    상기 하부 반도체층과 상기 지지기판 사이에 위치하는 오믹 콘택층을 더 포함하는 비극성 발광 다이오드.
  11. 성장 기판 상에 제1 도전형 반도체층, 비극성 활성 영역 및 제2 도전형 반도체층을 형성하고,
    상기 제2 도전형 반도체층을 부분적으로 패터닝하여 보이드들의 패턴을 형성하고,
    상기 보이드들의 패턴을 덮는 제2 도전형 콘택층을 형성하고,
    상기 제2 도전형 콘택층 상에 오믹 콘택층을 형성하고,
    상기 오믹 콘택층 상에 지지 기판을 형성하고,
    상기 성장 기판을 제거하고 상기 제1 도전형 반도체층을 노출시키는 것을 포함하는 비극성 발광 다이오드 제조 방법.
  12. 청구항 11에 있어서,
    상기 보이드들의 패턴을 형성하는 것은,
    상기 제2 도전형 반도체층 상에 나노 임프린트 기술을 이용하여 포토 레지스트 패턴을 형성하고,
    상기 포토 레지스트 패턴을 식각마스크로 사용하여 상기 제2 도전형 반도체층을 부분적으로 식각하는 것을 포함하는 비극성 발광 다이오드 제조 방법.
  13. 청구항 11에 있어서,
    상기 보이드들의 패턴을 형성하는 것은,
    상기 제2 도전형 반도체층 상에 금속 패턴을 형성하고,
    상기 금속 패턴과 상기 제2 도전형 반도체층을 반응시켜 상기 금속 패턴 하부에 상기 금속 패턴에 대응하는 보이드들의 패턴을 형성하고,
    상기 금속 패턴의 잔류물을 제거하는 것을 포함하는 비극성 발광 다이오드 제조 방법.
  14. 청구항 13에 있어서,
    상기 금속 패턴은 Ta, Ti 및 Cr으로 이루어진 그룹에서 선택된 적어도 하나의 금속물질을 포함하는 비극성 발광 다이오드 제조 방법.
  15. 청구항 11에 있어서,
    상기 보이드들은 스트라이프 형상을 갖고 서로 평행한 비극성 발광 다이오드 제조 방법.
  16. 청구항 15에 있어서,
    상기 활성 영역은 m면 질화갈륨계 우물층을 포함하고,
    상기 보이드들은 a 방향에 평행한 비극성 발광 다이오드 제조 방법.
  17. 청구항 15에 있어서,
    상기 활성 영역은 a면 질화갈륨계 우물층을 포함하고,
    상기 보이드들은 c 방향에 평행한 비극성 발광 다이오드 제조 방법.
  18. 청구항 11에 있어서,
    상기 노출된 제1 도전형 반도체층에 거칠어진 표면을 형성하는 것을 더 포함하는 비극성 발광 다이오드 제조 방법.
  19. 청구항 17에 있어서,
    상기 거칠어진 표면을 형성하기 전, 상기 노출된 제1 도전형 반도체층을 패터닝하여 리세스들의 패턴을 형성하는 것을 더 포함하는 비극성 발광 다이오드 제조 방법.
KR1020110012301A 2011-02-11 2011-02-11 광 결정 구조를 갖는 비극성 발광 다이오드 및 그것을 제조하는 방법 KR20120092326A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110012301A KR20120092326A (ko) 2011-02-11 2011-02-11 광 결정 구조를 갖는 비극성 발광 다이오드 및 그것을 제조하는 방법
US13/360,471 US20130026531A1 (en) 2011-02-11 2012-01-27 Non-polar light emitting diode having photonic crystal structure and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110012301A KR20120092326A (ko) 2011-02-11 2011-02-11 광 결정 구조를 갖는 비극성 발광 다이오드 및 그것을 제조하는 방법

Publications (1)

Publication Number Publication Date
KR20120092326A true KR20120092326A (ko) 2012-08-21

Family

ID=46884378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110012301A KR20120092326A (ko) 2011-02-11 2011-02-11 광 결정 구조를 갖는 비극성 발광 다이오드 및 그것을 제조하는 방법

Country Status (2)

Country Link
US (1) US20130026531A1 (ko)
KR (1) KR20120092326A (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US20120146172A1 (en) 2010-06-18 2012-06-14 Sionyx, Inc. High Speed Photosensitive Devices and Associated Methods
KR20120092325A (ko) * 2011-02-11 2012-08-21 서울옵토디바이스주식회사 광 결정 구조를 갖는 발광 다이오드 및 그것을 제조하는 방법
JP5612516B2 (ja) * 2011-03-11 2014-10-22 スタンレー電気株式会社 半導体素子の製造方法
JP5603812B2 (ja) * 2011-03-11 2014-10-08 スタンレー電気株式会社 半導体素子の製造方法
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US20130016203A1 (en) 2011-07-13 2013-01-17 Saylor Stephen D Biometric imaging devices and associated methods
CN105849907B (zh) * 2013-06-29 2019-11-15 西奥尼克斯股份有限公司 浅槽纹理区域和相关方法
WO2014209421A1 (en) 2013-06-29 2014-12-31 Sionyx, Inc. Shallow trench textured regions and associated methods
US9929311B2 (en) 2013-07-17 2018-03-27 Marubun Corporation Semiconductor light emitting element and method for producing the same
JP5757512B1 (ja) 2014-03-06 2015-07-29 丸文株式会社 深紫外ｌｅｄ及びその製造方法
EP3246956A4 (en) 2015-01-16 2018-05-23 Marubun Corporation Deep ultraviolet led and method for manufacturing same
EP3346509B1 (en) 2015-09-03 2021-06-30 Marubun Corporation Deep-ultraviolet led and method for manufacturing same
WO2017124879A1 (zh) * 2016-01-18 2017-07-27 厦门市三安光电科技有限公司 一种半极性led结构及其制备方法
CN107534072B (zh) * 2016-03-30 2019-04-19 丸文株式会社 深紫外led及其制造方法
TWI804567B (zh) 2018-01-26 2023-06-11 日商丸文股份有限公司 深紫外ｌｅｄ及其製造方法
JP2021150373A (ja) * 2020-03-17 2021-09-27 セイコーエプソン株式会社 発光装置、プロジェクター、およびディスプレイ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4396816B2 (ja) * 2003-10-17 2010-01-13 日立電線株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
US7808011B2 (en) * 2004-03-19 2010-10-05 Koninklijke Philips Electronics N.V. Semiconductor light emitting devices including in-plane light emitting layers
US20050205883A1 (en) * 2004-03-19 2005-09-22 Wierer Jonathan J Jr Photonic crystal light emitting device
US7504274B2 (en) * 2004-05-10 2009-03-17 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
US7897420B2 (en) * 2005-01-11 2011-03-01 SemiLEDs Optoelectronics Co., Ltd. Light emitting diodes (LEDs) with improved light extraction by roughening
KR100877774B1 (ko) * 2007-09-10 2009-01-16 서울옵토디바이스주식회사 개선된 구조의 발광다이오드
KR101025948B1 (ko) * 2007-12-21 2011-03-30 삼성엘이디 주식회사 질화물 반도체 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
US20130026531A1 (en) 2013-01-31

Similar Documents

Publication Publication Date Title
KR20120092326A (ko) 광 결정 구조를 갖는 비극성 발광 다이오드 및 그것을 제조하는 방법
US9224917B2 (en) Light emitting diode having photonic crystal structure and method of fabricating the same
US9041005B2 (en) Solid state lighting devices with cellular arrays and associated methods of manufacturing
KR100896576B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
EP2156478B1 (en) Semiconductor light emitting device and method of manufacturing the same
WO2016192434A1 (zh) 一种利用化学腐蚀的方法剥离生长衬底的方法
JP5340712B2 (ja) 半導体発光素子およびその製造方法
US20110244610A1 (en) Method for producing group iii nitride semiconductor light-emitting device
KR101762175B1 (ko) 발광소자 및 그 제조방법
TWI401823B (zh) 發光二極體元件的製造方法
WO2008069482A1 (en) Manufacturing method of light emitting diode including current spreading layer
KR20070079528A (ko) 질화물 반도체 발광 다이오드 및 이의 제조 방법
US8367443B2 (en) Method of manufacturing semiconductor light emitting device
US7572653B2 (en) Method of fabricating light emitting diode
KR100661960B1 (ko) 발광 다이오드 및 그 제조 방법
US20050079642A1 (en) Manufacturing method of nitride semiconductor device
KR20090076163A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
KR101862407B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
KR20100083879A (ko) 발광 다이오드 및 그 제조 방법
KR100684455B1 (ko) 발광다이오드의 형성 방법
KR20090026688A (ko) 반도체 발광소자 및 그 제조방법
KR100730755B1 (ko) 수직형 발광소자 제조 방법 및 그 수직형 발광소자
KR101072199B1 (ko) 발광소자 및 그 제조방법
KR100826395B1 (ko) 수직구조 질화물 반도체 발광소자 제조방법
KR20130037625A (ko) 발광다이오드 및 그의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid