KR101034053B1 - 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 - Google Patents

발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 Download PDF

Info

Publication number
KR101034053B1
KR101034053B1 KR1020100048596A KR20100048596A KR101034053B1 KR 101034053 B1 KR101034053 B1 KR 101034053B1 KR 1020100048596 A KR1020100048596 A KR 1020100048596A KR 20100048596 A KR20100048596 A KR 20100048596A KR 101034053 B1 KR101034053 B1 KR 101034053B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
semiconductor layer
conductive semiconductor
emitting device
Prior art date
Application number
KR1020100048596A
Other languages
English (en)
Inventor
김선경
조경우
원종학
박중서
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100048596A priority Critical patent/KR101034053B1/ko
Priority to EP11165185.7A priority patent/EP2390928B1/en
Application granted granted Critical
Publication of KR101034053B1 publication Critical patent/KR101034053B1/ko
Priority to CN201110135245.1A priority patent/CN102263177B/zh
Priority to US13/112,022 priority patent/US8575635B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

실시예에 따른 발광 소자는 기판; 상기 기판 상에 형성되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 순차적으로 적층된 발광구조물; 상기 제1 도전형 반도체층 상에 형성된 제1 전극; 상기 제2 도전형 반도체층 상에 형성된 제2 전극; 상기 기판과 상기 활성층 사이에 형성된 비금속 패턴; 및 상기 비금속 패턴이 측면에 에어 갭을 포함한다.

Description

발광 소자, 발광 소자 제조방법 및 발광 소자 패키지{LIGHT EMITTING DEVICE, METHOD FOR FABRICATING THE LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}
실시예는 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전기에너지가 빛에너지로 변환되는 특성의 p-n 접합 다이오드를 주기율표 상의 Ⅲ족과 Ⅴ족의 원소를 화합함으로써 생성할 수 있다. LED는 화합물 반도체의 조성비 및 재질을 조절함으로써 다양한 색상 구현이 가능하다.
발광 다이오드는 순 방향 전압 인가 시 n층의 전자와 p층의 정공이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 에너지 갭에 해당하는 만큼의 빛 에너지를 생성할 수 있다.
발광 다이오드의 재질의 일종인 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) LED, 적색(Red) LED, 녹색(Green) LED, 자외선(UV) LED 등은 상용화되어 널리 사용되고 있다.
실시예는 새로운 구조를 갖는 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지를 제공한다.
실시예는 발광 효율이 향상된 발광 소자 및 그 제조방법을 제공한다.
실시예에 따른 발광 소자는 기판; 상기 기판 상에 형성되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 순차적으로 적층된 발광구조물; 상기 제1 도전형 반도체층 상에 형성된 제1 전극; 상기 제2 도전형 반도체층 상에 형성된 제2 전극; 상기 기판과 상기 활성층 사이에 형성된 비금속 패턴; 및 상기 비금속 패턴이 측면에 에어 갭을 포함한다.
다른 실시예에 따른 발광 소자는 전극층; 상기 전극층 아래에 형성되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광구조물 아래에 제3 전극; 상기 발광구조물 내에 형성된 비금속 패턴; 및 상기 비금속 패턴의 측면에 형성된 에어 갭을 포함한다.
실시예에 따른 발광 소자 제조방법은 기판 상에 제1 도전형 반도체층의 일부를 1차적으로 형성하는 단계; 1차적으로 형성된 상기 제1 도전형 반도체층 상에 비금속 패턴을 형성하는 단계; 1차적으로 형성된 상기 제1 도전형 반도체층 및 상기 비금속 패턴 상에 상기 제1 도전형 반도체층의 나머지 영역과, 활성층과, 제2 도전형 반도체층을 형성하며, 이때 상기 비금속 패턴의 측면에 에어 갭이 형성되는 단계; 및 상기 제1 도전형 반도체층 상에 제1 전극을 형성하고, 상기 제2 도전형 반도체층 상에 제2 전극을 형성하는 단계를 포함한다.
실시예는 새로운 구조를 갖는 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지를 제공할 수 있다.
실시예는 발광 효율이 향상된 발광 소자 및 그 제조방법을 제공할 수 있다.
도 1은 실시예에 따른 발광 소자의 측 단면도
도 2는 도 1의 발광 소자의 A-A' 단면을 나타낸 도면
도 3 및 도 4는 도 1의 발광 소자의 B 영역을 나타낸 도면
도 5는 실시예에 따른 발광 소자의 발광 효율과, 비금속 패턴이 형성되지 않은 발광 소자의 발광 효율을 비교한 그래프
도 6은 실시예에 따른 발광 소자의 비금속 패턴의 너비 및 간격의 변화에 따른 광 추출 효율의 상관 관계를 측정한 실험 결과를 나타내는 그래프
도 7 내지 도 12는 실시예에 따른 발광 소자의 제조방법을 설명하는 도면
도 13 및 도 14는 다른 실시예에 따른 발광 소자의 측 단면도
도 15는 다른 실시예에 따른 발광 소자의 측 단면도
도 16은 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지에 대해 설명한다.
도 1은 실시예에 따른 발광 소자(100)의 측 단면도이고, 도 2는 도 1의 발광 소자(100)의 A-A' 단면을 나타낸 도면이고, 도 3 및 도 4는 도 1의 발광 소자(100)의 B 영역을 나타낸 도면이다.
도 1 내지 도 4를 참조하면, 실시예에 따른 발광 소자(100)는 기판(105)과, 상기 기판(105) 상에 형성되며 제1 도전형 반도체층(112), 활성층(114) 및 제2 도전형 반도체층(116)을 포함하는 발광구조물(110)과, 상기 기판(105) 및 상기 활성층(114) 사이에 형성된 복수의 비금속 패턴(151)과, 상기 복수의 비금속 패턴(151)의 측면에 형성된 에어 갭(air gap)과, 상기 제1 도전형 반도체층(112) 상에 형성된 제1 전극(120)과, 상기 제2 도전형 반도체층(116) 상에 형성된 투명전극층(130) 및 제2 전극(140)을 포함할 수 있다.
상기 기판(105)은 사파이어(Al2O3), SiC, GaN, Si, ZnO, AlN, GaAs, β-Ga2O3, GaP, InP 또는 Ge 중 적어도 하나를 사용할 수 있다. 상기 기판(105)은 상기 발광구조물(110)과의 격자 상수 및 열팽창 계수 차이를 고려해 선택될 수 있다.
또한, 상기 기판(105)의 상면에는 패턴 또는/및 경사가 형성되어, 상기 발광구조물(110)의 성장을 촉진하는 한편, 실시예에 따른 발광 소자(100)의 광 추출 효율을 향상시킬 수 있다.
상기 기판(105) 상에는 상기 발광구조물(110)이 형성될 수 있다. 상기 발광구조물(110)은 AlInGaN, GaAs, GaAsP, GaP 계열의 3족 내지 5족 화합물 반도체 재질로 형성될 수 있으며, 상기 제1,2 도전형 반도체층(112,116)으로부터 제공되는 전자 및 정공이 상기 활성층(114)에서 재결합(Recombination) 됨으로써 빛 에너지를 생성할 수 있다.
상기 제1 도전형 반도체층(112)은 상기 제1 전극(120), 상기 제2 도전형 반도체층(116)은 상기 제2 전극(140)에 각각 전기적으로 연결되어 외부 전원으로부터 전자와 정공을 제공받을 수 있다.
상기 발광구조물(110)은 상기 기판(105) 상에 성장됨으로써 형성될 수 있다. 상기 발광구조물(110)을 형성하는 방법은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy) 또는 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 중 적어도 하나의 방법을 사용할 수 있으나, 이에 대해 한정하지는 않는다.
앞에서 설명한 것처럼, 상기 발광구조물(110)은 상기 제1 도전형 반도체층(112), 상기 활성층(114) 및 상기 제2 도전형 반도체층(116)을 포함할 수 있다.
상기 제1 도전형 반도체층(112)은 제1 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체, 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등으로 이루어진 군에서 선택될 수 있다. 상기 제1 도전형 반도체층(112)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함한다. 상기 제1 도전형 반도체층(112)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 활성층(114)은 상기 제1 도전형 반도체층(112) 상에 형성될 수 있다. 상기 활성층(114)은 상기 제1 도전형 반도체층(112)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(116)을 통해서 주입되는 정공(또는 전자)이 서로 만나서 화합물 반도체 재질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
상기 활성층(114)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQWs, Multi Quantum Wells), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 예를 들어, 상기 활성층(114)이 상기 다중 양자 우물 구조(MQWs)로 형성되는 경우, 상기 활성층(114)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기, 예를 들면 InGaN 우물층/GaN 장벽층 또는 InGaN 우물층/AlGaN 장벽층의 주기로 형성될 수 있다.
또한, 상기 활성층(114)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수도 있으며, 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있다.
상기 제2 도전형 반도체층(116)은 상기 활성층(114) 상에 형성될 수 있다. 상기 제2 도전형 반도체층(116)은 상기 제2 도전형 반도체층(116)은 제2 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2 도전형 반도체층(116)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 Mg, Zn 등과 같은 p형 도펀트를 포함한다. 상기 제2 도전형 반도체층(116)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(105)과 상기 활성층(114) 사이에는 상기 비금속 패턴(151)이 형성될 수 있다.
상기 비금속 패턴(151)은 상기 활성층(114)에서 방출되는 빛을 산란, 굴절 및 반사시킴으로써, 실시예에 따른 발광 소자(100)의 발광 효율을 향상시킬 수 있다.
또한, 상기 비금속 패턴(151)은 상기 발광구조물(110)의 성장 시 발생하는 전위(dislocation)나 결함(defect)의 밀도를 줄일 수 있다. 즉, 상기 발광구조물(110)에는 상기 기판(105)과의 격자 상수 차이에 따른 전위나 결함이 발생하게 되는데, 상기 비금속 패턴(151)은 이러한 격자 상수 차이를 완화시키는 역할을 할 수 있는 것이다. 이에 따라, 상기 비금속 패턴(151)을 기준으로 상기 발광구조물(110)의 상부 영역의 전위 밀도는 하부 영역의 전위 밀도에 비해 적을 수 있다.
상기 비금속 패턴(151)은 상기 발광구조물(110)에 비해 낮은 전기 전도성을 갖거나, 전기 절연성을 갖는 재질로 형성될 수 있다. 또한, 상기 비금속 패턴(151)은 상기 발광구조물(110)과 상이한 굴절률을 갖는 재질로 선택될 수 있다.
예를 들어, 상기 비금속 패턴(151)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, MgF2, TiO2, ZrO2, TaBO3, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide) 중 적어도 하나를 포함하여 형성될 수 있으나, 이에 대해 한정하지는 않는다.
도 2에 도시된 것처럼, 상기 비금속 패턴(151)을 상면에서 바라본 형상은 예를 들어, 원형, 타원형, 다각형 등의 형상을 가질 수 있으나, 이에 대해 한정하지는 않는다.
구체적으로는, 상기 비금속 패턴(151)은 패터닝이 실시된 마스크를 형성한 후, 상기 마스크를 따라 증착 공정을 실시함으로써 형성되게 되는데, 상기 마스크에 형성된 패턴의 형상에 따라 상기 비금속 패턴(151)의 형상이 결정된다. 즉, 상기 비금속 패턴(151)은 실시예에 따른 발광 소자(100)의 설계에 따라 다양하게 변형되어 최적의 형상을 갖도록 형성될 수 있는 것이다.
한편, 상기 비금속 패턴(151)의 측면이 뾰족한 모서리를 가지는 경우, 상기 비금속 패턴(151)의 산란 효과가 향상될 수 있다. 따라서, 상기 비금속 패턴(151)의 산란 효과를 극대화하기 위해서는 상기 비금속 패턴(151)을 상면에서 바라본 형상이 사각형, 육각형 등의 다각형 형상으로 형성될 수 있다.
또한, 도 3에 도시된 것처럼, 상기 비금속 패턴(151)은 측면이 경사지도록 형성될 수 있다. 이처럼, 상기 비금속 패턴(151)의 측면이 경사를 갖는 것은 상기 비금속 패턴(151)을 형성하기 위한 증착 공정에 의해 정확히 바닥면에 대해 수직한 측면을 형성하기 어렵기 때문이다. 다만, 이에 대해 한정하지는 않는다.
또한, 도 4에 도시된 것처럼, 상기 비금속 패턴(151)은 다층 구조를 가질 수 있다. 상기 비금속 패턴(151)의 다층 구조는 적어도 둘 이상의 상이한 재질로 형성된 층들이 적층된 구조일 수 있다.
예를 들어, 상기 비금속 패턴(151)은 제1 굴절률을 갖는 제1층(151a)과 상기 제1 굴절률과 상이한 제2 굴절률을 갖는 제2층(151b)이 교대로 반복적으로 적층된 다층 구조를 가질 수 있다.
더 구체적으로는, 상기 제1층(151a)은 SiO2, MgF2 중 적어도 하나를 포함하는 저굴절률을 갖는 재질로 형성될 수 있고, 상기 제2층(151b)은 TiO2, Si3N4, ZrO2, TaBO3 중 적어도 하나를 포함하는 비교적 고굴절률을 갖는 재질로 형성될 수 있으나 이에 대해 한정하지는 않는다.
또한, 상기 제1층(151a) 및 상기 제2층(151b)의 두께는 각각 λ/4nm 일 수 있다. 여기서, 상기 λ는 상기 활성층(114)에서 방출되는 빛의 파장이고, 상기 n은 상기 제1,2층(151a,151b)의 굴절률이고, 상기 m은 자연수이다. 이 경우, 상기 제1,2층(151a,151b)의 반사 특성이 향상되어 상기 활성층(114)으로부터 입사되는 빛을 효율적으로 반사시킬 수 있다.
한편, 상기 비금속 패턴(151)의 측면에는 상기 에어 갭(air gap)(153)이 형성될 수 있다. 상기 에어 갭(153)은 예를 들어, 공기로 채워진 공극일 수 있다.
상기 에어 갭(153)은 상기 발광구조물(110) 및 상기 비금속 패턴(151)에 비해 현저히 낮은 굴절률을 가지므로 빛을 효과적으로 산란시킬 수 있다. 즉, 상기 에어 갭(153)으로 입사된 빛은 입사 방향이 다변화되어 상기 발광구조물(110) 내로 다시 진입될 수 있으며, 다변화된 빛의 입사 방향에 의해 외부로 추출되는 빛의 양이 증가될 수 있다.
상기 에어 갭(153)은 먼저 1차적으로 상기 발광구조물(110)을 일부 성장하고, 상기 비금속 패턴(151)을 형성하고, 2차적으로 상기 발광구조물(110)을 성장하는 과정에서 자연스럽게 형성될 수 있다.
즉, 상기 발광구조물(110)을 성장하기 위한 ELO(Epitaxy Lateral Overgrowth) 성장 조건을 조절함으로써 상기 에어 갭(153)이 형성되도록 할 수 있다.
이때, 상기 에어 갭(153)을 효율적으로 형성하기 위해 상기 비금속 패턴(151)의 측면을 경사지게 형성하거나 상기 에어 갭(153)이 형성되기에 적절한 기타 형상으로 형성할 수도 있으며, 이에 대해 한정하지는 않는다.
도 5는 실시예에 따른 발광 소자(100)의 발광 효율과, 상기 비금속 패턴(151)이 형성되지 않은 발광 소자의 발광 효율을 비교한 그래프이다. 도 5의 X축은 빛의 도달 거리(Propagation Distance, 단위 : μm)이고, Y축은 광 추출 효율(Extraction Efficiency)이며, A는 실시예에 따른 발광 소자(100)에 대한 실험 결과를 나타내고, B는 상기 비금속 패턴(151)이 형성되지 않은 발광 소자에 대한 실험 결과를 나타낸다.
도 5를 참조하면, 실시예에 따른 발광 소자(100)의 광 추출 효율이 상기 비금속 패턴(151)이 형성되지 않은 발광 소자의 광 추출 효율에 비해 대략 0% 내지 10% 정도 향상되는 것을 알 수 있다. 그리고, 이러한 향상 정도는 빛의 도달 거리가 커질수록 더 커지는 것을 알 수 있다.
도 6은 실시예에 따른 발광 소자(100)의 비금속 패턴(150)의 너비 및 간격의 변화에 따른 광 추출 효율의 상관 관계를 측정한 실험 결과를 나타내는 그래프이다. 다만 상기 실험은 상기 활성층(114)은 430nm 내지 470nm 파장대를 갖는 청색 계열의 빛을 방출하는 것을 기준으로 실시되었다.
도 1 및 도 6을 참조하면, 상기 비금속 패턴(150)의 너비(D, Diagram) 및 간격(S, Spacing Ratio)을 적절히 조절하여 실험해본 결과, 상기 비금속 패턴(150)의 너비(D)가 1μm 이고, 복수의 상기 비금속 패턴(150)들 사이의 간격(S)이 대략 0.5μm 인 경우에 실시예에 따른 발광 소자(100)의 광 추출 효율이 가장 높은 것을 알 수 있다.
즉, 상기 복수의 상기 비금속 패턴(150)들이 상기 너비(D) 및 상기 간격(S)을 갖는 경우 빛의 산란 효과가 극대화되고, 상기 발광구조물(110)의 전위 밀도 등이 감소됨으로써 발광 소자(100)의 광 추출 효율이 높게 나타나는 것이다.
다만, 상기 실험 결과에 대해 한정하지는 않으며, 실시예에 따른 발광 소자(100)의 설계에 따라 상기 비금속 패턴(150)의 너비(D) 및 간격(S)은 변화될 수 있다.
다시 도 1을 참조하면, 상기 제1 도전형 반도체층(112) 상에는 상기 제1 전극(120)이 형성되고, 상기 제2 도전형 반도체층(116) 상에는 상기 투명전극층(130) 및 상기 제2 전극(140)이 형성될 수 있다.
상기 제1,2 전극(120,140)은 외부 전원과 전기적으로 연결되어 상기 발광구조물(110)에 전원을 제공할 수 있다.
상기 제1,2 전극(120,140)은 예를 들어, Cu, Au, Ag, Al, Ni, Mo, Pt, Pd, Ti, Sn, Cr 중 적어도 하나를 포함하도록 단층 또는 다층 구조로 형성될 수 있다.
상기 투명전극층(130)은 상기 제2 전극(140)으로부터 전달된 전원이, 상기 제1 전극(120)과 상기 제2 전극(140) 사이의 최단 거리로 편중되어 흐르지 않도록 전류를 스프레딩 시키는 역할을 한다.
상기 투명전극층(130)은 투광성 및 전기 전도성을 갖는 재질, 예를 들어 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, Ni, Ag 또는 Au 중 하나 이상을 포함하여 단층 또는 다층 구조로 형성될 수 있다.
한편, 상기 투명전극층(130)은 형성되지 않을 수도 있으며, 이에 대해 한정하지는 않는다.
이하에서는, 실시예에 따른 발광 소자(100)의 제조방법에 대해 상세히 설명한다.
도 7 내지 도 12는 실시예에 따른 발광 소자(100)의 제조방법을 설명하는 도면이다. 다만, 앞에서 설명한 내용과 중복되는 설명은 생략하거나 간략히 설명한다.
도 7을 참조하면, 상기 기판(105) 상에 상기 발광구조물(110)의 일부를 형성할 수 있다. 즉, 도시된 것과 같이 상기 기판(105) 상에 1차적으로 상기 제1 도전형 반도체층(112a)의 일부를 성장하여 형성할 수 있다.
도 8을 참조하면, 1차적으로 형성된 상기 제1 도전형 반도체층(112a) 상에 패터닝된 마스크층(158)를 형성할 수 있다.
상기 마스크층(158)는 상기 비금속 패턴(151)에 대응하는 패터닝이 실시된 것일 수 있으며, 예를 들어 포토레지스트(PhotoResist)로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
도 9를 참조하면, 상기 마스크층(158)를 따라 상기 비금속 패턴(151)을 형성할 수 있다.
상기 비금속 패턴(151)은 예를 들어, PECVD(Plasma Enhanced Chemical Vapor Deposition), 전자빔(E-beam) 증착 또는 스퍼터링(Sputtering) 중 적어도 하나의 방법을 사용하여 형성할 수 있으나, 이에 대해 한정하지는 않는다.
도 10을 참조하면, 상기 비금속 패턴(151)이 형성된 후에는 상기 마스크층(158)를 제거할 수 있다.
상기 마스크층(158)는 에칭 공정에 의해 제거되거나, 에싱(ashing) 공정에 의해 제거될 수 있으나 이에 대해 한정하지는 않는다.
도 10 및 도 11을 참조하면, 1차적으로 형성된 제1 도전형 반도체층(112a) 및 상기 비금속 패턴(151) 상에 상기 발광구조물(110) 중 나머지 부분을 형성할 수 있다.
상기 발광구조물(110)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 성장 방법 중 적어도 하나를 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
이때, 상기 발광구조물(110)을 성장할 때, 상기 비금속 패턴(151)의 측면에는 상기 에어 갭(153)이 형성될 수 있다. 앞에서 설명한 것처럼, 상기 에어 갭(153)은 상기 비금속 패턴(151)의 측면의 형상을 적절히 형성하거나, 상기 발광구조물(110)의 성장 조건을 조절함으로써 형성될 수 있으나 이에 대해 한정하지는 않는다.
도 11 및 도 12를 참조하면, 상기 제1 도전형 반도체층(112) 상에 상기 제1 전극(120)을 형성하고, 상기 제2 도전형 반도체층(116) 상에 상기 투명전극층(130) 및 상기 제2 전극(140)을 형성함으로써 실시예에 따른 발광 소자(100)가 제공될 수 있다.
상기 제1 전극(120)을 형성하기 위해 상기 제1 도전형 반도체층(112)의 상면이 일부 노출되도록 메사 에칭(mesa etching)을 미리 실시할 수 있다.
상기 제1,2 전극(120,140)은 증착 또는 도금 방법에 의해 형성될 수 있다. 또한, 상기 투명전극층(130)은 예를 들어, PECVD(Plasma Enhanced Chemical Vapor Deposition), 전자빔(E-beam) 증착 또는 스퍼터링(Sputtering) 중 적어도 하나의 방법을 사용하여 형성할 수 있다. 다만, 이에 대해 한정하지는 않는다.
도 13 및 도 14는 다른 실시예에 따른 발광 소자(100B,100C)의 측 단면도이다.
도 13 및 도 14를 참조하면, 상기 발광 소자(100B,100C)들은 패턴(106)이 형성된 기판(105)과, 상기 기판(105) 상에 형성되며 제1 도전형 반도체층(112), 활성층(114) 및 제2 도전형 반도체층(116)을 포함하는 발광구조물(110)과, 상기 기판(105) 및 상기 활성층(114) 사이에 형성된 복수의 비금속 패턴(151)과, 상기 복수의 비금속 패턴(151)의 측면에 형성된 에어 갭(air gap)과, 상기 제1 도전형 반도체층(112) 상에 형성된 제1 전극(120)과, 상기 제2 도전형 반도체층(116) 상에 형성된 투명전극층(130) 및 제2 전극(140)을 포함할 수 있다.
도 13의 발광 소자(100B)는 상기 기판(105)에 형성된 패턴(106)이 상기 비금속 패턴(151)과 수직 방향으로 중첩되도록 형성되었으며, 도 14의 발광 소자(100C)는 상기 기판(105)에 형성된 패턴(106)이 상기 비금속 패턴(151)과 엇갈리도록 형성된 것을 제외하고는 서로 동일하다.
또한, 도 13 및 도 14의 발광 소자들과는 달리 상기 패턴(106)과 상기 비금속 패턴(151)이 서로 랜덤하게 배치될 수도 있다.
상기 기판(105)에 형성된 패턴(106)은 상기 발광구조물(110)로부터 입사되는 빛을 효율적으로 산란, 굴절 및 반사시키는 한편, 상기 발광구조물(110)을 성장할 때 상기 기판(105)과 상기 발광구조물(110) 사이의 격자 상수 차이를 완화하는 역할을 할 수 있다.
상기 패턴(106)과 상기 비금속 패턴(151)을 동시에 형성함으로써 실시예에 따른 발광 소자(100)의 광 추출 효율이 더욱 더 향상될 수 있다.
도 15는 다른 실시예에 따른 발광 소자(100D)의 측 단면도이다.
도 15를 참조하면, 상기 발광 소자(100D)는 전극층(160)과, 상기 전극층(160) 아래에 형성되며, 제1 도전형 반도체층(112), 활성층(114) 및 제2 도전형 반도체층(116)을 포함하는 발광구조물(110)과, 상기 발광구조물(110) 아래에 제3 전극(150)과, 상기 발광구조물(110) 내에 형성된 비금속 패턴(151)과, 상기 비금속 패턴(151)의 측면에 형성된 에어 갭(153)을 포함할 수 있다.
상기 전극층(160) 및 상기 제3 전극(150)은 서로 수직 방향으로 적어도 일부가 중첩되도록 형성되어, 수직형 전극 구조의 발광 소자를 이룬다.
상기 전극층(160)은 도시된 것처럼, 오믹층(161), 상기 오믹층(161) 상에 반사층(163), 상기 반사층(163) 상에 접합금속층(165), 상기 접합금속층(165) 상에 전도성 지지부재(167)를 포함할 수 있다.
상기 오믹층(161)은 상기 발광구조물(110)의 제2 도전형 반도체층(116)과 상기 반사층(163) 사이의 오믹 접촉을 형성하기 위해 형성될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, Ni, Ag 또는 Au 중 하나 이상을 포함하여 단층 또는 다층 구조로 형성될 수 있다.
상기 반사층(163)은 상기 활성층(114)으로부터 입사되는 빛을 반사하여 발광 소자의 광 추출 효율을 향상시킬 수 있다. 상기 반사층(163)은 고 반사율을 갖는 재질, 예를 들어, Ag, Al, Pt, Pd, Cu 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있으나 이에 대해 한정하지는 않는다.
상기 접합금속층(165)은 상기 전도성 지지부재(167)와 상기 반사층(163) 사이의 계면 접합력을 향상시키기 위해 형성될 수 있다. 상기 접합금속층(165)은 높은 접착력을 가지면서 전기 전도성을 갖는 금속 재질, 예를 들어, Ti, Au, Cu, Ni 중 적어도 하나의 금속을 포함하여 형성될 수 있으나 이에 대해 한정하지는 않는다.
상기 전도성 지지부재(167)는 상기 발광구조물(110)을 지지하면서 전원을 제공하는 역할을 할 수 있으며, 예를 들어, 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC 등) 중 적어도 어느 하나로 형성될 수 있다.
한편, 도 11 및 도 15를 참조하면, 상기 발광 소자(100D)는 도 11의 발광 소자 상에 상기 전극층(160)을 형성하고, 도 11의 기판(105)을 제거한 후, 상기 제3 전극(150)을 형성함으로써 제공될 수 있다.
상기 기판(105)은 레이저 리프트 오프(LLO, Laser Lift Off), 화학적 리프트 오프(CLO, Chemical Lift Off) 또는 물리적 연마 방법 중 적어도 하나의 방법에 의해 제거될 수 있으나 이에 대해 한정하지는 않는다.
<발광 소자 패키지>
도 16은 실시예에 따른 발광 소자(100)를 포함하는 발광 소자 패키지의 단면도이다.
도 16을 참조하면, 실시예에 따른 발광 소자 패키지는 몸체(20)와, 상기 몸체(20)에 설치된 제1 리드전극(31) 및 제2 리드전극(32)과, 상기 몸체(20)에 설치되어 상기 제1 리드전극(31) 및 제2 리드전극(32)과 전기적으로 연결되는 실시예에 따른 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(40)를 포함한다.
상기 몸체(20)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제1 리드전극(31) 및 제2 리드전극(32)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1 리드전극(31) 및 제2 리드전극(32)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 제1,2 리드전극(31,32) 중 어느 하나는 상기 몸체(20)를 관통하여 형성될 수도 있으며, 이는 상기 발광 소자(100)의 전극 구조에 따라 변형 가능하다.
상기 발광 소자(100)는 상기 몸체(20) 상에 설치되거나 상기 제1 리드전극(31) 또는 제2 리드전극(32) 상에 설치될 수 있다.
상기 발광 소자(100)는 상기 제1 리드전극(31) 및 제2 리드전극(32)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
상기 몰딩부재(40)는 상기 발광 소자(100)를 포위하여 보호할 수 있다. 또한, 상기 몰딩부재(40)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
상기 몰딩 부재(40) 위에는 렌즈가 배치될 수 있으며, 상기 렌즈는 상기 몰딩 부재(40)의 표면에 접촉되거나 접촉되지 않을 수 있으며, 이에 대해 한정하지는 않는다. 상기 렌즈는 오목한 렌즈, 볼록한 렌즈, 오목과 볼록이 혼합된 렌즈 형상을 선택적으로 포함할 수 있다.
실시 예에 따른 반도체 발광소자 또는 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 전조등, 램프, 가로등, 조명 등과 같은 조명장치 및 신호 등과 같은 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광 소자 패키지를 포함하는 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등에 적용된 장치를 포함할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 발광 소자 105 : 기판
110 : 발광구조물 120 : 제1 전극
130 : 투명전극층 140 : 제2 전극
151 : 비금속 패턴 153 : 에어 갭

Claims (22)

  1. 기판;
    상기 기판 상에 형성되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 순차적으로 적층된 발광구조물;
    상기 제1 도전형 반도체층 상에 형성된 제1 전극;
    상기 제2 도전형 반도체층 상에 형성된 제2 전극;
    상기 기판과 상기 활성층 사이에 형성된 비금속 패턴; 및
    상기 비금속 패턴의 측면에 배치된 에어 갭을 포함하고,
    상기 에어 갭은 인접한 에어 갭이 서로 결합되지 않도록 상기 비금속 패턴의 주위에만 형성된 발광 소자.
  2. 제 1항에 있어서,
    상기 발광구조물은 상기 비금속 패턴을 기준으로 상부 영역의 전위 밀도가 하부 영역의 전위 밀도보다 적은 발광 소자.
  3. 제 1항에 있어서,
    상기 비금속 패턴은 상기 발광구조물보다 낮은 전기 전도성을 갖는 발광 소자.
  4. 제 1항에 있어서,
    상기 비금속 패턴은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, MgF2, TiO2, ZrO2, TaBO3, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide) 또는 GZO(gallium zinc oxide) 중 적어도 하나를 포함하여 형성된 발광 소자.
  5. 제 1항에 있어서,
    상기 비금속 패턴을 상면에서 바라본 형상은 원형, 타원형 또는 다각형 중 어느 하나인 발광 소자.
  6. 제 1항에 있어서,
    상기 비금속 패턴은 측면이 경사진 발광 소자.
  7. 제 1항에 있어서,
    상기 비금속 패턴은 적어도 둘 이상의 상이한 재질로 형성된 층들이 적층된 다층 구조를 갖는 발광 소자.
  8. 기판;
    상기 기판 상에 형성되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 순차적으로 적층된 발광구조물;
    상기 제1 도전형 반도체층 상에 형성된 제1 전극;
    상기 제2 도전형 반도체층 상에 형성된 제2 전극;
    상기 기판과 상기 활성층 사이에 형성된 비금속 패턴; 및
    상기 비금속 패턴의 측면에 배치된 에어 갭을 포함하고,
    상기 비금속 패턴은 적어도 둘 이상의 상이한 재질로 형성된 층들이 적층된 다층 구조를 갖고, 상기 비금속 패턴의 다층 구조는 제1 굴절률을 갖는 제1층과 상기 제1 굴절률과 상이한 제2 굴절률을 갖는 제2층이 교대로 반복적으로 적층된 구조를 포함하는 발광 소자.
  9. 제 8항에 있어서,
    상기 제1층은 SiO2, MgF2 중 적어도 하나를 포함하는 저굴절률을 갖는 재질로 형성되고, 상기 제2층은 TiO2, Si3N4, ZrO2, TaBO3 중 적어도 하나를 포함하는 비교적 고굴절률을 갖는 재질로 형성된 발광 소자.
  10. 제 8항에 있어서,
    상기 제1층 및 상기 제2층의 두께는 각각 λ/4nm이고, 여기서, 상기 λ는 상기 활성층에서 방출되는 빛의 파장이고, 상기 n은 상기 제1층 및 상기 제2층의 굴절률이고, 상기 m은 자연수인 발광 소자.
  11. 제 1항에 있어서,
    상기 비금속 패턴의 너비는 1μm이고, 복수의 상기 비금속 패턴들 사이의 간격은 0.5μm인 발광 소자.
  12. 제 1항에 있어서,
    상기 기판은 패턴을 포함하는 발광 소자.
  13. 제 1항에 있어서,
    상기 제2 도전형 반도체층 상에 투명전극층을 포함하는 발광 소자.
  14. 전극층;
    상기 전극층 아래에 형성되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물;
    상기 발광구조물 아래에 제3 전극;
    상기 발광구조물 내에 형성된 비금속 패턴; 및
    상기 비금속 패턴의 측면에 형성된 에어 갭을 포함하고,
    상기 에어 갭은 인접한 에어 갭이 서로 결합되지 않도록 상기 비금속 패턴의 주위에만 형성된 발광 소자.
  15. 제 14항에 있어서,
    상기 전극층은 오믹층, 상기 오믹층 상에 반사층, 상기 반사층 상에 접합금속층, 상기 접합금속층 상에 전도성 지지부재를 포함하는 발광 소자.
  16. 제 14항에 있어서,
    상기 발광구조물은 상기 비금속 패턴을 기준으로 상부 영역의 전위 밀도가 하부 영역의 전위 밀도보다 적은 발광 소자.
  17. 제 14항에 있어서,
    상기 비금속 패턴은 적어도 둘 이상의 상이한 재질로 형성된 층들이 적층된 다층 구조를 갖는 발광 소자.
  18. 기판 상에 제1 도전형 반도체층의 일부를 1차적으로 형성하는 단계;
    1차적으로 형성된 상기 제1 도전형 반도체층 상에 비금속 패턴을 형성하는 단계;
    1차적으로 형성된 상기 제1 도전형 반도체층 및 상기 비금속 패턴 상에 상기 제1 도전형 반도체층의 나머지 영역과, 활성층과, 제2 도전형 반도체층을 형성하며, 이때 상기 비금속 패턴의 측면에 에어 갭이 형성되는 단계; 및
    상기 제1 도전형 반도체층 상에 제1 전극을 형성하고, 상기 제2 도전형 반도체층 상에 제2 전극을 형성하는 단계를 포함하는 발광 소자 제조방법.
  19. 제 18항에 있어서,
    상기 비금속 패턴은 PECVD(Plasma Enhanced Chemical Vapor Deposition), 전자빔(E-beam) 증착 또는 스퍼터링(Sputtering) 중 적어도 하나의 방법을 사용하여 형성하는 발광 소자 제조방법.
  20. 제 18항에 있어서,
    상기 비금속 패턴을 형성하는 단계는,
    1차적으로 형성된 상기 제1 도전형 반도체층 상에 마스크층을 형성하는 단계;
    상기 마스크층을 따라 1차적으로 형성된 상기 제1 도전형 반도체층 상에 상기 비금속 패턴을 형성하는 단계; 및
    상기 마스크층을 제거하는 단계를 포함하는 발광 소자 제조방법.



  21. 기판;
    상기 기판 상에 형성되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 순차적으로 적층된 발광구조물;
    상기 제1 도전형 반도체층 상에 형성된 제1 전극;
    상기 제2 도전형 반도체층 상에 형성된 제2 전극;
    상기 기판과 상기 활성층 사이에 형성되고, 상기 기판으로부터 이격 되어 배치된 비금속 패턴; 및
    상기 비금속 패턴의 측면에 배치된 에어 갭을 포함하는 발광 소자.
  22. 전극층;
    상기 전극층 아래에 형성되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물;
    상기 발광구조물 아래에 제3 전극;
    상기 발광구조물의 상부면과 하부면으로부터 이격 되어 배치되어 상기 발광구조물 내에 형성된 비금속 패턴; 및
    상기 비금속 패턴의 측면에 형성된 에어 갭을 포함하는 발광 소자.
KR1020100048596A 2010-05-25 2010-05-25 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 KR101034053B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100048596A KR101034053B1 (ko) 2010-05-25 2010-05-25 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
EP11165185.7A EP2390928B1 (en) 2010-05-25 2011-05-06 Light emitting device, light emitting device package, and lighting system
CN201110135245.1A CN102263177B (zh) 2010-05-25 2011-05-19 发光器件、发光器件封装以及照明系统
US13/112,022 US8575635B2 (en) 2010-05-25 2011-05-20 Light emitting device, light emitting device package, and lighting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100048596A KR101034053B1 (ko) 2010-05-25 2010-05-25 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Publications (1)

Publication Number Publication Date
KR101034053B1 true KR101034053B1 (ko) 2011-05-12

Family

ID=44351570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100048596A KR101034053B1 (ko) 2010-05-25 2010-05-25 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Country Status (4)

Country Link
US (1) US8575635B2 (ko)
EP (1) EP2390928B1 (ko)
KR (1) KR101034053B1 (ko)
CN (1) CN102263177B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2573826A1 (en) * 2011-09-05 2013-03-27 LG Innotek Co., Ltd. Light emitting device
CN110854126A (zh) * 2018-08-20 2020-02-28 乐金显示有限公司 发光显示装置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101055003B1 (ko) * 2010-03-09 2011-08-05 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지, 조명 시스템, 및 발광 소자 제조방법
JP6005440B2 (ja) 2011-08-22 2016-10-12 エルジー イノテック カンパニー リミテッド 発光素子パッケージ及びこれを含むライトユニット
KR101936267B1 (ko) * 2012-06-08 2019-01-08 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
TW201401558A (zh) * 2012-06-28 2014-01-01 Lextar Electronics Corp 發光二極體結構及其製作方法
DE102012217644A1 (de) 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
KR101982626B1 (ko) * 2012-10-17 2019-05-27 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 장치
JP6176032B2 (ja) * 2013-01-30 2017-08-09 日亜化学工業株式会社 半導体発光素子
TWI577045B (zh) * 2013-07-10 2017-04-01 晶元光電股份有限公司 發光元件
WO2015025631A1 (ja) * 2013-08-21 2015-02-26 シャープ株式会社 窒化物半導体発光素子
TWD173888S (zh) * 2014-01-28 2016-02-21 璨圓光電股份有限公司 發光二極體晶片之部分
TWD164809S (zh) * 2014-01-28 2014-12-11 璨圓光電股份有限公司 發光二極體晶片之部分
TWD173883S (zh) * 2014-01-28 2016-02-21 璨圓光電股份有限公司 發光二極體晶片之部分
USD757663S1 (en) * 2014-01-28 2016-05-31 Formosa Epitaxy Incorporation Light emitting diode chip
TWD173887S (zh) * 2014-01-28 2016-02-21 璨圓光電股份有限公司 發光二極體晶片之部分
USD745472S1 (en) * 2014-01-28 2015-12-15 Formosa Epitaxy Incorporation Light emitting diode chip
USD745474S1 (en) * 2014-01-28 2015-12-15 Formosa Epitaxy Incorporation Light emitting diode chip
TWD163754S (zh) * 2014-01-28 2014-10-21 璨圓光電股份有限公司 發光二極體晶片之部分
TWD174128S (zh) * 2014-10-28 2016-03-01 晶元光電股份有限公司 發光二極體元件之部分
TWD180312S (zh) * 2014-10-30 2016-12-21 晶元光電股份有限公司 發光二極體元件之部分
TWD180313S (zh) 2014-11-05 2016-12-21 晶元光電股份有限公司 發光二極體元件之部分
TWD180314S (zh) * 2014-11-10 2016-12-21 晶元光電股份有限公司 發光二極體元件之部分
JP2017038006A (ja) * 2015-08-12 2017-02-16 学校法人金沢工業大学 窒化物半導体発光ダイオード及び窒化物半導体発光ダイオードの製造方法
USD824343S1 (en) * 2016-07-27 2018-07-31 Enraytek Optoelectronics Co., Ltd. LED chip
DE102017113549A1 (de) * 2017-06-20 2018-12-20 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
CN110838538B (zh) * 2018-08-17 2021-06-18 安徽三安光电有限公司 一种发光二极管元件及其制备方法
US20200411724A1 (en) * 2019-06-27 2020-12-31 Lumileds Llc Nanocone arrays for enhancing light outcoupling and package efficiency

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060110521A (ko) * 2005-04-20 2006-10-25 (주)더리즈 발광 소자와 이의 제조 방법
KR100723150B1 (ko) * 2005-12-26 2007-05-30 삼성전기주식회사 수직구조 질화물 반도체 발광소자 및 제조방법
KR20090111856A (ko) * 2007-01-26 2009-10-27 오스람 옵토 세미컨덕터스 게엠베하 반도체칩 및 반도체칩의 제조 방법
KR20100013802A (ko) * 2008-08-01 2010-02-10 주식회사 실트론 금속층을 가지는 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3633018B2 (ja) 1995-02-16 2005-03-30 昭和電工株式会社 半導体発光装置
JP2002176226A (ja) * 2000-09-22 2002-06-21 Toshiba Corp 光素子およびその製造方法
KR100533910B1 (ko) * 2004-01-15 2005-12-07 엘지전자 주식회사 고품질 질화물 반도체 박막 성장 방법
KR20050077902A (ko) * 2004-01-29 2005-08-04 엘지전자 주식회사 질화물 반도체 박막의 성장 방법
KR100581831B1 (ko) * 2004-02-05 2006-05-23 엘지전자 주식회사 발광 다이오드
KR100723249B1 (ko) 2006-02-22 2007-05-29 삼성전기주식회사 수직구조 질화물 반도체 발광다이오드
KR20080034581A (ko) 2006-10-17 2008-04-22 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자
US7663148B2 (en) * 2006-12-22 2010-02-16 Philips Lumileds Lighting Company, Llc III-nitride light emitting device with reduced strain light emitting layer
TW200828624A (en) * 2006-12-27 2008-07-01 Epistar Corp Light-emitting diode and method for manufacturing the same
US7759689B2 (en) * 2007-05-07 2010-07-20 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Photonic crystal structures and methods of making and using photonic crystal structures
EP2270881B1 (en) 2008-04-30 2016-09-28 LG Innotek Co., Ltd. Light-emitting element and a production method therefor
KR20090114826A (ko) 2008-04-30 2009-11-04 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101040462B1 (ko) * 2008-12-04 2011-06-09 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR101055090B1 (ko) * 2009-03-02 2011-08-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060110521A (ko) * 2005-04-20 2006-10-25 (주)더리즈 발광 소자와 이의 제조 방법
KR100723150B1 (ko) * 2005-12-26 2007-05-30 삼성전기주식회사 수직구조 질화물 반도체 발광소자 및 제조방법
KR20090111856A (ko) * 2007-01-26 2009-10-27 오스람 옵토 세미컨덕터스 게엠베하 반도체칩 및 반도체칩의 제조 방법
KR20100013802A (ko) * 2008-08-01 2010-02-10 주식회사 실트론 금속층을 가지는 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2573826A1 (en) * 2011-09-05 2013-03-27 LG Innotek Co., Ltd. Light emitting device
US8952400B2 (en) 2011-09-05 2015-02-10 Lg Innotek Co., Ltd. Light emitting diode and light emitting device package including the same
US9362451B2 (en) 2011-09-05 2016-06-07 Lg Innotek Co., Ltd. Light emitting diode and light emitting device package including the same
CN110854126A (zh) * 2018-08-20 2020-02-28 乐金显示有限公司 发光显示装置

Also Published As

Publication number Publication date
EP2390928A2 (en) 2011-11-30
EP2390928A3 (en) 2014-10-15
CN102263177A (zh) 2011-11-30
EP2390928B1 (en) 2018-11-14
US8575635B2 (en) 2013-11-05
US20110291070A1 (en) 2011-12-01
CN102263177B (zh) 2015-08-19

Similar Documents

Publication Publication Date Title
KR101034053B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101081135B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP5788210B2 (ja) 発光素子、発光素子パッケージ
KR101014155B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR100969100B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR101729263B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR100986353B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR100986374B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20130120615A (ko) 발광 소자 및 발광 소자 패키지
KR20110094810A (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20110096680A (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101039880B1 (ko) 발광소자 및 발광소자 패키지
KR100999701B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR100999756B1 (ko) 발광소자 및 그 제조방법
KR20110089701A (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR20130066308A (ko) 발광소자
KR101064064B1 (ko) 발광 소자
KR20120014972A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR101125416B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102200000B1 (ko) 발광소자 및 조명시스템
KR102042171B1 (ko) 발광 소자 및 발광 소자 패키지
KR101745996B1 (ko) 발광소자
KR20110118333A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR20110092728A (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20120029232A (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140407

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160412

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170405

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180409

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190411

Year of fee payment: 9