JP6176032B2 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP6176032B2
JP6176032B2 JP2013203610A JP2013203610A JP6176032B2 JP 6176032 B2 JP6176032 B2 JP 6176032B2 JP 2013203610 A JP2013203610 A JP 2013203610A JP 2013203610 A JP2013203610 A JP 2013203610A JP 6176032 B2 JP6176032 B2 JP 6176032B2
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
semiconductor
electrode
portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013203610A
Other languages
English (en)
Other versions
JP2014225628A (ja
Inventor
恵滋 榎村
恵滋 榎村
明宏 宮城
明宏 宮城
俊 北濱
俊 北濱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2013203610A priority Critical patent/JP6176032B2/ja
Priority to EP14152386.0A priority patent/EP2763175B1/en
Priority to KR1020140009407A priority patent/KR102040686B1/ko
Priority to US14/167,016 priority patent/US9041039B2/en
Publication of JP2014225628A publication Critical patent/JP2014225628A/ja
Application granted granted Critical
Publication of JP6176032B2 publication Critical patent/JP6176032B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Description

本発明は、半導体発光素子に関する。
従来から、均一な発光を得るための発光素子の構造として、表面に凹凸を有する基板の上に積層された活性層を含む半導体層を複数の小領域に分割し、それぞれを電気的に接続し、縦及び／又は横に並べた構造が提案されている（例えば、特許文献１等参照）。
このような発光素子の構造においては、小領域に分割するために、基板表面の凹凸が露出する溝が配置されている。また、分割された小領域間で電気的な接続を行うために、このような溝に沿って、かつ溝を跨ぐ配線層が形成されている。
特開２０１１−１７１７３９号
従来の発光素子構造は、複数の小領域間において、その１箇所の配線層が断線すると、全ての小領域に電力を供給することができない。そして、その断線箇所を特定するために、全配線層を検査することが必要となり、歩留まりの低下、製造コストの増大を招く虞がある。
本発明は上記課題に鑑みなされたものであり、溝底面の高低に沿った配線層を備えている場合においても、配線層の断線等が生じない高い品質を確保する半導体発光素子を提供することを目的とする。
発明者らは、上記課題に対して鋭意研究を行い、基板表面の複数の凸部に起因して、特に、凸部の側面に対応する部位において、配線層に薄膜化が生じやすく、これによって配線層の断線を招くことを見出した。また、小領域の数が増大すると、小領域間の配線層の接続態様が増加し、斜め方向に隣接する小領域間においても電気的な接続が行われることとなり、このような場合に、顕著に断線が生じやすいことを新たに見出した。
その結果、分離に利用する基板表面の凸部が露出する溝の幅を最小限にとどめることによって、溝底面の高低に沿った配線層を備えている場合においても、配線層の断線等が生じない高い品質を確保すること及び均一でかつ高い発光強度を実現する半導体発光素子を完成するに至った。
本発明は、
（１）表面に複数の凸部を有する絶縁性の基板と、
前記基板上に積層され、前記基板表面の凸部を露出する溝部によって互いに分離された半導体積層体を有する複数の発光素子部と、
該発光素子部間を接続する接続部と、を備える半導体発光素子であって、
前記複数の発光素子部は、第１発光素子部及び第２発光素子部を含み、前記第１発光素子部は、前記溝部を挟んで前記第２発光素子部と分離され、前記第２発光素子部に向かって突出する第１突出部を有し、
前記接続部は、前記第１突出部と前記第２発光素子部とを分離する前記溝部を跨ぎ、前記基板表面の凸部に沿った形状を有し、かつ平面視において、前記第１突出部から前記第２発光素子部に向かう直線部位を有する第１接続部を含む半導体発光素子である。
また、別の本発明は、
（２）表面に複数の凸部を有する絶縁性の基板と、
前記基板上に積層された半導体積層体が前記基板表面の凸部を露出する溝部によって互いに分離され、平面視において行方向及び列方向に互いの一辺同士が対向するように行列状に配置された複数の発光素子部と、
該発光素子部間を接続する複数の接続部と、を備える半導体発光素子であって、
前記複数の発光素子部は、平面視において斜め方向に配置された第１発光素子部及び第２発光素子部を含み、前記第１発光素子部は、その隅部において、前記第２発光素子部の隅部に向かって突出する第１突出部を有し、
前記接続部は、前記第１突出部と前記第２発光素子部の隅部とを分離する前記溝部を跨ぎ、前記基板表面の凸部に沿った形状を有し、かつ平面視において、前記第１突出部から前記第２発光素子部の隅部に向かう直線部位を有する第１接続部を含む半導体発光素子である。
本発明の半導体発光素子によれば、配線層の断線等の発生が抑制された高い品質を確保しながら、均一でかつ高い発光強度を得ることができる半導体発光素子を実現する。
本発明の半導体発光素子の一実施形態を表す概略平面図である。 図１Ａの半導体発光素子のＪ領域の拡大図である。 図１Ｂの半導体発光素子において、配線部及び絶縁膜を省略した、溝部及び突出部の形状を説明するためのＪ領域の拡大図である。 図１Ａの半導体発光素子のＡ−Ａ’線断面図である。 図１Ａの半導体発光素子の基板表面を示す斜視図である。 Ｂ−Ｂ’線断面を示す図１Ａと同様の半導体発光素子の概略平面図のである。 図１ＦのＢ−Ｂ’線断面図である。 本発明の半導体発光素子の別の実施形態を表す概略平面図である。 本発明の半導体発光素子のさらに別の実施形態を表す概略平面図である。 本発明の半導体発光素子のさらに別の実施形態を表す概略平面図である。 本発明の半導体発光素子のさらに別の実施形態を表す概略平面図である。 本発明の半導体発光素子のさらに別の実施形態を表す概略平面図である。 本発明の半導体発光素子のさらに別の実施形態を表す概略平面図である。 本発明の半導体発光素子の別の実施形態を表す概略平面図である。 図７Ａの半導体発光素子の部分抽出概略平面図である。 本発明の半導体発光素子のさらに別の実施形態を表す概略平面図である。 図８Ａの半導体発光素子の部分抽出概略平面図である。 本発明の半導体発光素子のさらに別の実施形態を表す概略平面図である。 本発明の半導体発光素子のさらに別の実施形態を表す概略平面図である。 本発明の半導体発光素子のさらに別の実施形態を表す概略平面図である。 本発明の半導体発光素子のさらに別の実施形態を表す概略平面図である。
以下の説明では、必要に応じて特定の方向や位置を示す用語（例えば、「上」、下」、「右」、「左」及びそれらの用語を含む別の用語）を用いる。それらの用語の使用は図面を参照した発明の理解を容易にするためであって、それらの用語の意味によって本発明の技術的範囲が限定されるものではない。複数の図面に表れる同一符号は同一の部分又は部材あるいは同一機能部材を示す。発明を理解しやすくするために、実施形態を分けて説明するが、これらの実施形態はそれぞれ独立するものではなく、共有できるところは他の実施形態の説明を適用する。
本発明の半導体発光素子は、基板と、複数の発光素子部と、複数の接続部とを備える。
（基板）
基板は、絶縁性を有し、半導体層をエピタキシャル成長させることができるものであればよい。このような基板の材料としては、サファイア（Ａｌ２Ｏ３）、スピネル（ＭｇＡ１２Ｏ４）のような絶縁性基板等が挙げられる。なかでも、Ｃ面、Ａ面、Ｒ面、Ｍ面のいずれかを主面とする基板であることが好ましい。オリフラ面として、Ａ面又はＣ面を有する基板がより好ましい。特に、Ｃ面（０００１）を主面とし、オリフラ面をＡ面（１１−２０）とするサファイア基板であることがさらに好ましい。
基板は、表面に複数の凸部を有する。凸部とは、基板を断面視したときに、ある基準面に対して凸になっている部分のことを指す。従って、基板は、表面に複数の凹部を有するもの又は凸部と凹部との双方を有するものであってもよい。凸部のサイズ、高さ及び形状等は、特に限定されるものではなく、適宜設定することができる。
例えば、凸部の平面形状（底面形状）のサイズ、すなわち、凸部の構成辺となる一辺の長さは、０．１μｍ〜５μｍ程度が挙げられる。凸部の相互の間隔は、１００μｍ程度以下、２０μｍ程度以下が挙げられる。凸部の相互の間隔は、基板表面（凸部底面）において、隣接する凸部同士の最小の距離を指す。
凸部の高さは、例えば、５ｎｍ程度以上、さらに、基板上に積層する半導体層の総厚さ以下であることが適している。光を十分に散乱又は回折することができ、発光効率を確保するためである。
凸部の形状は、円柱状、三角形、四角形、六角形等の多角形の柱状、円錐台、多角形錐台等が挙げられる。本願明細書では、これら形状表現は、幾何学的に完全な形状を指すのみならず、加工上等の理由から、角に丸みを帯びているもの等、近似する形状、若干の変形形状をも包含する。
基板の表面の凸部は、当該分野で公知の方法によって形成することができる。例えば、適当な形状のマスクパターンを用いて、後述するようなドライエッチング又はウェットエッチング等を行う方法が挙げられる。なかでも、ウェットエッチングが好ましい。この場合のエッチャントは、例えば、硫酸とリン酸との混酸、ＫＯＨ、ＮａＯＨ、リン酸、ピロ硫酸カリウム等が挙げられる。
凸部の底面形状は、用いるマスクパターンの形状、エッチング方法及び条件を適宜調整して制御することができる。
基板は、その表面に、０〜±１０°程度のオフ角を有していてもよい。
基板上には、後述する第１半導体層との間に、発光に関与しない又は電気的に分離された、例えば、バッファ層、高抵抗層（例えばノンドープＧａＮ、ＡｌＧａＮ又はＡｌＮによる層）などの中間層が形成されていてもよい。なお、抵抗の高い層は、ショートしない程度の高抵抗層が挙げられる。
（発光素子部）
発光素子部は、半導体積層体を有する。半導体積層体は、例えば、第１半導体層（例えば、ｎ側半導体層）、活性層及び第２半導体層（例えば、ｐ側半導体層）がこの順に積層されたものであり、複数の発光素子部としての機能を果たす。そのために、基板表面の凸部を露出する溝部によって、互いに分離（電気的に分離）されている。溝部は、その底面において、基板表面の凸部の少なくとも一部を露出している。従って、溝部によって互いに分離された部位又は溝部で囲まれた部位を発光素子部という。
第１半導体層、活性層及び第２半導体層の種類、材料は、特に限定されず、例えば、III-V族化合物半導体、II-VI族化合物半導体等、種々の半導体が挙げられる。具体的には、ＩｎＸＡｌＹＧａ１−Ｘ−ＹＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）等の窒化物系の半導体材料が挙げられ、ＩｎＮ、ＡｌＮ、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＧａＡｌＮ等を用いることができる。各層の膜厚及び層構造は、当該分野で公知のものを利用することができる。
発光素子部は、１つの半導体発光素子において、複数、例えば、２以上、特に４以上備えていればよい。半導体発光素子の大きさによって、その上限は適宜調整することができる。具体的には、１つの半導体発光素子の一辺の長さが、１００μｍから５ｍｍ程度である場合、２〜１８０個程度、好ましくは４〜１８０個程度が挙げられる。
複数の発光素子部は、基板上に、規則的に又はランダムに配置されている。なかでも、平面視において、行方向及び列方向に配置されていることが好ましい。特に、行方向及び列方向に互いの一辺同士が対向するように行列状に配置されていることがより好ましい。複数の発光素子部は、偶数×奇数、奇数×偶数、偶数×偶数個の行列状に配置されていることが好ましく、偶数×偶数個の行列状に配置されていることがより好ましい。このような行列状の配置によって、行、列、斜め等の任意の方向に接続される接続部が存在する場合に、その電気的接続を確保することができる。本発明において行列状に配置とは、隣り合う発光素子部の互いの一辺同士の長さが同一でなくてもよい。また、平面視において隣り合う発光素子部の互いの対向する一辺の一部が行方向又は列方向で重なる部分を有していてもよい。言い換えると、隣り合う発光素子部の配置が行列方向に一部ずれている（整合していない）場合も含む。
発光素子部は、上述した配置を実現する限り、平面視におけるその形状は特に限定されるものではない。例えば、略四角形、略矩形又はこれに近似する形状が挙げられる。特に、複数の発光素子部を行列状に配置する場合は、略矩形が好ましい。
複数の発光素子部のうち、平面視において、行、列、斜め等の任意の方向に配置された２つの発光素子部（これらを第１発光素子部及び第２発光素子部という）は、一方（第１）の発光素子部が、他方（第２）の発光素子部に向かって突出する突出部を有することがある。特に、斜め方向（例えば、第１の斜め方向）に配置された２つの発光素子（これを第１発光素子部及び第２発光素子部という）は、一方（第１）の発光素子部の隅部が、他方（第２）の発光素子部の隅部に向かって突出する突出部を有することがある。よって、上述した近似する形状には、このような隅部における変形（つまり、突出部の存在）が含まれる。突出部の突出長さは、例えば、溝を挟んで分離されて配置される発光素子部間の距離、第１の斜め方向とは異なる第２の斜め方向（例えば、第１の斜め方向に直交する斜め方向）に配置される発光素子部間の距離よりも大きくても、同等でも、小さくてもよい。突出部は、一方の発光素子部の任意の部位が、他方の発光素子部の任意の部位に向かって突出する第１突出部であってもよいし、他方の発光素子部の任意の部位が、一方の発光素子部の任意の部位に向かって突出する第２突出部であってもよい。あるいは、一方の発光素子部の隅部が、他方の発光素子部の隅部に向かって突出する第１突出部であってもよいし、他方の発光素子の隅部が、一方の発光素子部の隅部に向かって突出する第２突出部であってもよい。
言い換えると、特定形状を有する溝部によって、２つの発光素子部間（例えば、隣接する発光素子部間又は第１の斜め方向に対向する２つの発光素子部間）が分離される。このような溝部によって、一方の発光素子部に向かって又は互いに対向する発光素子部に向かって突出する突出部が画定及び配置されることとなる。このような特定形状の溝部は、例えば、平面視において、発光素子部の辺、隅部及び／又は突出部を包囲する溝を含む。また、このような溝は、平面視において、第２の斜め方向に対向する２つの発光素子部の隅部をそれぞれ包囲する溝部と、この２つの溝部間を連結する（好ましくは直線状で）溝部とを含む。この場合、この溝部は平面視で略Ｈ字形状となる。
発光素子部をそれぞれ分離する溝部の幅は、特に限定されず、発光素子部を電気的に分離することができる幅であればよい。溝部の側面（すなわち、基板の側面と半導体積層体の側面）は、略垂直であってもよいが、テーパー状又は逆テーパー状等に傾斜していてもよい。特に、溝部を、上面が底面よりも幅広の形状とすることにより、後述するように、溝部の側面に接続部の材料を付着させやすい。その結果、接続部の溝部を跨ぐ部位の断線を防止することができる。本願明細書においては、「幅」とは、上面視における延伸方向に垂直な方向の長さを意味する。
溝部の幅は、部位によって変動していてもよい。特に、接続部が配置する部位では、溝部の幅が、他の部位よりも幅広であることが好ましい（図７Ａ及び８Ａの溝部１６ｅ参照）。幅広とは、他の部位の１５０〜５００％の幅が挙げられる。ただし、溝部の幅は一定であることが好ましい。接続部が跨ぐ部位の溝部幅を一定にすると、配線部の厚みを確保できる溝部幅を確保する余裕度がある場合に、接続部の厚みの変動を防止することができる。その結果、接続部に局所的に弱い部分を招かない。
（１）第１突出部から他方の発光素子部までの距離、つまり、２つの発光素子部の距離又は第１接続部が跨ぐ溝部の幅は、他の部位における第１突出部を含む発光素子部と他方の発光素子部との距離と異なっていてもよい。
図９Ｃを参照すると、第１突出部Ｅから他方の発光素子部１０ｂまでの距離（溝部１０ｇの幅）Ｓは、数μｍ〜２０μｍが挙げられ、数μｍ〜十数μｍが好ましい。
他の部位における、第１突出部Ｅを含む発光素子部１０ａと、これに隣り合う発光素子部１０ｂとの距離（溝部の幅）Ｐは、５〜４５μｍが挙げられる。
（２）第１突出部と第２突出部との距離、つまり、２つの発光素子部の距離又は第１接続部が跨ぐ溝部の幅は、他の部位における第１突出部を含む発光素子部と第２突出部を含む発光素子部との距離と異なっていてもよい。
図９Ａを参照すると、第１突出部Ｈから第２突出部Ｊとの距離（溝部の幅）Ｓは、上述した距離Ｓと同程度である。
第１突出部Ｈを含む発光素子部１０ａと第２突出部Ｊを含む発光素子部１０ｂとの距離Ｐは、上述したと同程度である。
あるいは、（３）第１接続部が跨ぐ溝部の幅は、行方向又は列方向に隣り合う２つの前記発光素子部間の溝部の最大幅と同じであることが好ましい。
例えば、第１突出部から他方の発光素子部の隅部までの距離は、行方向又は列方向に隣り合う２つの発光素子部の距離と異なっていてもよいが、行方向又は列方向に隣り合う２つの発光素子部の距離の最大長さと同じであることが好ましい。言い換えると、第１突出部と第２発光素子部の隅部との間の溝部の幅は、行方向又は列方向に隣り合う２つの発光素子部間の溝部の最大幅と同じであることが好ましい。
図６を参照すると、第１突出部Ｅから他方の発光素子部６０ａの隅部までの距離（溝部の幅）Ｘは、数μｍ〜２０μｍが挙げられ、数μｍ〜十数μｍが好ましい。
行方向又は列方向に隣り合う２つの発光素子部６０ａと６０ｂ、６０ｂと６０ｃの距離（溝部の幅）Ｙは、数μｍ〜２０μｍが挙げられ、数μｍ〜十数μｍが好ましい。
また、（４）第１突出部と第２突出部との距離は、行方向又は列方向に隣り合う２つの発光素子部の距離と異なっていてもよいが、行方向又は列方向に隣り合う２つの発光素子部の距離の最大長さと同じであることが好ましい。言い換えると、第１突出部と第２突出部との間の溝部の幅は、行方向又は列方向に隣り合う２つの発光素子部間の溝部の最大幅と同じであることが好ましい。
例えば、図１Ｃを参照すると、第１突出部Ｋと第２突出部Ｆとの距離（溝部の幅）Ｎは、上述した第１突出部から他方の発光素子部の隅部までの距離Ｘ（図６参照）と同程度である。
通常、接続部は、例えばスパッタリング法によって形成される。スパッタリング法では、発光素子部間の距離（溝部の幅）が大きいほど接続部の材料（粒子）が溝部に入り易いため、基板の表面及び凸部の側面、発光素子部の側面に配線部材料が付着し易い。従って、配線部の厚みを確保できる溝部幅を確保する余裕度がある場合に、接続部が跨ぐ部位の溝部幅を一定にすることによって、接続部の厚みの変動を防止して接続部に局所的に弱い部分が発生することを抑制することができる。
発光素子が行方向又は列方向に隣り合って配置されている場合、行方向又は列方向に隣り合う２つの発光素子部のうち、後述する第２接続部によって接続される２つの発光素子部間の距離（溝部の幅）Ｍは、第２接続部によって接続されずに行方向又は列方向に隣り合う２つの発光素子部間の距離（溝部の幅）Ｎと同じであってもよいが、距離Ｍは距離Ｎよりも長いことが好ましい。
例えば、図２Ａ及び図２Ｂを参照すると、第１突出部から第２突出部までの距離（溝部の幅）Ｍ及びＲは、数μｍ〜２０μｍが挙げられ、８μｍ〜２０μｍが好ましい。
第２接続によって接続されずに行方向又は列方向に隣り合う２つの発光素子部１０ａと１０ｃ、１０ｂと１０ｄの距離（溝部の幅）Ｎは、数μｍ〜２０μｍが挙げられ、数μｍ〜十数μｍが好ましい。
上述したように、接続部の形成を考慮すると、発光素子部間の距離（溝部の幅）が大きいことが好ましい。一方、全ての溝部の幅を広げることは、発光素子部の面積の縮小、すなわち発光面積の低下を招く。従って、図２Ａのように第２接続部が跨ぐ溝部の行方向又は列方向のみ（溝部の幅Ｍ）、あるいは図２Ｂのように第２接続部の周囲の溝部のみ（溝部の幅Ｗ）を他の部位より幅広にすることが好ましい。
発光素子部は、その一部領域において、第２半導体層及び活性層が膜厚方向の全てにわたって除去され、第１半導体層が露出する露出部を有することが好ましい。
この露出部の一部は、後述する第１電極を第１半導体層と電気的に接続するために利用することができる。ここでの露出部の形状、大きさ、位置は、特に限定されるものではなく、意図する半導体発光素子の大きさ、形状、接続状態等によって適宜設定することができる。
露出部は、発光素子部の周囲の一部又は全部に配置されていることが好ましい。このように、発光素子部の周囲に露出部を配置させる場合、その露出部の幅及び長さを適宜調整することが好ましい。これによって、上述した突出部を含む／含まない発光素子部が混在しても、発光層として機能する活性層の形状及び大きさを同一又は略同一とすることができる。その結果、発光強度の均一化等を図ることができる。
突出部は、半導体積層体によって形成されていてもよい。なかでも、露出部を含んで形成されていることが好ましく、第１半導体層のみが配置された領域（露出部）のみで形成されていることがより好ましい。これによって、突出部の形状等にかかわらず、全ての発光素子部において発光面積を均一化して、発光強度の均一化を実現できる。
発光素子部は、１つの半導体発光素子内において、２種以上の異なる大きさであってもよいし、全てが同じ大きさであってもよい。ただし、全ての発光素子部において、発光層として機能する活性層の形状が同じ及び／又は面積が同じであることが好ましい。
通常、発光素子部は、それぞれ、第１半導体層と電気的に接続する第１電極と、第２半導体層と電気的に接続する第２電極とを有する。第２半導体層上には第２透光性電極が設けられていることが好ましい。また、第１半導体層上に第１透光性電極を設けることもできる。
第２電極は、第２半導体層と電気的に接続されている。第２電極は、通常、第２透光性電極の上に配置している。
第１電極は、第１半導体層と電気的に接続させるために上述した露出部を利用することができる。第１電極は、第１透光性電極の上に配置されていてもよい。第１電極の下に第１電極よりも太い幅の第１透光性電極を配置する場合には、電流拡散を促進させることができる。また、活性層から出射された光のうち第１半導体層と第１透光性電極との間の臨界角を超えた光を、第１電極に吸収させることなく、第１透光性電極で全反射させることができる。その結果、光の取り出しを向上させることができる。
本願明細書においては、第１電極及び第２電極は、第１透光性電極、第２透光性電極又は半導体層と電気的に接続した部位又は接触した部位を指す。
第１電極及び第２電極は、例えば、Ａｕ、Ｐｔ、Ｐｄ、Ｒｈ、Ｎｉ、Ｗ、Ｍｏ、Ｃｒ、Ｔｉ等の金属又はこれらの合金の単層膜又は積層膜によって形成することができる。具体的には、これら電極は、半導体層側からＴｉ／Ｒｈ／Ａｕ、Ｗ／Ｐｔ／Ａｕ、Ｒｈ／Ｐｔ／Ａｕ、Ｗ／Ｐｔ／Ａｕ、Ｎｉ／Ｐｔ／Ａｕ、Ｔｉ／Ｒｈなどの積層膜によって形成することができる。膜厚は、当該分野で用いられる膜の膜厚のいずれでもよい。
第１電極及び第２電極は、通常、電流の拡散／供給を容易にするために、一方向の長さがこれに直交する他方向の長さ（幅）よりも長い形状、つまり、一方向に延長した形状（細長形状）を有することが好ましい。例えば、発光素子部の形状等に応じて、Ｉ、Ｌ、Ｕ字状等の形状が挙げられる。また、第１電極及び第２電極の延長方向は、平面視において異なっていてもよいが、同じであることが好ましく、互いに平行な部位を有していることがより好ましい。
透光性電極は、一般に、各発光素子部における第１半導体層及び第２半導体層の全面又はそれらの外周よりも若干小さく配置されることが好ましい。これにより、接続部から供給される電流を、半導体層の面内全体に均一に流すことができる。
透光性電極は、当該分野で通常利用されているもののいずれによっても形成することができる。特に、透光性電極は、半導体発光素子の光取り出し面側に配置されるため、活性層で発生する光の波長域における光透過率が大きい材料が好適に用いられる。これにより、半導体発光素子の発光効率を増大させることができる。例えば、Ｉｎ、Ｚｎ、Ｓｎ、Ｍｇ、Ｇａ、Ｗ、Ｔｉから選択される少なくとも１種を含む導電性の酸化物、具体的には、ＩＴＯ、ＩＺＯ、ＺｎＯ、Ｉｎ２Ｏ３、ＳｎＯ２、ＴｉＯ２及びこれらの複合酸化物が挙げられる。特に、ＩＴＯは、可視光（可視領域）において高い光透過性を有し、また導電率の比較的高い材料であることから好適に用いることができる。膜厚は、当該分野で用いられる膜の膜厚のいずれでもよい。
（接続部）
接続部は、発光素子部間を接続するために１つの半導体発光素子に１以上又は複数形成されている。接続部は、各発光素子部の第１電極及び第２電極と接続されている。接続部と第１電極又は第２電極との接続形態は、第１電極又は第２電極の上面、下面又は側面等との接触によるものであってもよいし、接続部と第１電極及び第２電極とが一体的に（つまり、同じ層によって）形成されていてもよい。
接続部は、発光素子部の電極間を接続するために、発光素子部間の溝部上及び発光素子部の上に配置されることがある。この場合、通常、接続部は、絶縁膜を介して配置される。従って、接続部は、絶縁膜上に配置された部位を指す。
接続部は、平面視において、第１突出部から第２発光素子部に向かう直線部位を有することがある。あるいは、接続部は、平面視において、斜め方向に配置された第１発光素子部の隅部に設けられた第１突出部から第２発光素子部の隅部に向かう直線部位を含む第１接続部を含むことがある。
第１接続部は、第１突出部と第２発光素子部との間、第１突出部と第２発光素子部の隅部との間又は第１突出部と第２突出部との間で、基板表面を露出する溝部を跨いで配置される。このため、これらの間で、基板表面の凸部に沿った形状を有している。言い換えると、第１接続部は、第１突出部と第２発光素子部との間、第１突出部と第２発光素子部の隅部との間又は第１突出部と第２突出部との間で、基板表面の凸部に対応して、その表面が凹凸を有している。
第１接続部は、上述したように第１突出部から第２発光素子部に向かう直線部位を含んで、２つの発光素子部間を接続する。あるいは、第１接続部は、上述したように第１突出部から第２発光素子部の隅部に向かう直線部位を含んで、斜め方向に配置する発光素子部を接続する。あるいは、第１突出部から第２突出部に向かう直線部位を含む。
接続部は、第１接続部に加え、行方向又は列方向に隣り合う２つの発光素子部を接続する第２接続部を含んでいてもよい。
第２接続部は、行方向又は列方向に隣り合う２つの発光素子部間で、基板表面を露出する溝部を跨いで配置される。このため、これらの間で、基板表面の凸部に沿った形状を有することがある。言い換えると、第２接続部は、２つの発光素子部間で、基板表面の凸部に対応して、その表面が凹凸を有することがある。
接続部は、一実施形態において、第１電極又は第２電極の延長方向に略垂直に延長する部位を備えることが好ましい（図１Ａの１０ｃにおける２４と２６、図９Ａの１０ａにおける２４と２７ａ参照）。これにより、配線抵抗による駆動電圧の上昇を抑制することができる。
また、別の実施形態において、接続部は、第１電極又は第２電極よりも幅広であることが好ましい。これにより、接続部のステップカバレッジに起因する断線を避けることができる。接続部は、第１電極又は第２電極よりも幅広な部位が、段階的に幅広となっていてもよい（図８Ａの８７ａ、８７ｂ、８６ｃ、８６ｄ参照）。接続部における幅広な部位は、溝部の上方（つまり、溝部を跨ぐ部位）、特に、幅広の溝部の上方に配置することが好ましい。ここで、幅広とは、他の部位（つまり、第１半導体層及び第２半導体層上に配置される最も幅狭の部位）の１３０〜５００％の幅が挙げられる。このような接続部における幅広な部位によって、接続部における断面積を増大することにより、電流密度を緩和させることができる。これによって、電流密度の集中に起因して発生することが懸念される、接続部材料のエレクトロマイグレーションを効果的に防止することができる。
接続部は、第１電極又は第２電極の長辺と接続されていることが好ましい。言い換えると、一方向に延長した形状において、この延長線（長辺）を含むこれら第１電極及び第２電極の側面又は上面等の表面と接続されていることが好ましい。
上述したように、接続部は絶縁膜上に配置され、第１半導体層及び第２半導体層と接続されていない部位を指し、第１電極又は第２電極は、第１半導体層又は第２半導体層の上で、これら半導体層に電気的に接続されているものを指す。従って、図７Ａを用いて説明すると、発光素子部７０ａ、７０ｂ、７０ｃでの接続部と電極との接続部位の近傍Ｑにおいて、接続部２７は、細長形状の第２電極２４の長辺と接続されており、第２接続部７６ｂは、細長形状の第２電極２４の長辺と接続されており、同様に、第２接続部７６ｃは、細長形状の第２電極２４の長辺と接続されている。
これによって、図１Ａ、７Ａ及び７Ｂの接続部と電極との接続部位の近傍Ｑで示すように、接続部から第２電極等のような急激に幅が変動する部位を、両者の最も細い部位同士を接続する部位とせず、接続部と電極との境界を規定する絶縁膜の縁部から離すことができる。従って、急激に幅が変動する部位における電流密度の増大が生じても、その直下に絶縁膜の縁部における段差を有さないために、配線の断線を有効に防止することが可能となる。
接続部は、第１電極及び第２電極と同様の材料により形成することができる。
接続部の厚みは、特に限定されるものではないが、例えば、５００ｎｍ以上が好ましく、１μｍ以上であることが好ましい。また、接続部の厚みは、数μｍ以下が好ましい。言い換えると、上述した基板表面の凹凸を十分に被覆できる膜厚が好ましい。この範囲の厚みとすることにより、断線に対する余裕度を増大させることができ、基板表面の凸部に沿った形状とすることができる。
（第１外部接続電極及び第２外部接続電極）
半導体発光素子は、外部との接続をとるため、第１外部接続電極及び第２外部接続電極を少なくとも１対有する。第１外部接続電極及び第２外部接続電極は、外部から半導体層に対して電流を供給するために機能する電極である。
第１外部接続電極及び第２外部接続電極は、それぞれ１つ設けられていてもよいし、一方のみ２つ以上又はそれぞれ２つ以上設けられていてもよい。一対とすることにより、個々の発光素子部にそれぞれ第１外部接続電極及び第２外部接続電極を設ける場合に比較して、発光強度の低減を最小限に止めることができる。
第１外部接続電極及び第２外部接続電極は、いわゆるパッド電極のように、外部との接続、例えば、ワイヤボンディング等に必要な面積を確保するために、第１及び第２電極よりも幅広に形成されていることが好ましい。
第１外部接続電極及び第２外部接続電極の形状は、円形、多角形等外部との接続が可能な形状であればよい。また、図１Ａの第２外部接続電極２５のような半円形状又は略半円形状とすることもできる。これにより第１外部接続電極と第１電極又は第２外部接続電極と第２電極の接続部分で電流が集中することなく、外部接続電極の略半円形状の直線部分から均一に電流を拡散させることができる。
第１外部接続電極及び第２外部接続電極の材料としては、Ｎｉ、Ｔｉ、Ｃｒ、Ａｌ及びこれらの合金等の単層又は積層構造などが好ましい。特に、第１透光性電極及び／又第２透光性電極、第１半導体層及び／又は第２半導体層に対して密着性とオーミック性を確保できる材料を、これらの接触する部位又は層に配置することが好ましい。なかでも、透光性電極又は半導体層側から、Ｔｉ／Ｒｈ／Ａｕに積層した多層膜を用いることが好ましい。
第１外部接続電極及び第２外部接続電極は、上述した第１電極及び第２電極ならびに接続部と、同一の積層構造として一体的に、一括成膜することにより形成することができる。
第２外部接続電極は、複数の発光素子部のうちの少なくとも１つの発光素子部において、第２半導体層及び／又は第２電極に電気的に接続されていることが好ましい。その接続形態は、特に限定されず、第２電極の上に第２外部接続電極が配置されて接続されたものでもよいし、両者が透光性電極上に並列して、その側面で接続されたものでもよいし、第２電極と第２外部接続電極とが一体的に形成されたものでもよい。
第１外部接続電極は、複数の発光素子部のうちの少なくとも１つの発光素子部において、第１半導体層及び／又は第１電極に電気的に接続されていることが好ましい。その接続形態は、特に限定されず、第１電極の上に第１外部接続電極が配置されて接続されたものでもよいし、両者が透光性電極上に並列して、その側面で接続されたものでもよいし、第１電極と第１外部接続電極とが一体的に形成されたものでもよい。
一実施形態においては、露出部が、第１外部接続電極に相当する面積分拡張しており、露出部上に、第１外部接続電極が、第１電極と一体的に配置されている（図３の１０ｂ参照）。この場合、第１外部接続電極は、第１半導体層上に接続される。そのために、第１半導体層の上に存在する第２半導体層及び活性層が除去される。その結果、活性層の発光素子部における面積が減少する。
別の実施形態では、第１外部接続電極は、第２外部接続電極を備えている発光素子部とは異なる少なくとも１つの発光素子部において、第１電極を介して第１半導体層に電気的に接続され、絶縁膜を介して第２透光性電極の上方に配置されている（図１Ａの１０ｂ参照）。このように、第１外部接続電極を第２透光性電極の上方に配置する場合には、上述した第２半導体層及び活性層の除去平面積を、電気的な接続をとるための最小限の面積とすることができる。よって、発光面積の減少を抑制することができる。その結果、１つの半導体発光素子において、光の取り出しを向上させることができる。また、各発光素子部で、活性層を同一面積とすることができ、均一発光を確保することができる。
例えば、電極が直列接続の場合、第１外部接続電極が第１半導体層上に設けられた発光素子部の活性層の面積はその他の発光素子部の活性層の面積よりも小さくなる。従って、全ての発光素子部でＩｆ（順方向電流）は同等であるが、活性層の面積が小さい発光素子部は電流密度が大きく、Ｖｆ（順方向電圧）が高くなる傾向がある。これにより、活性層の面積が小さい発光素子部にかかる負荷がその他の発光素子部より大きくなり、活性層の面積が小さい発光素子部の劣化が早まる虞がある。その一方、第１電極が第１外部接続電極を兼ねて、第１半導体層上接続される場合、幅の細い配線が不要となり、電流の局所における集中等を防止することができる。
各発光素子部の活性層の面積を略同一にする場合には、各発光素子部にかかる負荷を均一化し、光の取り出しとともに信頼性を向上させることができる。
また、電極が並列接続の場合であっても、各発光素子部の活性層の面積を略同一にすることにより、Ｖｆ及びＩｆがそれぞれ安定し、双方のバランスを図ることができ、効率的に発光を均一にすることができる。
第１外部接続電極及び第２外部接続電極は、同じ発光素子部に配置されていてもよいが、異なる発光素子部に配置されていることが好ましい。第１外部接続電極及び第２外部接続電極は、半導体積層体の基板に対する同じ面側に配置されていることが好ましい。
他の実施形態においては、第１外部接続電極は、必ずしも発光素子部において配置されていなくてもよく、発光素子部が形成された同一基板上に配置されていればよい。この場合、第１半導体層、活性層及び第２半導体層の一部が除去されていてもよいし、これら半導体層のすべてが積層されていてもよいが、絶縁膜を介して配置されていることが好ましい。
（絶縁膜）
半導体発光素子は、接続部を半導体積層体と絶縁させるために、発光素子部間であって、少なくとも接続部の直下に絶縁膜を備えることが好ましい。特に、上述した溝部、これら溝部に隣接する半導体積層体の側面、上述した接続部の直下の半導体積層体を被覆する絶縁膜を備えることがより好ましい。言い換えると、各発光素子部の半導体層と第１電極及び第２電極との接続部以外の部位が、絶縁膜で被覆されていることがより好ましい。このような絶縁膜の被覆によって、接続部の第１及び第２電極との接続部位以外において、接続部の完全な絶縁性を確保することができる。ここでの溝部とは、底面及び側面の略全面を指す。溝部に隣接する半導体積層体の側面とは、溝部に隣接する露出部（つまり、第１半導体層）の側面、さらに溝部が形成された露出部に隣接する半導体積層体の側面の略全面を指す。接続部直下の半導体積層体とは、第１半導体層又は第２半導体層の上面であって、接続部が配置される部位の略全面を指すが、接続部直下及びその周辺を含むことが好ましい。
絶縁膜は、半導体積層体上に配置された縁が、接続部と第１電極又は第２電極とが接続された部位近傍（図１Ａ、７Ａ及び７Ｂ中、Ｑ参照）であって、その幅が変動する部位（以下、変動部位ということがある）から離間して配置されていることが好ましい。一般に、電極や配線において、幅が変動する部位は、電流が集中しやすく、断線を招くことがある。特に、このような変動部位において段差が存在する場合にはより断線を招きやすい。従って、配線部の断線を有効に防止するために、半導体積層体上において、変動部位の直下には絶縁膜の縁の少なくとも一部が配置されていないことが好ましく、絶縁膜の縁のいずれもが配置されていないことがより好ましい。ここで、変動部位としては、例えば、その幅が一方の幅の３０％〜５００％程度の範囲で変動する部位が挙げられる。
絶縁膜は、絶縁性を確保することができる限り、どのような材料／膜厚でもよい。例えば、酸化物、窒化物又はフッ化物が挙げられ、透光性を有するものが好ましい。具体的には、Ｓｉ、Ａｌ、Ｎｂ、Ｚｒ、Ｔｉなどの酸化物、窒化物又はフッ化物の単層膜又は多層膜が挙げられる。
単層の場合には、特に、一般的な材料としてＳｉＯ２を用いることが好ましい。
膜厚は、反射率を確保するために、３λ／（４ｎ）以上（青色発光のＩｎＧａＮ系の発光素子の場合、約２３０ｎｍ以上)であることが好ましい。ここで、λは半導体発光素子の発光波長、ｎは各層の屈折率を表す。
多層構造の場合には、屈折率の異なる２以上の材料を積層したものが好ましい。例えば、低屈折材料としてＳｉＯ２／高屈折材料としてＮｂ２Ｏ５を多層積層したものが挙げられる。このような多層構造とすることにより、発光波長に対する高反射化を実現するのみならず、波長選択性を付与することもできる。波長選択性を付与した場合には、半導体発光素子の発光波長を透過させ、後述するように、半導体発光素子の上部に形成された蛍光体の発光を反射する構造とすることができる。その結果、より効率的に所望の波長の光を取り出すことができる。
屈折率の異なる２種類以上の材料からなる多層膜の場合には、各層の厚みが、それぞれ、０．３λ／（４ｎ）〜λ／ｎを満たすものが好ましい。
（保護膜）
本発明の半導体発光素子は、外部との接続領域以外の全表面を保護膜によって被覆していることが好ましい。保護膜としては、上述した絶縁膜と同様のものが挙げられる。厚みは特に限定されるものではなく、数ｎｍ〜数１００μｍ程度の範囲で適宜調整することができる。また、この保護膜は、例えば、ＡＬＤ（原子層堆積法）による膜であってもよい。
本発明の半導体発光素子は、例えば、当該分野で公知の封止部材により封止することにより、半導体発光装置として利用することができる。この場合、封止部材を構成する部材として、発光面を覆う透光性部材、レンズなどに蛍光体を含有させることが好ましい。これにより、所望の波長域の光を取り出すことができる。蛍光体は、当該分野で用いられているもののいずれをも利用することができる。
以下に、本発明の半導体発光素子の実施例を図面に基づいて詳細に説明する。
実施形態１
実施形態１の半導体発光素子を図１Ａ〜１Ｅに示す。ただし、図１Ａ〜１Ｅでは、説明の便宜のために、後述する基板表面の凸部は、図１Ａ〜１Ｃ、図１Ｆでは省略し、図１Ｄ及び１Ｅにのみ図示し、かつ図１Ｄにおいては誇張して図示している。また、図１Ｇは、断面図を示しているが、図１Ａに図示した半導体発光素子の平面図における切断部位を明確にするために、図１Ａと同様の平面図である図１Ｆにおいてその切断線Ｂ−Ｂ’を示している。
この半導体発光素子１０は、サファイア基板１上に、略正方形形状の４つの発光素子部１０ａ〜１０ｄを備えている。
サファイア基板１は、特に図１Ｄ、１Ｅに示したように、表面に複数の凸部２を有する。ここでの凸部２は、底面の基本形状は正三角形であって、その各辺が外側に凸となる丸みを帯びた形状であり、錐台形状を有している。一辺の長さＬは３μｍ、凸部間の距離（ピッチＰ１）は１μｍ、凸部間の距離（ピッチＰ２）は２．５μｍ、高さＨは１μｍである。
発光素子部１０ａ〜１０ｄは、行方向及び列方向に互いの一辺同士が対向するように２行×２列に配置されている。
これらの発光素子部１０ａ〜１０は、サファイア基板１上に、第１半導体層３（例えば、ｎ側半導体層）、活性層４及び第２半導体層５（例えば、ｐ側半導体層）がこの順に形成された半導体積層体によって形成されている（図１Ｄ参照）。
発光素子部１０ａ〜１０ｄの間は、半導体積層体が完全に除去され、サファイア基板１表面の少なくとも凸部２の一部を露出する溝部１０ｅによって、互いに分離されている。この溝部１０ｅの幅は、全長にわたって、一定の幅Ｎ（特に、図１Ｃ）を有し、例えば、３μｍである。
言い換えると、溝部１０ｅは、平面視において、斜め方向に対向する２つの発光素子部１０ｂ、１０ｄの隅部を、その隅部に沿ってそれぞれ包囲する溝部と、この２つの溝部間を直線状で連結する溝部とを含む。これらの一連の溝部１０ｅは、平面視Ｈ字形状となった部位を備える。溝部１０ｅは、これら発光素子部１０ａ〜１０ｄの４つの隅部が対向する部位において、その対向部位が十字状の中心のように幅広となる部分を有さず、所定の幅Ｎ（特に、図１Ｃ）が維持されている。
このような形状の溝部１０ｅによって、発光素子部１０ｃは、斜め方向に対向する発光素子部１０ａ側の隅部が、発光素子部１０ａ側に突出する第１突出部Ｋ（特に、図１Ｃ）を有する。さらに、発光素子部１０ａの隅部が、発光素子部１０ｃ側に突出する第２突出部Ｆ（特に、図１Ｃ）を有している。この第１突出部Ｋと第２突出部Ｆとの距離（つまり、溝部１０ｅの幅Ｎ）は、例えば、３μｍである。突出部の長さは、例えば１０〜２０μｍである。ここでの突出部の長さは、例えば、発光素子部１０ａにおける発光素子部１０ｂの隅部端に対応する隅部端から、突出端までの最短距離とする。
発光素子部１０ａ〜１０ｄは、それぞれ、ｐ側半導体層５及び活性層４の一部が除去されてｎ側半導体層３が露出した露出部を有している。この露出部は、発光素子部１０ａ〜１０ｄの全周囲をそれぞれ囲むように配置されている。この露出部の配置のために、上述した第１突出部Ｋ及び第２突出部Ｆは、露出部によって形成されている。また、後述する第１電極２１との接続のために、発光素子部１０ａ〜１０ｄは、半導体発光素子１０の内側の一部において、幅広の露出部が配置されている。幅広の露出部は、発光素子部１０ａ、１０ｂ、１０ｄでは、隣接する１つの発光素子部に対向する一辺の中ほどに沿って配置されており、発光素子部１０ｃでは、隣接する発光素子部１０ａに対向する一辺の端部に配置されている。
これらの露出部の配置により、発光素子部１０ａ〜１０ｄの発光面積を略同一にすることができる。露出部の幅及び大きさを調整することにより、各発光素子部の活性層の面積を同じにすることができるからである。
半導体発光素子１０の内側において露出したｎ側半導体層３上及びｐ側半導体層５上には、それぞれ、第１透光性電極としてｎ側透光性電極２０と、第２透光性電極としてｐ側透光性電極２３とがオーミック接続するように配置されている。ｐ側透光性電極２３は、ｐ型半導体層５の略全面を覆う大きさ及び形状で形成されている。
ｎ側透光性電極２０及びｐ側透光性電極２３上には、第１電極としてｎ側電極２１及び第２電極としてｐ側電極２４がそれぞれ配置され、電気的に接続されている。ｎ側電極２１及びｐ側電極２４は、それぞれ、発光素子部の辺に略平行に延長するように形成されている。
発光素子部１０ｂには、さらに、ｎ側電極２１に接続され、かつｎ側電極２１からｐ側透光性電極２３にオーバーラップする第１外部接続電極２２が配置されている。
第１外部接続電極２２は、例えば、ワイヤボンディングし得る程度の面積を有する円形又は多角形形状のパッド部分と、そこからｎ側電極２１に向かって延長する延伸部とを有する。延伸部は、例えば、ｎ側電極２１よりも幅広であり、後述する第１接続部２７及び第２接続部２６と同程度の幅を有する。このような形状によって、パッド部からの大電流が流れこむ延長部のパッド部近傍における断線を防止することができる。
第１外部接続電極２２は、ｎ側電極２１と接続された部位を除いて、その下に、ＳｉＯ２（例えば、膜厚５００ｎｍ）からなる絶縁膜３０が配置されている。この絶縁膜３０は、第１外部接続電極２２下において、この第１外部接続電極２２の幅よりも幅広の形状を有している。これにより、第１外部接続電極２２の短絡を確実に防止することができる。また、第１外部接続電極２２は、ｎ側電極２１よりも幅広に形成されている。これにより溝部の間の段差部位等における断線を防止することができる。
この絶縁膜３０は、基板表面の凸部２上、凸部２側面、凸部２間において、若干の厚みのばらつきが存在する。しかし、上述したように、溝部１０ｅの幅は極めて狭いために、絶縁膜の厚みのばらつき部位を最小限に抑えることにより、有効に段差部位における断線を防止することができる。
このように、発光素子部１０ｂでは、第１外部接続電極２２を、ｎ側半導体層３上ではなく、ｐ側半導体層５上に配置することにより、ｎ側半導体層３の露出面積を最小限とすることができる。その結果、発光素子部１０ｂの活性層４による発光面積を最大限に確保することができる。
また、第１外部接続電極２２をｐ側半導体層５上に配置することにより、第１外部接続電極２２を配置するためにｐ側半導体層５及び活性層４を除去する必要がないため、第１外部接続電極２２を配置していない発光素子部１０ａ、１０ｃ等と略同程度の発光面積とすることができる。その結果、各発光素子部における発光強度を均一にすることが可能となる。
さらに、このような第１外部接続電極２２の配置によって、発光素子部１０ａ〜１０ｄ以外に、外部との接続を図るための電極形成用の領域を別途設ける必要がなく、より小さな占有面積で発光効率を向上させることができる。
発光素子部１０ｄには、さらに、ｐ側透光性電極２３の上に、ｐ側電極２４と電気的に接続された第２外部接続電極２５が配置されている。第２外部接続電極２５は、ｐ側電極２４と一体的に形成されている。第２外部接続電極２５は、ｐ側透光性電極２３とは接触せずに、絶縁膜３０を介してｐ側透光性電極２３上に配置されている。
行列方向に配置する４つの発光素子部１０ａ〜１０ｄでは、第２接続部２６及び第１接続部２７によって直列に接続されている。
第２接続部２６は、発光素子部１０ａ、１０ｂ間において、発光素子１０ａのｎ側電極２１に接続され、このｎ側電極２１から、溝部１０ｅを跨いでかつ溝部１０ｅの表面凸部に沿って、発光素子１０ｂのｐ側透光性電極２３の上に延長し、ｐ側透光性電極２３と電気的に接続するｐ側電極２４と接続されている。
第２接続部２６は、発光素子１０ａのｎ側電極２１と接続された部位及び発光素子１０ｂのｐ側電極２４と接続された部位を除いて、その下に、絶縁膜３０が配置されている。この絶縁膜３０は、第２接続部２６の下において、第２接続部２６の幅よりも幅広の形状を有している。これにより、第２接続部２６の不要な短絡を防止することができる。
また、第２接続部２６は、発光素子部１０ｄ、１０ｃ間において、発光素子１０ｄのｎ側電極２１に接続され、このｎ側電極２１から、溝部１０ｅを跨いでかつ溝部１０ｅの表面凸部に沿って、発光素子１０ｃのｐ側透光性電極２３の上に延長し、このｐ側透光性電極２３と電気的に接続するｐ側電極２４と接続されている。
第２接続部２６は、発光素子１０ｄのｎ側電極２１と接続された部位及び発光素子１０ｂのｐ側電極２４と接続された部位を除いて、その下に、絶縁膜３０が配置されている。この絶縁膜３０は、第２接続部２６の下において、第２接続部２６の幅よりも幅広（約２倍の幅）の形状を有している。また、第２接続部２６は、溝部１０ｅを跨ぐ部位において、他の部位の幅よりも幅広（約２倍の幅）の形状を有している。
第１接続部２７は、斜め方向に配置する発光素子部１０ａ、１０ｃ間において、発光素子１０ｃのｎ側電極２１に接続され、このｎ側電極２１から、突出部Ｆ、Ｋ及び溝部１０ｅを跨いで、かつ溝部１０ｅの表面凸部に沿って発光素子１０ａのｐ側透光性電極２３の上に、発光素子部１０ｃから発光素子部１０ａに向かって（すなわち、発光素子部間で斜め方向に延長し）、ｐ側透光性電極２３と電気的に接続するｐ側電極２４と接続されている。
第１接続部２７は、発光素子１０ｃのｎ側電極２１と接続された部位及び発光素子１０ａのｐ側電極２４と接続された部位を除いて、その下に、絶縁膜３０が配置されている。この絶縁膜３０は、第１接続部２７の下において、第１接続部２７の幅よりも幅広（約２倍の幅）の形状を有している。また、第１接続部２７は、溝部１０ｅを跨ぐ部位において、他の部位の幅よりも幅広（約２倍の幅）の形状を有している。
言い換えると、第１接続部２７は、溝部１０ｅのうち、斜め方向に対向する２つの発光素子部１０ｂ、１０ｄの隅部を包囲する溝部間を直線状で連結する溝部に交差（好ましくは直交）するように配置されている。そして、この交差する部位において、第１接続部２７は、絶縁膜３０を介して、基板表面の凸部に沿った表面形状を有している。
この場合、第１接続部２７は、絶縁膜３０と同様に、基板表面において、凸部上、凸部側面、凸部間において、若干の厚みのばらつきが存在する。しかし、上述したように、第１突出部Ｋ及び第２突出部Ｆを配置することによって溝部の幅を極めて狭く留めることができるために、この厚みのばらつき部位を最小限に抑えることができる。
また、第１接続部２７と溝部１０ｅとの交差によって、基板表面の凸部と、絶縁膜３０を介して接触する第１接続部２７との接触面積を最小限に留めることができる。その結果、有効に段差部位における断線を防止することができる。
第１接続部２７は、平面視において、第１突出部Ｋから第２突出部Ｆに向かう直線部位を含む。これによって、溝部を跨ぐ距離を最小限に抑えることができ、有効に段差部位における断線を防止することができる。
この半導体発光素子１０は、第１外部接続電極２２、第２外部接続電極２５上における外部との接続のため領域を除いて、その全表面が保護膜３１によって被覆されている。この保護膜３１は、例えば、ＳｉＯ２（膜厚：５００ｎｍ）によって形成されている。
このような構成の半導体発光素子１０は、表面に凸部を有する基板を利用し、かつ発光素子部間において基板表面の凸部を露出する溝の高低に沿って配置された、斜め方向の接続部を用いて接続する場合において、接続部の断線等の発生を阻止することができる。これによって、均一でかつ高い発光強度を実現することができる。
実施形態２
実施形態２の半導体発光素子を図２Ａに示す。
この実施形態の半導体発光素子１０Ａは、溝部の幅が、その位置によって変動している以外、実施形態１の半導体発光素子１０と同様の構成を有する。
この半導体発光素子１０Ａでは、発光素子部１０ａと発光素子部１０ｄとの間、発光素子部１０ｂと発光素子部１０ｃとの間では、比較的幅狭の幅Ｎを有する溝部１１が配置している。発光素子部１０ａと発光素子部１０ｂとの間、発光素子部１０ｄと発光素子部１０ｃとの間では、比較的幅広の幅Ｍを有する溝部１２が配置している。また、斜め方向の発光素子１０ｄから発光素子１０ｂに向かう直線形状を有する溝、つまり、第１接続部２７が配置する部位の溝は、溝１２と同程度の比較的幅広の幅Ｇを有する。ここで、幅Ｎは３μｍ、幅Ｍ、Ｇは１０μｍである。
このように、素子間で配線されてない部位における溝部の幅を幅狭とすることで、分離に要する面積を最小限にとどめて、半導体発光素子の小型化を実現することができる。
また、斜め方向の接続部が配置する部位でのみ、溝部の幅を若干幅広とすることにより、溝側面及び底面へ接続部材料を付着しやすくすることができる。その結果、基板表面の凸部に沿った形状とのバランスを図りながら、配線部の断線等を有効に防止することができる。
この実施形態２の半導体発光素子は、実施形態１の半導体発光素子と実質的に同様の効果を有する。
実施形態３
実施形態３の半導体発光素子を図２Ｂに示す。
この実施形態の半導体発光素子１０Ｂは、溝部の幅が、その位置によって変動している以外、実施形態１の半導体発光素子１０と同様の構成を有する。
この半導体発光素子１０Ｂでは、発光素子部１０ａと発光素子部１０ｄとの間、発光素発光素子部１０ｂと発光素子部１０ｃとの間では、比較的幅狭の幅Ｎを有する溝部１１が配置している。
発光素子部１０ａと発光素子部１０ｂとの間、発光素発光素子部１０ｄと発光素子部１０ｃとの間では、行方向に延長する第２接続部２６が配置される部位において、比較的幅広の幅Ｗを有し、それ以外の部位では、比較的幅狭の幅Ｒを有する溝部１４が配置している。
斜め方向の発光素子１０ｄから発光素子１０ｂに向かう直線形状を有する溝、つまり、第１接続部２７が配置する部位の溝は、溝１４の幅広の部位と同程度の比較的幅広の幅Ｇを有する。ここで、幅Ｎ、Ｒは３μｍ、幅Ｗ、Ｇは１０μｍである。
このように、素子間で配線されてない部位における溝部の幅を幅狭とすることで、分離に要する面積を最小限にとどめて、半導体発光素の小型化を実現することができる。
また、斜め方向の接続部が配置する部位でのみ、溝部の幅を若干幅広とすることにより、溝側面及び底面へ接続部材料を付着しやすくすることができる。その結果、基板表面の凸部に沿った形状とのバランスを図りながら、配線部の断線等を有効に防止することができる。
この実施形態３の半導体発光素子は、実施形態１の半導体発光素子と実質的に同様の効果を有する。
実施形態４
実施形態４の半導体発光素子を図３に示す。
この実施形態の半導体発光素子１０Ｃは、溝部１１、１３の幅が、実施形態３と同様に、その位置によって変動しており、第２接続部２６の形状が変更されており、絶縁膜３０が、第２接続部２６下に配置されているのみならず、溝部１１、１３を被覆しており、発光素子部１０ｂにおいてｎ側半導体層３の露出部が拡張され、その上に第１外部配線電極２２が、第１電極を兼ねて接続されている以外、実施形態１又は３の半導体発光素子と実質的に同様の構成を有する。
この実施形態４の半導体発光素子１０Ｃは、実施形態１及び実施形態３の半導体発光素子と実質的に同様の効果を有する。
実施形態５
実施形態５の半導体発光素子４０を図４に示す。
この実施形態の半導体発光素子４０では、発光素子部４０ａ〜４０ｈの８つを、２×４の行列方向に配置する以外、実質的に実施形態１の半導体発光素子１０と同様の構成を有する。
これらの発光素子部４０ａ〜４０ｈは、直列接続されており、斜め方向に電気的に接続する第１接続部４１を３つ有する。
本実施形態の半導体発光素子では、このように任意の数の任意の配列を可能とし、その設計の自由度を確保することができる。
また、この実施形態５の半導体発光素子は、実施形態１の半導体発光素子と実質的に同様の効果を有する。
実施形態６
実施形態６の半導体発光素子５０を図５に示す。
この実施形態６の半導体発光素子５０では、発光素子部４０ａ〜４０ｐの１６つを、４×４の行列方向に配置する以外、実質的に実施形態１の半導体発光素子１０と同様の構成を有する。
これらの発光素子部４０ａ〜４０ｐは、直列接続されており、斜め方向に電気的に接続する第１接続部５１を５つ有する。
本実施形態の半導体発光素子では、このように任意の数の任意の配列を可能とし、その設計の自由度を確保することができる。
また、この実施形態６の半導体発光素子は、実施形態１の半導体発光素子と実質的に同様の効果を有する。
実施形態７
実施形態７の半導体発光素子を図６に示す。
この実施形態の半導体発光素子は、発光素子部６０ａ〜６０ｄの隅部が対向する部位において、斜め方向に対向する発光素子部６０ａ、６０ｃ間の溝部１５が発光素子部６０ａの隅部に沿って配置されており、発光素子部６０ａにおける第１半導体層６３が発光素子部６０ｃ側に突出しておらず、発光素子部６０ｃのみに突出部Ｅが形成されている以外、実施形態１の半導体発光素子１０と同様の構成を有する。
この実施形態の半導体発光素子は、実施形態１の半導体発光素子と実質的に同様の効果を有する。
実施形態８
実施形態８の半導体発光素子７０を図７Ａ及び図７Ｂに示す。ただし、図７Ｂは、説明の便宜のために、図７Ａに示した半導体発光素子７０から、絶縁膜３２、第１電極２１及び第２電極２４、第１接続部２７及び第２接続部７６ｂ、７６ｃのみを抽出した概略平面図である。
この半導体発光素子７０では、絶縁膜３２が、特に図７Ｂに示すように、４個の行列状に配置された半導体発光素子部７０ａ、７０ｂ、７０ｃ、７０ｄの間において、十字状に、溝部１６、１６ｅと、半導体積層体の側面と、第２接続部７６ｂ、７６ｃ及び第１接続部２７の直下の半導体積層体上との全面に被覆されている。特に、絶縁膜３２は、第２接続部７６ｂ、７６ｃ及び第１接続部２７の直下の半導体積層体上においては、第２接続部７６ｂ、７６ｃ及び第１接続部２７の幅よりも約２００％と、広めに配置されている。
また、図７Ａに示したように、発光素子部７０ａ、７０ｂ、７０ｃにおける第２接続部７６ｂ、７６ｃ及び第１接続部２７と第２電極２４との接続部位の近傍では、細長形状の第２電極２４の長辺に、第２接続部７６ｂ、７６ｃが接続されている。言い換えると、半導体積層体上であって、第２接続部７６ｂと第２電極２４とが接続された部位の近傍（図７Ａ及び７Ｂ中、Ｑ）において、絶縁膜３２の縁の一部が、その幅が変動する部位から離間して配置されている。
これにより、第２接続部７６ｂから第２電極２４にわたる、電流密度の増大する部位と、絶縁膜３２に起因する段差が存在する部位とが重ならないため、断線を効果的に防止することができる。
これら以外は、実施形態１及び実施形態３の半導体発光素子１０、１０Ｂと実質的に同様の構成を有している。従って、この半導体発光素子７０は、半導体発光素子１０、１０Ｂと実質的に同様の効果を有する。
実施形態９
実施形態９の半導体発光素子８０を図８Ａ及び図８Ｂに示す。ただし、図８Ｂは、説明の便宜のために、図８Ａに示した半導体発光素子８０から、絶縁膜３３、第１電極２１及び第２電極２４、第１接続部８７ａ、８７ｂ及び第２接続部８６ｂ、８６ｃ、８６ｄのみを抽出した概略平面図である。
この半導体発光素子８０では、絶縁膜３３が、特に図８Ｂに示すように、４個の行列状に配置された半導体発光素子部８０ａ、８０ｂ、８０ｃ、８０ｄの間において、十字状に、溝部１６、１６ｅと、半導体積層体の側面と、第２接続部８６ｂ、８６ｃ、８６ｄ及び第１接続部８７ａ、８７ｂの直下の半導体積層体上との全面に被覆されている。特に、絶縁膜３３は、第２接続部８６ｂ、８６ｃ、８６ｄ及び第１接続部８７ａ、８７ｂの直下の半導体積層体上においては、第２接続部８６ｂ、８６ｃ、８６ｄ及び第１接続部８７ａ、８７ｂの幅よりも広めに配置されている。
また、第１接続部８７ｂ及び第２接続部８６ｂ、８６ｄは、溝部１６ｅ、１６ｆ上及びその近傍において、他の部位よりもさらに幅広となっている。このような接続部の特定部位での段階的な幅の変動により、上述したように、接続部の断面積を増大させ、電流密度を緩和することにより、エレクトロマイグレーションを効果的に低減することができる。また、活性層上面の接続部による遮蔽領域を最小限にすることで接続部の幅の増加に伴う光出力の低下を最小限に止めることができる。
これら以外は、実施形態１、実施形態３及び実施形態８の半導体発光素子１０、１０Ｂ、７０と実質的に同様の構成を有している。従って、この半導体発光素子８０は、半導体発光素子１０、１０Ｂ、７０と実質的に同様の効果を有する。
実施形態１０
実施形態１０の半導体発光素子９０Ａを図９Ａに示す。
この半導体発光素子９０Ａは、長方形形状の２つの発光素子部１０ａ、１０ｂを備えている。
発光素子部１０ａ、１０ｂの間は、溝部１０ｆで互いに分離されている。この溝部１０ｆは、幅広の部位と幅狭の部位を有しており、最も幅広の部位での幅Ｐは、例えば、４５μｍであり、最も幅狭の部位での幅Ｓは、５μｍである。このような溝部１０ｆにより、発光素子部１０ａ、１０ｂ間において、互いに発光素子部１０ａ、１０ｂ側に突出する第１突出部Ｈ及び第２突出部Ｊが画定されている。突出部の長さは、例えば５〜４０μｍであり、幅は、７０μｍである。なお、第１突出部Ｈ及び第２突出部Jは同じ長さでなくてもよく、すなわち、一方を長く、他方を短くするなどそれぞれ適宜調整することができる。
溝部１０ｆの幅狭の部位は、直線状であり、第１突出部Ｈ及び第２突出部Ｊと直交するように配置されている。
ｐ側電極２４及びｎ側電極２１は、それぞれ、細長い形状を有し、互いに平行に配置されている。
発光素子部１０ａ、１０ｂ間において、第１接続部２７ａが配置されている。第１接続部２７ａは、第１突出部Ｈ及び第２突出部Ｊを跨ぎ、基板表面に沿い、第１突出部Ｈから第２発光素子部Ｊに向かう直線部位を有した形状である、第１接続部２７ａは、ｐ側電極２４及びｎ側電極２１に、これら電極の中央の部分で、これらの電極に対して略直交するように接続されている。
上記以外は、各部材の配置及び形状等が適宜変更されて、実施形態１の半導体発光素子１０等と実質的に同様の構成を有している。従って、この半導体発光素子９０Ａは、半導体発光素子１０等と実質的に同様の効果を有する。
実施形態１１
実施形態１１の半導体発光素子９０Ｂを図９Ｂに示す。
この半導体発光素子９０Ｂは、発光素子部１０ａにおいてｎ側半導体層３の露出部が拡張され、その上に第１外部配線電極２２ａが、第１電極と兼ねて接続されている以外、実施形態４及び実施形態１０の半導体発光素子と実質的に同様の構成を有する。
この半導体発光素子９０Ｂは、実施形態１、実施形態４及び実施形態１０の半導体発光素子と実質的に同様の効果を有する。
実施形態１２
実施形態１２の半導体発光素子９０Ｃを図９Ｃに示す。
この半導体発光素子９０Ｃは、発光素子部１０ａ、１０ｂを分離する溝部１０ｇの幅狭の部位が発光素子１０ｂに隣接して配置されており、よって、発光素子部１０ａにおいて、発光素子部１０ｂ側に突出する第１突出部Ｅが画定されている以外、実施形態１０の半導体発光素子と実質的に同様の構成を有している。従って、この半導体発光素子９０Ｃは、半導体発光素子１０、９０Ａ等と実質的に同様の効果を有する。
実施形態１３
実施形態１３の半導体発光素子９０Ｄを図９Ｄに示す。
この半導体発光素子９０Ｄは、発光素子部１０ａ、１０ｂを分離する溝部１０ｈの幅狭の部位が発光素子部１０ａに隣接して配置されており、よって、発光素子部１０ｂにおいて、発光素子部１０ａ側に突出する第２突出部Ｆが画定されている以外、実施形態１０、１２の半導体発光素子と実質的に同様の構成を有している。従って、この半導体発光素子９０Ｄは、半導体発光素子１０、９０Ａ、９０Ｃ等と実質的に同様の効果を有する。
本発明の半導体発光素子は、照明用光源、各種インジケーター用光源、車載用光源、ディスプレイ用光源、液晶のバックライト用光源、センサー用光源、信号機、車載部品、看板用チャンネルレター等、種々の光源に使用することができる。
１ サファイア基板
２ 凸部
３、６３ 第１半導体層（ｎ側半導体層）
４ 活性層
５ 第２半導体層（ｐ側半導体層）
１０、１０Ａ、１０Ｂ、１０Ｃ、４０、５０、７０、８０、９０Ａ、９０Ｂ、９０Ｃ、９０Ｄ 半導体発光素子
１０ａ、１０ｂ、１０ｃ、１０ｄ、４０ａ〜４０ｈ、５０ａ〜５０ｐ、６０ａ〜６０ｄ、７０ａ〜７０ｄ、８０ａ〜８０ｄ 発光素子部
１０ｅ、１０ｆ、１０ｇ、１０ｈ、１１、１２、１３、１４、１５、１６、１６ｅ、１６ｆ 溝部
２０ 第１透光性電極（ｎ側透光性電極）
２１ 第１電極（ｎ側電極）
２２、２２ａ 第１外部接続電極
２３ 第２透光性電極（ｐ側透光性電極）
２４ 第２電極（ｐ側電極）
２５ 第２外部接続電極
２６、７６ｂ、７６ｃ、８６ｂ、８６ｃ、８６ｄ 第２接続部
２７、２７ａ、４１、５１、８７ａ、８７ｂ 第１接続部
３０、３２、３３ 絶縁膜
３１ 保護膜
Ｅ、Ｋ、Ｈ 第１突出部
Ｆ、Ｊ 第２突出部
Ｎ、Ｍ、Ｇ、Ｒ、Ｗ、Ｘ、Ｙ、Ｐ、Ｓ 幅
Ｑ 接続部位の近傍

Claims (18)

  1. 表面に複数の凸部を有する絶縁性の基板と、
    前記基板上に積層され、前記基板表面の凸部を露出する溝部によって互いに分離された半導体積層体を有する複数の発光素子部と、
    該発光素子部間を接続する接続部と、を備える半導体発光素子であって、
    前記複数の発光素子部は、第１発光素子部及び第２発光素子部を含み、前記第１発光素子部は、前記溝部を挟んで前記第２発光素子部と分離され、前記半導体積層体は、前記第２発光素子部に向かって突出する第１突出部を有し、
    前記接続部は、前記第１突出部と前記第２発光素子部とを分離する前記溝部を跨ぎ、前記基板表面の凸部に沿った形状を有し、かつ平面視において、前記第１突出部から前記第２発光素子部に向かう直線部位を有する第１接続部を含む半導体発光素子。
  2. 前記第１発光素子部と前記第２発光素子部とは、平面視において四角形である請求項１に記載の半導体発光素子。
  3. 前記第１突出部は、前記第１発光素子部の隅部において、前記第２発光素子部の隅部に向かって突出しており、前記第１接続部は、前記第１突出部から前記第２発光素子部の前記隅部に向かう請求項２に記載の半導体発光素子。
  4. 前記複数の前記発光素子部は、平面視において行方向及び列方向に互いの一辺同士が対向するように行列状に配置されている請求項２又は３に記載の半導体発光素子。
  5. 前記第１発光素子部及び前記第２発光素子部は、平面視において斜め方向に配置されている請求項１から３のいずれか１つに記載の半導体発光素子。
  6. 前記第２発光素子部は、その隅部において、前記第１突出部に向かって突出する第２突出部を有する請求項２から５のいずれか１つに記載の半導体発光素子。
  7. 前記発光素子部は、第１半導体層、活性層及び第２半導体層がこの順で積層された半導体積層体を備え、該発光素子部の隅部に前記第１半導体層が露出した前記第１突出部を含む露出部を有し、前記接続部が、前記露出部上で前記第１半導体層と電気的に接続されている請求項２から６のいずれか１つに記載の半導体発光素子。
  8. 表面に複数の凸部を有する絶縁性の基板と、
    前記基板上に積層された半導体積層体が前記基板表面の凸部を露出する溝部によって互いに分離され、平面視において行方向及び列方向に互いの一辺同士が対向するように行列状に配置された複数の発光素子部と、
    該発光素子部間を接続する複数の接続部と、を備える半導体発光素子であって、
    前記複数の発光素子部は、平面視において斜め方向に配置された第１発光素子部及び第２発光素子部を含み、前記第１発光素子部は、その隅部において、前記第２発光素子部の隅部に向かって突出する前記半導体積層体による第１突出部を有し、
    前記接続部は、前記第１突出部と前記第２発光素子部の隅部とを分離する前記溝部を跨ぎ、前記基板表面の凸部に沿った形状を有し、かつ平面視において、前記第１突出部から前記第２発光素子部の隅部に向かう直線部位を有する第１接続部を含む半導体発光素子。
  9. 前記第２発光素子部は、その隅部において、前記第１突出部に向かって突出する第２突出部を有する請求項８に記載の半導体発光素子。
  10. 前記発光素子部は、第１半導体層、活性層及び第２半導体層がこの順で積層された半導体積層体を備え、該発光素子部の隅部に前記第１半導体層が露出した前記第１突出部を含む露出部を有し、前記接続部が、前記露出部上で前記第１半導体層と電気的に接続されている請求項８又は９に記載の半導体発光素子。
  11. 前記第１突出部から前記第２発光素子部の隅部までの距離は、行方向又は列方向に隣り合う２つの前記発光素子部の距離の最大長さと同じである請求項２から１０のいずれか１つに記載の半導体発光素子。
  12. 前記第１突出部と前記第２突出部との距離は、行方向又は列方向に隣り合う２つの前記発光素子部の距離の最大長さと同じである請求項９又は１０に記載の半導体発光素子。
  13. 前記接続部は、行方向又は列方向に隣り合う２つの前記発光素子部を接続する第２接続部を含み、該第２接続部によって接続された前記隣り合う２つの前記発光素子部の距離は、前記第２接続部によって接続されずに行方向又は列方向に隣り合う２つの前記発光素子部の距離よりも長い請求項４、８〜１２のいずれか１つに記載の半導体発光素子。
  14. 前記複数の発光素子部は、偶数×偶数個の行列状に配置されている請求項１から１３のいずれか１つに記載の半導体発光素子。
  15. 少なくとも、前記溝部と、該溝部に隣接する半導体積層体の側面と、前記接続部の直下の前記半導体積層体と、を被覆する絶縁膜をさらに備える請求項１から１４のいずれか１つに記載の半導体発光素子。
  16. 前記発光素子部は、第１半導体層、活性層及び第２半導体層がこの順で積層された半導体積層体の前記第１半導体層及び第２半導体層にそれぞれ電気的に接続され、細長形状の第１電極及び第２電極を備え、
    前記接続部は、前記第１半導体層及び第２半導体層上でそれぞれ前記第１電極及び第２電極と接続されており、かつ該第１電極及び第２電極よりも幅広である請求項１から１５のいずれか１つに記載の半導体発光素子。
  17. 前記発光素子部は、第１半導体層、活性層及び第２半導体層がこの順で積層された半導体積層体を備え、
    前記接続部は、前記溝部を跨ぐ部位において、前記第１半導体層及び第２半導体層上に配置される部位よりも幅広の部位を有する請求項１から１６のいずれか１つに記載の半導体発光素子。
  18. 前記接続部が、前記第１電極又は第２電極の長辺と接続されている請求項１６に記載の半導体発光素子。
JP2013203610A 2013-01-30 2013-09-30 半導体発光素子 Active JP6176032B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013203610A JP6176032B2 (ja) 2013-01-30 2013-09-30 半導体発光素子
EP14152386.0A EP2763175B1 (en) 2013-01-30 2014-01-24 Semiconductor light emitting element
KR1020140009407A KR102040686B1 (ko) 2013-01-30 2014-01-27 반도체 발광 소자
US14/167,016 US9041039B2 (en) 2013-01-30 2014-01-29 Semiconductor light emitting element

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013014932 2013-01-30
JP2013014932 2013-01-30
JP2013091224 2013-04-24
JP2013091224 2013-04-24
JP2013203610A JP6176032B2 (ja) 2013-01-30 2013-09-30 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2014225628A JP2014225628A (ja) 2014-12-04
JP6176032B2 true JP6176032B2 (ja) 2017-08-09

Family

ID=49989617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013203610A Active JP6176032B2 (ja) 2013-01-30 2013-09-30 半導体発光素子

Country Status (4)

Country Link
US (1) US9041039B2 (ja)
EP (1) EP2763175B1 (ja)
JP (1) JP6176032B2 (ja)
KR (1) KR102040686B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7098072B2 (ja) 2019-11-26 2022-07-08 東京エレクトロン株式会社 制御装置、基板処理システム、および制御方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269745B2 (en) 2012-11-23 2016-02-23 Seoul Viosys Co., Ltd. Light emitting diode having a plurality of light emitting units
KR102194805B1 (ko) * 2013-07-22 2020-12-28 엘지이노텍 주식회사 발광소자
USD752527S1 (en) * 2014-04-30 2016-03-29 Epistar Corporation Light-emitting diode device
USD741822S1 (en) * 2014-05-28 2015-10-27 Epistar Corporation Light-emitting diode array
USD790486S1 (en) * 2014-09-30 2017-06-27 Cree, Inc. LED package with truncated encapsulant
TWD175295S (zh) 2015-02-16 2016-05-01 晶元光電股份有限公司 發光二極體陣列之部分
EP3062354B1 (en) * 2015-02-26 2020-10-14 Nichia Corporation Light emitting element
KR102306671B1 (ko) * 2015-06-16 2021-09-29 삼성전자주식회사 발광 소자 패키지
JP6861068B2 (ja) * 2017-03-29 2021-04-21 京セラ株式会社 表示装置および表示装置の製造方法
KR102385571B1 (ko) 2017-03-31 2022-04-12 삼성전자주식회사 반도체 발광 소자
JP6928233B2 (ja) * 2017-04-05 2021-09-01 日亜化学工業株式会社 発光装置
JP2019212903A (ja) * 2018-05-30 2019-12-12 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 発光ダイオード及びそれを有する発光素子
US11282984B2 (en) * 2018-10-05 2022-03-22 Seoul Viosys Co., Ltd. Light emitting device
WO2023210082A1 (ja) * 2022-04-26 2023-11-02 日亜化学工業株式会社 発光素子及び発光装置

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6343464U (ja) * 1986-09-02 1988-03-23
JP3198016B2 (ja) * 1994-08-25 2001-08-13 シャープ株式会社 発光ダイオードアレイ及びその製造方法
JP3784475B2 (ja) * 1995-11-22 2006-06-14 沖電気工業株式会社 Ｌｅｄアレイ及びｌｅｄプリンタ
JP3882539B2 (ja) * 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
EP1892764B1 (en) * 2002-08-29 2016-03-09 Seoul Semiconductor Co., Ltd. Light-emitting device having light-emitting diodes
EP3699963A1 (en) * 2003-08-19 2020-08-26 Nichia Corporation Semiconductor light emitting diode and method of manufacturing its substrate
TW200501464A (en) 2004-08-31 2005-01-01 Ind Tech Res Inst LED chip structure with AC loop
JP3904571B2 (ja) 2004-09-02 2007-04-11 ローム株式会社 半導体発光装置
JP4947954B2 (ja) * 2005-10-31 2012-06-06 スタンレー電気株式会社 発光素子
JP4954549B2 (ja) * 2005-12-29 2012-06-20 ローム株式会社 半導体発光素子およびその製法
JP2006135367A (ja) * 2006-02-20 2006-05-25 Rohm Co Ltd 半導体発光装置
DE102007021009A1 (de) * 2006-09-27 2008-04-10 Osram Opto Semiconductors Gmbh Leuchtdiodenanordnung und Verfahren zur Herstellung einer solchen
JP5082752B2 (ja) * 2006-12-21 2012-11-28 日亜化学工業株式会社 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
CN102779918B (zh) * 2007-02-01 2015-09-02 日亚化学工业株式会社 半导体发光元件
KR100974923B1 (ko) * 2007-03-19 2010-08-10 서울옵토디바이스주식회사 발광 다이오드
JP2008270616A (ja) * 2007-04-23 2008-11-06 Rohm Co Ltd 半導体発光装置の製造方法および半導体発光装置
KR100966372B1 (ko) * 2007-11-23 2010-06-28 삼성엘이디 주식회사 모놀리식 발광다이오드 어레이 및 그 제조방법
US8399895B2 (en) 2008-01-11 2013-03-19 Rohm Co., Ltd. Semiconductor light emitting device
KR101092079B1 (ko) * 2008-04-24 2011-12-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101025972B1 (ko) * 2008-06-30 2011-03-30 삼성엘이디 주식회사 교류 구동 발광 장치
JP5217787B2 (ja) * 2008-08-27 2013-06-19 日亜化学工業株式会社 半導体発光素子
TW201011890A (en) * 2008-09-04 2010-03-16 Formosa Epitaxy Inc Alternating current light emitting device
US8247822B2 (en) * 2008-09-11 2012-08-21 Huga Optotech Inc. Semiconductor light-emitting device
WO2010050694A2 (ko) * 2008-10-29 2010-05-06 서울옵토디바이스주식회사 발광 다이오드
KR101125395B1 (ko) * 2009-10-28 2012-03-27 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR101601624B1 (ko) * 2010-02-19 2016-03-09 삼성전자주식회사 멀티셀 어레이를 갖는 반도체 발광장치, 발광모듈 및 조명장치
KR101665932B1 (ko) * 2010-02-27 2016-10-13 삼성전자주식회사 멀티셀 어레이를 갖는 반도체 발광장치, 발광모듈 및 조명장치
KR101034053B1 (ko) * 2010-05-25 2011-05-12 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP5659966B2 (ja) * 2010-06-29 2015-01-28 日亜化学工業株式会社 半導体素子及びその製造方法
EP2403019B1 (en) * 2010-06-29 2017-02-22 LG Innotek Co., Ltd. Light emitting device
EP2597688B1 (en) * 2010-07-23 2017-08-30 Nichia Corporation Light emitting element
JP5573632B2 (ja) * 2010-11-25 2014-08-20 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
JP5652234B2 (ja) * 2011-02-07 2015-01-14 日亜化学工業株式会社 半導体発光素子
JP2012243780A (ja) * 2011-05-13 2012-12-10 Toshiba Corp 半導体発光素子及びウェーハ
CN202094125U (zh) * 2011-06-03 2011-12-28 广东银雨芯片半导体有限公司 一种高压交流led晶片模块
KR20130035658A (ko) * 2011-09-30 2013-04-09 서울옵토디바이스주식회사 발광 다이오드 소자용 기판 제조 방법
JP5857786B2 (ja) * 2012-02-21 2016-02-10 日亜化学工業株式会社 半導体発光素子の製造方法
KR20130128841A (ko) * 2012-05-18 2013-11-27 삼성전자주식회사 멀티셀 어레이를 갖는 반도체 발광장치 및 그 제조방법, 그리고 발광모듈 및 조명장치
KR20140006485A (ko) * 2012-07-05 2014-01-16 삼성전자주식회사 멀티셀 어레이를 갖는 반도체 발광장치 및 그 제조 방법
WO2014061940A1 (en) * 2012-10-15 2014-04-24 Seoul Viosys Co., Ltd. Semiconductor device and method of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7098072B2 (ja) 2019-11-26 2022-07-08 東京エレクトロン株式会社 制御装置、基板処理システム、および制御方法

Also Published As

Publication number Publication date
US9041039B2 (en) 2015-05-26
KR102040686B1 (ko) 2019-11-05
EP2763175A2 (en) 2014-08-06
JP2014225628A (ja) 2014-12-04
KR20140097991A (ko) 2014-08-07
EP2763175A3 (en) 2016-05-25
US20140209938A1 (en) 2014-07-31
EP2763175B1 (en) 2019-10-16

Similar Documents

Publication Publication Date Title
JP6176032B2 (ja) 半導体発光素子
US9293655B2 (en) Semiconductor light emitting element
JP6094345B2 (ja) 発光素子及びそれを用いた発光装置
JP5949294B2 (ja) 半導体発光素子
US9373764B2 (en) Semiconductor light emitting element
JP2009043934A (ja) フリップチップ型発光素子
JP5948915B2 (ja) 半導体発光素子
JP5141086B2 (ja) 半導体発光素子
JP5023691B2 (ja) 半導体発光素子
JP2013258174A (ja) 半導体発光素子
CN111477647A (zh) 发光元件及其制造方法
US20180166498A1 (en) Light-emitting devices
WO2020080153A1 (ja) 発光素子および画像表示装置
US20130328097A1 (en) Group iii nitride semiconductor light-emitting element
KR20110083968A (ko) 전극패드들을 갖는 발광 다이오드
JP6747353B2 (ja) 半導体発光素子とその製造方法
JP5286641B2 (ja) 半導体発光素子及び半導体発光装置
US20230378114A1 (en) Display device
JP7101032B2 (ja) 窒化物半導体発光素子
US8803179B2 (en) Semiconductor light emitting device
JP2017216435A (ja) 半導体発光素子
JP6428467B2 (ja) 発光素子
JP6064413B2 (ja) 半導体発光素子
KR101171360B1 (ko) 발광 다이오드
KR20160109469A (ko) 고출력 발광 다이오드

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170626

R150 Certificate of patent or registration of utility model

Ref document number: 6176032

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250