JP6747353B2 - 半導体発光素子とその製造方法 - Google Patents

半導体発光素子とその製造方法 Download PDF

Info

Publication number
JP6747353B2
JP6747353B2 JP2017064772A JP2017064772A JP6747353B2 JP 6747353 B2 JP6747353 B2 JP 6747353B2 JP 2017064772 A JP2017064772 A JP 2017064772A JP 2017064772 A JP2017064772 A JP 2017064772A JP 6747353 B2 JP6747353 B2 JP 6747353B2
Authority
JP
Japan
Prior art keywords
light emitting
layer
substrate
electrode
dielectric multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017064772A
Other languages
English (en)
Other versions
JP2018170318A (ja
Inventor
尚嗣 溝渕
尚嗣 溝渕
洋平 佐村
洋平 佐村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2017064772A priority Critical patent/JP6747353B2/ja
Priority to US15/908,638 priority patent/US20180287016A1/en
Publication of JP2018170318A publication Critical patent/JP2018170318A/ja
Application granted granted Critical
Publication of JP6747353B2 publication Critical patent/JP6747353B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings

Description

本明細書の技術分野は、半導体発光素子とその製造方法に関する。
電子機器類のバックライトにおいては、半導体発光素子は素子間の距離を十分にあけて配置されることが多い。半導体発光素子から発せられる光は、発光面に垂直な軸上方向から素子外部に放出されやすい。そのため、半導体発光素子のある箇所と半導体発光素子のない箇所とで、明るさの差が大きくなってしまう。
例えば、特許文献1には、光を電極で反射する半導体発光素子が開示されている。この半導体発光素子では、軸上方向(正面方向)に光の成分の多くが取り出されている。そのため、レンズを用いることにより、配向の広い光を得ることができる。また、レンズの代わりに蛍光体等を用いてもよい。
特開2001−7399号公報
しかし、この場合には、レンズや蛍光体等を用いる分だけ半導体発光素子の大きさは大きくなってしまう。近年、電子機器類の小型化の要請から、レンズや蛍光体等を用いずに半導体発光素子の配向を広げることが求められている。
本明細書の技術は、前述した従来の技術が有する問題点を解決するためになされたものである。本明細書の技術が解決しようとする課題は、発光素子の小型化と広い配向とを兼ね備える半導体発光素子提供することである。
第1の態様における半導体発光素子は、第1面と第2面とを有する基板と、基板の第1面の上のn型半導体層と、n型半導体層の上の発光層と、発光層の上のp型半導体層と、n型半導体層と導通するn電極とp型半導体層と導通するp電極と、を有する。この半導体発光素子は、基板の第2面の上に誘電体多層膜と、発光層からみて誘電体多層膜の反対側の位置に分布ブラッグ反射膜と、を有する。誘電体多層膜は光取り出し面を有する。n電極およびp電極は、基板の側面の一部を覆っている。基板における厚み方向に垂直な長辺方向の長さが50μm以上250μm以下である。誘電体多層膜における光取り出し面の側の面積を表面積Sdmとし、半導体発光素子の側面であって第2面から発光層における中心を通るとともに第2面に平行な面までの面の面積を側面積Ssubとすると、表面積Sdmおよび側面積Ssubは、次式
1.2 ≦ Ssub/Sdm ≦ 2.0
を満たす。
この半導体発光素子においては、光取り出し面の側では誘電体多層膜により光の一部が半導体層に向かって反射される。そのため、発光層から軸上方向に発せられる光の成分は抑制される。また、誘電体多層膜と分布ブラッグ反射膜との間で反射を繰り返した光の一部は、基板の側面から素子外部に取り出される。そのため、基板の側面から素子外部に取り出される光の成分は増大する。したがって、この半導体発光素子の配向は十分に広い。
第2の態様における半導体発光素子は、第1面と第2面とを有する基板と、基板の第1面の上のn型半導体層と、n型半導体層の上の発光層と、発光層の上のp型半導体層と、n型半導体層と導通するn電極とp型半導体層と導通するp電極と、を有する。この半導体発光素子は、基板の第2面の上に誘電体多層膜と、発光層からみて誘電体多層膜の反対側の位置に分布ブラッグ反射膜と、を有する。誘電体多層膜は光取り出し面を有する。n電極およびp電極は、基板の側面の一部を覆っている。基板における厚み方向に垂直な長辺方向の長さが50μm以上250μm以下である。発光層における中心を通るとともに長辺方向に平行な断面では、発光層の発光面に平行な方向と、発光層における中心と基板における第2面上であって長辺方向の端部とを結ぶ線と、がなす角の角度θが、次式
0.6 ≦ tanθ ≦ 1.0
を満たす。
第3の態様における半導体発光素子においては、発光層における中心を通るとともに長辺方向に平行な断面では、発光層の発光面に平行な方向と、発光層における中心と基板における第2面上であって長辺方向の端部とを結ぶ線と、がなす角の角度θが、次式
0.6 ≦ tanθ ≦ 1.0
を満たす。
第4の態様における半導体発光素子においては、誘電体多層膜における光取り出し面の側の面積を表面積Sdmとし、半導体発光素子の側面であって第2面から発光層における中心を通るとともに第2面に平行な面までの面の面積を側面積Ssubとすると、表面積Sdmおよび側面積Ssubは、次式
1.2 ≦ Ssub/Sdm ≦ 2.0
を満たす。
本明細書では、発光素子の小型化と広い配向とを兼ね備える半導体発光素子提供されている。
第1の実施形態の発光素子の概略構成を示す図である。 第1の実施形態の発光素子を光取り出し面の反対側から視た図である。 第1の実施形態の発光素子を光取り出し面の側から視た図である。 図3のIV-IV 断面を示す断面図である。 第1の実施形態の発光素子における発光層から発せられる光の光路を説明するための図である。 第1の実施形態の発光素子の製造方法を説明するための図(その1)である。 第1の実施形態の発光素子の製造方法を説明するための図(その2)である。 第1の実施形態の発光素子の製造方法を説明するための図(その3)である。 第1の実施形態の発光素子の製造方法を説明するための図(その4)である。 第1の実施形態の発光素子の製造方法を説明するための図(その5)である。 第1の実施形態の発光素子の製造方法を説明するための図(その6)である。 第1の実施形態の発光素子の製造方法を説明するための図(その7)である。 第1の実施形態の発光素子の製造方法を説明するための図(その8)である。 第1の実施形態の変形例における発光素子を光取り出し面の側から視た図である。 第1の実施形態の変形例における発光素子を光取り出し面の反対側から視た図(その1)である。 第1の実施形態の変形例における発光素子を光取り出し面の反対側から視た図(その2)である。 第1の実施形態の変形例における発光素子の凹凸形状のある基板を示す図(その1)である。 第1の実施形態の変形例における発光素子の凹凸形状のある基板を示す図(その2)である。 実施例における半導体発光素子の配向を示すグラフである。
以下、具体的な実施形態について、半導体発光素子とその製造方法を例に挙げて図を参照しつつ説明する。しかし、本明細書の技術はこれらの実施形態に限定されるものではない。また、後述する半導体発光素子の各層の積層構造および電極構造は、例示である。実施形態とは異なる積層構造であってももちろん構わない。そして、それぞれの図における各層の厚みの比は、概念的に示したものであり、実際の厚みの比を示しているわけではない。
(第1の実施形態)
1.半導体発光素子
図1は、本実施形態の発光素子100を示す概略構成図である。発光素子100は、基板からみて半導体層の反対側に光取り出し面を有するフリップチップ型の半導体発光素子である。図1に示すように、発光素子100は、誘電体多層膜DM1と、基板110と、バッファ層120と、n型コンタクト層130と、n側クラッド層140と、発光層150と、p側クラッド層160と、p型コンタクト層170と、透明電極TE1と、分布ブラッグ反射膜DBR1と、p電極P1と、n電極N1と、を有している。
基板110は、サファイア基板である。そして、発光層150で発光した光を半導体層の反対側に透過するためのものである。基板110は、直方体形状である。基板110は、第1面110aと第2面110bとを有する。第1面110aは、半導体層を形成するための主面である。第2面110bは、第1面110aの反対側の面である。つまり、第2面110bは、光取り出し面側の面である。第1面110aおよび第2面110bは、いずれも平坦である。基板110における第1面110aに平行な断面の形状は、正方形である。基板110における厚み方向に垂直な一辺方向の長さ、すなわち、第1面110aにおける一辺方向の長さは、50μm以上250μm以下である。
誘電体多層膜DM1は、光取り出し面LE1を有する。誘電体多層膜DM1は、2種類以上の誘電体膜を積層した膜である。誘電体多層膜DM1は、発光層150から発せられる光の一部を透過するとともに発光層150から発せられる光の残部を反射するためのものである。誘電体多層膜DM1は、基板110の第2面110bの上に形成されている。誘電体多層膜DM1は、例えば、SiO2 とTiO2 とを交互に積層した多層膜である。誘電体多層膜DM1の材質は、これら以外の組み合わせであってもよい。また、誘電体多層膜DM1の積層数は、いずれであってもよい。
バッファ層120は、基板110の第1面110aの上に形成されている。バッファ層120の材質は、例えば、低温AlN層または低温GaN層である。n型コンタクト層130は、n電極N1と接触している半導体層である。n型コンタクト層130は、バッファ層120の上に形成されている。n型コンタクト層130は、例えば、n型GaNである。n側クラッド層140は、n型コンタクト層130の上に形成されている。n側クラッド層140は、例えば、n型GaN層とn型InGaN層とを繰り返し形成した超格子層を有する。n型コンタクト層130およびn側クラッド層140は、n型半導体層である。n型半導体層は、基板110の第1面110aの上に形成されている。
発光層150は、正孔と電子とを再結合させて発光させるための半導体層である。発光層150は、n側クラッド層140の上に形成されている。発光層150は、井戸層と障壁層とを有する。井戸層は、例えば、InGaN層である。障壁層は、例えば、GaN層である。
p側クラッド層160は、発光層150の上に形成されている。p側クラッド層160は、例えば、p型InGaN層とp型AlGaN層とを交互に繰り返し形成したものである。p型コンタクト層170は、透明電極TE1と接触している半導体層である。p型コンタクト層170は、p側クラッド層160の上に形成されている。p側クラッド層160およびp型コンタクト層170は、p型半導体層である。
透明電極TE1は、p型コンタクト層170とコンタクトをとるための電極である。透明電極TE1は、p型コンタクト層170の上に形成されている。透明電極TE1の材質は、IZOである。また、IZOの他に、ITO、ICO、ZnO、TiO2 、NbTiO2 、TaTiO2 等の透明な導電性酸化物を用いることができる。
分布ブラッグ反射膜DBR1は、透明電極TE1の上に形成されている。つまり、分布ブラッグ反射膜DBR1は、発光層150からみて誘電体多層膜DM1の反対側の位置に配置されている。分布ブラッグ反射膜DBR1は、透明電極TE1の一部と半導体層の側面と基板110の側面の一部とを覆っている。分布ブラッグ反射膜DBR1は、絶縁膜である。分布ブラッグ反射膜DBR1は、1以上の貫通孔を有する。1以上の貫通孔においては、透明電極TE1が露出している。分布ブラッグ反射膜DBR1は、例えば、SiO2 とTiO2 とを交互に積層した多層膜である。分布ブラッグ反射膜DBR1の材質は、これら以外の組み合わせであってもよい。また、分布ブラッグ反射膜DBR1の積層数は、いずれであってもよい。
p電極P1は、透明電極TE1と接触している電極である。p電極P1は、分布ブラッグ反射膜DBR1の貫通孔を貫通している状態で透明電極TE1と接触している。そのため、p電極P1は、p型コンタクト層170と導通している。p電極P1は、発光素子100の側面を覆っている。p電極P1と半導体層の側面との間には分布ブラッグ反射膜DBR1が位置している。そのため、p電極P1と半導体層とは直接接触していない。つまり、p電極P1は、分布ブラッグ反射膜DBR1を介して、基板110の側面の一部および半導体層の側面を覆っている。p電極P1は、Ni、Au、Ag、Co、Cr等から1以上を組み合わせて形成したものである。もちろん、これら以外の材料を用いてもよい。
n電極N1は、n型コンタクト層130と導通する電極である。n電極N1は、n型コンタクト層130の上に接触して形成されている。n電極N1は、発光素子100の側面を覆っている。n電極N1と半導体層の側面との間には分布ブラッグ反射膜DBR1が位置している。そのため、n電極N1と半導体層とは直接接触していない。つまり、n電極N1は、分布ブラッグ反射膜DBR1を介して、基板110の側面の一部および半導体層の側面を覆っている。n電極N1は、Ni、Au、Ag、Co、Cr等から1以上を組み合わせて形成したものである。もちろん、これら以外の材料を用いてもよい。
以上の各層については例示である。そのため、各層の材質については上記以外の材質であってもよい。また、半導体層の積層構造等については上記と異なっていてもよい。
図2は、発光素子100を光取り出し面LE1の反対側から視た図である。図2に示すように、発光素子100を光取り出し面LE1の反対側から視ると、p電極P1およびn電極N1は正方形形状である。また、p電極P1およびn電極N1は、四角形形状の対角となる位置に配置されている。
2.発光層とサファイア基板との間の関係
図3は、発光素子100を光取り出し面LE1の側から視た図である。図3に示すように、発光素子100は、光取り出し面LE1から視ると正方形形状をしている。
図4は、図3のIV-IV 断面を示す断面図である。図3のIV-IV 断面は、発光層150における中心点O1を通るとともに正方形形状の一辺方向に平行な断面である。中心点O1は、直方体形状の発光層150の重心である。つまり、中心点O1は、発光層150の中心である。中心面J1は、発光層150における中心点O1を通るとともに発光層150の発光面に平行な面である。また、中心面J1は、第1面110aおよび第2面110bに平行である。
端部Q1は、基板110の第2面110b上であって基板110の一辺方向の端部である。法線方向X1は、発光層150の発光面に垂直な方向である。発光層150における中心点O1と端部Q1とを結ぶ線M1と、発光層150の発光面に平行な方向(法線方向X1に垂直な方向)とがなす角の角度θは、次式を満たす。
0.6 ≦ tanθ ≦ 1.0 ………(1)
発光層150における中心点O1と端部Q1とを結ぶ線M1と、発光層150の発光面に平行な方向(法線方向X1に垂直な方向)とがなす角の角度θは、次式を満たすとなおよい。
0.7 ≦ tanθ ≦ 0.9
3.誘電体多層膜の表面積と発光素子の側面積との間の関係
誘電体多層膜DM1における光取り出し面LE1の側の面積を表面積Sdmとする。発光素子100の側面であって第2面110bから中心面J1までの面の面積を側面積Ssubとする。表面積Sdmおよび側面積Ssubは次式を満たす。
1.2 ≦ Ssub/Sdm ≦ 2.0 ………(2)
表面積Sdmおよび側面積Ssubは次式を満たすとなおよい。
1.4 ≦ Ssub/Sdm ≦ 1.8
4.発光層から発せられる光
図5は、発光層150から発せられる光の光路を説明するための図である。図5では、発光素子100において中心面J1から誘電体多層膜DM1までが抜き出されて描かれている。図5では、半導体層同士の境界と、バッファ層120と基板110との間の境界と、を省略している。
図5に示すように、中心点O1から角度θより大きい角度θ1で発せられる光L1は、誘電体多層膜DM1に達する。図5に示すように、誘電体多層膜DM1に入射する光L1は、誘電体多層膜DM1で反射される。また、中心点O1から角度θより大きい角度θ2で発せられる光L2は、誘電体多層膜DM1に達する。そして、誘電体多層膜DM1に入射する光L2は、誘電体多層膜DM1を透過する。このように、誘電体多層膜DM1に入射する光の一部は反射され、光の残部は透過する。
なお、誘電体多層膜DM1で反射された光L1は、分布ブラッグ反射膜DBR1で反射される。そのため、光L1は、再び光取り出し面LE1に向かう。このようにして、誘電体多層膜DM1と分布ブラッグ反射膜DBR1とにより反射される光は、誘電体多層膜DM1を透過して素子外部に進行するか、誘電体多層膜DM1の形成されていない側面から素子外部に進行する。
一方、中心点O1から角度θより小さい角度θ3で発せられる光L3は、誘電体多層膜DM1に入射することなく素子側面から素子外部に進行する。
このように、中心点O1から発せられる光においては、法線方向X1の成分が減衰するともに素子の側面方向の成分が増加する。また、発光層150における中心点O1以外の箇所においても、同様に、法線方向X1の光の成分が減衰するともに素子の側面方向の光の成分が増加する。
このため、発光素子100から発せられる光の強度は、法線方向X1から70°近傍の位置でピークを持つ。つまり、発光素子100の配向は十分に広い。また、法線方向X1(0°)における強度は、ピークの最大値における強度の40%以下であることが好ましい。より好ましくは、ピークの最大値における強度の20%以下である。この発光素子100は、電子機器類のバックライトとして好適である。この場合には、発光素子100同士の間隔を十分にあけて配置しても、発光素子100と発光素子100との中間の位置の光量は十分である。
5.半導体発光素子の製造方法
5−1.半導体層形成工程
まず、図6に示すように、成長基板S1の第1面110aの上にバッファ層120と、n型コンタクト層130と、n側クラッド層140と、発光層150と、p側クラッド層160と、p型コンタクト層170とを、この順序で形成する。そのためにMOCVD法を用いればよい。なお、成長基板S1は、後に基板110になる。また、成長基板S1は、第2面を有する。しかしこの段階では、成長基板S1の第2面は、基板110の第2面110bではない。
5−2.透明電極形成工程
次に、図7に示すように、p型コンタクト層170の上に透明電極TE1を形成する。そのために、スパッタリングを用いればよい。
5−3.n型半導体層露出工程
次に、図8に示すように、n型コンタクト層130が露出する凹部を形成する。この凹部は、n電極N1を形成するためのものである。そのために、レーザーもしくはエッチングを用いればよい。
5−4.半導体層区画工程
次に、図9に示すように、凹部を形成することにより半導体層を区画する。この凹部は、発光素子100のサイズに半導体層を区画するためのものである。この凹部は、半導体層の側から半導体層の厚みの全部および成長基板S1の厚みの一部を除去することにより形成されたものである。この凹部を形成するためにレーザーを照射し、そのレーザーを照射した箇所をエッチングにより除去すればよい。
5−5.分布ブラッグ反射膜形成工程
次に、図10に示すように、透明電極TE1の上に分布ブラッグ反射膜DBR1を形成する。つまり、p型半導体層の側に分布ブラッグ反射膜DBR1を形成する。成膜方法については、スパッタリングやその他の成膜方法を用いることができる。これにより、透明電極TE1および半導体層の側面および露出している成長基板S1の表面の上に分布ブラッグ反射膜DBR1が形成される。
5−6.電極形成工程
次に、図11に示すように、p電極P1およびn電極N1を形成する。そのためにまず、分布ブラッグ反射膜DBR1の一部を開口してn型コンタクト層130およびp型コンタクト層170を露出させる。例えば、エッチングにより分布ブラッグ反射膜DBR1の一部を開口すればよい。その後、p電極P1およびn電極N1を形成する。その際に、p電極P1およびn電極N1は、分布ブラッグ反射膜DBR1を介して半導体層の側面および成長基板S1の側面の一部にも形成される。
5−7.研磨工程
次に、図12に示すように、成長基板S1における第1面110aの反対側の面を研磨する。これにより、基板110の第2面110bに相当する面が露出する。そして、成長基板S1の膜厚は、基板110の膜厚になる。
5−8.誘電体多層膜形成工程
次に、図13に示すように、研磨済みの成長基板S1(基板110)の第2面110bの上に誘電体多層膜DM1を形成する。成膜方法については、スパッタリングやその他の成膜方法を用いることができる。
5−9.素子分離工程
そして、レーザーやブレーキング装置を用いて、成長基板S1を分割する。これにより、発光素子100が製造される。
5−10.その他の工程
上記の他に、熱処理工程や保護膜形成工程を実施してもよい。
6.本実施形態の効果
本実施形態の発光素子100は、一辺の長さが短い小型の半導体発光素子である。そして、発光素子100は、発光層150からみて光取り出し面LE1の側に誘電体多層膜DM1を有し、発光層150からみて光取り出し面LE1の反対側に分布ブラッグ反射膜DBR1を有する。
そのため、光取り出し面LE1の側では、誘電体多層膜DM1により光の一部が半導体層に向かって反射される。また、誘電体多層膜DM1と分布ブラッグ反射膜DBR1との間で反射された光の一部は、基板110の側面から素子外部に取り出される。そのため、発光層150から法線方向X1の方向に発せられる光の成分は抑制されるとともに、基板110の側面から素子外部に進行する光の成分は増大する。
したがって、複数の発光素子100をある程度の間隔をあけて配置する場合に、発光素子100と発光素子100との中間の位置の光量は十分である。
また、p電極P1およびn電極N1が発光素子100の表面および側面に形成されている。そのため、p電極P1およびn電極N1は、分布ブラッグ反射膜DBR1に十分に密着している。
7.変形例
7−1.発光面が長方形である場合
図14は、発光面が長方形である場合について説明するための図である。この場合には、発光素子100を光取り出し面LE1の側から視た場合に、発光素子100の形状が長方形である。光取り出し面LE1の側から視ると、発光素子100は、2つの長辺K2aと2つの短辺K2bとを有している。この場合には、長辺K2aに平行な断面が図4のようであればよい。この場合の断面は、発光層150における中心点O1を通るとともに長辺方向に平行な断面である。この場合の端部Q1は、基板110の第2面110b上であって基板110の長辺方向の端部である。そして、発光層150における中心点O1と端部Q1とを結ぶ線M1と、中心面J1とがなす角の角度θは、次(1)を満たせばよい。また、基板110における厚み方向に垂直な長辺方向の長さ、すなわち、第1面110aにおける長辺方向の長さは、50μm以上250μm以下である。
7−2.電極の形状
図15は、第1の実施形態の変形例におけるパッド電極の形状を示す図(その1)である。図16は、第1の実施形態の変形例におけるパッド電極の形状を示す図(その2)である。図15および図16に示すように、p電極P1およびn電極N1の形状は、五角形または三角形であってもよい。また、その他の多角形形状であってもよい。ただし、p電極P1およびn電極N1は、発光素子100の光取り出し面LE1の反対側の面の一部を覆うとともに発光素子100の側面の一部を覆っている。
7−3.メサ形成工程
素子区画工程の前後に、半導体層にメサを形成するメサ形成工程を実施してもよい。そのために、エッチング等を用いればよい。
7−4.基板の凹凸形状
図17に示すように、基板110の第1面110aと第2面110bとの少なくとも一方に凹凸形状が形成されていてもよい。また、図18に示すような凹凸形状が形成されていてもよい。図18における平坦面と傾斜面との間のなす角の角度θbは、図17における平坦面と傾斜面との間のなす角の角度θaよりも大きい。図18のように平坦面と傾斜面との間のなす角の角度が大きいほうが、発光素子の配向は広い。
7−5.絶縁層
分布ブラッグ反射膜DBR1の上に別の絶縁層を設けてもよい。電極と半導体層との間の絶縁性を高めるためである。また、分布ブラッグ反射膜DBR1を透明電極TE1の上にのみ設けることとしてもよい。その場合には、電極と半導体層との間に別途絶縁層を設けることが好ましい。
7−6.反射膜
分布ブラッグ反射膜DBR1における透明電極TE1の反対側の面に反射膜を形成してもよい。反射膜の材質は、Ag、Al、またはこれらを含む合金である。これにより、分布ブラッグ反射膜DBR1を透過した光を反射することができる。
7−7.組み合わせ
上記の変形例を自由に組み合わせてもよい。
8.本実施形態のまとめ
本実施形態の発光素子100は、一辺の長さが短い小型の半導体発光素子である。そして、発光素子100は、発光層150からみて光取り出し面LE1の側に誘電体多層膜DM1を有し、発光層150からみて光取り出し面LE1の反対側に分布ブラッグ反射膜DBR1を有する。
そのため、光取り出し面LE1の側では、誘電体多層膜DM1により光の一部が半導体層に向かって反射される。また、誘電体多層膜DM1と分布ブラッグ反射膜DBR1との間で反射された光の一部は、基板110の側面から素子外部に取り出される。そのため、発光層150から法線方向X1の方向に発せられる光の成分は抑制されるとともに、基板110の側面から素子外部に進行する光の成分は増大する。
なお、以上に説明した実施形態は単なる例示にすぎない。したがって当然に、その要旨を逸脱しない範囲内で種々の改良、変形が可能である。例えば、半導体層の成膜方法は有機金属気相成長法(MOCVD法)に限らない。キャリアガスを用いて結晶を成長させる方法であれば、他の方法を用いてもよい。また、液相エピタキシー法、分子線エピタキシー法等、その他のエピタキシャル成長法により半導体層を形成することとしてもよい。
1.実験
1−1.サンプルの作製
一辺の長さが180μmの正方形形状の基板を用いて発光素子を製造した。発光素子の光取り出し面の側には誘電体多層膜を形成した。誘電体多層膜は、SiO2 とTiO2 とを交互に積層したものである。発光層からみて基板の反対側には分布ブラッグ反射膜を形成した。分布ブラッグ反射膜は、SiO2 とTiO2 とを交互に積層したものである。ここで、サファイア基板の厚みの異なる4種類の発光素子を作製した。これらの4種類の発光素子において、誘電体多層膜を形成した基板の面(第2面110bに相当)と発光層の中心面(中心面J1に相当)との間の距離Dxは、40μm、60μm、80μm、100μmの4種類である。これらの発光素子(サンプル)について表1にまとめる。
[表1]
サンプル名 一辺の長さ 膜厚 tanθ Ssub/Sdm
サンプルA1 180μm 40μm 0.44 0.89
サンプルA2 180μm 60μm 0.67 1.33
サンプルA3 180μm 80μm 0.89 1.78
サンプルA4 180μm 100μm 1.11 2.22
1−2.配向
これらの発光素子のうち距離Dxが60μmの発光素子(サンプルA3)においては、法線方向X1から70°にピークをもつ。この場合の配向を図19に示す。70°にピークをもつ場合の配向の例を図19に示す。バックライト用の発光素子としては、70°近傍にピークを持つものが好ましい。さらには、図19に示すように、法線方向X1(0°)における強度は、ピークの最大値における強度の40%以下であることが好ましい。より好ましくは、ピークの最大値における強度の20%以下である。サンプルA2およびサンプルA3は、式(1)および式(2)を満たす。
2.計算
2−1.計算方法
次に、計算を行った。簡単のために、誘電体多層膜と分布ブラッグ反射膜との間の材質は、サファイアであると近似した。これらの条件下において、法線方向X1からどの角度にピークをもつかについて計算した。
2−2.計算結果
多数の組み合わせのうち、65°以上75°以下の範囲にピークをもつ組み合わせを抽出したものを表2にまとめる。
[表2]
サンプル名 一辺の長さ 膜厚 tanθ Ssub/Sdm
サンプルB1 100μm 40μm 0.8 1.6
サンプルB2 150μm 60μm 0.8 1.6
サンプルB3 180μm 70μm 0.78 1.56
サンプルB4 200μm 60μm 0.6 1.2
サンプルB5 200μm 70μm 0.7 1.4
サンプルB6 200μm 100μm 1.0 2.0
サンプルB7 250μm 90μm 0.72 1.44
多数の組み合わせのうち、65°未満または75°より大きい範囲にピークをもつ組み合わせを抽出したものを表3にまとめる。
[表3]
サンプル名 一辺の長さ 膜厚 tanθ Ssub/Sdm
サンプルC1 200μm 50μm 0.5 1.0
サンプルC2 150μm 90μm 1.2 2.4
サンプルC3 500μm 140μm 0.56 1.12
したがって、式(1)、(2)を満たす発光素子においては、法線方向X1から70°近辺にピークをもつ。
なお、計算において、光の強度がピークをとる角度は、一辺の長さによらず、tanθまたはSsub/Sdmに依存することが分かった。
100…発光素子
110…基板
110a…第1面
110b…第2面
120…バッファ層
130…n型コンタクト層
140…n側クラッド層
150…発光層
160…p側クラッド層
170…p型コンタクト層
TE1…透明電極
DBR1…分布ブラッグ反射膜
DM1…誘電体多層膜
P1…p電極
N1…n電極
O1…中心点
J1…中心面
Q1…端部
X1…法線方向

Claims (4)

  1. 第1面と第2面とを有する基板と、
    前記基板の前記第1面の上のn型半導体層と、
    前記n型半導体層の上の発光層と、
    前記発光層の上のp型半導体層と、
    前記n型半導体層と導通するn電極と前記p型半導体層と導通するp電極と、
    を有する半導体発光素子において、
    前記基板の前記第2面の上に誘電体多層膜を有し、
    前記発光層からみて前記誘電体多層膜の反対側の位置に分布ブラッグ反射膜を有し、
    前記誘電体多層膜は光取り出し面を有し、
    前記n電極および前記p電極は、前記基板の側面の一部を覆っており、
    前記基板における厚み方向に垂直な長辺方向の長さが50μm以上250μm以下であり、
    前記誘電体多層膜における前記光取り出し面の側の面積を表面積Sdmとし、前記半導体発光素子の側面であって前記第2面から前記発光層における中心を通るとともに前記第2面に平行な面までの面の面積を側面積Ssubとすると、前記表面積Sdmおよび前記側面積Ssubは、次式
    1.2 ≦ Ssub/Sdm ≦ 2.0
    を満たすこと
    を特徴とする半導体発光素子。
  2. 第1面と第2面とを有する基板と、
    前記基板の前記第1面の上のn型半導体層と、
    前記n型半導体層の上の発光層と、
    前記発光層の上のp型半導体層と、
    前記n型半導体層と導通するn電極と前記p型半導体層と導通するp電極と、
    を有する半導体発光素子において、
    前記基板の前記第2面の上に誘電体多層膜を有し、
    前記発光層からみて前記誘電体多層膜の反対側の位置に分布ブラッグ反射膜を有し、
    前記誘電体多層膜は光取り出し面を有し、
    前記n電極および前記p電極は、前記基板の側面の一部を覆っており、
    前記基板における厚み方向に垂直な長辺方向の長さが50μm以上250μm以下であり、
    前記発光層における中心を通るとともに前記長辺方向に平行な断面では、
    前記発光層の発光面に平行な方向と、前記発光層における前記中心と前記基板における前記第2面上であって前記長辺方向の端部とを結ぶ線と、がなす角の角度θが、次式
    0.6 ≦ tanθ ≦ 1.0
    を満たすこと
    を特徴とする半導体発光素子。
  3. 請求項1に記載の半導体発光素子において、
    前記発光層における前記中心を通るとともに前記長辺方向に平行な断面では、
    前記発光層の発光面に平行な方向と、前記発光層における前記中心と前記基板における前記第2面上であって前記長辺方向の端部とを結ぶ線と、がなす角の角度θが、次式
    0.6 ≦ tanθ ≦ 1.0
    を満たすこと
    を特徴とする半導体発光素子。
  4. 請求項2に記載の半導体発光素子において、
    前記誘電体多層膜における前記光取り出し面の側の面積を表面積Sdmとし、前記半導体発光素子の側面であって前記第2面から前記発光層における前記中心を通るとともに前記第2面に平行な面までの面の面積を側面積Ssubとすると、前記表面積Sdmおよび前記側面積Ssubは、次式
    1.2 ≦ Ssub/Sdm ≦ 2.0
    を満たすこと
    を特徴とする半導体発光素子。
JP2017064772A 2017-03-29 2017-03-29 半導体発光素子とその製造方法 Active JP6747353B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017064772A JP6747353B2 (ja) 2017-03-29 2017-03-29 半導体発光素子とその製造方法
US15/908,638 US20180287016A1 (en) 2017-03-29 2018-02-28 Semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017064772A JP6747353B2 (ja) 2017-03-29 2017-03-29 半導体発光素子とその製造方法

Publications (2)

Publication Number Publication Date
JP2018170318A JP2018170318A (ja) 2018-11-01
JP6747353B2 true JP6747353B2 (ja) 2020-08-26

Family

ID=63668812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017064772A Active JP6747353B2 (ja) 2017-03-29 2017-03-29 半導体発光素子とその製造方法

Country Status (2)

Country Link
US (1) US20180287016A1 (ja)
JP (1) JP6747353B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220086802A (ko) * 2020-12-17 2022-06-24 삼성전자주식회사 엘이디 칩 및 이를 포함하는 디스플레이 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3503439B2 (ja) * 1997-09-11 2004-03-08 日亜化学工業株式会社 窒化物半導体素子
JP2008053263A (ja) * 2006-08-22 2008-03-06 Toyoda Gosei Co Ltd 発光素子及びこれを備えた光源装置
WO2010098186A1 (ja) * 2009-02-25 2010-09-02 日亜化学工業株式会社 半導体素子の製造方法
KR101746004B1 (ko) * 2010-10-29 2017-06-27 엘지이노텍 주식회사 발광소자
CN203038965U (zh) * 2012-07-02 2013-07-03 刘艳 发光元件
WO2015111134A1 (ja) * 2014-01-21 2015-07-30 創光科学株式会社 窒化物半導体発光素子
JP6201846B2 (ja) * 2014-03-24 2017-09-27 豊田合成株式会社 発光素子およびその製造方法
JP2016149462A (ja) * 2015-02-12 2016-08-18 豊田合成株式会社 発光素子およびその製造方法
JP5961740B1 (ja) * 2015-04-09 2016-08-02 エルシード株式会社 光学装置及び発光素子
KR102380825B1 (ko) * 2015-05-29 2022-04-01 삼성전자주식회사 반도체 발광다이오드 칩 및 이를 구비한 발광장치

Also Published As

Publication number Publication date
JP2018170318A (ja) 2018-11-01
US20180287016A1 (en) 2018-10-04

Similar Documents

Publication Publication Date Title
US8097502B2 (en) Semiconductor light emitting device and method of manufacturing the same
JP5929714B2 (ja) 半導体発光素子
KR101259969B1 (ko) 발광 장치
JP5091823B2 (ja) 半導体発光素子
JP2005183911A (ja) 窒化物半導体発光素子及び製造方法
JP2008182110A (ja) 窒化物半導体発光装置
JP5743806B2 (ja) 窒化物半導体発光素子、窒化物半導体発光装置、及び窒化物半導体発光素子の製造方法
JP5850036B2 (ja) 発光装置
CN112930604B (zh) 一种发光二极管
US20210066564A1 (en) Display device
WO2015033638A1 (ja) 半導体発光素子
KR102562063B1 (ko) 발광 다이오드
JP2014150245A (ja) 発光素子および発光素子パッケージ
JP2011166146A (ja) 分布ブラッグ反射器を有する発光ダイオードチップ及びその製造方法
TW201637240A (zh) 半導體發光元件及其製造方法
US20180248078A1 (en) Light-emitting diode chip
JP6747353B2 (ja) 半導体発光素子とその製造方法
JP2011071284A (ja) 窒化物半導体発光ダイオード素子
US9508900B2 (en) Light-emitting device
US20150325747A1 (en) Semiconductor light emitting element
JP2010226013A (ja) 発光素子及びその製造方法
JP2007173569A (ja) 発光素子
TWI603498B (zh) 側面發光雷射元件
US10069039B2 (en) Light-emitting device
KR20220060049A (ko) 발광 소자, 발광 소자의 제조 방법, 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200720

R150 Certificate of patent or registration of utility model

Ref document number: 6747353

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150