JP5659966B2 - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法 Download PDF

Info

Publication number
JP5659966B2
JP5659966B2 JP2011139646A JP2011139646A JP5659966B2 JP 5659966 B2 JP5659966 B2 JP 5659966B2 JP 2011139646 A JP2011139646 A JP 2011139646A JP 2011139646 A JP2011139646 A JP 2011139646A JP 5659966 B2 JP5659966 B2 JP 5659966B2
Authority
JP
Japan
Prior art keywords
electrode
layer
semiconductor
semiconductor layer
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011139646A
Other languages
English (en)
Other versions
JP2012033898A (ja
Inventor
恵滋 榎村
恵滋 榎村
史大 井上
史大 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2011139646A priority Critical patent/JP5659966B2/ja
Publication of JP2012033898A publication Critical patent/JP2012033898A/ja
Application granted granted Critical
Publication of JP5659966B2 publication Critical patent/JP5659966B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Description

本発明は、半導体素子に関し、特に半導体素子の電極構造に関する。
従来から半導体素子は、半導体層を外部環境から保護するために、ＳｉＯ２等の透光性材料からなる絶縁層により被覆されていることがある。より具体的には、図６に示すように、半導体層１２０に設けられた電極１３０の上面周縁に、絶縁層１６０との密着性を向上させるための金属層１４０が設けられ、その金属層１４０の上面から半導体層１２０まで連続して、絶縁層１６０に被覆されている（特許文献１参照）。
特開平１１−１５０３０１号公報
しかしながら、半導体素子を実装する際には、Ａｕ等の金属材料からなる接合部材が金属層に接した状態で加熱されるため、特に高温な共晶接合を用いると接合部材が金属層に拡散し易く、金属層の密着性が低下していた。これにより、絶縁層が電極から剥離し、最悪の場合には、剥離した部分から接合部材が浸入することによって、半導体素子が不灯に至る恐れがあった。
そこで、本発明はかかる事情に鑑みてなされたものであり、半導体素子を実装する際に用いられる接合部材が、金属層に拡散されるのを軽減することができる半導体素子を提供することを課題とする。
本発明によれば、前記課題は次の手段により解決される。
本発明に係る半導体素子は、半導体層と、前記半導体層上に設けられ、第１上面と、前記第１上面よりも突出する第２上面と、を有する電極と、前記電極の第１上面に設けられ、上面が前記電極の第２上面よりも前記半導体層側にある密着層と、前記密着層の上面から前記半導体層まで被覆する絶縁層と、を備える。
これにより、接合部材と接する第２上面から離間して、密着層が第１上面に設けられているため、接合部材が密着層に拡散されるのを軽減することができる。
さらに、前記電極の第２上面は、露出するように周囲が前記絶縁層に被覆されているのが好ましい。これにより、電極の第２上面を、接合部材との主な接面にすることができる。このため、接合部材が、第１上面から電極内部に拡散し、さらに近傍の密着層にまで拡散するのを防止することができる。
また、前記電極は、少なくとも第２上面から第１上面まで連続する同一部材から構成されているのが好ましい。これにより、第２上面から接合部材が電極内部に拡散したとしても、第１上面よりも突出する第２上面側の電極が、第１上面側の電極から剥離するのを防止することができる。
また、前記電極は、上面視において、前記第２上面の周囲を前記第１上面が囲むように配置されており、絶縁層が電極から剥離するのを防止することができる。
本発明に係る半導体素子の製造方法は、半導体層と、前記半導体層上に設けられ、第１上面と、前記第１上面よりも突出する第２上面と、を有する電極と、前記電極の第１上面に設けられる密着層と、前記密着層および前記半導体層を被覆する絶縁層と、を備える半導体素子の製造方法であって、電極の上面に順に積層された密着層及び絶縁層を、前記電極の上面が部分的に露出するように除去し、除去して形成された開口部内に、前記電極をさらに積層する工程、を少なくとも有する。
これにより、密着層および絶縁層を除去してから、さらに電極を積層するまでを連続した工程で行なえるため、第１上面よりも突出する第２上面を有する電極を容易に構成することができる。
さらに、前記露出された電極と、前記開口部内に積層される電極とは、同じ材料からなるのが好ましい。これにより、電極を、第１上面と、この第１上面よりも突出する第２上面と、が連続する同一部材で構成することが容易にできる。
また、前記本発明に係る半導体素子の製造方法としては、半導体層に設けられた電極の上面周縁を除去して第１面を形成する工程、を有することによってもできる。
本発明に係る半導体素子及びその製造方法によれば、半導体素子を実装する際に用いられる接合部材が、密着層に拡散されるのを軽減することができる半導体素子を提供することができる。
第一の実施形態に係る半導体素子を模式的に示す平面図である。 第一の実施形態に係る半導体素子を模式的に示す図１のＡ−Ａ’線における断面図である。 第二の実施形態に係る半導体素子を模式的に示す断面図である。 第一の実施形態に係る半導体素子の製造方法を模式的に示す断面図である。 第一の実施形態に係る半導体素子の他の製造方法を模式的に示す断面図である。 従来の半導体素子を模式的に示す断面図である。
以下、本発明に係る半導体素子及びその製造方法を実施するための形態として、図面と共に詳細に説明する。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。さらに以下の説明において、同一の名称、符号については、原則として同一もしくは同質の部材を示しており、詳細説明を適宜省略する。
＜第一の実施形態＞
図１は、第一の実施形態に係る半導体素子を模式的に示す平面図である。図２は、第一の実施形態に係る半導体素子を模式的に示す図１のＡ−Ａ’線における断面図である。図４は、第一の実施形態に係る半導体素子の製造方法を模式的に示す断面図である。図５は、第一の実施形態に係る半導体素子の他の製造方法を模式的に示す断面図である。
図１及び図２に示すように、第一の実施形態に係る半導体素子は、基板１０と、基板１０に設けられる半導体層２０と、半導体層２０に設けられ、第１上面３２ａ，３２ｂと、第１上面３２ａ，３２ｂよりも突出する第２上面３４ａ，３４ｂと、を有する電極３０（３０ａ，３０ｂ）と、電極３０の第１上面３２ａ，３２ｂに設けられ、上面が電極３０の第２上面３４ａ，３４ｂよりも半導体層２０側にある密着層４０と、密着層４０の上面から半導体層２０まで被覆する絶縁層６０と、を少なくとも備える。なお、本明細書における「上」とは、半導体層２０に対して電極３０が積層された側を指し、図２における上方向である。
より具体的には、本実施形態に係る半導体素子は発光素子であり、基板１０上に半導体層２０として、ｎ型半導体層２２と、活性層２６と、ｐ型半導体層２４とが順に積層されている。さらに半導体素子の上面側には一対の電極３０ａ，３０ｂが設けられており、ｎ型半導体層２２に電気的に接続されるｎ側電極３０ａ、およびｐ型半導体層２４に電気的に接続されるｐ側電極３０ｂ、を備えている。このときｎ側電極３０ａは、ｐ型半導体層２４および活性層２６の一部が除去されて露出したｎ型半導体層２２の表面に設けられている。一方、p側電極３０ｂは、ｐ型半導体層２４上のほぼ全面に形成された透光性電極５０の表面に接して設けられている。ｎ側電極３０ａおよびp側電極３０ｂは、いずれも第１上面３２ａ，３２ｂと、第１上面３２ａ，３２ｂよりも突出する第２上面３４ａ，３４ｂと、を有しており、上面視において第２上面３４ａ，３４ｂの周囲を第１上面３２ａ，３２ｂが囲むように配置されている。さらにｐ側電極３０ｂにおける第１上面３２ｂの一部３１ｂは、ｎ側電極３０ａに向かって延伸しており、透光性電極５０に電流を均一に供給することができる。また、各電極の第１上面３２ａ，３２ｂには密着層４０が設けられており、密着層４０の上面よりも第２上面３４ａ，３４ｂは突出している。これにより、密着層４０は、第２上面３４ａ，３４ｂから離間して、第１上面３２ａ，３２ｂに設けられることになる。さらに密着層４０の上面には絶縁層６０が設けられており、この絶縁層６０は、密着層４０の上面から半導体層２０まで連続して設けられている。第２上面３４ａ，３４ｂは、露出するように周囲が絶縁層６０に被覆されており、半導体素子を実装する際に用いられる接合部材（図示しない）が、第１上面３２ａ，３２ｂに直接に接することが無いように構成されている。これにより、第２上面３４ａ，３４ｂから電極３０の内部に拡散した接合部材が、電極３０近傍の密着層４０にまで拡散するのを防止することができる。さらに第２上面３４ａ，３４ｂは、密着層４０上に設けられた絶縁層６０の上面よりも低い位置にある。つまり、第２上面３４ａ，３４ｂが、絶縁層６０に形成された開口部７０の底面を構成しているため、開口部７０内に接合部材を十分に留まらせることによって、接合強度を向上させることができる。また、各電極３０ａ，３０ｂは、少なくとも第２上面３４ａ，３４ｂから第１上面３２ａ，３２ｂまで連続する同一部材から構成されている。これにより、第２上面３４ａ，３４ｂから接合部材が電極内部に拡散したとしても、第１上面よりも突出する第２上面側の電極（突出部）が、第１上面側の電極から剥離するのを防止することができる。また、密着層４０は、図１及び２に示すように、各電極の第１上面３２ａ，３２ｂの全面に設けられていることが好ましいが、各電極の第１上面３２ａ，３２ｂよりも突出し第２上面３４ａ，３４ｂに連なる部分に接していれば、各電極の第１上面３２ａ，３２ｂの一部に設けられていてもよい。
以上の構成を有する第一の実施形態に係る半導体素子は、実装する際に用いられる接合部材が、密着層４０に拡散されるのを軽減することができる。
以下、本発明に係る実施形態の各構成について詳述する。
（基板）
基板は、窒化物半導体をエピタキシャル成長させることができる部材であれば良く、大きさや厚さ等は特に限定されない。このような基板の材料としては、サファイア（Ａｌ２Ｏ３）やスピネル（ＭｇＡ１2Ｏ4）のような絶縁性基板、また炭化ケイ素（ＳｉＣ）、ＺｎＳ、ＺｎＯ、Ｓｉ、ＧａＡｓ、ダイヤモンド、および窒化物半導体と格子接合するニオブ酸リチウム、ガリウム酸ネオジウム等の酸化物基板が挙げられる。
（半導体層）
半導体層は、ｎ型半導体層と、活性層と、ｐ型半導体層と、から少なくとも構成され、その種類、材料は特に限定されるものでは無いが、例えばＩｎXＡｌYＧａ1-X-YＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）等の窒化ガリウム系の半導体材料が好適に用いられる。
（電極）
電極は、半導体素子を実装する際に用いられるハンダ等の接合部材が接続され、外部から半導体層に電流を供給するための部材である。ｎ側電極がｎ型半導体層に、ｐ側電極がｐ型半導体層に、それぞれ電気的に接続されている。このような電極の材料としては、Ａｇ，Ａｌ，Ｐｔ，Ａｕ，Ｎｉ，Ｔｉ，Ｃｒ，Ｗ，Ｒｈ，Ｒｕ，Ｉｒ，Ｈｆ，Ｍｏ，Ｔａ等の金属材料を用いることができ、特に、Ａｕを主成分とする接合部材の拡散を軽減することができるＰｔ，Ｒｈ，Ｉｒ，Ｒｕから選択される少なくとも１種を含んでいるのが好ましい。例えば電極は、これらの金属材料を複数用いて積層しても良く、Ｐｔ，Ｒｈ，Ｉｒ，Ｒｕ等の金属材料は主に接合部材と接する上面側の層として用いるのが好ましい。一方、半導体層や透光性電極との密着性に優れるＴｉ，Ｎｉ，Ｃｒ，Ｗ，Ｍｏ，Ｔａ等の金属材料や、半導体層からの光を効率良く反射することができるＡｇ，Ａｌ，Ｐｔ，Ｒｈ等の金属材料は、半導体層や後述する透光性電極と接する側の層として用いるのが好ましい。より具体的には、半導体層側から順にＴｉ/Ｐｔ、又は、Ｔｉ／Ｒｈ／Ｐｔ、Ｃｒ／Ｒｈ／Ｐｔ、Ａｇ／Ｔｉ／Ｐｔ等のように金属材料を積層し、最表面のＰｔ層を、第１上面および第２上面を有する凸状の層として形成することができる。これにより、電極内部および密着層への接合部材の拡散を軽減するＰｔ層と、それ以外の層（Ｔｉ，Ｃｒ，Ｒｈ，Ａｇ層）とで機能を分離することができるため、要求に合わせて最適な金属材料を選択することができる。
また、電極の第２上面には、接合部材との接合性を高めるために、接合部材に含まれる材料からなる接合層をさらに積層することもできる。例えば、接合部材の材料としてＡｎＳｎを用いた場合、接合層の材料としてはＡｕを用いるのが好ましい。
（透光性電極）
透光性電極は、ｐ型半導体層の上面のほぼ全面に設けられ、ｐ側電極から供給される電流を、ｐ型半導体層の面内全体に均一に流すための部材である。透光性電極は、半導体素子の光取り出し面側に配置されるため、導電性酸化物を材料として用いるのが好ましい。透光性電極として金属薄膜を用いることもできるが、導電性酸化物は金属薄膜に比べて透光性に優れるため、半導体素子を発光効率の高い発光素子とすることができる。このような導電性酸化物としては、Ｚｎ，Ｉｎ，Ｓｎ，Ｍｇから選択される少なくとも１種を含む酸化物、具体的にはＺｎＯ，Ｉｎ2Ｏ3，ＳｎＯ2，ＩＴＯ等が挙げられる。特にＩＴＯは可視光（可視領域）において高い光透過性を有し、また導電率の比較的高い材料であることから好適に用いることができる。
（密着層）
密着層は、絶縁層が電極から剥離しないように、絶縁層と電極との密着性を高めるための部材である。このような密着層の材料としては、絶縁層や電極に対して密着性に優れる材料であれば良い。特にＴｉ，Ｎｉ，Ｃｒ，Ｗ，Ｍｏ，Ｔａから選択される少なくとも１種を含む材料からなり、密着層は金属層であることが好ましい。また密着層は、Ｔｉ，Ｎｉ，Ｃｒ，Ｗ，Ｍｏ，Ｔａ等の酸化物を用いることもできる。これにより、絶縁層及び電極との密着性に優れ、さらに接合部材が密着層に拡散するのを軽減することができる。
（絶縁層）
絶縁層は、外部環境から主に半導体層を保護するための部材であり、接合部材が接する電極の第２上面を除いて、半導体素子の上面全体を被覆している。このような絶縁層の材料としては、透光性を有するＳｉ，Ｔｉ，Ｔａ，Ｚｒ等の酸化物、例えばＳｉＯ２やＺｒＯ２が用いられる。
＜半導体素子の製造方法＞
本発明に係る半導体素子の製造方法について、図４を参照して一例を説明する。図４は、第一の実施形態に係る半導体素子の製造方法を模式的に示す断面図である。なお、第一の実施形態に係る半導体素子の構成については前記説明した通りであるため、説明を省略する。
本発明に係る半導体素子の製造方法は、基板１０上に半導体層２０を積層する第１工程（図４(ａ)参照）と、半導体層２０上に電極３０（３０ａ，３０ｂ）を積層する第２工程（図４(ｂ)参照）と、電極３０の上面に密着層４０を積層する第３工程（図４(ｃ)参照）と、半導体層２０および電極３０、密着層４０を連続して被覆するように絶縁層６０を積層する第４工程（図４(ｄ)参照）と、電極３０の上面に順に積層された密着層４０及び絶縁層６０を、電極３０の上面が部分的に露出するように除去し（図４(ｅ)参照）、除去して形成された開口部７０内に、電極をさらに積層する第５工程（図４(ｆ)参照）と、を少なくとも有する。
これにより、密着層４０および絶縁層６０を除去してから、さらに電極を積層するまでを連続した工程で行なえるため、第１上面３２ａ，３２ｂよりも突出する第２上面３４ａ，３４ｂを有する電極３０を容易に構成することができる。
このとき、露出される電極と、開口部内に積層される電極とは、同じ材料からなるのが好ましく、半導体素子の電極３０を、第１上面３２ａ，３２ｂと、この第１上面３２ａ，３２ｂよりも突出する第２上面３４ａ，３４ｂと、が連続する同一部材で容易に形成することができる。
（第１工程）
第１工程は、基板１０の上に、ｎ型半導体層２２および発光層２６、ｐ型半導体層２４からなる半導体層２０を積層する工程である。具体的には、洗浄されたサファイア等からなる異種基板上の表面に、所定の半導体材料、ドーパントなどを含むガスを供給して、ＭＯＶＰＥ（有機金属気相成長法）、ＨＶＰＥ（ハライド気相成長法）、ＭＢＥ（分子線気相成長法）、ＭＯＭＢＥ（有機金属分子線気相成長法）等の気相成長装置を用いて、ｎ型半導体層２２、発光層２６、ｐ型半導体層２４の順に気相成長させる。
（第２工程）
第２工程は、ｎ型半導体層２２上にｎ側電極３０ａを、ｐ型半導体層２４上にｐ側電極３０ｂをそれぞれ積層する工程である。第２工程では、まず半導体層２０を構成するｐ型半導体層２４上に、所定形状のレジストマスク（図示しない）を形成する。続いて、マスクの上からＲＩＥ（反応性イオンエッチング）装置にて、ｎ型半導体層２２の表面が露出するまでエッチングを行い、レジストを除去する。
次に、スパッタリング装置にて半導体層２０上にＩＴＯを成膜する。続いて、ｐ型半導体層２４上のほぼ全面にＩＴＯ膜が残るように、レジストマスク（図示しない）を形成してエッチングを行い、レジストを除去する。そして、ＩＴＯ膜のオーミック接触性を向上させるためにアニールを行い、透光性電極５０とする。
次に、露出させたｎ型半導体層２２上、および透光性電極５０上のそれぞれ所定の領域を空けたレジストマスク（図示しない）を形成する。このマスク上からスパッタリング装置にて、電極３０を構成するＴｉ，Ｐｔ等の金属材料を成膜する。このとき、複数の金属材料を連続的に成膜することで、複数の層からなる電極（例えば、Ｔｉ／Ｐｔ等）を容易に構成することができる。
（第３工程）
第３工程は、積層された電極３０の上面に、後述する絶縁層６０との密着性を向上させる密着層４０を積層する工程である。第３工程では、第２工程で電極を積層する際に用いたマスク上から、続けてスパッタリング装置にて密着層４０を構成するＮｉ等の金属材料を成膜する。そして、レジストをその上に成膜された金属材料（Ｔｉ，Ｐｔ，Ｎｉ等）ごと除去する。これにより、前記所定の領域にｎ側電極３０ａおよびｐ側電極３０ｂが積層され、またその上には各電極３０と同じ平面視形状で密着層４０が積層された状態となる。
（第４工程）
第４工程は、半導体素子上の全面を被覆するように絶縁層６０を積層する工程である。第４工程では、半導体素子上から、絶縁層６０としてＳｉＯ2膜をスパッタリング装置にて成膜する。
（第５工程）
第５工程は、第1上面３２ａ，３２ｂから突出するように、第２上面３４ａ，３４ｂを有する電極３０を積層する工程である。第５工程では、まず密着層４０上の所定の領域を部分的に空けたレジストマスク（図示しない）を形成し、絶縁層６０および密着層４０をエッチングし、電極３０の上面を露出させる。続いて同じマスクを用いて、エッチングにより形成された開口部７０内に、露出された電極３０と同じ金属材料をスパッタリング装置にて成膜し、レジストを除去する。これにより、絶縁層６０および密着層４０を除去してから、さらに電極を積層するまでを連続した工程で行なえるため、工程を短縮化することができる。
また、本発明に係る半導体素子の製造方法では、説明を分かり易くするために、1つの半導体素子を用いて説明しているが、ウェハ（半導体素子ごとに分割する前）の状態でも同様にすることができる。
例えば、第４の工程においては、ウェハの状態で、半導体素子ごとに分割する予定線上の半導体層２０をエッチングし、基板１０を露出させた後に絶縁層６０を積層する。これにより、1つの半導体素子を用いた場合と同様に、半導体層２０の側面まで絶縁層６０で被覆することができる。なお、これに限定されず、絶縁層６０を積層した後（例えば、第５工程の後）に、ウェハを半導体素子ごとに分割しても良い。この場合、半導体層の側面が絶縁層６０から露出されるが、半導体層の側面にまで接合部材が回り込むことは無く、材料費を下げることができるため好ましい。
＜半導体素子の他の製造方法＞
図５に示すように、上記第３〜５工程以外の方法を用いることもできる。なお、図５は、第一の実施形態に係る半導体素子の他の製造方法を模式的に示す断面図である。
まず、電極３０の上面周縁に対応する領域を空けたレジストマスク８０を形成し、このマスク８０の上からＲＩＥ装置にて、電極３０の上面周縁を除去する（図５(ａ)参照）。続いてスパッタリング装置にて、密着層４０を構成するＮｉ等の金属材料を成膜し、レジスト８０を除去する（図５(ｂ)参照）。これにより、第1上面３２ａ，３２ｂと、第１上面３２ａ，３２ｂよりも突出する第２上面３４ａ，３４ｂと、を有する電極３０を形成でき、さらに電極３０の第１上面３２ａ，３２ｂには密着層４０が積層された状態となる。
次に、半導体素子上からスパッタリング装置にて、絶縁層６０としてＳｉＯ2膜を成膜することによって、半導体素子上の全面を被覆するように絶縁層６０が積層される（図５(ｃ)参照）。
最後に、電極３０の第２上面３４ａ，３４ｂに対応する領域を空けたレジストマスク８０を形成し、このマスク上からＲＩＥ装置にて、電極３０の第２上面３４ａ，３４ｂが露出するように絶縁層６０を除去する（図５(ｄ)参照）。その後、レジスト８０を除去する。
＜第二の実施の形態＞
図３は、第二の実施形態に係る半導体素子を模式的に示す断面図である。
第二の実施形態に係る半導体素子は、電極３０が拡散軽減層３７ａ，３７ｂを有する多層構造である以外は、第一の実施形態と実質的に同じ構造を有している。なお、同じ構造については、説明を省略する部分もある。
本実施形態に係る半導体素子は、基板１０と、半導体層２０と、電極３０と、密着層４０と、絶縁層６０と、を少なくとも備える。
基板１０に設けられた半導体層２０の上面には、電極３０が設けられている。電極３０は、第１上面３２ａ，３２ｂと、この第１上面３２ａ，３２ｂよりも突出する第２上面３４ａ，３４ｂとを有している。電極の第１上面３２ａ，３２ｂには密着層４０が積層されており、さらに密着層４０の上面には絶縁層６０が積層されている。この絶縁層６０は、電極の第２上面３４ａ，３４ｂが露出するように周囲を囲んでおり、密着層４０の上面から半導体層２０までを連続して被覆している。これにより、第一の実施形態と同様に、実装する際に用いられる接合部材が、密着層４０に拡散されるのを軽減することができる。
さらに電極３０は、複数の層から構成されており、具体的には半導体層２０側から順に、拡散軽減層３７ａ，３７ｂと、第１上面および第２上面を有する凸状の層３６ａ，３６ｂと、が少なくとも積層されている。これにより、接合部材が、第２上面３４ａ，３４ｂから電極内部に拡散されたとしても、その下の拡散軽減層３７ａ，３７ｂによって、半導体層２０又は透光性電極５０との接面にまで接合部材が拡散されるのを防止することができる。このため、電極３０と、半導体層２０又は透光性電極５０とのオーミック接触性が損なわれたり、最悪、電極３０が半導体層２０又は透光性電極５０から剥離したりするのを防止することができる。
また、本実施形態に係る電極３０は、拡散軽減層３７ａ，３７ｂと、半導体層２０又は透光性電極５０との間に、さらに光反射層３８ａ，３８ｂを積層することができる。このような光反射層３８ａ，３８ｂとしては、半導体層２０からの光を効率良く反射することができるＡｇ，Ａｌ，Ｐｔ，Ｒｈ等の金属材料を用いることができる。
また、電極３０の第２上面３４ａ，３４ｂには、接合部材との接合性を高めるために、接合部材に含まれる材料からなる接合層（図示しない）をさらに積層することもできる。例えば、接合部材の材料としてＡｎＳｎを用いた場合、接合層の材料としてはＡｕを用いるのが好ましい。
（拡散軽減層）
拡散軽減層は、電極を構成する層の一つであり、半導体素子を実装する際に用いる接合部材が、電極内部で広がらないように拡散を軽減するための部材である。本実施形態に係る拡散軽減層は、第１上面および第２上面を有する凸状の層よりも半導体層側に積層されているがこれに限定されず、例えば、凸状の層よりも上面側に積層されていても良い。
このような拡散軽減層の材料としては、Ｔｉ，Ｎｉ，Ｃｒ，Ｗ，Ｍｏ，Ｔａ等から選択される少なくとも１種の金属材料を用いることができる。
＜他の実施形態＞
（Ａ）上記実施形態では、ｎ側電極３０ａの第１上面３２ａ上に密着層４０が設けられるとともに、p側電極３０ｂの第１上面３２ｂ上に密着層４０が設け設けられることとしたが、これに限られるものではない。密着層４０は、第１上面３２ａおよび第１上面３２ｂの一方にのみ設けられていてもよい。
（Ｂ）上記実施形態では、第２上面３４ａ，３４ｂが、絶縁層６０の上面よりも半導体層２０側に位置することとしたが、これに限られるものではない。絶縁層６０の上面は、第２上面３４ａ，３４ｂよりも半導体層２０側に位置していてもよいし、第２上面３４ａ，３４ｂと面一であってもよい。
本発明の半導体素子は、一般照明の他に、カーナビのバックライトや、自動車のヘッドライト、信号機、大型ディスプレイ等の各種光源に利用することができる。
１０，１１０ 基板
２０，１２０ 半導体層
２２ ｎ型半導体層
２４ ｐ型半導体層
２６ 活性層
３０，１３０ 電極
３０ａ ｎ側電極
３０ｂ ｐ側電極
３１ｂ ｐ側電極の延伸部
３２ａ ｎ側電極の第1上面
３２ｂ ｐ側電極の第１上面
３４ａ ｎ側電極の第２上面
３４ｂ ｐ側電極の第２上面
４０，１４０ 密着層
５０ 透光性電極
６０ 絶縁層
７０ 開口部
８０ レジストマスク

Claims (7)

  1. 半導体層と、
    前記半導体層上に設けられ、第１上面と前記第１上面よりも突出する第２上面とを有する電極と、
    前記電極の第１上面に設けられる密着層と、
    前記密着層の上面から前記半導体層まで被覆する絶縁層と、
    を備え、
    前記電極の前記第２上面は、前記密着層の上面よりも突出し、かつ前記絶縁層の上面よりも前記半導体層側に設けられている、
    半導体素子。
  2. 前記電極の第２上面は、露出するように周囲が前記絶縁層に被覆されている、
    請求項１に記載の半導体素子。
  3. 前記電極は、少なくとも第２上面から第１上面まで連続する同一部材から構成されている、
    請求項１又は２に記載の半導体素子。
  4. 上面視において、前記第２上面の周囲を前記第１上面が囲むように配置されている、
    請求項１乃至３のいずれか一つに記載の半導体素子。
  5. 半導体層と、前記半導体層上に設けられ、第１上面と前記第１上面よりも突出する第２上面とを有する電極と、前記電極の第１上面に設けられる密着層と、前記密着層および前記半導体層を被覆する絶縁層とを備える半導体素子の製造方法であって、
    電極の上面に順に積層された密着層及び絶縁層を、前記電極の上面が部分的に露出するように除去し、
    除去して形成された開口部内に露出する前記電極の上面と同じ金属材料からなる電極をさらに積層する工程を有する、
    半導体素子の製造方法。
  6. 前記金属材料は、Ｐｔ、Ｒｈ、Ｉｒ、Ｒｕから選択される少なくとも１種を含む、
    請求項５に記載の半導体素子の製造方法。
  7. 前記金属材料は、Ｐｔを含む、
    請求項６に記載の半導体素子の製造方法。
JP2011139646A 2010-06-29 2011-06-23 半導体素子及びその製造方法 Active JP5659966B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011139646A JP5659966B2 (ja) 2010-06-29 2011-06-23 半導体素子及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010147133 2010-06-29
JP2010147133 2010-06-29
JP2011139646A JP5659966B2 (ja) 2010-06-29 2011-06-23 半導体素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012033898A JP2012033898A (ja) 2012-02-16
JP5659966B2 true JP5659966B2 (ja) 2015-01-28

Family

ID=44751245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011139646A Active JP5659966B2 (ja) 2010-06-29 2011-06-23 半導体素子及びその製造方法

Country Status (5)

Country Link
US (1) US8592954B2 (ja)
EP (1) EP2403024B1 (ja)
JP (1) JP5659966B2 (ja)
CN (1) CN102315351B (ja)
TW (1) TWI527268B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5974808B2 (ja) * 2012-10-17 2016-08-23 日亜化学工業株式会社 半導体発光素子
KR20140086624A (ko) * 2012-12-28 2014-07-08 삼성전자주식회사 질화물 반도체 발광 소자
JP6176032B2 (ja) * 2013-01-30 2017-08-09 日亜化学工業株式会社 半導体発光素子
CN103367590A (zh) * 2013-07-08 2013-10-23 安徽三安光电有限公司 一种氮化镓基发光二极管及其制作方法
WO2015074353A1 (zh) * 2013-11-25 2015-05-28 扬州中科半导体照明有限公司 一种半导体发光二极管芯片
TWD172675S (zh) * 2014-12-19 2015-12-21 晶元光電股份有限公司 發光二極體陣列之部分
WO2016181625A1 (ja) * 2015-05-12 2016-11-17 パナソニックＩｐマネジメント株式会社 半導体発光素子及びその製造方法
JP6582738B2 (ja) * 2015-08-26 2019-10-02 日亜化学工業株式会社 発光素子及び発光装置
TWD182762S (zh) 2016-02-24 2017-05-01 晶元光電股份有限公司 發光二極體陣列之部分
TWD181129S (zh) * 2016-05-11 2017-02-01 晶元光電股份有限公司 發光二極體陣列之部分
EP3474337A4 (en) 2016-06-20 2019-06-12 LG Innotek Co., Ltd. SEMICONDUCTOR DEVICE
CN106252470B (zh) * 2016-08-30 2018-08-14 厦门市三安光电科技有限公司 一种氮化镓基发光二极管及其制作方法
US10340415B2 (en) 2016-09-01 2019-07-02 Lg Innotek Co., Ltd. Semiconductor device and semiconductor device package including the same
US11569416B2 (en) 2016-09-10 2023-01-31 Suzhou Lekin Semiconductor Co., Ltd. Light emitting semiconductor device
CN115602765A (zh) 2016-09-13 2023-01-13 苏州立琻半导体有限公司（Cn） 半导体器件和包括该半导体器件的半导体器件封装
US10903395B2 (en) 2016-11-24 2021-01-26 Lg Innotek Co., Ltd. Semiconductor device having varying concentrations of aluminum
KR102390828B1 (ko) * 2017-08-14 2022-04-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
JP7068579B2 (ja) * 2017-09-27 2022-05-17 日亜化学工業株式会社 発光素子の製造方法
CN113437188A (zh) * 2021-06-24 2021-09-24 厦门乾照光电股份有限公司 一种led芯片及其制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3171740B2 (ja) * 1993-12-22 2001-06-04 株式会社リコー 半導体発光装置
EP1959506A2 (en) * 1997-01-31 2008-08-20 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a semiconductor light-emitting device
JP3255281B2 (ja) 1997-11-14 2002-02-12 日亜化学工業株式会社 窒化物半導体素子
JP3761461B2 (ja) * 2001-12-13 2006-03-29 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2004006498A (ja) * 2002-05-31 2004-01-08 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
EP1450414A3 (en) * 2003-02-19 2008-12-24 Nichia Corporation Nitride semiconductor device
JP4580633B2 (ja) * 2003-11-14 2010-11-17 スタンレー電気株式会社 半導体装置及びその製造方法
JP4330476B2 (ja) * 2004-03-29 2009-09-16 スタンレー電気株式会社 半導体発光素子
US7259110B2 (en) * 2004-04-28 2007-08-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of display device and semiconductor device
KR100615237B1 (ko) * 2004-08-07 2006-08-25 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법
JP4956928B2 (ja) * 2004-09-28 2012-06-20 日亜化学工業株式会社 半導体装置
JP2006128227A (ja) * 2004-10-26 2006-05-18 Mitsubishi Cable Ind Ltd 窒化物半導体発光素子
JP4601391B2 (ja) * 2004-10-28 2010-12-22 シャープ株式会社 窒化物半導体素子およびその製造方法
WO2006082687A1 (ja) * 2005-02-07 2006-08-10 Mitsubishi Cable Industries, Ltd. GaN系発光ダイオードおよび発光装置
JP2007049045A (ja) * 2005-08-11 2007-02-22 Rohm Co Ltd 半導体発光素子およびこれを備えた半導体装置
JP4850453B2 (ja) * 2005-08-11 2012-01-11 ローム株式会社 半導体発光装置の製造方法及び半導体発光装置
CN101971350B (zh) * 2008-04-15 2012-10-10 株式会社爱发科 薄膜晶体管、薄膜晶体管的制造方法
JP5282086B2 (ja) * 2008-04-25 2013-09-04 株式会社アルバック 薄膜トランジスタの製造方法、薄膜トランジスタ

Also Published As

Publication number Publication date
TWI527268B (zh) 2016-03-21
JP2012033898A (ja) 2012-02-16
EP2403024B1 (en) 2017-05-31
CN102315351A (zh) 2012-01-11
EP2403024A3 (en) 2014-06-11
US8592954B2 (en) 2013-11-26
CN102315351B (zh) 2016-09-07
US20110316126A1 (en) 2011-12-29
EP2403024A2 (en) 2012-01-04
TW201212290A (en) 2012-03-16

Similar Documents

Publication Publication Date Title
JP5659966B2 (ja) 半導体素子及びその製造方法
JP6221926B2 (ja) 半導体発光素子およびその製造方法
JP5857786B2 (ja) 半導体発光素子の製造方法
KR101017394B1 (ko) 발광 소자 및 그것을 제조하는 방법
TWI474516B (zh) 覆晶式發光二極體結構及其製造方法
JP4353167B2 (ja) 半導体発光素子とその製造方法
JP4929924B2 (ja) 半導体発光素子、その製造方法、及び複合半導体装置
JP2007335793A (ja) 半導体発光素子及びその製造方法
JP6256235B2 (ja) 半導体発光素子の製造方法
JP2011029612A (ja) Ｉｉｉ族窒化物半導体発光素子
JP5729328B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
WO2015141166A1 (ja) 半導体発光装置とその製造方法
JP6601243B2 (ja) 発光素子及びその製造方法
JPWO2011111642A1 (ja) 半導体発光素子及びその製造方法
JP5609607B2 (ja) 窒化物系半導体発光素子
JP2008016629A (ja) ３族窒化物系発光ダイオード素子の製造方法
JP6028597B2 (ja) Ｉｉｉ族窒化物半導体発光素子
KR20190104693A (ko) 반도체 발광소자
JP6365263B2 (ja) 半導体発光素子の製造方法
JP6428890B2 (ja) 半導体発光装置の製造方法
JP5974808B2 (ja) 半導体発光素子
US8803179B2 (en) Semiconductor light emitting device
JP5533573B2 (ja) 半導体素子
JP6380011B2 (ja) 発光素子及びその製造方法
KR20230024121A (ko) 반도체 발광소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141117

R150 Certificate of patent or registration of utility model

Ref document number: 5659966

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250